Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5375708B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP5375708B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5375708B2
JP5375708B2 JP2010074492A JP2010074492A JP5375708B2 JP 5375708 B2 JP5375708 B2 JP 5375708B2 JP 2010074492 A JP2010074492 A JP 2010074492A JP 2010074492 A JP2010074492 A JP 2010074492A JP 5375708 B2 JP5375708 B2 JP 5375708B2
Authority
JP
Japan
Prior art keywords
electrode
solder
solder particles
circuit board
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010074492A
Other languages
English (en)
Other versions
JP2011210773A5 (ja
JP2011210773A (ja
Inventor
大輔 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010074492A priority Critical patent/JP5375708B2/ja
Priority to US13/040,318 priority patent/US8367539B2/en
Priority to KR1020110021213A priority patent/KR101655926B1/ko
Priority to TW100108737A priority patent/TWI518808B/zh
Priority to CN201110081344.6A priority patent/CN102208388B/zh
Publication of JP2011210773A publication Critical patent/JP2011210773A/ja
Publication of JP2011210773A5 publication Critical patent/JP2011210773A5/ja
Application granted granted Critical
Publication of JP5375708B2 publication Critical patent/JP5375708B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01215—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01235—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01257—Changing the shapes of bumps by reflowing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01261—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01271—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/016—Manufacture or treatment of strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07252—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07253—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/227—Multiple bumps having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/228—Multiple bumps having different structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/235—Shapes of outermost layers of multilayered bumps, e.g. bump coating not being conformal on a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/237—Multiple bump connectors having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/245—Dispositions, e.g. layouts of outermost layers of multilayered bumps, e.g. bump coating being only on a part of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置の構造および製造方法に関するものである。
近年、半導体素子の高密度化と電極端子の多ピン化の両立を進めるべく、半導体素子の電極端子の狭ピッチ化、面積縮小化が図られている。
通常、フリップチップ実装においては、ＬＳＩなどの半導体素子の電極端子上に半田バンプなどの突起電極を形成し、その半導体素子をフェイスダウンにより実装基板の接続端子に対して圧接・加熱してバンプ接続させることで実装している。
しかし、狭ピッチ化の進展は著しいため、従来のように電極端子をペリフェラルに配置する手段では、電極端子間で短絡が発生したり、半導体素子と実装基板との熱膨張係数の差により接続不良などが発生することがある。そこで、電極端子をエリア状に配置することで、電極端子間ピッチを広げる方法がとられてきたが、近年ではエリア配置でも狭ピッチ化の進展が著しい。
半田バンプを形成する方法として、半田をスクリーン印刷やディスペンサーや電解メッキで電極上に形成した後、リフロー炉で半田融点以上に加熱することによって突起状の半田バンプを形成する工法がとられてきた。
しかし、近年さらに半田接合部のピッチが狭く、半導体素子・基板電極間の隙間も小さくなってきたため、フリップチップ実装時の加熱工程において溶融した半田が変形し、半田の表面張力により半田バンプ同士がつながる半田ブリッジ不良が発生するといった問題が起きるようになってきた。
このような要求に対応するものとして、バンプを２層構成にする方法が提案されている。
例えば、金や銅からなる突起電極表面を覆うように、金属粒子を含有した絶縁性皮膜を形成する方法がある（例えば、特許文献１参照）。この方法によれば、絶縁性皮膜や突起電極がフリップチップ時に溶融せずに、半導体素子と基板間に注入する封止樹脂の硬化収縮による圧縮方向の力によって電気的に導通をとることができ、ブリッジ発生を防ぐことができ、狭ピッチ化に対応できる。
しかしながら、近年要求される電極間ピッチの狭ピッチ化の要求は非常に厳しいため、特許文献１のように、金属粒子と金属電極が拡散接合せずに接触のみで導通を確保する接続形態であれば、電極面積が小さくなると当然電極間に介在する導電粒子の数が少なくなり、接続抵抗が高く、信号の伝送損失が増大するという問題がある。
そこで、バンプを下層金属と上層金属とからなる２層構成にし、高融点金属からなる下層金属上に半田からなる上層金属を形成する方法が採用されるようになってきた。この方法によれば、半田一層からなるバンプよりも半田量を減らすことができ、フリップチップ実装時の平面方向への半田つぶれ量が減り、半田ブリッジ発生を防ぐことができるだけでなく、半田と基板電極とが拡散接合するので、接続抵抗は低く、信号の伝送損失を損なうこともない（例えば、特許文献２参照）。
特開２００３−２８２６１７号公報 特開平９−９７７９１号公報
しかしながら、近年要求される配線ルールの微細化や高速信号処理に対応する目的で半導体素子の層間絶縁膜に低誘電率膜（いわゆるLow-k膜やＵＬＫ（Ultra Low-k）膜など）が用いられるようになってきた。低誘電率膜自体は、誘電率を下げるために多数の数ｎｍの空孔を有するポーラス状（多孔質）とされている。
図７は特許文献２に記載の実施例の半導体装置を概念的に示す断面図である。特許文献２の図７に示すように、半導体素子１１の電極１１ａと回路基板１２の電極１２ａ同士全面が半田１３で拡散接合される。このような構成をとれば、フリップチップ工程における半田溶融後の冷却過程において、半導体素子１１と回路基板１２の弾性率および線膨張係数の差に起因する熱応力が、半導体素子のコーナー部分の半田１３の接合部に集中することになる。このため、その熱応力が半導体素子１１の電極１１ａ直下に直接伝わり、電極１１ａ直下にある脆弱な低誘電率膜の剥離や亀裂を発生させるといった問題がある。
また、急激な温度差が発生するような使用環境下においても、同様な熱応力集中が発生して、電極直下にある脆弱な低誘電率絶縁膜の剥離や亀裂が発生するといった問題がある。
本発明は、前記問題に鑑み、脆弱膜を有する半導体素子において、高い接続信頼性を確保できる簡易な構造の半導体装置、および半導体装置を形成する製造方法を提供することを目的とする。
請求項１に記載した半導体装置の製造方法は、電子部品の複数の電極の少なくとも１つの電極に対して２個以上の第１半田粒子を付与する工程と、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の第２半田粒子を付与する工程と、前記電子部品の電極と前記回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した第１半田粒子と前記回路基板の電極、または前記回路基板の電極表面に付与した第２半田粒子と前記電子部品の電極、または前記第１半田粒子と前記第２半田粒子を当接させる工程と、前記第１半田粒子および前記第２半田粒子を加熱する工程と、からなり、前記電子部品の電極表面に付与した第１半田粒子と、前記回路基板の電極表面に付与した第２半田粒子とは粒子間隔が異なり、前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続し、かつ互いに対向して配置した前記回路基板の電極と前記電子部品の電極との間に離間した２個以上の前記微小半田接合体を配置することを特徴とする。
また、請求項２に記載した発明は、電子部品の複数の電極の少なくとも１つの電極に対して２個以上の第１半田粒子を付与する工程と、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の第２半田粒子を付与する工程と、前記電子部品の電極と前記回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した第１半田粒子と前記回路基板の電極、または前記回路基板の電極表面に付与した第２半田粒子と前記電子部品の電極、または前記第１半田粒子と前記第２半田粒子を当接させる工程と、前記第１半田粒子および前記第２半田粒子を加熱する工程と、からなり、前記電子部品の電極表面に付与した第１半田粒子と、前記回路基板の電極表面に付与した第２半田粒子とは粒子径が異なり、前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続し、かつ互いに対向して配置した前記回路基板の電極と前記電子部品の電極との間に離間した２個以上の前記微小半田接合体を配置することを特徴とする。
また、請求項３に記載した発明は、電子部品の複数の電極の少なくとも１つの電極に対して２個以上の第１半田粒子を付与する工程と、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の第２半田粒子を付与する工程と、前記電子部品の電極と前記回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した第１半田粒子と前記回路基板の電極、または前記回路基板の電極表面に付与した第２半田粒子と前記電子部品の電極、または前記第１半田粒子と前記第２半田粒子を当接させる工程と、前記第１半田粒子および前記第２半田粒子を加熱する工程と、からなり、前記電子部品の電極表面に形成した第１半田粒子の粒子間隔が、前記回路基板の電極表面に形成した第２半田粒子の粒子径より大きく、前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続し、かつ互いに対向して配置した前記回路基板の電極と前記電子部品の電極との間に離間した２個以上の前記微小半田接合体を配置することを特徴とする。
また、請求項４に記載した発明は、電子部品の複数の電極の少なくとも１つの電極に対して２個以上の第１半田粒子を付与する工程と、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の第２半田粒子を付与する工程と、前記電子部品の電極と前記回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した第１半田粒子と前記回路基板の電極、または前記回路基板の電極表面に付与した第２半田粒子と前記電子部品の電極、または前記第１半田粒子と前記第２半田粒子を当接させる工程と、前記第１半田粒子および前記第２半田粒子を加熱する工程と、からなり、前記回路基板の電極表面に形成した第２半田粒子の粒子間隔が、前記電子部品の電極表面に形成した第１半田粒子の粒子径より大きく、前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続し、かつ互いに対向して配置した前記回路基板の電極と前記電子部品の電極との間に離間した２個以上の前記微小半田接合体を配置することを特徴とする。
前記製造方法、装置構成によれば、半導体装置における脆弱な半導体素子のフリップチップ実装において、優れた接続信頼性が確保できる。
本発明によれば、半導体装置のコーナー電極における熱応力集中を軟らかく延びやすい微小半田接合体が受けるため、電極直下にある脆弱な低誘電率絶縁膜が受ける熱応力が低減され、脆弱な低誘電率絶縁膜の剥離や亀裂を防ぐことができ、高い接続信頼性が確保できるという効果を奏する。
本発明の実施形態１における半導体装置を概念的に示す断面図 本実施形態１における半導体装置の製造方法（ａ）〜（ｆ）を概念的に示す断面図 本実施形態２における半導体装置の製造方法（ａ）〜（ｆ）を概念的に示す断面図 本実施形態３における半導体装置の製造方法（ａ）〜（ｉ）を概念的に示す断面図 本実施形態３における（ａ），（ｂ）は半田粒子付着基材を概念的に示す平面図、（ｃ）は半導体装置を概念的に示す断面図 本実施形態３における（ａ），（ｂ）は基材の半田粒子配置を概念的に示す平面図、（ｃ）は半導体装置を概念的に示す断面図 従来の半導体装置を概念的に示す断面図
以下、図面を参照して本発明における実施の形態を詳細に説明する。
（実施形態１）
図１は本発明の実施形態１における半導体装置を概念的に示す断面図である。電子部品たる半導体素子１の電極面の内層には、例えばＣｕやＡｌからなる微細配線層と脆弱な低誘電率絶縁膜（例えば、Low-k層やUltra Low-k層）を含む多層配線層１ｃが設けられており、その最表面に複数の電極端子１ｂがエリア配置で設けられている。例えば電極端子１ｂはＡｌやＣｕからなる。その電極端子１ｂ上にＴｉ／Ｃｕ、Ｔｉ／Ｗ／Ｃｕなどからなるシード層が設けられ、その上にＮｉ／Ａｕ、Ａｕ、Ｃｕなどの半田が濡れる金属からなる突起状電極１ａが設けられている。
一方、半導体素子１を実装した回路基板２（例えば、ガラスエポキシ多層基板、アラミド多層基板、シリコンからなる）には、半導体素子１の突起状電極１ａに対向する配置の電極端子２ａを有している。電極端子２ａは、例えば、Ｎｉ／ＡｕやＮｉ／Ｐｄ／Ａｕ等からなる。
半導体素子１の突起状電極１ａと回路基板２の電極端子２ａとは半田接合部３ｃにより電気的・機械的に接続されており、半田接合部３ｃと突起状電極１ａ、および半田接合部３ｃと電極端子２ａ間は、固層拡散または固液拡散反応が起こり、中間に合金層が形成され、強固に接合がされている。
ここで、半導体素子１と回路基板２の間隔（図１中のＡ）が最大の半田接合部３ｃは、２個の微小半田接合体からなる。半田溶融工程において、半導体素子１と回路基板２の線膨張係数の違いにより、半導体素子１の最外郭に位置する接合部近傍にて、最も反りが発生しやすくなるため、半導体素子１と回路基板２の間隔が最も大きくなることが多い。
さらに、半導体素子１の面内では、最外郭に位置する接合部近傍で熱応力も最大になる。このように間隔が最も大きい位置において、熱応力は最も受けるが、２個の微小半田接合体で接続することによって、１個の微小半田接合体の時よりも小さい径で、引張方向の力を受けることにより、半田部分への応力集中が増し、応力集中点が脆弱膜から半田接合部３ｃへ移る。しかし、半田接合部３ｃは伸び率が大きく、突起状電極１ａ、電極端子２ａとは強固に接合されているので、半田接合部３ｃが破損することはなく伸びて、多層配線層１ｃの脆弱な低誘電率膜も剥離や亀裂の発生を防ぐことができる。
半田の組成は、例えば、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉ、ＳｎＰｂ、ＳｎＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＩｎ、Ｉｎ、Ｓｎなどからなり、最大間隔Ａの大きさに合わせ、半田伸び率から自由に材料を選ぶことができる。
例えば、半導体素子１の電極端子１ｂの間隔が０．０５ｍｍの場合では、突起状電極１ａの径は０．０２０〜０．０３５ｍｍ、高さは、０．０５〜０．２０ｍｍ、回路基板２の電極端子２ａの径は０．０２０〜０．０３５ｍｍ、高さは０．０５〜０．１０ｍｍ、微小半田構造体の径は０．００２〜０．０１０ｍｍであり、径の伸び率は５０％である。
図示はしていないが、半導体素子１と回路基板２の電極面との間には、封止樹脂が充填されていても構わない。充填されることにより、より信頼性が向上する。
図２は本実施形態１における半導体装置の製造方法（ａ）〜（ｆ）を概念的に示す断面図である。以下に製造方法を説明する。
まず、図２（ａ）に示すとおり、ウェーハ形態である半導体素子１の電極面全面に、スパッタリング法や蒸着により、シード層を形成する。次に、電解メッキ工法により全面に金属膜を形成する。感光レジスト層を形成し、電極端子１ｂの位置の突起状電極１ａの形成部分を露光した後、剥離液を用いて感光レジストを剥離する。この工程により、電極端子１ｂ上に、突起状電極１ａが形成される。例えば、シード層には、Ｔｉ／Ｃｕ、金属膜は、Ｎｉ／Ａｕを用いたがこれに限られない。
次に、図２（ｂ）に示すとおり、突起状電極１ａよりも大きな形状に突起状電極１ａの位置に合わせて、くり抜かれた転写用の金型４の中に、スプレーやディスペンサーなどの方法で粘着層５を金型４全面に供給した後、半田粒子３を全面に均一に付与する。
次に、図２（ｃ）に示すとおり、半導体素子１の突起状電極１ａと、その突起状電極１ａに対応した金型４に設けられた凹み穴が対向するように、金型４と半導体素子１の位置を合わせ、加熱・加圧を行う。これにより、半田粒子３と突起状電極１ａとが溶融し、かつ半田粒子３同士が粒子形状を残すような温度、時間条件下で加熱加圧する。このとき、微細な半田粒子３を用いると酸化皮膜が占める面積が大きく、溶融を阻害しやすくなり、粒子形状を残した状態で拡散できる。例えば、半田粒子３の径が０．００２〜０．００８ｍｍの時、金型４の温度：２１０℃、加圧時間：１０〜５０ｓで、大気圧下で加圧した。
次に、図２（ｄ）に示すとおり、金型４を半導体素子１から引き剥がすことにより、半田粒子３が粒子形状で付与された突起状電極１ａが形成される。その後、図２（ｅ）に示すとおり、ブレードダイシングやレーザダイシングなどの手段により、半導体素子１を個片化する。
次に、図２（ｆ）に示すとおり、半導体素子１の突起状電極１ａに対向するように回路基板２の電極端子２ａと位置を合わせた後、加熱し、引き上げ荷重を加えながら低荷重で、半導体素子１を回路基板２上へ搭載する。例えば、加熱温度：２２０〜２４０℃、加圧時間：３〜１０秒で加圧するとよい。なお、半導体素子１を搭載する前にフラックスを供給しても構わない。溶融が困難な粒子形状の微細な半田粒子３においても、フラックスにより、半田の濡れ性が向上し、微細な半田接合部３ｃを形成しやすくなる。
ここで、低荷重で搭載することにより、半導体素子１と回路基板２の平行度が悪くなり、半導体素子１の端部の回路基板２との距離が最も大きくなった箇所の電極同士であっても、微細半田が図２（ｆ）のように鼓状に伸びて接合するため、平行度の悪化を吸収することができる。
図２（ｆ）に示す半田接合部３ｃのように、鼓状に伸びた状態の微細半田を「微小半田接合体」と定義する。半導体素子１の突起状電極１ａと回路基板２の電極端子２ａとは２個以上の「微小半田接合体」で電気的に接続している。ここで、半導体素子１と回路基板２との距離が最も小さい箇所の電極同士は、複数の「微小半田接合体」で電気的に接続していてもよいし、従来と同様の１つの半田接合体で電気的に接続していてもよい。
本実施形態１の製造方法を用いた半導体装置を、断面研磨により断面解析した結果、最外郭にある半田接合部３ｃは２個の微細半田接合体からなることが確認され、脆弱な低誘電率膜も剥離・亀裂が発生していないことが確認できた。さらに、温度サイクル試験（１サイクル：−４５℃、８５℃、各５分）に投入した結果、１０００ｃｙｃ（サイクル）でも安定した接続抵抗を確保することができた。
このように、最も半導体素子１と回路基板２の間隔が離れた半田接合部３ｃは２個の微細半田接合体でなることにより、脆弱な低誘電率膜が受ける応力が低減され、高い接続信頼性が確保できる。
（実施形態２）
図３は本発明の実施形態２における半導体装置の製造方法（ａ）〜（ｆ）を概念的に示す断面図である。以下に製造方法を説明する。
まず、図３（ａ）に示すとおり、ウェーハ形態である半導体素子１の電極面全面に、スパッタリング法や蒸着により、シード層を形成する。次に、電解メッキ工法により全面に金属膜を形成する。感光レジスト層を形成した後、電極端子１ｂの位置の突起状電極１ａの形成部分を露光した後、剥離液を用いて感光レジストを剥離する。この工程により、電極端子１ｂ上に、突起状電極１ａが形成される。例えば、シード層には、Ｔｉ／Ｃｕ、金属膜は、Ｃｕを用いたがこれに限られない。
次に、図３（ｂ）に示すとおり、半導体素子１をダイシングブレードやレーザ加工により、半導体素子１を個片化する。
次に、図３（ｃ）に示すとおり、ガラスエポキシ多層基板からなる回路基板２には無電解メッキ工法により突起状の電極端子２ａを形成する。例えば、電極端子２ａの組成は、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｃｕなど半田の濡れ性が良好な材料を選定する。その後、半田粒子３を全面に均一に付与するため、スプレーやディスペンサーなどの方法で粘着層５を回路基板２全面に供給する。
次に、図３（ｄ）に示すとおり、リフロー炉などの加熱手段で、半田粒子３を全面に均一付与した回路基板２を加熱し、半田粒子３と電極端子２ａとが溶融し、かつ平面方向で半田ブリッジを起こすことなく粒子形状を残すような温度、時間、ガス雰囲気条件下で加熱する。ここで、微細な半田粒子３を用いると酸化皮膜が占める面積が大きく、溶融を阻害しやすくなるので、隣接する端子同士で半田ブリッジを起こすことなく、粒子形状を残した状態で拡散できる。例えば、半田は、Ｓｎ３．０Ａｇ０．５Ｃｕを用い半田粒子径が０．００３〜０．００８ｍｍの時、温度：２２５℃、加圧時間：３〜８ｓで、ギ酸ガス雰囲気中で加熱した。
次に、図３（ｅ）に示すとおり、回路基板２を洗浄液に浸漬し、超音波を印加し洗浄した。この工程により、電極端子２ａ間に存在する半田粒子３が除去され、突起状の電極端子２ａ上に半田粒子３が電極端子２ａと拡散接合された状態で付与される。
次に、図３（ｆ）に示すとおり、半導体素子１の突起状電極１ａに対向するように回路基板２の電極端子２ａと位置を合わせた後、加熱し、引き上げ荷重を加えながら低荷重で、半導体素子１を回路基板２上へ搭載する。例えば、加熱温度：２５０〜２６０℃、加圧時間：３〜１０秒、窒素ガス雰囲気下で加圧した。なお、半導体素子１を搭載する前にフラックスまたはフラックス成分を含有する封止樹脂を供給しても構わない。溶融が困難な微細半田においても、フラックスにより、半田の濡れ性が向上し、微細半田接合体を形成しやすくなる。ここで、低荷重で搭載することにより、半導体素子１と回路基板２の平行度が悪くなるが、微細半田が図のように鼓状に伸びて接合するため、平行度の悪化を吸収することができる。
本実施形態２の製造方法を用いた半導体装置を、断面研磨により断面解析した結果、最外郭にある突起状電極１ａ、電極端子２ａでは、半導体素子１と回路基板２の間隔が最も離れており、半田接合部３ｃは３個の微細半田接合体からなることが確認され、脆弱な低誘電率膜も剥離・亀裂が発生していないことが確認できた。さらに、温度サイクル試験（１サイクル：−４５℃、８５℃、各５分）に投入した結果、１０００ｃｙｃ（サイクル）でも安定した接続抵抗を確保することができた。
このように、半導体素子１と回路基板２の電極側に半田粒子３を付与した場合においても、最も半導体素子１と回路基板２の間隔が離れた半田接合部３ｃは２個以上の微細半田接合体でなることにより、脆弱な低誘電率膜が受ける応力が低減され、高い接続信頼性が確保できる。
（実施形態３）
図４は本発明の実施形態３における半導体装置の製造方法（ａ）〜（ｉ）を概念的に示す断面図である。以下に製造方法を説明する。
まず、ウェーハ形態であり、シリコンからなる半導体素子１のＡｌからなる電極端子１ｂ上に、無電解メッキ工法を用いてＮｉ−Ｐ／Ａｕからなる突起状電極１ａを形成する。
一方、スプレーやディスペンサー、バーコーター、スピンコーターなどの手段で、例えばＰＥＴやＰＥＮからなる基材６全面に粘着層５を塗布し、その上に半田粒子３を均等に分散するように付着させる。例えば、半田粒子３として、組成、Ｓｎ３．５Ａｇ８．０Ｉｎ０．５Ｂｉ、粒子径０．００２〜０．００６ｍｍの粒子を用いることができる（図４（ａ）参照）。
次に、前記基材６の半田粒子３が付着された面と半導体素子１の突起状電極１ａの面同士を加熱・加圧しながら貼り付ける。ここで、半田粒子３が局所的に溶融し、突起状電極１ａと拡散接合し、かつ平面方向で半田ブリッジを起こすことなく粒子形状を残すような温度、時間条件下で加熱・加圧する（図４（ｂ）参照）。なお、粘着層５は、半田粒子３を基材６に保持させる機能、半田酸化皮膜を除去する機能、離型機能を有する材料を用いることが望ましいが、これに限られない。図示しないが、フラックスや離型材などの材料をさらに基材６上に供給しても構わない。
次に、加熱しながら基材６を半導体素子１から剥離する。この工程により、突起状電極１ａの間に存在する半田粒子３は基材６側に付着したまま、半導体素子１上からは除去され、突起状電極１ａ上に半田粒子３が突起状電極１ａと拡散接合された状態で付与される（図４（ｃ），（ｄ）参照）。
次に、ウェーハ形態であり、シリコンからなる回路基板２にも、半導体素子１と同様の工程にて、半田粒子３が回路基板２の電極端子２ａ上に電極端子２ａと拡散接合された状態で付与される（図４（ｅ）〜（ｇ）参照）。
次に半導体素子１および回路基板２をそれぞれ、ブレードダイシングやレーザダイシング工法により個片化する（図４（ｄ），（ｈ）参照）。
次に、半導体素子１の突起状電極１ａに対向するように回路基板２の電極端子２ａと位置を合わせた後、加熱し、引き上げ荷重を加えながら低荷重で、半導体素子１を回路基板２上へ搭載する。例えば、加熱温度：２１０〜２３０℃、加圧時間：２〜９秒、窒素ガス雰囲気下で加圧した。なお、半導体素子１を搭載する前にフラックスまたはフラックス成分を含有する封止樹脂を供給しても構わない。溶融が困難な微細半田においても、フラックスにより、半田の濡れ性が向上し、微細半田接合体を形成しやすくなる。ここで、低荷重で搭載することにより、半導体素子１と回路基板３の平行度が悪くなるが、微細半田が図のように鼓状に伸びて接合するため、平行度の悪化を吸収することができる（図４（ｉ）参照）。
本実施形態３の製造方法を用いた半導体装置を、断面研磨により断面解析した結果、最外郭にある突起状電極１ａ、電極端子２ａでは、半導体素子１と回路基板２の間隔が最も離れており、半田接合部３ｃは２個の微細半田接合体からなることが確認され、脆弱な低誘電率膜も剥離・亀裂が発生していないことが確認できた。さらに、温度サイクル試験（１サイクル：−５５℃、１２５℃、各５分）に投入した結果、１０００ｃｙｃ（サイクル）でも安定した接続抵抗を確保することができた。
このように、半導体素子１の突起状電極１ａと回路基板２の電極端子２ａの両側に半田粒子３を付与した場合において、最も半導体素子１と回路基板２の間隔が離れた半田接合部３ｃは２個以上の微細半田接合体でなるとともに、微細半田接合体の高さが高くなることで、温度サイクル試験で受けるせん断方向の応力を緩和する効果が働くため、脆弱な低誘電率膜が受ける応力がより低減され、高い接続信頼性が確保できる。
また、図５（ａ），（ｂ）は本実施形態３における半田粒子付着基材を概念的に示す平面図であり、図５（ｃ）は本実施形態３における半導体装置を概念的に示す断面図である。
図５（ａ）において、微細な半田小粒子３ａが、粘着層が全面に塗布された基材上に分散配置されている。図５（ｂ）においても、微細な半田大粒子３ｂが、粘着層が全面に塗布された基材上に分散配置されている。ここで、半田小粒子３ａの粒子径は、半田大粒子３ｂの粒子径よりも小さく、半田大粒子３ｂの粒子径の１／２以下であることが望ましい。また互いの半田小粒子３ａの中心との間隔の距離（ピッチ）は、互いの半田大粒子３ｂの中心との間隔の距離（ピッチ）よりも小さい。
図５（ｃ）において、半導体素子１には半田大粒子３ｂが付着した基材を、回路基板２には半田小粒子３ａが付着した基材を用いて、前述した製造方法により、それぞれの突起状電極１ａ、電極端子２ａに微細半田粒子を拡散接合させる。この工程により、半導体素子１には大きな半田大粒子３ｂが、回路基板２には小さな半田小粒子３ａが電極に拡散接合される。
そして、半導体素子１を回路基板２に実装する工程において、半導体素子１の突起状電極１ａ上の半田大粒子３ｂの隙間に、回路基板２の電極端子２ａ上の半田小粒子３ａが入り込む形態で搭載され、かみ合うので、加熱中に回路基板２の反りが大きくなっても、半導体素子１と回路基板２の平面方向の位置ずれを抑えながら、前述の微小半田接合体を形成することができる。
なお、半導体素子１には半田小粒子３ａとし、回路基板には半田大粒子３ｂとしてもよい。
また、図６（ａ），（ｂ）は本実施形態３における基材の半田粒子配置を概念的に示す平面図であり、図６（ｃ）は本実施形態３における半導体装置を概念的に示す断面図である。
図６（ａ）において、微細な半田小粒子３ａが回路基板２用の粘着層５を全面に塗布した基材上に分散配置され、図６（ｂ）において、微細な半田大粒子３ｂが、半導体素子１用の粘着層５を全面に塗布した基材上に分散配置されている。ここで、半田小粒子３ａ、半田大粒子３ｂ共に同一のピッチＥ（図６中にＥで示す半田粒子の中心との間隔の距離）で並べられている。また半田大粒子３ｂの径（Ｆ）は、半田小粒子３ａの隣接する粒子間の間隔（ｆ）以下である。
なお、半導体素子１の突起状電極１ａに小さな半田小粒子３ａを配置し、回路基板２の電極端子２ａに大きな半田大粒子３ｂを配置してもよい。
そして、前述と同様の工程を実施すると、半導体素子１を回路基板２に実装する工程において、半導体素子１の突起状電極１ａ上の半田大粒子３ｂの隙間に、回路基板２の電極端子２ａ上の半田小粒子３ａが入り込む形態で搭載される。したがって、半田大粒子３ｂと半田小粒子３ａとが交互に配置できるので、加熱中に回路基板２等の反りが大きくなり、半導体素子１と回路基板２の平面方向の位置ずれが大きくなっても、間隔の狭くなった半田大粒子３ｂと半田小粒子３ａとにより微小半田接合体が形成される。このことにより、２個以上の微小半田接合体を介して１組の半導体素子１の突起状電極１ａと回路基板２の電極端子２ａとを電気的に接続することが可能となる。
以上の各実施形態では、電子部品として半導体素子、回路基板を例示して説明したが、これに限られない。電極端子間ピッチが狭いコンデンサ、コイル、抵抗などの受動部品を用いる場合も同様の効果が得られる。また、半導体素子はウェーハ形態を例示して説明したが、これにも限られない。半導体素子を長方形または正方形に個片化した状態で製造したとしても同様の効果が得られる。
本発明は、複数の微細半田接合体によって半導体素子電極と回路基板電極とを電気的・機械的に接合する半導体装置の構造および製造方法であり、狭ピッチの接続においても高い信頼性を実現することができ、狭ピッチ化が進展する半導体素子や、低誘電率材料などからなる層間絶縁膜を有する半導体素子などを実装する実装分野において特に有用である。
１，１１ 半導体素子
１ａ 突起状電極
１ｂ，２ａ 電極端子
１ｃ 多層配線層
２，１２ 回路基板
３ 半田粒子
３ａ 半田小粒子
３ｂ 半田大粒子
３ｃ 半田接合部
４ 金型
５ 粘着層
６ 基材
１１ａ，１２ａ 電極
１３ 半田

Claims (4)

  1. 電子部品の複数の電極の少なくとも１つの電極に対して２個以上の第１半田粒子を付与する工程と、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の第２半田粒子を付与する工程と、前記電子部品の電極と前記回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した第１半田粒子と前記回路基板の電極、または前記回路基板の電極表面に付与した第２半田粒子と前記電子部品の電極、または前記第１半田粒子と前記第２半田粒子を当接させる工程と、前記第１半田粒子および前記第２半田粒子を加熱する工程と、からなり、
    前記電子部品の電極表面に付与した第１半田粒子と、前記回路基板の電極表面に付与した第２半田粒子とは粒子間隔が異なり、
    前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続し、かつ互いに対向して配置した前記回路基板の電極と前記電子部品の電極との間に離間した２個以上の前記微小半田接合体を配置することを特徴とする半導体装置の製造方法。
  2. 電子部品の複数の電極の少なくとも１つの電極に対して２個以上の第１半田粒子を付与する工程と、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の第２半田粒子を付与する工程と、前記電子部品の電極と前記回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した第１半田粒子と前記回路基板の電極、または前記回路基板の電極表面に付与した第２半田粒子と前記電子部品の電極、または前記第１半田粒子と前記第２半田粒子を当接させる工程と、前記第１半田粒子および前記第２半田粒子を加熱する工程と、からなり、
    前記電子部品の電極表面に付与した第１半田粒子と、前記回路基板の電極表面に付与した第２半田粒子とは粒子径が異なり、
    前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続し、かつ互いに対向して配置した前記回路基板の電極と前記電子部品の電極との間に離間した２個以上の前記微小半田接合体を配置することを特徴とする半導体装置の製造方法。
  3. 電子部品の複数の電極の少なくとも１つの電極に対して２個以上の第１半田粒子を付与する工程と、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の第２半田粒子を付与する工程と、前記電子部品の電極と前記回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した第１半田粒子と前記回路基板の電極、または前記回路基板の電極表面に付与した第２半田粒子と前記電子部品の電極、または前記第１半田粒子と前記第２半田粒子を当接させる工程と、前記第１半田粒子および前記第２半田粒子を加熱する工程と、からなり、
    前記電子部品の電極表面に形成した第１半田粒子の粒子間隔が、前記回路基板の電極表面に形成した第２半田粒子の粒子径より大きく、
    前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続し、かつ互いに対向して配置した前記回路基板の電極と前記電子部品の電極との間に離間した２個以上の前記微小半田接合体を配置することを特徴とする半導体装置の製造方法。
  4. 電子部品の複数の電極の少なくとも１つの電極に対して２個以上の第１半田粒子を付与する工程と、回路基板の複数の電極の少なくとも１つの電極に対して２個以上の第２半田粒子を付与する工程と、前記電子部品の電極と前記回路基板の電極とを対向して配置する工程と、前記電子部品の電極表面に付与した第１半田粒子と前記回路基板の電極、または前記回路基板の電極表面に付与した第２半田粒子と前記電子部品の電極、または前記第１半田粒子と前記第２半田粒子を当接させる工程と、前記第１半田粒子および前記第２半田粒子を加熱する工程と、からなり、
    前記回路基板の電極表面に形成した第２半田粒子の粒子間隔が、前記電子部品の電極表面に形成した第１半田粒子の粒子径より大きく、
    前記第１半田粒子と前記第２半田粒子のうち少なくとも一方の粒子が溶融した２個以上の微小半田接合体を介して前記回路基板の電極と前記電子部品の電極とを電気的に接続し、かつ互いに対向して配置した前記回路基板の電極と前記電子部品の電極との間に離間した２個以上の前記微小半田接合体を配置することを特徴とする半導体装置の製造方法。
JP2010074492A 2010-03-29 2010-03-29 半導体装置の製造方法 Active JP5375708B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010074492A JP5375708B2 (ja) 2010-03-29 2010-03-29 半導体装置の製造方法
US13/040,318 US8367539B2 (en) 2010-03-29 2011-03-04 Semiconductor device and semiconductor device manufacturing method
KR1020110021213A KR101655926B1 (ko) 2010-03-29 2011-03-10 반도체장치 및 반도체장치의 제조방법
TW100108737A TWI518808B (zh) 2010-03-29 2011-03-15 半導體裝置及半導體裝置之製造方法
CN201110081344.6A CN102208388B (zh) 2010-03-29 2011-03-24 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010074492A JP5375708B2 (ja) 2010-03-29 2010-03-29 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011210773A JP2011210773A (ja) 2011-10-20
JP2011210773A5 JP2011210773A5 (ja) 2013-02-14
JP5375708B2 true JP5375708B2 (ja) 2013-12-25

Family

ID=44655438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010074492A Active JP5375708B2 (ja) 2010-03-29 2010-03-29 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8367539B2 (ja)
JP (1) JP5375708B2 (ja)
KR (1) KR101655926B1 (ja)
CN (1) CN102208388B (ja)
TW (1) TWI518808B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331042B2 (en) 2012-01-17 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device manufacturing method and semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183094A (ja) * 2012-03-02 2013-09-12 Nec Corp 電子部品の実装方法及び半導体装置
JP2013214557A (ja) * 2012-03-30 2013-10-17 Olympus Corp 電極形成体、配線基板、および半導体装置
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
EP2747132B1 (en) 2012-12-18 2018-11-21 IMEC vzw A method for transferring a graphene sheet to metal contact bumps of a substrate for use in semiconductor device package
JP6089732B2 (ja) * 2013-01-30 2017-03-08 日立金属株式会社 導電性部材の接続構造、導電性部材の接続方法、及び光モジュール
US8969191B2 (en) * 2013-07-16 2015-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US9583470B2 (en) * 2013-12-19 2017-02-28 Intel Corporation Electronic device with solder pads including projections
US20150318259A1 (en) * 2014-05-02 2015-11-05 KyungOe Kim Integrated circuit packaging system with no-reflow connection and method of manufacture thereof
JP6430843B2 (ja) * 2015-01-30 2018-11-28 株式会社ジェイデバイス 半導体装置
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
FR3070550B1 (fr) * 2017-08-24 2020-07-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'assemblage de connecteurs electriques
JP2019176056A (ja) * 2018-03-29 2019-10-10 富士通株式会社 電子装置
JP7189672B2 (ja) * 2018-04-18 2022-12-14 新光電気工業株式会社 半導体装置及びその製造方法
US11101417B2 (en) * 2019-08-06 2021-08-24 X Display Company Technology Limited Structures and methods for electrically connecting printed components
US11502056B2 (en) * 2020-07-08 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure in semiconductor package and manufacturing method thereof
US11348901B1 (en) * 2020-11-30 2022-05-31 Sandisk Technologies Llc Interfacial tilt-resistant bonded assembly and methods for forming the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3092118B2 (ja) * 1991-07-14 2000-09-25 ソニーケミカル株式会社 導電粒子転写型異方性導電フィルム及び電気的接続方法
JP3417110B2 (ja) * 1994-12-30 2003-06-16 カシオ計算機株式会社 電子部品の接続方法
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6853087B2 (en) * 2000-09-19 2005-02-08 Nanopierce Technologies, Inc. Component and antennae assembly in radio frequency identification devices
US7098072B2 (en) * 2002-03-01 2006-08-29 Agng, Llc Fluxless assembly of chip size semiconductor packages
JP2003282617A (ja) 2002-03-25 2003-10-03 Citizen Watch Co Ltd 半導体装置およびその製造方法
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
CN100511618C (zh) * 2005-03-09 2009-07-08 松下电器产业株式会社 金属粒子分散组合物以及使用了它的方法
JP4402717B2 (ja) * 2005-03-16 2010-01-20 パナソニック株式会社 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP4084834B2 (ja) * 2005-03-29 2008-04-30 松下電器産業株式会社 フリップチップ実装方法およびバンプ形成方法
WO2006123554A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体およびフリップチップ実装方法
JP4591399B2 (ja) * 2006-04-03 2010-12-01 パナソニック株式会社 部品接合方法ならびに部品接合構造
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
KR101208028B1 (ko) * 2009-06-22 2012-12-04 한국전자통신연구원 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331042B2 (en) 2012-01-17 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
KR101655926B1 (ko) 2016-09-08
US8367539B2 (en) 2013-02-05
TW201201289A (en) 2012-01-01
JP2011210773A (ja) 2011-10-20
CN102208388B (zh) 2014-12-17
CN102208388A (zh) 2011-10-05
TWI518808B (zh) 2016-01-21
KR20110109848A (ko) 2011-10-06
US20110233767A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP5375708B2 (ja) 半導体装置の製造方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
KR101388538B1 (ko) 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
JP5820991B2 (ja) 半導体装置製造方法および半導体装置
US8119451B2 (en) Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package
TWI237310B (en) Semiconductor device and manufacturing method of the same
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
KR20010070217A (ko) 반도체 장치 및 그 제조 방법
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP2006279062A (ja) 半導体素子および半導体装置
JP2004363573A (ja) 半導体チップ実装体およびその製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
JP2002231765A (ja) 半導体装置
JP4285140B2 (ja) 半導体装置の製造方法
JP2012028437A (ja) 半導体装置とその製造方法
JP2013251350A (ja) 電子部品の実装構造体およびその製造方法
JP2019106475A (ja) 微細配線層付きキャリア基板、微細配線層付き半導体パッケージ基板、半導体パッケージおよび半導体装置並びに微細配線層付き半導体パッケージ基板の製造方法
CN100446244C (zh) 半导体芯片安装体及其制造方法
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
JP2007281105A (ja) 電子部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121226

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R151 Written notification of patent or utility model registration

Ref document number: 5375708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151