Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5378130B2 - 半導体発光装置 - Google Patents
[go: Go Back, main page]

JP5378130B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP5378130B2
JP5378130B2 JP2009220436A JP2009220436A JP5378130B2 JP 5378130 B2 JP5378130 B2 JP 5378130B2 JP 2009220436 A JP2009220436 A JP 2009220436A JP 2009220436 A JP2009220436 A JP 2009220436A JP 5378130 B2 JP5378130 B2 JP 5378130B2
Authority
JP
Japan
Prior art keywords
side electrode
metal
external terminal
metal pillar
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009220436A
Other languages
English (en)
Other versions
JP2011071274A (ja
Inventor
吉昭 杉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43432291&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5378130(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009220436A priority Critical patent/JP5378130B2/ja
Priority to TW099104463A priority patent/TWI423408B/zh
Priority to US12/706,366 priority patent/US8319246B2/en
Priority to EP10154220A priority patent/EP2302672A3/en
Publication of JP2011071274A publication Critical patent/JP2011071274A/ja
Application granted granted Critical
Publication of JP5378130B2 publication Critical patent/JP5378130B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • H10H20/853Encapsulations characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0364Manufacture or treatment of packages of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251Changing the shapes of bumps
    • H10W72/01255Changing the shapes of bumps by using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/019Manufacture or treatment of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • H10W72/252Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • H10W72/9232Bond pads having multiple stacked layers with additional elements interposed between layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/934Cross-sectional shape, i.e. in side view

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体発光装置に関する。
回路基板等に半導体チップを実装する方法の一つとしてフリップチップ実装が知られている。これは、小型、薄型に対する要求の強い機器に向いており、またチップの熱を基板に伝えやすいため、発熱が問題になる発光ダイオードの実装にも使われている。
フリップチップ実装においては、バンプと呼ばれる突起状の端子を介してチップが基板に対して接合される。また、チップの電極パッドと、バンプとの間に柱状金属を介在させた構造も知られている(例えば、特許文献1)。柱状金属が、チップと基板との熱膨張率差に起因する応力を吸収して、接合信頼性を高めることができる。
柱状金属のアスペクト比(太さに対する高さの比)が高いほど応力緩和効果は高くなる。柱状金属のアスペクト比を高くするには、柱状金属を細くする、あるいは高くする選択肢がある。しかし、柱状金属が細くなると、バンプとの接合面積が小さくなることによる接合強度の低下が懸念される。また、柱状金属を高くすると、柱状金属を形成するためのメッキコストが増大し、また低背化の要求にも逆行する。
特開2008−84920号公報
本発明は、高い実装信頼性が得られる半導体発光装置を提供する。
本発明の一態様によれば、発光層と、光取り出し面とを有し、基板の上に形成され前記基板が除去された半導体層と、前記半導体層における前記光取り出し面の反対側の面に設けられたp側電極及びn側電極と、前記光取り出し面の反対側の面に設けられ、前記p側電極に達する第1の開口と、前記n側電極に達する第2の開口とを有する絶縁膜と、前記絶縁膜上及び前記第1の開口内に設けられ、前記p側電極と電気的に接続されたp側電極パッドと、前記絶縁膜上及び前記第2の開口内に設けられ、前記n側電極と電気的に接続されたn側電極パッドと、前記p電極パッド及び前記n側電極パッドのそれぞれに対して、各々が互いに離間して接合され、周囲を樹脂で覆われた複数の金属ピラーと、前記複数の金属ピラーの先端部に共通に設けられた外部端子と、を備え、個々の前記金属ピラーの径が、前記外部端子の径よりも小さいことを特徴とする半導体発光装置が提供される。
本発明によれば、高い実装信頼性が得られる半導体発光装置が提供される。
本発明の実施形態に係る半導体装置の模式断面図。 同半導体装置における要部の平面レイアウトを示す模式図。 同半導体装置の製造方法を示す模式断面図。 図3に続く工程を示す模式断面図。 図4に続く工程を示す模式断面図。 図5に続く工程を示す模式断面図。 図6に続く工程を示す模式断面図。 図7に続く工程を示す模式断面図。 本発明の実施形態に係る半導体装置における金属ピラーの他の形成方法を示す模式断面図。 本発明の他の実施形態に係る半導体装置の製造方法を示す模式断面図。 本発明のさらに他の実施形態に係る半導体装置の模式断面図。 比較例の半導体装置の模式断面図。
以下、図面を参照し、本発明の実施形態について説明する。各図面中、同様の要素には同じ符号を付している。
図1は、本発明の実施形態に係る半導体装置の模式断面図である。本実施形態では、半導体装置として半導体発光装置を一例に挙げて説明する。
本実施形態に係る半導体装置は、半導体構造部として発光素子12を有する。発光素子12は、第1の半導体層13と第2の半導体層14とを有する。第2の半導体層14は、発光層(または活性層)をp型クラッド層とn型クラッド層とで挟んだ構造を有する。第1の半導体層13は、例えばn型であり、電流の横方向経路として機能する。但し、第1の半導体層13の導電型はn型に限らず、p型であってもよい。
第1の半導体層13の第1の主面は光取り出し面15として機能する。その光取り出し面15の反対側の第2の主面に第2の半導体層14が設けられている。第2の半導体層14の平面サイズは、第1の半導体層13の平面サイズより小さい。
発光素子12における光取り出し面15の反対側の面には、配線層が設けられている。配線層は、n側電極16、p側電極17及び絶縁膜24を有する。
n側電極16は、第1の半導体層13の第2の主面における第2の半導体層14が設けられていない部分に形成されている。p側電極17は、第2の半導体層14における第1の半導体層13と接する面の反対面に形成されている。
発光素子12における光取り出し面15の反対側の面は絶縁膜24で覆われ、n側電極16及びp側電極17も絶縁膜24で覆われている。絶縁膜24は有機系絶縁膜であり、例えばポリイミド膜である。
絶縁膜24における発光素子12が設けられた面の反対側の面には、相互に分離されたn側電極パッド21とp側電極パッド22が形成されている。n側電極パッド21は、n側電極16に達して絶縁膜24に形成された開口24a内にも設けられ、n側電極16と電気的に接続されている。p側電極パッド22は、p側電極17に達して絶縁膜24に形成された開口24b内にも設けられ、p側電極17と電気的に接続されている。例えば、n側電極パッド21とp側電極パッド22は、絶縁膜24表面及び開口24a、24b内壁に形成されたシード金属23を電流経路として利用した電解メッキ法によって形成される。
n側電極パッド21の下には、複数の金属ピラー31が設けられている。各々の金属ピラー31は互いに離間し、各々の金属ピラー31の一端部が共通のn側電極パッド21に対して接合されている。
p側電極パッド22の下にも同様に、複数の金属ピラー31が設けられている。各々の金属ピラー31は互いに離間し、各々の金属ピラー31の一端部が共通のp側電極パッド22に対して接合されている。
各々の金属ピラー31の周囲、n側電極パッド21およびp側電極パッド22は、絶縁材である樹脂35で覆われている。樹脂35は、金属ピラー31を支える役目をし、実装対象である回路基板等と熱膨張率が同じもしくは近いものを用いるのが望ましい。そのような樹脂35として、例えばエポキシ樹脂、シリコーン樹脂、フッ素樹脂などを一例として挙げることができる。
金属ピラー31は、樹脂35の形成後、樹脂35に形成したホールの内面及び樹脂35の表面に形成されたシード金属25を電流経路として利用した電解メッキ法によって形成することができる。
第1の半導体層13は、n側電極16及びn側電極パッド21を介して金属ピラー31と電気的に接続されている。第2の半導体層14は、p側電極17及びp側電極パッド22を介して金属ピラー31と電気的に接続されている。
各々の金属ピラー31における電極パッド21、22と接合された一端部の反対側の他端部(先端部)には、複数の金属ピラー31間で共通なパッド30が設けられている。パッド30は、例えば金属ピラー31を形成するメッキ時に金属ピラー31と一体に形成される。パッド30は、樹脂35における、金属ピラー31を挟んで電極パッド21、22に対向する部分に形成されている。パッド30の下面は樹脂35から露出し、その下面には、例えばはんだボール、金属バンプなどの外部端子41が設けられている。この外部端子41を介して、図1に示す半導体装置は回路基板等に実装される。
ここで、パッド30およびその下に形成される外部端子41のの径は、金属ピラー31の径よりも大きく形成される。図2は、パッド30に対する複数の金属ピラー31の平面レイアウトの一例を示す。一つのn側電極パッド21に対して例えば13本の金属ピラー31が、n側電極パッド21の面方向に均等に配置されている。
n側電極パッド21、p側電極パッド22、金属ピラー31の材料としては、銅、金、ニッケル、銀などを用いることができる。これらのうち、良好な熱伝導性、高いマイグレーション耐性及び絶縁膜との優れた密着性を備えた銅がより好ましい。
発光素子12の光取り出し面15上には、光取り出し面15に対向して蛍光体層42が設けられている。蛍光体層42は、発光層からの光を吸収し波長変換光を放出可能である。このため発光層からの光と蛍光体層42における波長変換光との混合光が放出可能となる。例えば発光層を窒化物系とすると、その発光層からの青色光と、例えば黄色蛍光体層42における波長変換光である黄色光との混合色として白色または電球色などを得ることができる。
また、蛍光体層42の上には石英ガラスなどからなるレンズ43が設けられ、白色または電球色などの混合光がレンズ43で集光され、高輝度化が容易となる。
本実施形態に係る半導体装置によれば、回路基板等に実装した場合に、発光素子12と回路基板との熱膨張率差に起因してそれら両者が相対的に面方向に位置ずれを起こすような応力が生じたとしても、その応力を金属ピラー31が吸収することで、外部端子41と回路基板との接合部における剪断強度を高めることができ、高い信頼性が得られる。
さらに、本実施形態によれば、金属ピラー31を十分に細くすることで、金属ピラー31の高さは増大させることなく、高アスペクト比の金属ピラー31を実現できる。金属ピラー31が高アスペクト比になることで、応力緩和効果をよりいっそう高めることができる。ここで、アスペクト比は、金属ピラー31の太さ(もしくは直径)に対する高さの比を表す。
そして、各々の金属ピラー31が細くなっても、一つのパッド30あたりにつき複数本の金属ピラー31を設けることで、金属ピラー31を介したパッド30と、外部端子41との間の接合強度の低下および電気抵抗の増大を抑えることができる。また、パッド30の平面サイズは各々の金属ピラー31の太さよりも大きく、よって外部端子41との接合面積を広く確保でき、信頼性をより高めることができる。また、金属ピラー31の高さを増大させなくても、金属ピラー31の高アスペクト比化を実現できるので、メッキコストの増大をまねかず、さらに薄型化の妨げにもならない。
また、図2に示すように、複数の金属ピラー31を、対応するパッド30の面方向に略均等に配置することで、応力を各金属ピラー31にほぼ均等に分散させることができる。これにより、特定の金属ピラー31への局所的な応力集中を防いで、信頼性をより高めることができる。
次に、図3〜8を参照して、本実施形態に係る半導体装置の製造方法について説明する。
まず、図3(a)に示すように、基板11の主面上に第1の半導体層13を、その上に第2の半導体層14を形成する。第1の半導体層13における基板11の主面に接する面が光取り出し面15となる。例えば、発光層が窒化物系半導体の場合、第1の半導体層13及び第2の半導体層14はサファイア基板上に結晶成長させることができる。第2の半導体層14はパターニングされ、第1の半導体層13上に選択的に残される。その後、第2の半導体層14上にp側電極17を形成し、第1の半導体層13上における第2の半導体層14が存在しない部分にn側電極16を形成する。
第1の半導体層13は、基板11上で分離溝18によって複数に分離される。分離溝18は、基板11上で例えば格子状に形成される。分離溝18は、例えば図示しないマスクを用いたRIE(Reactive Ion Etching)法で形成される。あるいは、レーザーアブレーション法で分離溝18を形成してもよい。
次に、図3(b)に示すように、第1の半導体層13、第2の半導体層14、p側電極17及びn側電極16を覆う絶縁膜24を形成する。絶縁膜24は分離溝18内にも設けられる。その後、絶縁膜24には、図4(a)に示すように、p側電極17に達する開口24bと、n側電極16に達する開口24aが形成される。また、第1の半導体層13を分断する分離溝18内の絶縁膜24及び分離溝18上の絶縁膜24は除去される。これにより、絶縁膜24及び第1の半導体層13を貫通し基板11の主面に達する分離溝18aが形成される。
次に、絶縁膜24の上面、開口24a、24bの内壁、分離溝18aの内壁などの露出している部分全面に、シード金属23を例えばスパッタ法で形成する。その後、図4(b)に示すように、シード金属23上に選択的にメッキレジスト51を形成する。メッキレジスト51は、分離溝18内にも充填される。そして、シード金属23を電流経路とした電解メッキを行う。
これにより、開口24b内及びその周辺の絶縁膜24上に、p側電極17と接続されたp側電極パッド22が形成され、開口24a内及びその周辺の絶縁膜24上に、n側電極16と接続されたn側電極パッド21が形成される。
次に、メッキレジスト51を除去した後、シード金属23の露出している部分を除去し、図5(a)に示すように、p側電極パッド22とn側電極パッド21とのシード金属23を介した電気的接続を分断する。分離溝18a内のシード金属23も除去される。
次に、図5(b)に示すように、n側電極パッド21及びp側電極パッド22を覆う樹脂35を絶縁膜24上に形成した後、樹脂35に複数のホール35aを形成する。複数のホール35aは樹脂35を貫通して電極パッド21、22に達している。ホール35aは、例えば、樹脂35の感光性を利用して形成しても構わない。あるいは、図5(c)のように樹脂35の上に無機絶縁膜などからなるハードマスク81を形成した後にRIE法で形成しても構わない。なお、ハードマスク81はRIE加工後もそのまま残しておいても良いし、除去しても構わない。
樹脂35は、図5(a)までの工程で得られた分離溝18a内に一旦充填されるが、ホール35aを形成する時に、分離溝18a内の樹脂35及び分離溝18a上の樹脂35も除去される。これにより、樹脂35、絶縁膜24及び第1の半導体層13を貫通し基板11の主面に達する分離溝18bが形成される。なお、分離溝18bをRIE法で形成する場合には、樹脂35を形成する時点において、絶縁膜24が溝18a上で除去されていなくても構わない。この場合には、RIE法で溝18bを形成する際に絶縁膜24も一括して除去することとなる。
次に、ホール35aの内壁、分離溝18bの内壁などを含む露出している部分全面に、図6(a)に示すように、シード金属25を例えばスパッタ法で形成した後、シード金属25を電流経路とした電解メッキを行う。これにより、ホール35内、分離溝18b内および樹脂35上に金属膜30が形成される。この金属膜30におけるホール35a内に設けられた部分は前述した金属ピラー31となり、シード金属25を介して、対応する電極パッド21、22と電気的に接続される。金属膜30は樹脂35の表面上を覆い、したがって金属ピラー31の先端部は樹脂35から突出する。
樹脂35は、金属ピラー31の周囲を覆う補強樹脂として機能すると共に、金属ピラー31を形成するメッキ時のメッキレジストとして機能する。樹脂35の材料としては、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂などを一例として挙げることができる。
次に、図6(b)に示すように、金属膜30上に選択的にメッキレジスト52を形成する。メッキレジスト52は、金属膜30における電極パッド21、22と対向する部分以外を覆う。そして、シード金属25を電流経路として、例えばはんだメッキを行う。これにより、金属膜30における、電極パッド21、22と対向する部分に外部端子41が形成される。外部端子41は、樹脂35から突出した金属ピラー31の先端部を覆うように形成される。
その後、メッキレジスト52を除去した後、外部端子41をマスクにしてエッチングを行い、露出している金属膜30及びその下のシード金属25を除去する。分離溝18b内の金属膜30及びシード金属25も除去される。これにより、図7(a)に示すように、金属膜30及びシード金属25を介した、電極パッド21、22間の電気的接続が分断される。樹脂35表面上の金属膜30において、外部端子41の直下であって、電極パッド21、22と対向する部分はパッド状に残され、金属ピラー31の先端部と外部端子41との接合強度の向上に寄与する。
次に、例えばはんだからなる外部端子41を融点以上まで加熱して溶融させる。これにより、外部端子41は表面張力により凝縮し、図7(b)に示すようにボール状になる。
図6(a)の状態で、シード金属25及び金属膜30は分断されずウェーハ全面でつながっているため、それらを電流経路としたパターンメッキを行うことで、ボール搭載法などでは対応が困難な微小ピッチの端子であっても、精度良く簡単にウェーハ全面に外部端子41を形成することができる。
次に、基板11を、例えばレーザーリフトオフ法を利用して剥離する。レーザ光は、基板11における第1の半導体層13が形成された主面の反対面である裏面側から第1の半導体層13に向けて照射される。レーザ光は、基板11に対して透過性を有し、第1の半導体層13に対しては吸収領域となる波長を有する。
レーザ光が基板11と第1の半導体層13との界面に到達すると、その界面付近の第1の半導体層13はレーザ光のエネルギーを吸収して分解する。例えば、第1の半導体層13がGaNの場合、Gaと窒素ガスに分解する。Gaは第1の半導体層13側に残る。この分解反応により、基板11と第1の半導体層13との間に微小な隙間が形成され、基板11と第1の半導体層13とが分離する。
レーザ光の照射を、設定された領域ごとに複数回に分けてウェーハ全体にわたって行い、基板11を剥離する。基板11上の構造物は、ウェーハ状態で形成された分離溝18bによって複数に分離されている。したがって、基板11が剥離されると、図8(a)に示すように、自然と個片化されることになり、別途ダイシング工程を行う必要がない。例えば粘着シートなどの支持体55に外部端子41を貼り付けた状態で、レーザーリフトオフ、その後の蛍光体層42、レンズ43の形成が行われる。
分離溝18bは、ウェーハ状態にあるときに、微細加工を精度良く容易に行えるフォトリソグラフィ及びエッチングによって一括して形成される。したがって、分離溝18bをプロセス上可能な極限まで狭くすることができ、その分、ウェーハ面内におけるデバイス領域の割合を大きくできる。この結果、1枚のウェーハから取れるチップ数を増やして、コスト低減を図れる。
基板11の剥離後、図8(b)に示すように、光取り出し面15上に蛍光体層42を形成し、さらに蛍光体層42上にレンズ43を形成する。光取り出し面15と蛍光体層42との間に基板11が存在しないことで、光取り出し効率を向上できる。
発光素子12の形成、配線層、電極パッド21、22、樹脂35、金属ピラー31などのパッケージ構造の形成は、ウェーハ状態で一括して行われるため、低コストでの生産が可能となり、また、半導体装置全体の平面サイズをベアチップ(発光素子12)の平面サイズに近くした小型化が容易になる。
なお、基板11はすべて除去しないで、薄く研削した上で残すようにしてもよい。基板11を薄層化して残した場合、基板11をすべて除去する構造よりも機械的強度を高めることができ、信頼性の高い構造とすることができる。また、基板11が残っていることで、個片化した後の反りを抑制でき、回路基板等への実装が容易になる。
次に、図9は、金属ピラー31の他の形成方法を示す模式断面図である。
この図9に示す方法では、ホール35aの内壁面を含む樹脂35の表面にシード金属25を形成した後、選択的にメッキレジスト53を形成してパターンメッキを行う。メッキレジスト53は、樹脂35の表面上における電極パッド21、22と対向する部分以外を覆う。また、メッキレジスト53は、分離溝18b内にも充填される。
パターンメッキによる金属ピラー31の形成後、そのままメッキレジスト53を残した状態で、メッキ液を切り替えて続けてメッキを行うことで、パッド状の金属膜30上に外部端子41を形成することができる。その後、メッキレジスト53を除去することで、前述した図7(a)の状態が得られ、以降同様な工程が続けられる。
図10は、パターンメッキにより金属ピラー31を形成する方法の他の具体例を示す。
ホール35aの内壁面を含む樹脂35の表面にシード金属25を形成した後、メッキレジスト54を形成する。メッキレジスト54は、隣り合うホール35a間に存在する樹脂35に対向する部分にも形成される。例えば、メッキレジスト54となるレジスト膜を樹脂35の表面(図10における下面)の全面に形成した後、そのレジスト膜におけるホール35aに対向する部分に開口54aを形成する。
開口54aの形成は、例えばメッキレジスト54の感光性を用いて行われ、そのときホール35a内のレジスト膜も除去される。ここで、ホール35a内のレジスト54の除去と開口54aのパターニング精度を両立させるためには、ホール35a内に照射が不要なネガ型レジストをレジスト54として用いることが望ましい。また、開口54aの径をホール35aの径よりも大きくすることによって、後述のメッキ性が向上するため、より好ましい形態である。
そして、シード金属25を電流経路として電解メッキを行い、ホール35a内に金属ピラー31となる金属(例えば銅)を析出させる。このとき、図10(a)に示すように、メッキレジスト54の開口54a内にも金属ピラー31を成長させる。金属ピラー31の先端部は、メッキレジスト54の開口54a内に納まる。
金属ピラー31を形成した後、そのままメッキレジスト54を残した状態で、メッキ液を切り替えて続けてメッキを行う。これにより、図10(b)に示すように、金属ピラー31の先端部に例えばはんだからなる外部端子41が形成される。外部端子41は、対応する複数の金属ピラー31に対して、ひとつながりに一体となって形成される。
その後、図10(c)に示すように、メッキレジスト54を除去し、シード金属25の露出した部分を除去した後、外部端子41を溶融させる。メッキレジスト54が除去されることで金属ピラー31の先端部が樹脂35から突出する。溶融した外部端子41は、樹脂35から突出した金属ピラー31の先端部の側面にもぬれて広がり、図10(d)に示すように、金属ピラー31の先端面及び先端部の側面を覆うように外部端子41が付着する。外部端子41の溶融時、金属ピラー31の側面を含むウエハ全面にフラックスを塗布しておけば、金属ピラー31先端部の側面に対する外部端子41のぬれ性を向上させることができる。あるいは、ギ酸雰囲気や還元雰囲気でリフローしても構わない。
この図10(d)に示す構造によれば、金属ピラー31の先端部は外部端子41の中に食い込むようにして入り込み、外部端子41は金属ピラー31の先端部の周囲を覆っている。したがって、金属ピラー31と外部端子41とは、ある一つの面だけではなく、複数の面でもって立体的に接合しており、その接合強度を非常に高くすることができ、高い信頼性が得られる。
また、外部端子41を溶融させつつ回路基板等に押し付けて実装する時には、外部端子41内に入り込んだ金属ピラー31の先端部が、回路基板側の実装面に形成されたパッド等に接触して止まることで、半導体装置の実装位置のずれを抑制できる。
また、外部端子41を構成するはんだよりも熱伝導率が高い銅からなる金属ピラー31が外部端子41内に食い込んでいる構造であるため、図1に示す構造よりも、半導体装置と回路基板との接合部分の熱伝導率を高くすることができる。したがって、半導体装置側からの熱を回路基板側に逃がす放熱性に優れている。この放熱性が高いことは、特に発光するデバイスにとって有利であり、製品寿命を延ばすことができる。
次に、図10(d)の構造と、図12に示す比較例の構造とで、放熱性を比較した結果について説明する。図12の比較例は、各電極パッド21、22につき、複数の金属ピラーではなく、太い一つの金属ピラー76を設けている。金属ピラー76は銅からなっていて、円柱状であり、その直径は120(μm)、高さは60(μm)とした。また、外部端子41は錫からなっていて、その直径は120(μm)、高さは40(μm)とした。
これに対して、図10(d)の構造を採用した半導体装置では、図2に示すように、一つの電極パッド21、22あたりにつき、13本の金属ピラー31を設けた。各々の金属ピラー31は円柱状に形成され、その直径は20(μm)、高さは20(μm)とした。電極パッド21、22および金属ピラー31は銅からなり、外部端子41は錫からなる。
比較例の構造において、熱抵抗を計算したところ、金属ピラー76における熱抵抗は8.8(K/W)であり、外部端子41における熱抵抗は26.6(K/W)であり、これらを合計した熱抵抗は35.4(K/W)であった。
これに対して、図10(d)の構造における熱抵抗の計算結果は以下のようになった。13本の金属ピラー31をひとまとまりとして計算している。13本の金属ピラー31において、樹脂35で囲まれた部分の熱抵抗は8.1(K/W)であり、外部端子41内に食い込んだ部分の熱抵抗は8.1(K/W)であり、これらの合計は16.2(K/W)である。
図10(d)の構造においては、外部端子41内に銅からなる金属ピラー31が食い込んでいるため、外部端子41が完全に潰れてしまうことがない。従って、加圧しながら実装すれば、金属ピラー31が実装基板側の電極端子に触れた状態で実装できるため、上記16.2(K/W)の熱抵抗で実装することが可能となる。
一方、比較例の構造においては、外部端子41が完全に溶融してしまうため、押し潰して実装することが困難であり、熱抵抗も上記計算通り35.4(K/W)となってしまう。
上記のように図10(d)の構造は、比較例よりも熱抵抗が低く、放熱性に優れる。
なお、図10(d)の構造では、外部端子41を通じての熱伝導は計算簡略化のために無視した。外部端子41を通じた熱伝導を考慮すれば、放熱経路が増えることになるのでさらに放熱性は高くなる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。基板、発光素子、電極、配線層、金属ピラー、絶縁膜、樹脂の材料、サイズ、形状、レイアウトなどに関して当業者が各種設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
また、前述した実施形態では、半導体構造部として発光素子12を有する半導体装置について説明したが、例えばCMOS(Complementary Metal-Oxide-Semiconductor)などの半導体集積回路が形成された半導体装置に対しても本発明は適用可能である。
例えば、図11に示す半導体装置は、半導体構造部として、シリコン等の半導体基板71と、その主面側に形成された図示しないCMOS回路部を有する。また、基板71の主面側には、CMOS回路部に形成された入出力端子が形成され、それらは基板71の主面側に設けられた電極パッド72と接続されている。
電極パッド72を含む基板71の主面側は絶縁膜73で覆われ、その絶縁膜73における基板71とは反対側の面に、電極パッド74が形成されている。また、必要に応じて電極パッド74を形成する金属膜を用いて配線層を形成し、電極パッド74の位置を所望の位置に配列する。
そして、電極パッド74上に複数の金属ピラー31が設けられ、それら金属ピラー31を介して、電極パッド74が外部端子41と電気的に接続されている。したがって、基板71と、実装対象の回路基板との間の熱膨張率差が大きくても、アスペクト比の高い金属ピラー31で応力を吸収し、外部端子41に加わる剪断応力を緩和できる。この結果、高い接合信頼性が得られる。さらに、1本の金属ピラー31が細くてもそれが複数あることで、金属ピラー31と外部端子41との接合面積の低減による接合強度不足を防ぐことができる。
11…基板、12…発光素子、13,14…半導体層、15…光取り出し面、16…n側電極、17…p側電極、21…n側電極パッド、22…p側電極パッド、23,25…シード金属、24…絶縁膜、30…パッド、31…金属ピラー、35…樹脂、41…外部端子、42…蛍光体層、43…レンズ

Claims (3)

  1. 発光層と、光取り出し面とを有し、基板の上に形成され前記基板が除去された半導体層と、
    前記半導体層における前記光取り出し面の反対側の面に設けられたp側電極及びn側電極と、
    前記光取り出し面の反対側の面に設けられ、前記p側電極に達する第1の開口と、前記n側電極に達する第2の開口とを有する絶縁膜と、
    前記絶縁膜上及び前記第1の開口内に設けられ、前記p側電極と電気的に接続されたp側電極パッドと、
    前記絶縁膜上及び前記第2の開口内に設けられ、前記n側電極と電気的に接続されたn側電極パッドと、
    前記p電極パッド及び前記n側電極パッドのそれぞれに対して、各々が互いに離間して接合され、周囲を樹脂で覆われた複数の金属ピラーと、
    前記複数の金属ピラーの先端部に共通に設けられた外部端子と、
    を備え、
    個々の前記金属ピラーの径が、前記外部端子の径よりも小さいことを特徴とする半導体発光装置。
  2. 前記金属ピラーの前記先端部に前記複数の金属ピラーに共通に接続されるパッドが設けられ、前記パッドに対して前記外部端子が接合されていることを特徴とする請求項1記載の半導体発光装置。
  3. 前記複数の金属ピラーの前記先端部は前記外部端子の中に入り込み、前記外部端子は前記複数の金属ピラーの前記先端部の周囲を覆っていることを特徴とする請求項1記載の半導体発光装置。
JP2009220436A 2009-09-25 2009-09-25 半導体発光装置 Expired - Fee Related JP5378130B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009220436A JP5378130B2 (ja) 2009-09-25 2009-09-25 半導体発光装置
TW099104463A TWI423408B (zh) 2009-09-25 2010-02-11 半導體元件及其製造方法
US12/706,366 US8319246B2 (en) 2009-09-25 2010-02-16 Semiconductor device and method for manufacturing same
EP10154220A EP2302672A3 (en) 2009-09-25 2010-02-22 Semiconductor device with electrode pad and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009220436A JP5378130B2 (ja) 2009-09-25 2009-09-25 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2011071274A JP2011071274A (ja) 2011-04-07
JP5378130B2 true JP5378130B2 (ja) 2013-12-25

Family

ID=43432291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009220436A Expired - Fee Related JP5378130B2 (ja) 2009-09-25 2009-09-25 半導体発光装置

Country Status (4)

Country Link
US (1) US8319246B2 (ja)
EP (1) EP2302672A3 (ja)
JP (1) JP5378130B2 (ja)
TW (1) TWI423408B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573074B2 (en) 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8482134B1 (en) * 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
JP5537446B2 (ja) 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
TW201232851A (en) * 2011-01-18 2012-08-01 Siliconware Precision Industries Co Ltd Package having emitting element and method for manufacturing the same
JP5603793B2 (ja) 2011-02-09 2014-10-08 株式会社東芝 半導体発光装置
JP5603813B2 (ja) 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
JP5535114B2 (ja) 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP5642623B2 (ja) 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
WO2012164437A2 (en) * 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. Light emitting device bonded to a support substrate
JP5662277B2 (ja) 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
JP2013065726A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
US9324927B2 (en) * 2011-12-08 2016-04-26 Koninklijke Philips N.V. Semiconductor light emitting device with thick metal layers
JP5806608B2 (ja) * 2011-12-12 2015-11-10 株式会社東芝 半導体発光装置
DE102012101409A1 (de) * 2011-12-23 2013-06-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9165875B2 (en) * 2012-04-25 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low profile interposer with stud structure
US9608016B2 (en) * 2012-05-17 2017-03-28 Koninklijke Philips N.V. Method of separating a wafer of semiconductor devices
WO2013175338A1 (en) * 2012-05-23 2013-11-28 Koninklijke Philips N.V. Phosphor coating process for discrete light emitting devices
TWI535077B (zh) * 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
WO2013182980A1 (en) * 2012-06-07 2013-12-12 Koninklijke Philips N.V. Chip scale light emitting device with metal pillars in a molding compound formed at wafer level
JP5989420B2 (ja) * 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
JP5521130B1 (ja) 2012-08-30 2014-06-11 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9449937B2 (en) 2012-09-05 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
JP6093556B2 (ja) 2012-11-13 2017-03-08 富士通株式会社 半導体装置および半導体集積回路装置、電子装置
JP6307907B2 (ja) 2013-02-12 2018-04-11 日亜化学工業株式会社 発光素子の製造方法
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US9219031B2 (en) * 2013-05-13 2015-12-22 Infineon Technologies Ag Chip arrangement, and method for forming a chip arrangement
US9660154B2 (en) * 2013-05-20 2017-05-23 Koninklijke Philips N.V. Chip scale light emitting device package with dome
JP2015028967A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体発光素子及び発光装置
US20150276945A1 (en) 2014-03-25 2015-10-01 Oy Ajat Ltd. Semiconductor bump-bonded x-ray imaging device
KR102374671B1 (ko) * 2015-03-13 2022-03-16 서울바이오시스 주식회사 발광 다이오드
CN105428510B (zh) * 2014-09-03 2018-01-30 展晶科技(深圳)有限公司 覆晶式发光二极管封装结构
JP6553378B2 (ja) * 2015-03-16 2019-07-31 アルパッド株式会社 半導体発光装置
WO2017119743A1 (ko) * 2016-01-05 2017-07-13 주식회사 세미콘라이트 반도체 발광소자
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
DE102016113193A1 (de) * 2016-07-18 2018-01-18 Osram Opto Semiconductors Gmbh Bauteil mit geometrisch angepasster Kontaktstruktur und dessen Herstellungsverfahren
DE102018115976A1 (de) * 2017-07-10 2019-01-10 Osram Opto Semiconductors Gmbh Verfahren zum Bestücken eines Trägers mit Bauelementen, Pigment für das Bestücken eines Trägers mit einem Bauelement und Verfahren zur Herstellung eines Pigments
JP6903087B2 (ja) * 2017-09-26 2021-07-14 晶元光電股▲ふん▼有限公司Epistar Corporation 発光素子
JP7312789B2 (ja) * 2019-03-19 2023-07-21 晶元光電股▲ふん▼有限公司 発光素子
JP2021034560A (ja) * 2019-08-23 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法
JP7339517B2 (ja) * 2019-09-12 2023-09-06 日亜化学工業株式会社 発光装置の製造方法および発光装置
CN112670391A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN115249757A (zh) * 2022-09-20 2022-10-28 南昌凯捷半导体科技有限公司 一种无台阶mini LED芯片及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3342322B2 (ja) 1996-11-27 2002-11-05 シャープ株式会社 Led素子表示装置の製造方法
JP2000244012A (ja) 1998-12-22 2000-09-08 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP2000228423A (ja) 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3589187B2 (ja) * 2000-07-31 2004-11-17 日亜化学工業株式会社 発光装置の形成方法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP3530158B2 (ja) 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
JP4535834B2 (ja) * 2004-10-18 2010-09-01 パナソニック電工株式会社 発光素子とその製造方法
JP2006287048A (ja) * 2005-04-01 2006-10-19 Rohm Co Ltd 半導体装置
JP2006287049A (ja) * 2005-04-01 2006-10-19 Rohm Co Ltd 半導体装置
CN101213655B (zh) * 2005-07-05 2010-12-08 富士通半导体股份有限公司 半导体器件及其制造方法
US7635643B2 (en) * 2006-04-26 2009-12-22 International Business Machines Corporation Method for forming C4 connections on integrated circuit chips and the resulting devices
JP4222400B2 (ja) 2006-09-26 2009-02-12 カシオ計算機株式会社 半導体装置の製造方法
JP2008258445A (ja) 2007-04-05 2008-10-23 Toyota Motor Corp 半導体装置
KR101095409B1 (ko) * 2007-07-25 2011-12-19 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
KR100888440B1 (ko) 2007-11-23 2009-03-11 삼성전기주식회사 수직구조 발광다이오드 소자의 제조방법
JP2008187197A (ja) 2008-04-07 2008-08-14 Yamaha Corp 半導体装置及びこれを備えた半導体ユニット

Also Published As

Publication number Publication date
JP2011071274A (ja) 2011-04-07
US20110073900A1 (en) 2011-03-31
US8319246B2 (en) 2012-11-27
EP2302672A3 (en) 2011-06-29
EP2302672A2 (en) 2011-03-30
TWI423408B (zh) 2014-01-11
TW201112368A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
JP5378130B2 (ja) 半導体発光装置
KR101761834B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP6499778B1 (ja) 高効率マイクロledモジュールの製造方法
US8816386B2 (en) Light emitting device and manufacture method thereof
TWI493749B (zh) 半導體發光元件及其製造方法
JP4686625B2 (ja) 半導体発光装置の製造方法
JP5534763B2 (ja) 半導体発光装置の製造方法及び半導体発光装置
JP5101645B2 (ja) 半導体発光装置
JP5295783B2 (ja) 半導体装置
US8786065B2 (en) Substrate, light emitting device and method for manufacturing substrate
US20070126016A1 (en) Light emitting device and manufacture method thereof
JPWO2008123020A1 (ja) 半導体装置及びその製造方法
US8350276B2 (en) Alternating current light emitting device
JP2010283267A (ja) 発光装置及びその製造方法
JP2013045943A (ja) 半導体発光装置及びその製造方法
KR101236086B1 (ko) 포토닉 디바이스용 고열효율 패키징
CN101587925A (zh) 发光元件的封装结构及其制造方法
TW201123540A (en) Optoelectronic component with a semiconductor body, an insulation layer and a planar conductive structure and method for its production
KR101502835B1 (ko) Led용 서브마운트, led칩 및 led칩 제조방법
KR20210146080A (ko) 반도체 발광소자 및 이의 제조방법
JP5205502B2 (ja) 半導体発光装置
JP6103401B2 (ja) 配線基板およびledモジュール
JP4865101B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130925

LAPS Cancellation because of no payment of annual fees