JP5388632B2

JP5388632B2 - 半導体装置

Info

Publication number: JP5388632B2
Application number: JP2009050844A
Authority: JP
Inventors: 潤小山; 好文棚田; 英明宍戸
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-03-14
Filing date: 2009-03-04
Publication date: 2014-01-15
Anticipated expiration: 2029-03-04
Also published as: US8054596B2; US20090231021A1; JP2009246347A

Description

半導体装置に関する。

近年、基板上に形成された特定の機能を有する電子回路（以下機能回路という）は、様々な電子部品、電子機器などの半導体装置に利用されている。

機能回路としては、例えば光電変換回路などが挙げられる。一般的に電磁波の検知用途に用いられる光電変換回路を有する半導体装置（光電変換装置ともいう）は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。

上記光電変換装置を例とした機能回路を有する半導体装置は、外部から一定以上の高電圧が供給されることにより、回路を構成する素子が破壊されるといった問題があった。例えば光電変換装置の場合には、静電気などにより数ｋＶ程度の高電圧が光電変換回路に供給され、光電変換回路が静電破壊（ＥＳＤ；ＥｌｅｃｔｒｏＳｔａｔｉｃＤｉｓｃｈａｒｇｅともいう）されるといった問題がある。上記に挙げた問題に対して、保護回路を設けて機能回路に印加される電圧を低くすることにより、機能回路が電気的に破壊されるような高電圧が外部から供給される場合であっても、素子の破壊を抑制する機能を有する半導体装置が提案されている。（例えば特許文献１）

特開２００３−３０３８９０号公報

しかしながら、従来の保護回路を設けた構成の半導体装置は、素子が破壊されるような高電圧が外部から供給された場合、保護回路により機能回路に供給される電圧を例えば必要範囲内の値に制限することができるが、素子の動作に必要な電圧が得られなくなってしまい、通常の動作（実動作ともいう）をさせる場合に正常な動作が行えなくなるといった問題がある。例えば特許文献１のように外部から素子が破壊されるような高電圧が供給された場合、外部電源端子及び機能回路（特許文献１における集積回路）間が非導通状態となり、機能回路への電源電圧の供給が遮断されてしまうため、電源電圧の供給が遮断されている間は、機能回路を動作させることができないといった問題がある。

上記問題を鑑み、本発明では、素子が破壊されるような過電圧が供給された場合に、実動作を阻害することなく素子を保護することを課題の一とする。

本発明の一態様は、第１の電位が与えられる第１の電位供給端子と、第２の電位が与えられる第２の電位供給端子と、第１の電位供給端子及び第２の電位供給端子間の電圧を分圧し、分圧した電圧に応じた分圧電位を生成する分圧回路と、分圧電位に応じて制御電位を生成する制御回路と、抵抗素子及び抵抗素子に並列接続で電気的に接続されたスイッチング素子を有し、制御電位に従ってスイッチング素子のオン状態及びオフ状態が制御されるバイパス回路と、第１の入力端子及び第２の入力端子を有し、第１の入力端子がスイッチング素子及び抵抗素子を介して第１の電位供給端子に電気的に接続され、第２の入力端子が第２の電位供給端子に電気的に接続された機能回路と、を有する半導体装置である。

本発明の一態様は、第１の電位が与えられる第１の電位供給端子と、第２の電位が与えられる第２の電位供給端子と、第１の電位供給端子及び第２の電位供給端子間の電圧を分圧し、分圧した電圧に応じた分圧電位を生成する分圧回路と、第１の抵抗素子、スイッチング素子、及びスイッチング素子を介して第１の抵抗素子に電気的に接続された第２の抵抗素子を有し、分圧電位に従ってスイッチング素子のオン状態及びオフ状態が制御されるバイパス回路と、第１の入力端子及び第２の入力端子を有し、第１の入力端子が第１の電位供給端子に電気的に接続され、第２の入力端子が第２の電位供給端子に電気的に接続され、且つ第１の抵抗素子、スイッチング素子、及び第２の抵抗素子を介して第１の電位供給端子に電気的に接続された機能回路と、を有する半導体装置である。

本明細書中において、機能回路とは、特定の機能を有する回路であり、例えば、集積回路、記憶素子回路、表示装置の画素回路、光電変換回路、またはセンサ回路などもその範疇に含まれる。

また、本明細書中において、トランジスタは、制御端子である第１端子、並びに第２端子及び第３端子の少なくとも３つの端子を有する構造とする。第１端子は、制御電位が与えられることにより、第２端子と第３端子の間の電流の流れを制御する端子である。例えば電解効果トランジスタを例にすると、ゲート電極（ゲートとなる領域、導電層、または配線などを含む）または、ゲート電極と電気的に接続されている部分の一部または全部を含めて第１端子という。また、ソース電極（ソースとなる領域、導電層、または配線などを含む）や、ソース電極と電気的に接続されている部分の一部または全部を含めて第２端子という。また、ドレイン電極（ドレインとなる領域、導電層、または配線などを含む）や、ドレイン電極と電気的に接続されている部分の一部または全部を含めて第３端子という。

また、本明細書中において、トランジスタの第２端子と第３端子は、トランジスタの構造や動作条件などによって変わるため、いずれが第２端子または第３端子であるかを限定することが困難である。そこで、本願の書類においては、第２端子及び第３端子から任意に選択した一方の端子を第２端子及び第３端子の一方と表記し、他方の端子を第２端子及び第３端子の他方と表記する。

本発明の一態様は、第１の電位が与えられる第１の電位供給端子と、第２の電位が与えられる第２の電位供給端子と、分圧回路と、制御回路と、バイパス回路と、第１の入力端子及び第２の入力端子を有し、第２の入力端子が第２の電位供給端子に電気的に接続された機能回路と、を有し、分圧回路は、第１の抵抗素子と、それぞれアノード及びカソードを有するＮ個（Ｎは自然数）のダイオードで構成されるＮ段のダイオードからなり、１段目のダイオードのアノードが第１の抵抗素子を介して第１の電位供給端子に電気的に接続され、Ｋ段目（Ｋは２乃至Ｎ−１の自然数）のダイオードのアノードがＫ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのアノードがＮ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのカソードが第２の電位供給端子に電気的に接続されたダイオード群と、を有し、制御回路は、第２の抵抗素子と、制御端子である第１端子、並びに第２端子及び第３端子を有し、第１端子が１段目乃至Ｋ段目ダイオードのカソードのいずれかに電気的に接続され、第２端子及び第３端子の一方が第２の抵抗素子を介して第１の電位供給端子に電気的に接続され、第２端子及び第３端子の他方が第２の電位供給端子に電気的に接続された第１のトランジスタと、を有し、バイパス回路は、第３の抵抗素子と、制御端子である第１端子、並びに第２端子及び第３端子を有し、第１端子が第１のトランジスタの第２端子及び第３端子の一方に電気的に接続され、第２端子及び第３端子の一方が第１の電位供給端子に電気的に接続され、第２端子及び第３端子の他方が、機能回路の第１の入力端子に電気的に接続され且つ第３の抵抗素子を介して第１の電位供給端子に電気的に接続された第２のトランジスタと、を有する半導体装置である。

なお、上記態様の半導体装置は、第２のバイパス回路を有し、制御回路は、第４の抵抗素子と、制御端子である第１端子、並びに第２端子及び第３端子を有し、第１端子が第１のトランジスタの第２端子及び第３端子の一方に電気的に接続され、第２端子及び第３端子の一方が第４の抵抗素子を介して第１の電位供給端子に電気的に接続され、第２端子及び第３端子の他方が第２の電位供給端子に電気的に接続された第３のトランジスタと、を有し、第２のバイパス回路は、第５の抵抗素子と、制御端子である第１端子、並びに第２端子及び第３端子を有し、第１端子が第３のトランジスタの第２端子及び第３端子の一方に電気的に接続され、第２端子及び第３端子の一方が第２の電位供給端子に電気的に接続され、第２端子及び第３端子の他方が、機能回路の第２の入力端子に電気的に接続され且つ第５の抵抗素子を介して第２の電位供給端子に電気的に接続された第４のトランジスタと、を有する構成とすることもできる。

本発明の一態様は、第１の電位が与えられる第１の電位供給端子と、第２の電位が与えられる第２の電位供給端子と、分圧回路と、バイパス回路と、第１の入力端子及び第２の入力端子を有し、第１の入力端子が第１の電位供給端子に電気的に接続され、第２の入力端子が第２の電位供給端子に電気的に接続された機能回路と、を有し、分圧回路は、第１の抵抗素子と、それぞれアノード及びカソードを有するＮ個（Ｎは自然数）のダイオードで構成されるＮ段のダイオードからなり、１段目のダイオードのアノードが第１の抵抗素子を介して第１の電位供給端子に電気的に接続され、Ｋ段目（Ｋは２乃至Ｎ−１の自然数）のダイオードのアノードがＫ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのアノードがＮ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのカソードが第２の電位供給端子に電気的に接続されたダイオード群と、を有し、バイパス回路は、第２の抵抗素子と、第３の抵抗素子と、制御端子である第１端子、並びに第２端子及び第３端子を有し、第１端子が１段目乃至Ｋ段目のダイオードのカソードのいずれかに電気的に接続され、第２端子及び第３端子の一方が第２の抵抗素子を介して第１の電位供給端子に電気的に接続され、第２端子及び第３端子の他方が第３の抵抗素子を介して第２の電位供給端子に電気的に接続されたトランジスタと、を有する半導体装置である。

なお、上記態様の半導体装置は、機能回路が光電変換回路であり、光電変換回路は、カソードが第１の入力端子に電気的に接続された光電変換素子と、出力用抵抗素子と、増幅回路と、出力端子と、を有し、増幅回路は、制御端子である第１端子、並びに第２端子及び第３端子を有し、第１端子並びに第２端子及び第３端子の一方が光電変換素子のアノードに電気的に接続され、第２端子及び第３端子の他方が、出力端子に電気的に接続され且つ出力用抵抗素子を介して第２の入力端子に電気的に接続された参照用トランジスタと、制御端子である第１端子、並びに第２端子及び第３端子を有し、第１端子が参照用トランジスタの第１端子に電気的に接続され、第２端子及び第３端子の一方が第１の入力端子に電気的に接続され、第２端子及び第３端子の他方が、出力端子に電気的に接続され且つ出力用抵抗素子を介して第２の入力端子に電気的に接続された出力用トランジスタ群と、を有する構成とすることもできる。

また、上記態様の半導体装置は、アノード及びカソードを有し、アノードが第２の電位供給端子に電気的に接続され、カソードが第１の電位供給端子に電気的に接続されたダイオードと、を有する構成とすることもできる。

また、上記態様の半導体装置が備えるトランジスタは、薄膜トランジスタとすることもできる。

また薄膜トランジスタは、絶縁基板上に設けられる構成とすることもできる。

素子が破壊されるような過電圧が供給された場合に、保護回路によって実動作を阻害することなく素子を保護することができる。

実施の形態１の半導体装置の構成例を示すブロック図である。実施の形態１の半導体装置の構成例を示す回路図である。実施の形態２の半導体装置の構成例を示すブロック図である。実施の形態２の半導体装置の構成例を示す回路図である。実施の形態３の半導体装置の構成例を示す上面図である。図５に示す半導体装置の回路構成を示す回路図である。図５に示す半導体装置の回路構成を示す回路図である。実施の形態４の半導体装置の構成例を示す上面図である。図８に示す半導体装置の回路構成を示す回路図である。実施の形態５の半導体装置の作製方法例を示す断面模式図である。実施の形態５の半導体装置の作製方法例を示す断面模式図である。実施の形態６の半導体装置を備えた電子機器を示す図である。実施の形態６の半導体装置を備えた電子機器を示す図である。実施の形態６の半導体装置を備えた電子機器を示す図である。実施の形態６の半導体装置を備えた電子機器を示す図である。実施の形態６の半導体装置を備えた電子機器を示す図である。

本発明の実施形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。

（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について説明する。

まず本実施の形態の半導体装置の構成について図１を用いて説明する。図１は、本実施の形態の半導体装置の構成例を示すブロック図である。

図１に示す半導体装置は、第１の電位供給端子１００と、第２の電位供給端子１０１と、分圧回路１０２と、制御回路１０３と、スイッチング素子１０４と、抵抗素子１０５と、を有するバイパス回路１０６と、を備えた保護回路１０７と、第１の入力端子及び第２の入力端子を有する機能回路１０８と、を有する。

なお、本明細書中において、バイパス回路とは、元々ある電流を流す経路に対し迂回路を形成するための回路のことをいう。

第１の電位供給端子１００及び第２の電位供給端子１０１は、保護回路１０７を介して機能回路１０８に電気的に接続される。

また保護回路１０７において、分圧回路１０２は、制御回路１０３に電気的に接続される。またバイパス回路１０６において、スイッチング素子１０４は抵抗素子１０５に並列接続で電気的に接続される。また機能回路１０８は、第１の入力端子がバイパス回路１０６を介し、すなわちスイッチング素子１０４及び抵抗素子１０５を介して第１の電位供給端子１００に電気的に接続され、第２の入力端子が第２の電位供給端子１０１に電気的に接続される。

第１の電位供給端子１００は、通常時において外部から相対的に高電位側の電位（単に高電位ともいう）が与えられる端子である。また、第２の電位供給端子１０１は、通常時において外部から相対的に低電位側の電位（単に低電位ともいう）が与えられる端子である。

保護回路１０７は、保護動作を行うことにより、機能回路１０８への過電圧の供給を抑制する回路である。ここで過電圧とは、通常時の動作電圧を大きく上回り機能回路が破壊されてしまう値の電圧のことをいう。さらに保護回路１０７における各回路について以下に説明する。

分圧回路１０２では、供給された電圧が分圧され、分圧された電位（分圧電位ともいう）は、制御回路１０３に与えられる。なお分圧回路１０２は、例えばダイオード及び抵抗素子のいずれかなどを組み合わせることにより作製することができる。

制御回路１０３では、分圧回路１０２から供給された電位に応じて制御電位が生成される。なお制御回路１０３は、例えばトランジスタ及び抵抗素子のいずれかなどを組み合わせて作製することができる。

バイパス回路１０６では、制御回路１０３から与えられた制御電位に従って機能回路への電流の経路が選択される。より具体的には、バイパス回路１０６では、制御電位に従ってスイッチング素子１０４のオン状態及びオフ状態が制御される。制御電位に従ってスイッチング素子１０４がオン状態またはオフ状態になることにより、機能回路１０８へ供給される電流を主にスイッチング素子１０４を介して供給するか、主に抵抗素子１０５を介して供給するかが選択されることにより、機能回路１０８へ供給される電源電圧の値が制御される。

なお、バイパス回路１０６におけるスイッチング素子１０４としては、例えばトランジスタを用いることができる。トランジスタとしては、例えば、非晶質シリコン、多結晶シリコン、または微結晶（マイクロクリスタル、ナノクリスタル、またはセミアモルファスともいう）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることができる。ＴＦＴは、ゲート端子、ソース端子、及びドレイン端子と、を有し、ＴＦＴを用いる場合、第１端子がゲート端子に相当し、第２端子がソース端子に相当し、第３端子がドレイン端子に相当する。さらにＴＦＴが設けられる基板としては例えばガラス基板などを用いることができ、また絶縁基板であることが好ましい。スイッチング素子１０４としてＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンを用いたトランジスタの場合よりも低い温度で製造できるため、耐熱性の弱い基板を用いることができる。また、ＴＦＴを用いる場合、大きなトランジスタの製造装置を用いて作製することができ、大型基板上に作製することができるため、低コストで製造することができる。またＴＦＴを用いる場合、透光性を有する基板上に製造することができる。

また半導体基板またはＳＯＩ基板などを用いたトランジスタを適用することもできる。半導体基板またはＳＯＩ基板などを用いたトランジスタは、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズが小さいため、回路の低消費電力化、又は回路の高集積化を図ることができる。

また、トランジスタの極性は特に限定されず、例えばＮ型トランジスタまたはＰ型トランジスタを適用することができる。

機能回路１０８は、特定の機能を有する回路であり、機能回路１０８としては、例えば集積回路、記憶回路、表示装置の画素回路、光電変換回路、センサ回路などを用いることができる。

さらに本実施の形態の半導体装置のより具体的な構成について図２を用いて説明する。図２は、図１に示す半導体装置のより具体的な構成例を示す図である。

図２に示す半導体装置は、第１の電位供給端子１００と、第２の電位供給端子１０１と、抵抗素子１０９と、複数のダイオードからなるダイオード群１１０と、を有する分圧回路１０２と、抵抗素子１１１と、トランジスタ１１２と、を有する制御回路１０３と、スイッチング素子１０４と、抵抗素子１０５と、を有するバイパス回路１０６と、を備えた保護回路１０７と、第１の入力端子及び第２の入力端子を有する機能回路１０８と、を有する。なお、図２では例としてバイパス回路１０６のスイッチング素子１０４にトランジスタを用いた場合について示す。

第１の電位供給端子１００、第２の電位供給端子１０１、保護回路１０７におけるバイパス回路１０６、及び機能回路１０８については、図１と同様の構成と機能であるため、説明を省略する。

分圧回路１０２において、ダイオード群１１０は、それぞれアノード及びカソードを有する複数のダイオードを有し、各ダイオードがそれぞれ直列接続で電気的に接続されたものである。

また、ダイオード群１１０は、それぞれアノード及びカソードを有するＮ個（Ｎは自然数）のダイオードで構成されるＮ段のダイオードからなり、１段目のダイオードのアノードが第１の抵抗素子を介して第１の電位供給端子に電気的に接続され、Ｋ段目（Ｋは２乃至Ｎ−１の自然数）のダイオードのアノードがＫ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのアノードがＮ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのカソードが第２の電位供給端子に電気的に接続される。

なお、ダイオード群１１０において、１段目のダイオードのアノード（図２における１段目のダイオードのアノード）をダイオード群１１０の第１端子ともいい、Ｋ段目のダイオードの出力端子（図２における５段目のダイオードの出力端子）をダイオード群１１０の第２端子ともいう。

また、図２において、ダイオード群１１０として１段目乃至Ｋ段目のダイオードが直列接続で電気的に接続された構成を示しているが、これに限定されず、必要とされる分圧電位の値に応じてダイオードの数を適宜設定することができる。

制御回路１０３において、トランジスタ１１２は、第１端子が分圧回路１０２のダイオード群１１０における１段目乃至Ｋ段目のダイオードのカソードのいずれかに電気的に接続される。図２に示す半導体装置では、トランジスタ１１２の第１端子がダイオード群１１０における４段目のダイオードのカソードに電気的に接続されている。また、トランジスタ１１２は、第２端子及び第３端子の一方が抵抗素子１１１を介して第１の電位供給端子１００に電気的に接続され、第２端子及び第３端子の他方が第２の電位供給端子１０１に電気的に接続される。

バイパス回路１０６において、スイッチング素子１０４は、第１端子がトランジスタ１１２の第２端子及び第３端子の一方に電気的に接続され、第２端子及び第３端子の一方が第１の電位供給端子１００に電気的に接続され、第２端子及び第３端子の他方が、機能回路１０８の第１の入力端子に電気的に接続され且つ抵抗素子１０５を介して第１の電位供給端子１００に電気的に接続される。

なお、本実施の形態の半導体装置は、図２のスイッチング素子１０４として機能するトランジスタとトランジスタ１１２とは、同じ導電型とすることもできる。

また、本実施の形態の半導体装置は、図２の構成に加え第２の電位供給端子１０１及び機能回路１０８の接続部にバイパス回路１０６と同じ構成である第２のバイパス回路を設けた構成とすることもできる。

また、本実施の形態の半導体装置は、上記第２のバイパス回路を設けた構成に加えて、アノード及びカソードを有し、アノードが第２の電位供給端子１０１に電気的に接続され、カソードが第１の電位供給端子１００に電気的に接続され、且つ分圧回路１０２に並列接続で電気的に接続されたダイオードを設けた構成とすることもできる。該ダイオードを設けた構成により、例えば第１の電位供給端子１００が高電位であり、第２の電位供給端子１０１が低電位である場合、及び第１の電位供給端子１００に供給される電位が低電位であり、第２の電位供給端子１０１に供給される電位が高電位である場合のいずれの場合においても機能回路１０８への電圧の供給を制御することができる。

次に本実施の形態の半導体装置の動作例として図２に示す半導体装置の動作について説明する。また、例として図２のスイッチング素子１０４をＮ型トランジスタとし、トランジスタ１１２をＮ型トランジスタとして説明する。

本実施の形態の半導体装置の動作は、外部から必要範囲内の電源電圧が供給される場合（通常時ともいう）と、外部から素子が破壊される値の電源電圧が供給される場合（過電圧供給時ともいう）とに分けられる。それぞれの場合について説明する。

まず通常時の動作について説明する。

外部から必要範囲内の電位が供給される場合、第１の電位供給端子１００及び第２の電位供給端子１０１間に所定の値の電位差が印加される。通常時において第１の電位供給端子１００及び第２の電位供給端子１０１間の電位差を第１の電源電圧という。

分圧回路１０２では、第１の電源電圧が分圧され、ダイオード群１１０とトランジスタ１１２の第１端子との接続点（ノードともいう）の電位が第１の電源電圧が分圧された値となる。このときダイオード群１１０とトランジスタ１１２の第１端子とのノードの電位を分圧電位という。なお分圧電位の値は、抵抗素子１０９の抵抗値、ダイオード群１１０における各ダイオードの閾値電圧の値等によって適宜設定することができる。

制御回路１０３では、分圧電位に従ってトランジスタ１１２がオフ状態になる。トランジスタ１１２がオフ状態であるとき、トランジスタ１１２と、バイパス回路１０６におけるスイッチング素子１０４の第１端子との接続点（ノードともいう）の電位が、第１の電位供給端子１００を介して供給される第１の電位と同等の値となる。このときトランジスタ１１２とスイッチング素子１０４の第１端子とのノードの電位を制御電位という。なお、トランジスタ１１２の閾値電圧の絶対値は、通常時における分圧電位の絶対値より大きい値に設定されることが好ましい。例えば通常時においてトランジスタ１１２が確実にオフ状態になる値に閾値電圧が設定されることが好ましい。

バイパス回路１０６では、制御電位に従ってスイッチング素子１０４がオン状態になる。スイッチング素子１０４がオン状態であるとき、スイッチング素子１０４を介して第１の電源電圧が機能回路１０８に供給される。このとき抵抗素子１０５は、スイッチング素子１０４がオン状態であるため、無視することができる。なお、スイッチング素子１０４の閾値電圧の絶対値は、通常時における制御電位の絶対値より小さい値に設定されることが好ましい。例えば通常時においてスイッチング素子１０４が確実にオン状態になる値に閾値電圧が設定されることが好ましい。

次に機能回路１０８では、供給された第１の電源電圧を機能回路１０８の電源電圧として所定の動作が行われる。以上が通常時の動作となる。

次に過電圧供給時の動作について説明する。

外部から過電圧が供給される場合、第１の電位供給端子１００及び第２の電位供給端子１０１間において所定の値の電位差となる。過電圧供給時において、第１の電位供給端子１００及び第２の電位供給端子１０１間の電位差を第２の電源電圧という。

分圧回路１０２では、第２の電源電圧が分圧され、ダイオード群１１０とトランジスタ１１２の第１端子との接続点（ノードともいう）の電位が第２の電源電圧が分圧された値と同等になる。このときダイオード群１１０とトランジスタ１１２の第１端子とのノードの電位を分圧電位という。なお、分圧電位の値は、抵抗素子１０９の抵抗値、ダイオード群１１０における各ダイオードの閾値電圧の値等をそれぞれ設定することにより適宜設定することができる。

制御回路１０３では、分圧電位に従ってトランジスタ１１２がオン状態になる。トランジスタ１１２がオン状態であるとき、トランジスタ１１２と、バイパス回路１０６におけるスイッチング素子１０４の第１端子との接続点（ノードともいう）の電位が、第２の電位供給端子１０１を介して供給される第２の電位と同等の値となる。このときトランジスタ１１２とスイッチング素子１０４の第１端子とのノードの電位を制御電位という。なおトランジスタ１１２の閾値電圧の絶対値は、機能回路が破壊されるような過電圧印加時における分圧電位の絶対値より小さい値に設定されることが好ましい。例えば機能回路が破壊されるような過電圧供給時においてトランジスタ１１２がオン状態になる値に閾値電圧が設定されることが好ましい。

バイパス回路１０６では、制御電位に従ってスイッチング素子１０４がオフ状態になる。スイッチング素子１０４がオフ状態であるとき、抵抗素子１０５を介して電流が機能回路１０８に供給されるため、機能回路１０８における外部からの電流供給による負担を緩和することができる。以上が過電圧供給時の動作である。

以上のように、本実施の形態の半導体装置は、機能回路内の素子が破壊されるような過電圧が供給された場合に、実動作を阻害することなく機能回路内の素子を保護することができる。

（実施の形態２）
本実施の形態では、上記実施の形態１とは異なる構成の半導体装置について説明する。

まず本実施の形態の半導体装置の構成例について図３を用いて説明する。図３は本実施の形態の半導体装置の構成例を示すブロック図である。

図３に示す半導体装置は、第１の電位供給端子２００と、第２の電位供給端子２０１と、分圧回路２０２と、抵抗素子２０３と、スイッチング素子２０４と、抵抗素子２０５と、を有するバイパス回路２０６と、を備えた保護回路２０７と、第１の入力端子及び第２の入力端子を有する機能回路２０８と、を有する。

第１の電位供給端子２００及び第２の電位供給端子２０１は、保護回路２０７を介して機能回路２０８に電気的に接続される。

また保護回路２０７において、分圧回路２０２は、バイパス回路２０６に電気的に接続される。またバイパス回路２０６において、抵抗素子２０３は、スイッチング素子２０４を介して抵抗素子２０５に電気的に接続される。また機能回路２０８は、第１の入力端子が第１の電位供給端子２００に電気的に接続され、第２の入力端子が、第２の電位供給端子２０１に電気的に接続され且つ抵抗素子２０３、スイッチング素子２０４、及び抵抗素子２０５を介して第１の電位供給端子２００に電気的に接続される。

第１の電位供給端子２００は、通常時において外部から相対的に高電位側の電位（単に高電位ともいう）が与えられる端子である。また、第２の電位供給端子２０１は、通常時において外部から相対的に低電位側の電位（単に低電位ともいう）が与えられる端子である。

保護回路２０７は、保護動作を行う回路であり、保護動作が行われることにより、機能回路２０８への過電圧の供給が抑制される。以下に保護回路２０７における各回路について説明する。

分圧回路２０２では、供給された電圧が分圧され、分圧された電位（分圧電位ともいう）は、バイパス回路２０６に与えられる。なお分圧回路２０２は、例えばダイオード及び抵抗素子のいずれかなどを組み合わせることにより作製することができる。

バイパス回路２０６では、分圧回路２０２から与えられた分圧電位に従って第１の電位供給端子２００及び第２の電位供給端子２０１の導通及び非導通が制御される。より具体的には、バイパス回路２０６では、分圧電位に従ってスイッチング素子２０４のオン状態及びオフ状態が制御される。分圧電位に従ってスイッチング素子２０４がオン状態またはオフ状態になることにより、抵抗素子２０３、スイッチング素子２０４、及び抵抗素子２０５を介して第１の電位供給端子２００及び第２の電位供給端子２０１間が導通または非導通となる。

なお、バイパス回路２０６におけるスイッチング素子２０４としては例えばトランジスタなどを用いることができる。トランジスタとしては、例えば、非晶質シリコン、多結晶シリコン、または微結晶（マイクロクリスタル、ナノクリスタル、またはセミアモルファスともいう）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることができる。ＴＦＴは、ゲート端子、ソース端子、及びドレイン端子と、を有し、ＴＦＴを用いる場合、第１端子がゲート端子に相当し、第２端子がソース端子に相当し、第３端子がドレイン端子に相当する。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンを用いたトランジスタの場合よりも低い温度で製造できるため、耐熱性の弱い基板を用いることができる。また、ＴＦＴを用いる場合、大きなトランジスタの製造装置を用いて作製することができ、大型基板上に作製することができるため、低コストで製造することができる。またＴＦＴは、透光性を有する基板上に製造することができる。

また半導体基板またはＳＯＩ基板などを用いたトランジスタを適用することができる。半導体基板またはＳＯＩ基板などを用いたトランジスタは、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズが小さいため、回路の低消費電力化、又は回路の高集積化を図ることができる。

またトランジスタの極性は特に限定されず、Ｎ型トランジスタまたはＰ型トランジスタ適用することができる。

機能回路２０８は、特定の機能を有する回路であり、機能回路２０８としては、例えば集積回路、記憶回路、表示装置の画素回路、光電変換回路、またはセンサ回路などを用いることができる。

さらに図３に示す半導体装置のより具体的な構成例について図４を用いて説明する。図４は、図３に示す半導体装置のより具体的な構成を示す図である。

図４に示す半導体装置は、第１の電位供給端子２００と、第２の電位供給端子２０１と、抵抗素子２０９と、複数のダイオードからなるダイオード群２１０と、を有する分圧回路２０２と、抵抗素子２０３と、スイッチング素子２０４と、抵抗素子２０５と、を有するバイパス回路２０６と、を備えた保護回路２０７と、第１の入力端子及び第２の入力端子を有する機能回路２０８と、を有する。なお、図４において、例としてスイッチング素子２０４にトランジスタを用いた場合について説明する。

第１の電位供給端子２００、第２の電位供給端子２０１、バイパス回路２０６、及び機能回路２０８については、図３に示す半導体装置と同様の構成と機能であるため、説明を省略する。

分圧回路２０２において、ダイオード群２１０は、それぞれアノード及びカソードを有する複数のダイオードを有し、各ダイオードがそれぞれ同じ方向に直列接続で電気的に接続されたものである。

また、ダイオード群２１０は、それぞれアノード及びカソードを有するＮ個（Ｎは自然数）のダイオードで構成されるＮ段のダイオードからなり、１段目のダイオードのアノードが第１の抵抗素子を介して第１の電位供給端子に電気的に接続され、Ｋ段目（Ｋは２乃至Ｎ−１の自然数）のダイオードのアノードがＫ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのアノードがＮ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのカソードが第２の電位供給端子に電気的に接続される。

なお、ダイオード群２１０において、１段目のダイオードのアノード（図４における１段目のダイオードのアノード）をダイオード群２１０の第１端子ともいい、Ｎ段目のダイオードの出力端子（図４における５段目のダイオードの出力端子）をダイオード群２１０の第２端子ともいう。

また、図４において、ダイオード群２１０として５つのダイオードが直列接続で電気的に接続された構成を示しているが、これに限定されず、必要とされる分圧電位の値に応じてダイオードの数を適宜設定することができる。

また、本実施の形態の半導体装置は、上記図３に示す半導体装置の構成に加えて、アノード及びカソードを有し、アノードが第２の電位供給端子２０１に電気的に接続され、カソードが第１の電位供給端子２００に電気的に接続され、且つ分圧回路２０２に並列接続で電気的に接続されたダイオードを設けた構成とすることもできる。該ダイオードを設けた構成により、例えば第１の電位供給端子２００が高電位であり、第２の電位供給端子２０１が低電位である場合、及び第１の電位供給端子２００に供給される電位が低電位であり、第２の電位供給端子２０１に供給される電位が高電位である場合のいずれの場合においても機能回路２０８への電圧の供給を制御することができる。

バイパス回路２０６において、スイッチング素子２０４は、第１端子が分圧回路２０２のダイオード群２１０における１段目乃至Ｋ段目のダイオードのカソードのいずれかに電気的に接続され、第２端子及び第３端子の一方が抵抗素子２０３を介して第１の電位供給端子２００に電気的に接続され、第２端子及び第３端子の他方が抵抗素子２０５を介して第２の電位供給端子２０１に電気的に接続される。

次に本実施の形態の半導体装置の動作例として図４に示す半導体装置の動作について説明する。また、例として、図４のスイッチング素子２０４をＮ型トランジスタとして説明する。

図４に示す半導体装置の動作は、外部から必要範囲内の電位が供給される場合（通常時ともいう）と、外部から必要以上の高電位が供給される場合（過電圧供給時ともいう）とに分けて説明する。

まず通常時の動作について説明する。

外部から必要範囲内の電位が供給される場合、第１の電位供給端子２００及び第２の電位供給端子２０１間において所定の値の電位差となる。このとき第１の電位供給端子２００及び第２の電位供給端子２０１間に印加される電圧を第１の電源電圧という。

分圧回路２０２では、第１の電源電圧が分圧され、ダイオード群２１０と、バイパス回路２０６におけるスイッチング素子２０４の第１端子との接続点（ノードともいう）の電位が第１の電源電圧が分圧された値となる。このときダイオード群２１０とスイッチング素子２０４の第１端子とのノードの電位を分圧電位という。なお分圧電位の値は、抵抗素子２０９の抵抗値、ダイオード群２１０における各ダイオードの閾値電圧の値等によって適宜設定することができる。

バイパス回路２０６では、分圧電位に従ってスイッチング素子２０４がオフ状態になる。スイッチング素子２０４がオフ状態であるとき、第１の電位供給端子２００と第２の電位供給端子２０１とが非導通状態となり、第１の電源電圧が機能回路２０８に供給される。このときスイッチング素子２０４の閾値電圧の絶対値は、通常時における分圧電位の絶対値より大きい値に設定されることが好ましい。例えば通常時においてスイッチング素子２０４が確実にオフ状態になる値に閾値電圧が設定されることが好ましい。

次に機能回路２０８では、供給された第１の電源電圧を電源電圧として所定の動作が行われる。以上が通常時の動作となる。

次に過電圧供給時の動作について説明する。

外部から素子が破壊されるような高電圧が供給される場合、第１の電位供給端子２００及び第２の電位供給端子２０１において所定の値の電位差となる。過電圧供給時において第１の電位供給端子２００及び第２の電位供給端子２０１間に印加される電圧を第２の電源電圧という。

分圧回路２０２では、第２の電源電圧が分圧され、ダイオード群２１０と、バイパス回路２０６におけるスイッチング素子２０４の第１端子との接続点（ノードともいう）の電位が第２の電源電圧が分圧された値になる。このときダイオード群２１０とバイパス回路２０６におけるスイッチング素子２０４の第１端子とのノードの電位を分圧電位という。なお分圧電位の値は、抵抗素子２０９の抵抗値、ダイオード群２１０における各ダイオードの閾値電圧等をそれぞれ設定することにより適宜設定することができる。

次にバイパス回路２０６では、第１端子に供給された分圧電位に従ってスイッチング素子２０４がオン状態になる。スイッチング素子２０４がオン状態であるとき、抵抗素子２０３、スイッチング素子２０４、及び抵抗素子２０５を介して第１の電位供給端子２００及び第２の電位供給端子２０１間が導通状態となる。第１の電位供給端子２００及び第２の電位供給端子２０１間が導通状態であるとき、バイパス回路２０６がリークパスとなり、第２の電源電圧に応じた電流の一部がリークするため、機能回路２０８における外部からの電流供給の負担を緩和することができる。このときスイッチング素子２０４の閾値電圧の絶対値は、機能回路が破壊されるような過電圧供給時における分圧電位の絶対値より小さい値に設定されることが好ましい。例えば機能回路が破壊されるような過電圧供給時においてスイッチング素子２０４がオン状態になる値に閾値電圧が設定されることが好ましい。以上が過電圧供給時の動作となる。

また、本実施の形態の半導体装置は、バイパス回路において抵抗素子を介してトランジスタに電流が流れるため、トランジスタの劣化を抑制することができる。

また、本実施の形態の半導体装置は、上記実施の形態１に示す半導体装置の構成より簡便な構造とすることができるため、回路面積を小さくすることができる。

なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、上記実施の形態１に示す半導体装置の一例として光電変換回路を備えた半導体装置について説明する。

まず本実施の形態の半導体装置の構成例について図５を用いて説明する。図５は、本実施の形態の半導体装置の構成例を示す上面図である。

図５に示す半導体装置は、第１の電位供給端子３００と、第２の電位供給端子３０１と、ダイオード３０２と、抵抗素子３０３と、ダイオード群３０４と、を有する分圧回路３０５と、抵抗素子３０６と、トランジスタ３０７と、抵抗素子３０８と、トランジスタ３０９と、を有する制御回路３１０と、トランジスタ３１１と、抵抗素子３１２と、を有する第１のバイパス回路３１３と、トランジスタ３１４と、抵抗素子３１５と、を有する第２のバイパス回路３１６と、を備えた保護回路３１７と、第１の入力端子及び第２の入力端子を有する光電変換回路３１８と、を有する。

第１の電位供給端子３００は、上記実施の形態１で示した第１の電位供給端子（図１及び図２の第１の電位供給端子１００）に相当し、上記実施の形態１で示した第１の電位供給端子と同等の機能を有する。また第２の電位供給端子３０１は、上記実施の形態１で示した第２の電位供給端子（図１及び図２の第２の電位供給端子１０１）に相当し、上記実施の形態１で示した第２の電位供給端子と同等の機能を有する。

光電変換回路３１８は、上記実施の形態１で示した機能回路（図１及び図２おける機能回路１０８）の一つである。光電変換回路とは、外部から光が入射されることにより、光量に応じた電流もしくは電圧を生成する回路であり、例えば光センサなどとして用いられる。

さらに図５に示す半導体装置の回路構成について図６を用いて説明する。図６は図５に示す半導体装置の回路構成を示す回路図である。

図６に示す半導体装置は、第１の電位供給端子３００と、第２の電位供給端子３０１と、ダイオード３０２と、抵抗素子３０３と、ダイオード群３０４と、を有する分圧回路３０５と、抵抗素子３０６と、トランジスタ３０７と、抵抗素子３０８と、トランジスタ３０９と、を有する制御回路３１０と、トランジスタ３１１と、抵抗素子３１２と、を有する第１のバイパス回路３１３と、トランジスタ３１４と、抵抗素子３１５と、を有する第２のバイパス回路３１６と、を備えた保護回路３１７と、第１の入力端子及び第２の入力端子を有する光電変換回路３１８と、を有する。

ダイオード３０２は、アノード及びカソードを有し、アノードが第２の電位供給端子３０１に電気的に接続され、カソードが第１の電位供給端子３００に電気的に接続される。ダイオード３０２を設けることにより、例えば第１の電位供給端子３００が高電位であり、第２の電位供給端子３０１が低電位である場合、及び第１の電位供給端子３００に供給される電位が低電位であり、第２の電位供給端子３０１に供給される電位が高電位である場合のいずれの場合においても光電変換回路３１８への電圧の供給を制御することができる。

また分圧回路３０５において、ダイオード群３０４は、それぞれアノード及びカソードを有する複数のダイオードを有し、各ダイオードがそれぞれ直列接続で電気的に接続されたものである。

また、ダイオード群３０４は、それぞれアノード及びカソードを有するＮ個（Ｎは自然数）のダイオードで構成されるＮ段のダイオードからなり、１段目のダイオードのアノードが第１の抵抗素子を介して第１の電位供給端子に電気的に接続され、Ｋ段目（Ｋは２乃至Ｎ−１の自然数）のダイオードのアノードがＫ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのアノードがＮ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのカソードが第２の電位供給端子に電気的に接続される。

なお、ダイオード群３０４において、１段目のダイオードのアノード（図６における１段目のダイオードのアノード）をダイオード群３０４の第１端子ともいい、Ｎ段目のダイオードの出力端子（図６における５段目のダイオードの出力端子）をダイオード群３０４の第２端子ともいう。

また、図６において、ダイオード群３０４として５つのダイオードが直列接続で電気的に接続された構成を示しているが、これに限定されず、必要とされる分圧電位の値に応じてダイオードの数を適宜設定することができる。

制御回路３１０において、トランジスタ３０７は、第１端子が分圧回路３０５のダイオード群３０４における１段目乃至Ｋ段目のダイオードのカソードのいずれかに電気的に接続され、第２端子及び第３端子の一方が抵抗素子３０６を介して第１の電位供給端子３００に電気的に接続され、第２端子及び第３端子の他方が第２の電位供給端子３０１に電気的に接続される。

また、トランジスタ３０９は、第１端子がトランジスタ３０７の第２端子及び第３端子の一方に電気的に接続され、第２端子及び第３端子の一方が抵抗素子３０８を介して第１の電位供給端子３００に電気的に接続され、第２端子及び第３端子の他方が第２の電位供給端子３０１に電気的に接続される。

第１のバイパス回路３１３において、トランジスタ３１１は、第１端子が制御回路３１０におけるトランジスタ３０７の第２端子及び第３端子の一方に電気的に接続され、第２端子及び第３端子の一方が第１の電位供給端子３００に電気的に接続され、第２端子及び第３端子の他方が、光電変換回路３１８の第１の入力端子に電気的に接続され且つ抵抗素子３１２を介して第１の電位供給端子３００に電気的に接続される。

第２のバイパス回路３１６において、トランジスタ３１４は、第１端子が制御回路３１０におけるトランジスタ３０９の第２端子及び第３端子の一方に電気的に接続され、第２端子及び第３端子の一方が第２の電位供給端子３０１に電気的に接続され、第２端子及び第３端子の他方が光電変換回路３１８の第２の入力端子に電気的に接続され、且つ抵抗素子３１５を介して第２の電位供給端子３０１に電気的に接続される。

次に図６に示す光電変換回路３１８のより具体的な構成例について図７を用いて説明する。図７は、本実施の形態の半導体装置の構成例を示す回路図である。

図７に示す半導体装置において、光電変換回路３１８は、例えば光電変換素子３１９と、参照用トランジスタ３２１と、出力用トランジスタ群３２２と、を有するカレントミラー回路からなる増幅回路３２０と、出力用抵抗素子３２３と、出力端子３２４と、を有する構成とすることができる。

光電変換素子３１９は、第１端子（アノードともいう）及び第２端子（カソードともいう）を有し、第２端子が光電変換回路３１８の第１の入力端子に電気的に接続される。

参照用トランジスタ３２１は、第１端子並びに第２端子及び第３端子の一方が光電変換素子３１９の第１端子に電気的に接続され、第２端子及び第３端子の他方が、出力端子３２４に電気的に接続され且つ出力用抵抗素子３２３を介して光電変換回路３１８の第２の入力端子に電気的に接続される。

出力用トランジスタ群３２２は、第１端子が参照用トランジスタ３２１の第１端子に電気的に接続され、第２端子及び第３端子の一方が光電変換回路３１８の第１の入力端子に電気的に接続され、第２端子及び第３端子の他方が、出力端子３２４に電気的に接続され且つ出力用抵抗素子３２３を介して光電変換回路３１８の第２の入力端子に電気的に接続される。

また、図７に示す出力用トランジスタ群３２２は、互いに並列接続で電気的に接続された複数のトランジスタで構成されている。トランジスタの数は適宜設定することができ、例えばトランジスタの数を多くすることでトランジスタの数に応じて光電変換素子３１９の出力電流（光電流）が増幅される。例えば、光電変換素子３１９の出力電流を増幅回路３２０において１００倍に増幅させる場合、１つの参照用トランジスタ３２１に対して、１００個のトランジスタからなる出力用トランジスタ群３２２を並列接続すればよい。

また、図７において、参照用トランジスタ３２１は１つのトランジスタで示したが、これに限定されず、本実施の形態の半導体装置は、参照用トランジスタ３２１は複数のトランジスタで構成してもよい。例えばトランジスタの数を変えることで増幅回路３２０の増幅率を２倍程度にすることもできる。

光電変換素子３１９では、入射される光の照度に応じた光電流が出力される。なお、光電変換素子３１９としては、例えばフォトダイオード、またはフォトトランジスタなどを適用することができる。

増幅回路３２０では、光電変換素子３１９から出力された光電流の値が増幅される。なお、本実施の形態において、増幅回路３２０がカレントミラー回路で構成された例について説明したが、これに限定されず、他の構成であっても同等の動作を行うことができるのであれば適用することができる。

次に図６及び図７に示す半導体装置の動作について説明する。なお例として制御回路３１０のトランジスタ３０７及びトランジスタ３０９、並びに第１のバイパス回路３１３のトランジスタ３１１をＮ型トランジスタとし、第２のバイパス回路３１６のトランジスタ３１４をＰ型トランジスタとして説明する。また第１の電位供給端子３００を介して外部から高電位が供給され、第２の電位供給端子３０１を介して外部から低電位が供給されるものとする。

図６及び図７に示す半導体装置の動作は、外部から必要範囲内の電源電圧が供給される場合（通常時ともいう）と、外部から素子が破壊されるような値の電源電圧が供給される場合（過電圧供給時ともいう）とに分けられる。それぞれの場合について説明する。

まず通常時の動作について説明する。

外部から必要範囲内の電源電圧が供給される場合、第１の電位供給端子３００及び第２の電位供給端子３０１間が所定の値の電位差となる。通常時において第１の電位供給端子３００及び第２の電位供給端子３０１間に印加された電圧を第１の電源電圧という。

分圧回路３０５では、第１の電源電圧が分圧され、ダイオード群３０４とトランジスタ３０７の第１端子との接続点（ノードともいう）の電位が第１の電源電圧が分圧された値となる。このときダイオード群３０４と制御回路３１０におけるトランジスタ３０７の第１端子とのノードの電位を分圧電位という。なお分圧電位の値は、抵抗素子３０３の抵抗値、ダイオード群３０４における各ダイオードの閾値電圧の値等によって適宜設定することができる。

制御回路３１０では、第１端子に与えられた分圧電位に従ってトランジスタ３０７がオフ状態になる。トランジスタ３０７がオフ状態であるとき、トランジスタ３０７と第１のバイパス回路３１３におけるトランジスタ３１１の第１端子との接続点（ノードともいう）の電位が、第１の電位供給端子３００を介して供給される第１の電位と同等の値となる。このときトランジスタ３０７とトランジスタ３１１の第１端子とのノードの電位を第１の制御電位という。

また、制御回路３１０では、第１の制御電位に従ってトランジスタ３０９がオン状態になる。トランジスタ３０９がオン状態であるとき、トランジスタ３０９と第２のバイパス回路３１６におけるトランジスタ３１４の第１端子との接続点（ノードともいう）の電位が、第２の電位供給端子３０１を介して供給される第２の電位と同等の値となる。このときトランジスタ３０９とトランジスタ３１４の第１端子とのノードの電位を第２の制御電位という。なお、トランジスタ３０７の閾値電圧の絶対値は、通常時における分圧電位の絶対値より大きい値に設定されることが好ましい。例えば通常時においてトランジスタ３０７が確実にオフ状態になる値に閾値電圧が設定されることが好ましい。さらにトランジスタ３０９の閾値電圧の絶対値は、通常時における第１の制御電位より小さい値に設定されることが好ましい。例えば通常時においてトランジスタ３０９が確実にオン状態になる値に閾値電圧が設定されることが好ましい。

第１のバイパス回路３１３では、第１の制御電位に従ってトランジスタ３１１がオン状態になり、また第２のバイパス回路３１６では、第２の制御電位に従ってトランジスタ３１４がオン状態になる。トランジスタ３１１がオン状態であり、トランジスタ３１４がオン状態であるとき、第１の電源電圧が光電変換回路３１８に供給される。このとき抵抗素子３１２及び抵抗素子３１５は、トランジスタ３１１及びトランジスタ３１４がオン状態であるため、無視することができる。なお、トランジスタ３１１の閾値電圧の絶対値は、通常時における第１の制御電位の絶対値より小さい値に設定されることが好ましい。例えば通常時においてトランジスタ３１１が確実にオン状態になる値に閾値電圧が設定されることが好ましい。またトランジスタ３１４の閾値電圧の絶対値は通常時における第２の制御電位の絶対値より小さい値に設定されることが好ましい。例えば通常時においてトランジスタ３１４が確実にオン状態になる値に閾値電圧が設定されることが好ましい。

光電変換回路３１８では、第１の電源電圧を電源電圧として電流−電圧変換動作が行われる。電流−電圧変換動作について以下に示す。

増幅回路３２０における参照用トランジスタ３２１と出力用トランジスタ群３２２の第１端子の電位がそれぞれ同等の値となり、参照用トランジスタ３２１に流れる電流を基準として、出力用トランジスタ群３２２に流れる電流を制御する。

光電変換素子３１９で検出された光電流は、出力用抵抗素子３２３との関係に従って電圧に変換される。変換された電圧は、出力電圧として出力端子３２４を介して外部に出力される。このとき出力電圧の値は、光電変換素子３１９で検出された光電流が増幅回路３２０で増幅された電流値をＩとし、出力用抵抗素子３２３の抵抗値をＲとすると、オームの法則によりＶ＝Ｉ×Ｒで表される。以上が通常時の動作となる。

次に過電圧供給時の動作について説明する。

外部から過電圧が供給される場合、第１の電位供給端子３００及び第２の電位供給端子３０１間において所定の値の電位差となる。過電圧供給時において、第１の電位供給端子３００及び第２の電位供給端子３０１間に印加された電圧を第２の電源電圧という。

分圧回路３０５では、第２の電源電圧が分圧され、ダイオード群３０４と制御回路３１０におけるトランジスタ３０７の第１端子との接続点（ノードともいう）の電位が第２の電源電圧が分圧された値になる。このときダイオード群３０４とトランジスタ３０７の第１端子とのノードの電位を分圧電位という。なお、分圧電位の値は、抵抗素子３０３の抵抗値、及びダイオード群３０４における各ダイオードの閾値電圧の値等をそれぞれ設定することにより適宜設定することができる。

制御回路３１０では、分圧電位に従ってトランジスタ３０７がオン状態になる。トランジスタ３０７がオン状態であるとき、トランジスタ３０７と、第１のバイパス回路３１３におけるトランジスタ３１１の第１端子との接続点（ノードともいう）の電位が、第２の電位供給端子３０１を介して供給される第２の電位と同等の値となる。このときトランジスタ３０７とトランジスタ３１１の第１端子とのノードの電位を第１の制御電位という。なおトランジスタ３０７の閾値電圧の絶対値は、機能回路が破壊されるような過電圧印加時における分圧電位の絶対値より小さい値に設定されることが好ましい。例えば機能回路が破壊されるような過電圧供給時においてトランジスタ３０７がオン状態になる値に閾値電圧が設定されることが好ましい。

また制御回路３１０では、第１の制御電圧に従ってトランジスタ３０９がオフ状態になる。トランジスタ３０９がオフ状態であるとき、トランジスタ３０９と、第２のバイパス回路３１６におけるトランジスタ３１４の第１端子との接続点（ノードともいう）の電位が、第２の電位供給端子３０１を介して供給される第２の電位と同等の値となる。このときトランジスタ３０９とトランジスタ３１４の第１端子とのノードの電位を第２の制御電位という。なおトランジスタ３０９の閾値電圧の絶対値は、機能回路が破壊されるような過電圧供給時における分圧電位の絶対値より大きい値に設定されることが好ましい。例えば機能回路が破壊されるような過電圧供給時においてトランジスタ３０９がオフ状態になる値に閾値電圧が設定されることが好ましい。

第１のバイパス回路３１３では、第１の制御電位に従ってトランジスタ３１１がオフ状態になり、第２のバイパス回路３１６では、第２の制御電位に従ってトランジスタ３１４がオフ状態になる。トランジスタ３１４がオフ状態であり、トランジスタ３１１がオフ状態であるとき、抵抗素子３１２または抵抗素子３１５を介して光電変換回路３１８に電流が流れるため、光電変換回路３１８における外部からの電流供給の負担を緩和することができる。このときトランジスタ３１１及びトランジスタ３１４の閾値電圧の絶対値は、機能回路が破壊されるような過電圧供給時における制御電位の絶対値より大きい値に設定されることが好ましい。例えば機能回路が破壊されるような過電圧供給時においてトランジスタ３１１及びトランジスタ３１４がオフ状態になる値に閾値電圧が設定されることが好ましい。

光電変換回路３１８では、供給された電源電圧を用いて電流−電圧変換動作が行われる。なお、電流電圧変換動作については、上記通常時の動作と同じであるため、説明を省略する。以上が過電圧供給時の動作である。

以上のように、本実施の形態の半導体装置は、光電変換回路内の素子が破壊されるような過電圧が供給された場合に、実動作を阻害することなく光電変換回路内の素子を保護することができる。

より具体的には、光電変換回路において、光電変換素子に比べて比較的電気的な耐圧の低い増幅回路のトランジスタに静電気などによる過電圧が印加された場合においても、増幅回路におけるトランジスタの破壊を抑制することができる。

（実施の形態４）
本実施の形態では、上記実施の形態２に示した半導体装置の一例として光電変換回路を備えた半導体装置について説明する。

まず本実施の形態の半導体装置の構成例について図８を用いて説明する。図８は、本実施の形態の半導体装置の構成を示す上面図である。

図８に示す半導体装置は、第１の電位供給端子４００と、第２の電位供給端子４０１と、ダイオード４０２と、抵抗素子４０３と、ダイオード群４０４と、を有する分圧回路４０５と、抵抗素子４０６と、トランジスタ４０７と、抵抗素子４０８と、を有するバイパス回路４０９と、を備えた保護回路４１０と、第１の入力端子及び第２の入力端子を有する光電変換回路４１１と、を有する。

第１の電位供給端子４００は、上記実施の形態２で示した第１の電位供給端子（図３及び図４の第１の電位供給端子２００）に相当し、上記実施の形態２で示した第１の電位供給端子と同等の機能を有する。また第２の電位供給端子４０１は、上記実施の形態２で示した第２の電位供給端子（図３及び図４の第２の電位供給端子２０１）に相当し、上記実施の形態２で示した第２の電位供給端子と同等の機能を有する。

保護回路４１０は、上記実施の形態２で示した保護回路（図３及び図４おける保護回路２０７）にダイオード４０２を加えたものに相当し、上記実施の形態２で示した保護回路と同等の機能を有し、上記実施の形態２で示した保護回路に適用可能な機能または構成を適用することができる。

光電変換回路４１１は、上記実施の形態３の光電変換回路（図５乃至図７の光電変換回路３１８）に相当し、上記実施の形態３で示した光電変換回路と同等の機能を有し、上記実施の形態３で示した光電変換回路に適用可能な構成を適用することができる。

さらに図８に示す半導体装置の回路構成について図９を用いて説明する。図９は図８に示す半導体装置の回路構成を示す回路図である。

図９に示す半導体装置は、第１の電位供給端子４００と、第２の電位供給端子４０１と、ダイオード４０２と、抵抗素子４０３と、ダイオード群４０４と、を有する分圧回路４０５と、抵抗素子４０６と、トランジスタ４０７と、抵抗素子４０８と、を有するバイパス回路４０９と、を備えた保護回路４１０と、第１端子及び第２端子と、を有する光電変換回路４１１と、を有する。

ダイオード４０２は、アノード及びカソードを有し、アノードが第２の電位供給端子４０１に電気的に接続され、カソードが第１の電位供給端子４００に電気的に接続される。ダイオード４０２を設けることにより、例えば第１の電位供給端子４００が高電位であり、第２の電位供給端子４０１が低電位である場合、及び第１の電位供給端子４００に供給される電位が低電位であり、第２の電位供給端子４０１に供給される電位が高電位である場合のいずれの場合においても光電変換回路４１１への電圧の供給を制御することができる。

また分圧回路４０５において、ダイオード群４０４は、それぞれアノード及びカソードを有する複数のダイオードを有し、各ダイオードがそれぞれ同じ方向に直列接続で電気的に接続される。

また、ダイオード群４０４は、それぞれアノード及びカソードを有するＮ個（Ｎは自然数）のダイオードで構成されるＮ段のダイオードからなり、１段目のダイオードのアノードが第１の抵抗素子を介して第１の電位供給端子に電気的に接続され、Ｋ段目（Ｋは２乃至Ｎ−１の自然数）のダイオードのアノードがＫ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのアノードがＮ−１段目のダイオードのカソードに電気的に接続され、Ｎ段目のダイオードのカソードが第２の電位供給端子に電気的に接続される。

なお、ダイオード群４０４において、１段目のダイオードのアノード（図９における１段目のダイオードのアノード）をダイオード群４０４の第１端子ともいい、Ｎ段目のダイオードの出力端子（図９における５段目のダイオードの出力端子）をダイオード群４０４の第２端子ともいう。

また、図９において、ダイオード群４０４として５つのダイオードが直列接続で電気的に接続された構成を示しているが、これに限定されず、必要とされる分圧電位の値に応じてダイオードの数を適宜設定することができる。

バイパス回路４０９において、トランジスタ４０７は、第１端子が分圧回路４０５のダイオード群４０４における１段目乃至Ｋ段目のダイオードのカソードのいずれかに電気的に接続され、第２端子及び第３端子の一方が抵抗素子４０６を介して第１の電位供給端子４００に電気的に接続され、第２端子及び第３端子の他方が第２の電位供給端子４０１に電気的に接続される。

次に図８及び図９に示す半導体装置の動作について説明する。なお例としてバイパス回路４０９のトランジスタ４０７をＮ型トランジスタとして説明する。また通常時において第１の電位供給端子４００を介して外部から高電位が供給され、第２の電位供給端子４０１を介して外部から低電位が供給されるものとする。

図８及び図９に示す半導体装置の動作としては、外部から必要範囲内の電源電圧が供給される場合（通常時ともいう）と、外部から素子が破壊される値の電源電圧が供給される場合（過電圧供給時ともいう）とに分けて説明する。

まず通常時の動作について説明する。

外部から必要範囲内の電位が供給される場合、第１の電位供給端子４００及び第２の電位供給端子４０１間において所定の値の電位差となる。通常時において第１の電位供給端子４００及び第２の電位供給端子４０１間に印加された電圧を第１の電源電圧という。

分圧回路４０５では、第１の電源電圧が分圧され、ダイオード群４０４と、バイパス回路４０９におけるトランジスタ４０７の第１端子との接続点（ノードともいう）の電位が第１の電源電圧が分圧された値となる。このときダイオード群４０４とトランジスタ４０７の第１端子とのノードの電位を分圧電位という。なお分圧電位の値は、抵抗素子４０３の抵抗値、ダイオード群４０４における各ダイオードの閾値電圧の値等によって適宜設定することができる。

バイパス回路４０９では、分圧電位に従ってトランジスタ４０７がオフ状態になる。トランジスタ４０７がオフ状態であるとき、第１の電源電圧が光電変換回路４１１に供給される。トランジスタ４０７の閾値電圧の絶対値は、通常時における分圧電位の絶対値より大きい値に設定されることが好ましい。例えば通常時においてトランジスタ４０７が確実にオフ状態になる値に閾値電圧が設定されることが好ましい。

光電変換回路４１１では、第１の電源電圧を電源電圧として電流−電圧変換動作が行われる。電流−電圧変換動作については、上記実施の形態３に示した光電変換回路３１８と同様であるため、説明を省略する。以上が通常時の動作となる。

次に過電圧供給時の動作について説明する。

外部から過電圧が供給される場合、第１の電位供給端子４００及び第２の電位供給端子４０１間が所定の値の電位差となる。過電圧供給時において、第１の電位供給端子４００及び第２の電位供給端子４０１間に印加された電圧を第２の電源電圧という。

分圧回路４０５では、第２の電源電圧が分圧され、ダイオード群４０４とバイパス回路４０９におけるトランジスタ４０７の第１端子との接続点（ノードともいう）の電位が第２の電源電圧が分圧された値になる。このときダイオード群４０４とトランジスタ４０７の第１端子とのノードの電位を分圧電位という。なお、分圧電位の値は、抵抗素子４０３の抵抗値、及びダイオード群４０４における各ダイオードの閾値電圧の値等をそれぞれ設定することにより適宜設定することができる。

バイパス回路４０９では、トランジスタ４０７の第１端子に与えられる分圧電位に従ってトランジスタ４０７がオン状態になる。トランジスタ４０７がオン状態であるとき、抵抗素子４０６、トランジスタ４０７、及び抵抗素子４０８を介して第１の電位供給端子４００及び第２の電位供給端子４０１間が導通状態となる。第１の電位供給端子４００及び第２の電位供給端子４０１間が導通状態であるとき、バイパス回路４０９がリークパスとなり、第２の電源電圧に応じた電流の一部がリークする。このときトランジスタ４０７の閾値電圧の絶対値は、機能回路が破壊されるような過電圧供給時における分圧電位の絶対値より小さい値に設定されることが好ましい。例えば機能回路が破壊されるような過電圧供給時においてトランジスタ４０７がオン状態になる値に閾値電圧が設定されることが好ましい。

光電変換回路４１１では、供給された電源電圧を用いて電流−電圧変換動作が行われる。なお、電流電圧変換動作については、上記実施の形態３に示した光電変換回路３１８と同様であるため、説明を省略する。以上が過電圧供給時の動作となる。

より具体的には、本実施の形態の半導体装置は、光電変換回路において、光電変換素子に比べて比較的電気的な耐圧の低い増幅回路のトランジスタに静電気などによる過電圧が印加された場合においても、増幅回路におけるトランジスタの破壊を抑制することができる。

また、本実施の形態の半導体装置は、上記実施の形態３に示す半導体装置の構成より簡便な構造とすることができるため、回路面積を小さくすることができる。

（実施の形態５）
本実施の形態では、上記実施の形態３及び実施の形態４などに示した光電変換回路を有する半導体装置の作製方法について説明する。なお、本実施の形態では例としてトランジスタとして薄膜トランジスタを形成する場合について説明する。

本実施の形態の半導体装置の作製方法例について図１０及び図１１を用いて説明する。図１０及び１１は、本実施の形態の半導体装置の作製方法例を示す断面模式図である。なお、図１０及び図１１は便宜のため半導体装置の断面を模式的に示したものであり、一部または全部において実際とは異なる寸法を用いて図示している。

なお図１０及び図１１に示す半導体装置の作製方法例では、一例として基板上に光電変換素子、トランジスタ、及び抵抗素子を形成する例について説明する。基板上に形成するトランジスタを薄膜トランジスタとすることにより、基板上に光電変換素子及びトランジスタを連続工程で作製することができるため、光電変換回路を有する半導体装置の量産化がし易いといった利点がある。また、トランジスタのゲート電極とドレイン電極を接するように設けることでダイオードとして用いることもできる。

まず、図１０（Ａ）に示すように、基板５００上に下地絶縁膜５０１を形成し、さらに下地絶縁膜５０１の一部の上に島状である第１の半導体層５０２及び第２の半導体層５０３を形成する。

基板５００としては例えばガラス基板などを用いることができる。また下地絶縁膜５０１は、例えば酸化珪素膜、窒化珪素膜、及び窒素を含む酸化珪素膜のいずれか単層または積層することで形成することができる。また上記に示した膜は、例えばプラズマＣＶＤ法などにより形成することができる。窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。本実施の形態では、例として膜厚が１００ｎｍの窒素を含む酸化珪素膜を下地絶縁膜５０１として形成する。さらに第１の半導体層５０２及び第２の半導体層５０３としては、例えば非晶質シリコン、多結晶シリコン、または微結晶（マイクロクリスタル、ナノクリスタル、またはセミアモルファスともいう）シリコンなどに代表される非単結晶半導体膜を用いることができる。

また、例えば第１の半導体層５０２及び第２の半導体層５０３として、非晶質半導体膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて形成された結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結晶珪素膜を用いることもできる。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。第１の半導体層５０２及び第２の半導体層５０３の作製例について以下に説明する。

本実施の形態では、まず例として膜厚が５４ｎｍである水素を含む非晶質珪素膜を大気に触れることなく形成し、さらに熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を形成する。

次に形成した多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。

レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ^２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形態では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ^２でレーザ光の照射を大気中で行なう。

なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施の形態ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。

連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ_４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ_４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。

次に上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。

次にバリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ_４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ^２とし、成膜温度を３５０℃とする。

その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。

次にバリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。

なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。

また、本実施の形態で示す第１の半導体層５０２及び第２の半導体層５０３の作製方法としては、上記作製方法に限らず他の作製方法を用いて形成することもできる。一例としては、ＳＯＩ（シリコン・オン・インシュレータ）基板を用いて第１の半導体層５０２及び第２の半導体層５０３を形成してもよい。ＳＯＩ基板としては、公知のＳＯＩ基板を用いればよく、その作製方法や構造は特に限定されない。ＳＯＩ基板としては、代表的にはＳＩＭＯＸ基板や貼り合わせ基板が挙げられる。また、貼り合わせ基板の例として、ＥＬＴＲＡＮ（登録商標）、ＵＮＩＢＯＮＤ（登録商標）、スマートカット（登録商標）等が挙げられる。

ＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜層（ＢＯＸ；ＢｕｒｉｅｄＯｘｉｄｅ）を形成することにより、表面に薄膜シリコン層を形成し、ＳＯＩ構造を得ることができる。薄膜シリコン層は、埋め込み酸化膜層により、単結晶シリコン基板と絶縁分離されている。また、埋め込み酸化膜層形成後に、さらに熱酸化するＩＴＯＸ（ＩｎｔｅｒｎａｌＴｈｅｒｍａｌＯｘｉｄａｔｉｏｎ）と呼ばれる技術を用いることもできる。

貼り合わせ基板は、酸化膜層を介して２枚の単結晶シリコン基板（第１単結晶シリコン基板、第２単結晶シリコン基板）を貼り合わせ、一方の単結晶シリコン基板を貼り合わせた面ではない方の面から薄膜化することにより、表面に薄膜シリコン層を形成したＳＯＩ基板のことをいう。酸化膜層は、一方の基板（ここでは第１単結晶シリコン基板）を熱酸化して形成することができる。また、２枚の単結晶シリコン基板は、接着剤なしで直接貼り合わせることができる。

なお、貼り合わせ基板としては、２枚の単結晶基板を貼り合わせることに限らず、ガラス基板等の絶縁表面を有する基板と、単結晶基板とを貼り合わせてＳＯＩ基板を作製してもよい。

さらに本実施の形態では、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された第１の半導体層５０２及び第２の半導体層５０３が形成される。第１の半導体層５０２及び第２の半導体層５０３を形成した後、レジストからなるマスクを除去する。

さらに本実施の形態では、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ_２Ｈ_６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。

さらに本実施の形態では、フッ酸を含むエッチャントで酸化膜を除去すると同時に第１の半導体層５０２及び第２の半導体層５０３の表面を洗浄した後、ゲート絶縁膜５０４となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。

次に図１０（Ｂ）に示すように、第１の半導体層５０２及び第２の半導体層５０３を介して下地絶縁膜５０１上にゲート絶縁膜５０４を形成し、ゲート絶縁膜５０４上に電極５０５、電極５０６及び電極５０８を形成し、ゲート絶縁膜５０４を介して第１の半導体層５０２の一部の上にゲート電極５０７を形成する。ゲート絶縁膜５０４としては、例えば窒化絶縁膜、酸化絶縁膜、窒素を含む酸化絶縁膜などを適用することができる。また、電極５０５、電極５０６、ゲート電極５０７、及び電極５０８としては、例えばチタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、銅から選ばれた元素、または元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。

次に図１０（Ｃ）に示すように、第１の半導体層５０２への一導電型を付与する不純物の導入を行って、第１の半導体層５０２のソース領域及びドレイン領域となる不純物領域５０９を形成する。本実施の形態では一例として、ｎ型の不純物、例えばリン、砒素を導入するが、これに限定されずｐ型の不純物を第１の半導体層５０２に導入することもできる。

次に図１０（Ｄ）に示すように、電極５０５、電極５０６、及び電極５０８、並びにゲート電極５０７を介してゲート絶縁膜５０４上に第１の層間絶縁膜５１０を形成する。第１の層間絶縁膜５１０としては、例えばＣＶＤ法などを用いて酸化絶縁膜、窒化絶縁膜、酸素を含む窒化絶縁膜、及び水素及び酸素を含む窒化絶縁膜などの単層または積層することにより形成することができる。本実施の形態では、例としてＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜５１０を５０ｎｍ形成した後、それぞれの島状半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。

さらに第１の層間絶縁膜５１０上に第２の層間絶縁膜５１１を形成する。第２の層間絶縁膜５１１としては、例えば絶縁材料を用いることができる。また第２の層間絶縁膜５１１はＣＶＤ法で得られる絶縁膜を用いることができる。本実施の形態においては密着性を向上させるため、第２の層間絶縁膜５１１として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。

さらに本実施の形態では、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中、４１０℃で１時間）を行い、第１の半導体層５０２及び第２の半導体層５０３を水素化する。この工程は第１の層間絶縁膜５１０に含まれる水素により半導体層のダングリングボンドを終端させるために行うものである。ゲート絶縁膜５０４の存在に関係なく半導体層を水素化することができる。

また第２の層間絶縁膜５１１として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることもできる。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素基）やフルオロ基を用いてもよい。有機基は、フルオロ基を有していてもよい。第２の層間絶縁膜５１１としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第１の層間絶縁膜５１０を形成後、島状半導体膜を水素化するための熱処理を行い、次に第２の層間絶縁膜５１１を形成することもできる。

次に、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜５１０、第２の層間絶縁膜５１１、およびゲート絶縁膜５０４を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。

なお、第２の層間絶縁膜５１１は必要に応じて形成すればよく、第２の層間絶縁膜５１１を形成しない場合は、第１の層間絶縁膜５１０を形成後に第１の層間絶縁膜５１０及びゲート絶縁膜５０４を選択的にエッチングしてコンタクトホールを形成する。

次に図１１（Ａ）に示すように、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、電極５１２乃至電極５１８を形成する。そして、レジストからなるマスクを除去する。

電極５１２は、コンタクトホールを介して電極５０５に電気的に接続され、電極５１３はコンタクトホールを介して電極５０６に電気的に接続され、電極５１４及び電極５１５は、コンタクトホールを介して第１の半導体層５０２の不純物領域５０９に電気的に接続され、電極５１８は、コンタクトホールを介して電極５０８に電気的に接続される。なお、図１１に示す半導体装置の作製方法では例として膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層することにより電極５１２乃至電極５１８を形成する。

また電極５１２乃至電極５１８としては、耐熱性及び導電率等の点からチタンを用いることが好ましい。またチタンに変えて、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金から選ばれた元素、または元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。電極５１２乃至電極５１８を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。

次に、後に形成される光電変換素子と反応して合金になりにくい導電性の金属膜（チタンまたはモリブデンなど）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして電極５１２乃至電極５１８上に保護電極５１９乃至保護電極５２５を形成する。図１１に示す半導体装置の作製方法では、保護電極５１９乃至保護電極５２５としてスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が露呈されている側面も覆い、導電性の金属膜は光電変換素子へのアルミニウム原子の拡散も防止することができる。

ただし、単層の導電膜で電極５１２乃至電極５１８を形成する場合には、保護電極５１９乃至保護電極５２５は形成しなくてもよい。

以上により、多結晶珪素膜を用いたトランジスタ５２６、抵抗素子５２７、及び端子部５２８を作製することができる。

次に図１１（Ｂ）に示すように第２の層間絶縁膜５１１上に、ｐ型半導体層５２９ａ、ｉ型半導体層５２９ｂ、及びｎ型半導体層５２９ｃを含む光電変換素子５２９を形成する。

ｐ型半導体層５２９ａは、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。

また電極５１３及び保護電極５２０は、光電変換素子５２９の最下層、本実施の形態においてはｐ型半導体層５２９ａと接している。

ｐ型半導体層５２９ａを形成したら、さらにｉ型半導体層５２９ｂ及びｎ型半導体層５２９ｃを順に形成する。これによりｐ型半導体層５２９ａ、ｉ型半導体層５２９ｂ、及びｎ型半導体層５２９ｃを有する光電変換素子５２９が形成される。

ｉ型半導体層５２９ｂとしては、例えばプラズマＣＶＤ法で微結晶シリコン膜を形成すればよい。またｎ型半導体層５２９ｃとしては、周期表第１５属の不純物元素、例えばリン（Ｐ）を含む微結晶シリコン膜を形成してもよいし、微結晶シリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。

またｐ型半導体層５２９ａ、ｉ型半導体層５２９ｂ、ｎ型半導体層５２９ｃとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。

次に全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層５３０を厚さ１μｍ〜３０μｍで形成する。ここでは絶縁物材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を用いることによって密着性の向上を図っている。

次に図１１（Ｃ）に示すように、封止層５３０をエッチングして開口部を設けた後、スパッタ法により電極５３１及び電極５３２を形成する。電極５３１及び電極５３２としては、チタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、及び金から選ばれた元素、または元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。こうして得られる電極５３１及び電極５３２の固着強度は５Ｎを超え、電極として十分な固着強度を有している。

以上により、光電変換部５３３が形成される。

以上のように、本実施の形態の半導体装置を作製することができる。また本実施の形態の半導体装置の作製方法は、同一基板上にダイオード、抵抗素子、トランジスタ、及び光電変換部を形成することができるため、量産が容易である。

なお上記工程で得られる半導体装置は、基板より個々に切断して複数の半導体装置を切り出すことで大量生産が可能である。１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光電変換装置（例えば２ｍｍ×１．５ｍｍ）を製造することができる。

なお本実施の形態は、他の実施の形態と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、本発明の一態様である半導体装置を組み込んだ電子機器について説明する。

本発明の一態様である半導体装置が適用できる電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例について図１２、図１３、図１４、図１５、及び図１６を用いて説明する。図１２乃至図１６は本実施の形態の電子機器の構成例を示す図である。

図１２に示す電子機器は携帯電話であり、本体（Ａ）６００、本体（Ｂ）６０１、筐体６０２、操作キー６０３、音声入力部６０４、音声出力部６０５、回路基板６０６、表示パネル（Ａ）６０７、表示パネル（Ｂ）６０８、蝶番６０９、透光性材料部６１０、光電変換装置６１１を有している。本発明の一態様である半導体装置は光電変換装置６１１に適用することができる。

光電変換装置６１１では、透光性材料部６１０を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）６０７及び表示パネル（Ｂ）６０８の輝度がコントロールされる、また光電変換装置６１１で得られる照度に合わせて操作キー６０３の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。

図１３（Ａ）及び図１３（Ｂ）に携帯電話の別の例を示す。図１３（Ａ）及び図１３（Ｂ）では、本体７００、筐体７０１、表示パネル７０２、操作キー７０３、音声出力部７０４、音声入力部７０５、光電変換装置７０６、光電変換装置７０７を示している。

図１３（Ａ）に示す携帯電話では、本体７００に設けられた光電変換装置７０６により外部の光を検知することにより表示パネル７０２及び操作キー７０３の輝度を制御することが可能である。

また図１３（Ｂ）に示す携帯電話では、図１３（Ａ）の構成に加えて、本体７００の内部に光電変換装置７０７を設けている。光電変換装置７０７により、表示パネル７０２に設けられているバックライトの輝度を検出することも可能となる。

図１４（Ａ）に示す電子機器はコンピュータであり、本体８００、筐体８０１、表示部８０２、キーボード８０３、外部接続ポート８０４、ポインティングデバイス８０５などを含む。

また図１４（Ｂ）に示す電子機器は表示装置でありテレビ受像器などがこれに当たる。図１４（Ｂ）の表示装置は、筐体８０６、支持台８０７、表示部８０８などによって構成されている。

図１４（Ａ）に示すコンピュータに設けられる表示部８０２、及び図１４（Ｂ）に示す表示装置の表示部８０８として、液晶パネルを用いた場合の詳しい構成を図１５に示す。

図１５に示す電子機器は液晶パネルであり、液晶パネル９００は、筐体９０１に内蔵されており、基板９０２ａ及び基板９０２ｂ、基板９０２ａ及び基板９０２ｂに挟まれた液晶層９０３、偏光フィルタ９０４ａ及び偏光フィルタ９０４ｂ、及びバックライト９０５等を有している。また筐体９０１には光電変換装置９０６が形成されている。

本発明の一態様の半導体装置である光電変換装置９０６は、バックライト９０５からの光量を感知し、その情報がフィードバックされて液晶パネル９００の輝度が調節される。

図１６（Ａ）及び図１６（Ｂ）は、本発明の一態様の半導体装置である光電変換装置をカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図１６（Ａ）は、デジタルカメラの前面方向から見た斜視図、図１６（Ｂ）は、後面方向から見た斜視図である。図１６（Ａ）において、デジタルカメラには、リリースボタン１０００、メインスイッチ１００１、ファインダ窓１００２、フラッシュ部１００３、レンズ１００４、鏡胴１００５、筺体１００６が備えられている。

また、図１６（Ｂ）において、ファインダ接眼窓１００７、モニタ１００８、操作ボタン１００９が備えられている。

リリースボタン１０００は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。

メインスイッチ１００１は、押下又は回転によりデジタルカメラの電源のオン／オフを切り替える。

ファインダ窓１００２は、デジタルカメラの前面のレンズ１００４の上部に配置されており、図１６（Ｂ）に示すファインダ接眼窓１００７から撮影する範囲やピントの位置を確認するための装置である。

フラッシュ部１００３は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタン１０００が押下されてシャッターが開くと同時に補助光を照射する。

レンズ１００４は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）等の撮像素子が設けられている。

鏡胴１００５は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ１００４を手前に移動させる。また、携帯時は、レンズ１００４を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体１００６内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。

ファインダ接眼窓１００７は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。

操作ボタン１００９は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。

本発明の一態様の半導体装置である光電変換装置を図１６（Ａ）及び図１６（Ｂ）に示すカメラに組み込むと、光電変換装置が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。本発明の光電変換装置は、実動作に影響なく、静電保護回路としての機能を果たすことができる。そのため、動作不良に対する信頼性が高く、光の感度の良好な光電変換装置とすることができる。

また、本発明の一態様の半導体装置である光電変換装置はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。

１００第１の電位供給端子
１０１第２の電位供給端子
１０２分圧回路
１０３制御回路
１０４スイッチング素子
１０５抵抗素子
１０６バイパス回路
１０７保護回路
１０８機能回路
１０９抵抗素子
１１０ダイオード群
１１１抵抗素子
１１２トランジスタ
２００第１の電位供給端子
２０１第２の電位供給端子
２０２分圧回路
２０３抵抗素子
２０４スイッチング素子
２０５抵抗素子
２０６バイパス回路
２０７保護回路
２０８機能回路
２０９抵抗素子
２１０ダイオード群
３００第１の電位供給端子
３０１第２の電位供給端子
３０２ダイオード
３０３抵抗素子
３０４ダイオード群
３０５分圧回路
３０６抵抗素子
３０７トランジスタ
３０８抵抗素子
３０９トランジスタ
３１０制御回路
３１１トランジスタ
３１２抵抗素子
３１３バイパス回路
３１４トランジスタ
３１５抵抗素子
３１６バイパス回路
３１７保護回路
３１８光電変換回路
３１９光電変換素子
３２０増幅回路
３２１参照用トランジスタ
３２２出力用トランジスタ群
３２３出力用抵抗素子
３２４出力端子
４００第１の電位供給端子
４０１第２の電位供給端子
４０２ダイオード
４０３抵抗素子
４０４ダイオード群
４０５分圧回路
４０６抵抗素子
４０７トランジスタ
４０８抵抗素子
４０９バイパス回路
４１０保護回路
４１１光電変換回路
５００基板
５０１下地絶縁膜
５０２半導体層
５０３半導体層
５０４ゲート絶縁膜
５０５電極
５０６電極
５０７ゲート電極
５０８電極
５０９不純物領域
５１０層間絶縁膜
５１１層間絶縁膜
５１２電極
５１３電極
５１４電極
５１５電極
５１６電極
５１７電極
５１８電極
５１９保護電極
５２０保護電極
５２１保護電極
５２２保護電極
５２３保護電極
５２４保護電極
５２５保護電極
５２６トランジスタ
５２７抵抗素子
５２８端子部
５２９光電変換素子
５２９ａｐ型半導体層
５２９ｂｉ型半導体層
５２９ｃｎ型半導体層
５３０封止層
５３１電極
５３２電極
５３３光電変換部
６００本体（Ａ）
６０１本体（Ｂ）
６０２筐体
６０３操作キー
６０４音声入力部
６０５音声出力部
６０６回路基板
６０７表示パネル（Ａ）
６０８表示パネル（Ｂ）
６０９蝶番
６１０透光性材料部
６１１光電変換装置
７００本体
７０１筐体
７０２表示パネル
７０３操作キー
７０４音声出力部
７０５音声入力部
７０６光電変換装置
７０７光電変換装置
８００本体
８０１筐体
８０２表示部
８０３キーボード
８０４外部接続ポート
８０５ポインティングデバイス
８０６筐体
８０７支持台
８０８表示部
９００液晶パネル
９０１筐体
９０２ａ基板
９０２ｂ基板
９０３液晶層
９０４ａ偏光フィルタ
９０４ｂ偏光フィルタ
９０５バックライト
９０６光電変換装置
１０００リリースボタン
１００１メインスイッチ
１００２ファインダ窓
１００３フラッシュ部
１００４レンズ
１００５鏡胴
１００６筺体
１００７ファインダ接眼窓
１００８モニタ
１００９操作ボタン

Claims

機能回路と、第１の抵抗素子と、第２の抵抗素子と、第３の抵抗素子と、Ｎ（Ｎは自然数）段のダイオードと、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１の抵抗素子の第１の端子は、第１の電位供給端子と電気的に接続され、
前記１段目のダイオードのアノードは、前記第１の抵抗素子の第２の端子と電気的に接続され、
前記Ｋ（Ｋは２乃至Ｎ−１のいずれか一）段目のダイオードのアノードは、前記Ｋ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのアノードは、前記Ｎ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのカソードは、第２の電位供給端子と電気的に接続され、
前記第２の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第１のトランジスタの第１の端子は、前記第２の電位供給端子と電気的に接続され、
前記第１のトランジスタの第２の端子は、前記第２の抵抗素子の第２の端子と電気的に接続され、
前記第１のトランジスタの第３端子は、前記１段目乃至Ｋ段目のダイオードのいずれか一のカソードと電気的に接続され、
前記第３の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第２のトランジスタの第１の端子は、前記第３の抵抗素子の第１の端子と電気的に接続され、
前記第２のトランジスタの第２の端子は、前記第３の抵抗素子の第２の端子と電気的に接続され、
前記第２のトランジスタの第３の端子は、前記第１のトランジスタの第２の端子と電気的に接続され、
前記機能回路の第１の端子は、前記第３の抵抗素子の第２の端子と電気的に接続され、
前記機能回路の第２の端子は、前記第２の電位供給端子と電気的に接続されることを特徴とする半導体装置。
機能回路と、第１の抵抗素子と、第２の抵抗素子と、第３の抵抗素子と、第４の抵抗素子と、第５の抵抗素子と、Ｎ（Ｎは自然数）段のダイオードと、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
前記第１の抵抗素子は、第１の電位供給端子と電気的に接続され、
前記１段目のダイオードのアノードは、前記第１の抵抗素子の第２の端子と電気的に接続され、
前記Ｋ（Ｋは２乃至Ｎ−１のいずれか一）段目のダイオードのアノードは、前記Ｋ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのアノードは、前記Ｎ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのカソードは、第２の電位供給端子と電気的に接続され、
前記第２の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第１のトランジスタの第１の端子は、前記第２の電位供給線と電気的に接続され、
前記第１のトランジスタの第２の端子は、前記第２の抵抗素子の第２の端子と電気的に接続され、
前記第１のトランジスタの第３の端子は、前記１段目乃至Ｋ段目のダイオードのいずれか一のカソードと電気的に接続され、
前記第３の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第２のトランジスタの第１の端子は、前記第３の抵抗素子の第１の端子と電気的に接続され、
前記第２のトランジスタの第２の端子は、前記第３の抵抗素子の第２の端子と電気的に接続され、
前記第２のトランジスタの第３の端子は、前記第１のトランジスタの第２の端子と電気的に接続され、
前記第４の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第３のトランジスタの第１の端子は、前記第２の電位供給端子と電気的に接続され、
前記第３のトランジスタの第２の端子は、前記第４の抵抗素子の第２の端子と電気的に接続され、
前記第３のトランジスタの第３の端子は、前記第１のトランジスタの第１の端子と電気的に接続され、
前記第５の抵抗素子の第１の端子は、前記第２の電位供給端子と電気的に接続され、
前記第４のトランジスタの第１の端子は、前記第５の抵抗素子の第１の端子と電気的に接続され、
前記第４のトランジスタの第２の端子は、前記第５の抵抗素子の第２の端子と電気的に接続され、
前記第４のトランジスタの第３の端子は、前記第３のトランジスタの第２の端子と電気的に接続され、
前記機能回路の第１の端子は、前記第３の抵抗素子の第２の端子と電気的に接続され、
前記機能回路の第２の端子は、前記第５の抵抗素子の第２の端子と電気的に接続されることを特徴とする半導体装置。
機能回路と、第１の抵抗素子と、第２の抵抗素子と、第３の抵抗素子と、Ｎ（Ｎは自然数）段のダイオードと、トランジスタと、を有し、
前記第１の抵抗素子の第１の端子は、第１の電位供給端子と電気的に接続され、
前記１段目のダイオードのアノードは、前記第１の抵抗素子の第２の端子と電気的に接続され、
前記Ｋ（Ｋは２乃至Ｎ−１のいずれか一）段目のダイオードのアノードは、前記Ｋ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのアノードは、前記Ｎ−１段目のダイオードのカソードと電気的に接続され、
前記Ｎ段目のダイオードのカソードは、第２の電位供給端子と電気的に接続され、
前記第２の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第３の抵抗素子の第１の端子は、前記第２の電位供給端子と電気的に接続され、
前記トランジスタの第１の端子は、前記第２の抵抗素子の第２の端子と電気的に接続され、
前記トランジスタの第２の端子は、前記第３の抵抗素子の第２の端子と電気的に接続され、
前記トランジスタの第３の端子は、前記１段目乃至Ｋ段目のダイオードのいずれか一のカソードと電気的に接続され、
前記機能回路の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記機能回路の第２の端子は、前記第２の電位供給端子と電気的に接続されることを特徴とする半導体装置。
分圧回路と、制御回路と、機能回路と、抵抗素子と、スイッチング素子と、を有し、
前記分圧回路は、第１の電位供給端子と第２の電位供給端子との間の電圧を分圧し、分圧した電圧に応じた第１の電位を生成する機能を有し、
前記制御回路は、前記第１の電位に応じて、前記スイッチング素子のオン状態又はオフ状態を制御するための第２の電位を生成する機能を有し、
前記抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記スイッチング素子の第１の端子は、前記抵抗素子の第１の端子と電気的に接続され、
前記スイッチング素子の第２の端子は、前記抵抗素子の第２の端子と電気的に接続され、
前記機能回路の第１の端子は、前記抵抗素子の第２の端子と電気的に接続され、
前記機能回路の第２の端子は、前記第２の電位供給端子と電気的に接続されていることを特徴とする半導体装置。
分圧回路と、機能回路と、第１の抵抗素子と、第２の抵抗素子と、スイッチング素子と、を有し、
前記分圧回路は、第１の電位供給端子と第２の電位供給端子との間の電圧を分圧し、分圧した電圧に応じて、前記スイッチング素子のオン状態又はオフ状態を制御するための第１の電位を生成する機能を有し、
前記第１の抵抗素子の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記第２の抵抗素子の第１の端子は、前記第２の電位供給端子と電気的に接続され、
前記スイッチング素子の第１の端子は、前記第１の抵抗素子の第１の端子と電気的に接続され、
前記スイッチング素子の第２の端子は、前記第２の抵抗素子の第２の端子と電気的に接続され、
前記機能回路の第１の端子は、前記第１の電位供給端子と電気的に接続され、
前記機能回路の第２の端子は、前記第２の電位供給端子と電気的に接続されることを特徴とする半導体装置。
請求項１乃至請求項５のいずれか一項において、
前記機能回路は、光電変換素子と、第６の抵抗素子と、第５のトランジスタと、複数の第６のトランジスタと、を有し、
前記光電変換素子のカソードは、前記機能回路の第１の端子と電気的に接続され、
前記第６の抵抗素子の第１の端子は、前記機能回路の第２の端子と電気的に接続され、
前記第５のトランジスタの第１の端子は、前記光電変換素子のアノードと接続され、
前記第５のトランジスタの第２の端子は、前記第６の抵抗素子の第２の端子と電気的に接続され、
前記第５のトランジスタの第３の端子は、前記第５のトランジスタの第１の端子と電気的に接続され、
前記複数の第６のトランジスタの第１の端子のそれぞれは、前記機能回路の第１の端子と電気的に接続され、
前記複数の第６のトランジスタの第２の端子のそれぞれは、前記第６の抵抗素子の第２の端子と電気的に接続され、
前記複数の第６のトランジスタの第３の端子のそれぞれは、前記第５のトランジスタの第３の端子と電気的に接続されていることを特徴とする半導体装置。