JP5437174B2 - LED driving circuit and semiconductor device - Google Patents
LED driving circuit and semiconductor device Download PDFInfo
- Publication number
- JP5437174B2 JP5437174B2 JP2010136802A JP2010136802A JP5437174B2 JP 5437174 B2 JP5437174 B2 JP 5437174B2 JP 2010136802 A JP2010136802 A JP 2010136802A JP 2010136802 A JP2010136802 A JP 2010136802A JP 5437174 B2 JP5437174 B2 JP 5437174B2
- Authority
- JP
- Japan
- Prior art keywords
- led
- output
- channel mos
- mos transistor
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本願は、LEDを駆動するLED駆動回路及び半導体装置に関する。 The present application relates to an LED drive circuit and a semiconductor device for driving an LED.
従来、LED(Light Emitting Diode、発光ダイオード)を定電流で駆動することが行われている。そして、LEDの定電流駆動に関して、電力損失の低減が図られている。例えば、所定量の電流を引き込む定電流源を備え、PWM(Pulse Width Modulation、パルス幅変調)制御により電流量を調整する電流制御部を用いたLEDの定電流駆動に関して、電流制御部での電力損失を低減する技術が知られている。 Conventionally, an LED (Light Emitting Diode) is driven with a constant current. And the electric power loss reduction is aimed at regarding the constant current drive of LED. For example, regarding constant current driving of an LED using a current control unit that includes a constant current source that draws a predetermined amount of current and adjusts the current amount by PWM (Pulse Width Modulation), the power in the current control unit Techniques for reducing loss are known.
また、例えば、図14に示されるように、レギュレータと電流設定抵抗とを用いたLEDの定電流駆動も行われている。この方式では、LED5に直列に接続された電流設定抵抗RLEDとLED5に流れる電流ILEDとで決まる電圧Vmineが、レギュレータ1にフィードバックされる。レギュレータ1は、フィードバックされた電圧Vmineが、パルス状の調光信号を基にRCフィルタを介して生成される基準電圧Vrefと等しくなるように、LED5に印加する出力電圧Voを調整する。これにより、LED5を定電流で駆動することができる。
For example, as shown in FIG. 14, constant current driving of the LED using a regulator and a current setting resistor is also performed. In this method, a voltage Vmine determined by the current setting resistor RLED connected in series to the
図14において、電流精度を向上させるには、レギュレータ1内部のアンプの入力オフセット電圧に対して、レギュレータ1にフィードバックされる電流設定抵抗RLEDの電圧Vmineを大きくすることによって、オフセットの影響を相対的に小さくすることが考えられる。レギュレータ1はVmine=Vrefとなるように働くため、電圧Vmineを大きくするために、基準電圧Vrefを大きくすることになる。ここで、図14では、直列接続されたLED5の1個あたりの順方向電圧降下をVFとすると、Vo=VF×(LED5の個数)+Vrefとなり、出力電圧Voが基準電圧Vrefに依存する。したがって、基準電圧Vrefを大きくすると、出力電圧Voが大きくなる。一方、LED5に流す電流ILEDは一定であるため、電流設定抵抗RLEDを大きくする必要がある。しかしながら、電流設定抵抗RLEDを大きくすると、電流設定抵抗RLEDによる電力損失が大きくなるという問題がある。このような電流精度の観点に立った電力損失の低減について、上記の特許文献1では、触れられていない。
In FIG. 14, in order to improve the current accuracy, the voltage Vmine of the current setting resistor RLED fed back to the
本発明は、上記の課題に鑑み提案されたものであって、電流精度を考慮しながら電力損失を低減することが可能なLED駆動回路及びそれを備える半導体装置を提供することを目的とする。 The present invention has been proposed in view of the above problems, and an object of the present invention is to provide an LED driving circuit capable of reducing power loss while considering current accuracy, and a semiconductor device including the same.
本願に開示されているLED駆動回路は、LEDを定電流で駆動するLED駆動回路において、基準電圧に基づいて、前記LEDに印加する電圧を調整するレギュレータと、前記LEDに流れる電流に応じた電流を電流センス抵抗に流して電圧に変換し、前記レギュレータに帰還するレベルコンバータと、前記レベルコンバータの出力に基づいて、前記レギュレータの出力を停止する保護回路と、を備える。また、本願に開示されている半導体装置は、当該LED駆動回路を備える。 An LED drive circuit disclosed in the present application is an LED drive circuit that drives an LED with a constant current, a regulator that adjusts a voltage applied to the LED based on a reference voltage, and a current corresponding to the current flowing through the LED Is converted to a voltage by flowing through the current sense resistor and fed back to the regulator, and a protection circuit that stops the output of the regulator based on the output of the level converter. The semiconductor device disclosed in the present application includes the LED drive circuit.
開示のLED駆動回路、半導体装置によれば、LEDに流れる電流をレギュレータに帰還する帰還ループにレベルコンバータを備えることで、レギュレータの出力電圧が基準電圧に依存しない構成となる。そのため、基準電圧に制約されない、より最適な出力電圧を設定することができる。したがって、例えば、出力電圧を上げることなく、レギュレータの入力側の電圧を上げてオフセットの影響を小さくすることができるため、電流精度を考慮した電力損失の低減が可能である。 According to the disclosed LED driving circuit and semiconductor device, the output voltage of the regulator does not depend on the reference voltage by providing the level converter in the feedback loop that feeds back the current flowing through the LED to the regulator. Therefore, a more optimal output voltage that is not limited by the reference voltage can be set. Therefore, for example, without increasing the output voltage, the voltage on the input side of the regulator can be increased to reduce the influence of the offset, so that it is possible to reduce the power loss in consideration of the current accuracy.
図1は、第1実施形態の回路ブロック図を示す。第1実施形態のLED駆動回路は、レギュレータ1、レベルコンバータ2、保護回路3、を備える。レギュレータ1の非反転入力端子には、外部から与えられるパルス状の調光信号を基にRCフィルタを介して生成される基準電圧Vrefが入力される。レギュレータ1の反転入力端子には、出力側からフィードバックされる電圧Vmineが入力される。レギュレータ1は、電圧Vmineが基準電圧Vrefと等しくなるように出力電圧Voを調整し、LED5に供給する。
FIG. 1 shows a circuit block diagram of the first embodiment. The LED drive circuit of the first embodiment includes a
レベルコンバータ2は、アンプと定電流源とを含む構成によって等価的に表現される。レベルコンバータ2では、LED5に直列に接続された抵抗R1の両端の電圧がアンプに入力され、増幅される。アンプの出力に応じて定電流源から電流センス抵抗Rsに電流が流れる。これにより、レベルコンバータ2は、LED5に流れる電流ILEDに応じた電流を電流センス抵抗Rsに流して電圧Vmineに変換し、レギュレータ1にフィードバックする。
The
保護回路3には、レベルコンバータ2の出力が入力される。保護回路3は、レベルコンバータ2の出力に基づいて、レギュレータ1にイネーブル信号enbを出力し、レギュレータ1の出力の許可、停止を制御する。
The output of the
上記の構成により、LED5を一定の電流ILEDで駆動することができる。出力電圧Voについて、図14の従来例では、Vo=VF×(LED5の個数)+Vrefである。それに対し、第1実施形態では、抵抗R1が十分に小さければ、Vo≒VF×(LED5の個数)となる。このように、LED5に流れる電流ILEDをレギュレータ1にフィードバックする経路にレベルコンバータ2を備えることで、レギュレータ1の出力電圧Voが基準電圧Vrefに依存しない構成となる。そのため、基準電圧Vrefに制約されることなく、より最適な出力電圧Voを設定することができる。
With the above configuration, the
また、レギュレータ1にフィードバックされる電圧Vmineに着目すると、図14の従来例では、電圧Vmineは、LED5に直列に接続された電流設定抵抗RLEDとLED5に流れる電流ILEDとで決定される。それに対して、第1実施形態では、電圧Vmineは、レベルコンバータ2の出力段の電流センス抵抗Rsとレベルコンバータ2の定電流源から流れる電流とで決定される。したがって、第1実施形態において、電流精度の観点から電圧Vmineを大きくするためには、電流センス抵抗Rsを大きくすれば良く、LED5に直列に接続された抵抗R1を大きくする必要がない。そのため、抵抗R1を小さく設定することが可能であり、電力損失を低減することができる。また、保護回路3がレベルコンバータ2の出力に基づいてレギュレータ1の出力を停止するため、破損等を防止することができる。
Focusing on the voltage Vmine fed back to the
図2は、第2実施形態の回路ブロック図を示す。第2実施形態のLED駆動回路は、レギュレータ1、レベルコンバータ2、保護回路3、ソフトスタート制御回路4、を備える。レギュレータ1の2つの非反転入力端子には、調光信号を基に生成される基準電圧Vref、ソフトスタート制御回路4から出力されるソフトスタート信号、がそれぞれ入力される。レギュレータ1の反転入力端子には、出力側からフィードバックされる電圧Vmineが入力される。レギュレータ1は、電圧Vmineが基準電圧Vrefとソフトスタート信号とのうち電圧レベルの低い方と等しくなるように出力電圧Voを調整し、LED5に供給する。
FIG. 2 shows a circuit block diagram of the second embodiment. The LED drive circuit according to the second embodiment includes a
レベルコンバータ2について、図3の等価回路図を参照して説明する。第2実施形態では、nチャネルMOSトランジスタ6がLED5に直列に接続される。nチャネルMOSトランジスタ21は、ゲートがnチャネルMOSトランジスタ6と共通に接続される。nチャネルMOSトランジスタ6、21は、共に外部からの制御信号CTLに基づいてオンオフ制御される。nチャネルMOSトランジスタ6のドレインは、アンプ22の反転入力端子に接続される。nチャネルMOSトランジスタ21のドレインは、アンプ22の非反転入力端子に接続されるとともに、pチャネルMOSトランジスタ24を介して電源に接続される。ここで、nチャネルMOSトランジスタ21はnチャネルMOSトランジスタ6と比較して、1:100の割合で電流を流すようにサイズ比が設定される。そのため、例えば、LED5に流れる電流ILED=30mAの場合、nチャネルMOSトランジスタ21は0.3mAの電流を流す。これにより、レベルコンバータ2における電力損失を抑えることができる。アンプ22の出力は、pチャネルMOSトランジスタ23、24のゲートに接続される。pチャネルMOSトランジスタ23のドレインは、電流センス抵抗Rsに接続される。これにより、レベルコンバータ2は、LED5に流れる電流ILEDに応じた電流Isを電流センス抵抗Rsに流して電圧Vmineに変換し、レギュレータ1にフィードバックする。
The
再び図2を参照して、第2実施形態の説明を続ける。保護回路3は、2つのコンパレータ31、32を備える。コンパレータ31の非反転入力端子にはレベルコンバータ2の出力が入力され、反転入力端子には閾値電圧(例えば、10mV)が入力される。LED5が脱落した場合、電流ILEDが流れなくなるため、レベルコンバータ2の出力電圧Vmineは0V付近まで低下する。そのため、コンパレータ31の出力はHレベルからLレベルへと変化する。これにより、LED5の脱落を検出することができる。一方、コンパレータ32の非反転入力端子には閾値電圧(例えば、1.1V)が入力され、反転入力端子にはレベルコンバータ2の出力が入力される。LED5に過電流が流れた場合、電流ILEDが設定値より大きくなるため、レベルコンバータ2の出力電圧Vmineは異常に上昇する。そのため、コンパレータ32の出力はHレベルからLレベルへと変化する。これにより、過電流を検出することができる。
Referring to FIG. 2 again, the description of the second embodiment is continued. The
各コンパレータの出力は、制御信号CTLとともにANDゲート33に入力される。ANDゲート33の出力がイネーブル信号enbとしてレギュレータ1に出力される。本実施形態では、イネーブル信号enbがLレベルの場合にレギュレータ1は出力を停止する。また、イネーブル信号enbがLレベルの場合、nチャネルMOSトランジスタ6のゲートをLレベルに保ち、nチャネルMOSトランジスタ6をオフ状態にする構成である。これにより、保護回路3は、制御信号CTLのLレベル入力によるオフ時の他、LED5の脱落検出時、又は過電流の検出時に、レギュレータ1の出力を停止し、LED5に流れる電流ILEDを遮断する。
The output of each comparator is input to the AND
ソフトスタート制御回路4は、レギュレータ1にソフトスタート信号を出力する。ここで、ソフトスタート信号とは、レギュレータ1の出力開始時に、図4に示されるように、0Vから電源電圧レベルまで徐々に立ち上がる信号である。上述のように、レギュレータ1は、電圧Vmineが基準電圧Vrefとソフトスタート信号とのうち電圧レベルの低い方と等しくなるように出力電圧Voを調整する。そのため、レギュレータ1が出力を開始してからソフトスタート信号が基準電圧Vrefに到達するまでは、レギュレータ1は、電圧Vmineがソフトスタート信号の電圧レベルと等しくなるように出力電圧Voを調整する。そして、ソフトスタート信号が基準電圧Vref以上になると、レギュレータ1は、電圧Vmineが基準電圧Vrefと等しくなるように出力電圧Voを調整する。これにより、レギュレータ1の出力開始時に出力電圧Voを徐々に上昇させることができるので、突入電流を抑制し、LED5へのストレスを軽減することができる。
The soft
また、ソフトスタート制御回路4は、保護回路3のコンパレータ31にソフトスタート完了信号を出力し、レベルコンバータ2の出力電圧Vmineがコンパレータ31の閾値電圧に到達するまでは、コンパレータ31の出力をマスクする構成である。これにより、レギュレータ1の出力開始時に、出力電圧Voが0Vから徐々に上昇するのに伴ってレベルコンバータ2の出力電圧Vmineが立ち上がる際に、コンパレータ31がLED5の脱落とは無関係にLレベルを出力することを防止することができる。
The soft
上記の構成により、LED5を一定の電流ILEDで駆動することができる。出力電圧Voは、Vo=VF×(LED5の個数)となり、第2実施形態においても、レギュレータ1の出力電圧Voが基準電圧Vrefに依存しない構成となる。そのため、基準電圧Vrefに制約されることなく、より最適な出力電圧Voを設定することができる。第2実施形態においても、レギュレータ1にフィードバックされる電圧Vmineを大きくして安定度を高め、尚且つ電力損失を低減することができる。また、先に説明した第1実施形態(図1参照)では、抵抗R1がLED5に直列に接続されるのに対して、第2実施形態では、nチャネルMOSトランジスタ6がLED5に直列に接続される。これにより、レギュレータ1の出力停止時に暗電流が流れるのを抑制することができる。また、保護回路3によりLED5の脱落や過電流を検出してレギュレータ1の出力を停止するため、破損等を防止することができる。
With the above configuration, the
図5は、上記の第2実施形態において、レギュレータ1として電流モード制御の昇圧型スイッチングレギュレータを適用し、半導体装置8を構成した具体例を示す。エラーアンプ11は、基準電圧Vref、ソフトスタート信号のうち電圧レベルの低い方と、出力側からフィードバックされる電圧Vmineとの差分を増幅する。エラーアンプ11の出力は、コンパレータ12の非反転入力端子に入力される。コンパレータ12の反転入力端子には、インダクタLに流れる電流が電流電圧変換回路15、スロープ補償回路16を介して入力され、エラーアンプ11の出力と比較される。コンパレータ12の出力がPWM制御回路13に入力されてオン・デューティを制御し、PWM制御回路13からドライバ14を介して駆動信号が出力される。駆動信号は、電流電圧変換回路15において、nチャネルMOSトランジスタTr1、Tr2のゲートに入力される。nチャネルMOSトランジスタTr1のドレインはインダクタLに接続され、nチャネルMOSトランジスタTr2のドレインは抵抗Rに接続される。これにより、電流電圧変換回路15は、インダクタLに流れる電流に応じた電流を抵抗Rに流して電圧に変換する。また、スロープ補償回路16は、オン・デューティ50%以上で生じる発振を防止する回路である。
FIG. 5 shows a specific example in which the
nチャネルMOSトランジスタTr1がオン状態になると、インダクタLに入力電圧VINからのエネルギーが蓄積される。そして、nチャネルMOSトランジスタTr1がオフ状態になると、インダクタLに蓄積されたエネルギーが放出され、電流はダイオードDを介してコンデンサC及びLED5に流れる。再度nチャネルMOSトランジスタTr1がオン状態になると、インダクタLに再びエネルギーが蓄積される。このとき、LED5にはコンデンサCに蓄積されたエネルギーによって電流が流れ、ダイオードDは逆流を防止する。スイッチングレギュレータは、上記の構成により、出力側からフィードバックされる電圧Vmineの状態に応じてnチャネルMOSトランジスタTr1をオンオフ制御し、入力電圧VINより高い出力電圧VoをLED5に供給する。
When the n-channel MOS transistor Tr1 is turned on, energy from the input voltage VIN is accumulated in the inductor L. When the n-channel MOS transistor Tr1 is turned off, the energy stored in the inductor L is released, and the current flows to the capacitor C and the
また、本具体例では、電流センス抵抗Rsはレベルコンバータ2に内蔵されず、半導体装置8に外付けされる。また、保護回路3から出力されるイネーブル信号enbがLレベルの場合にドライバ14を停止し、スイッチングレギュレータの出力を停止する構成である。その他は、図2乃至図4で説明したとおりである。
In this specific example, the current sense resistor Rs is not built in the
上記の構成により、半導体装置8は、LED5を一定の電流ILEDで駆動することができる。昇圧型スイッチングレギュレータでは、昇圧比が高くなると効率が悪化するため、出来るだけ昇圧比を抑える方が良い。本具体例では、出力電圧Vo=VF×(LED5の個数)となり、基準電圧Vrefに制約されることなく出力電圧Voを設定することができる。そのため、必要最低限の出力電圧Voに昇圧し、昇圧比を抑えることで、効率の悪化を防ぎ、低損失化することができる。また、電流センス抵抗Rsを外付けにすることで、抵抗値のばらつきを抑えることができ(例えば、内蔵の場合は±20%であるのに対して外付けの場合は±0.5%)、より電流精度を向上させることができる。
With the above configuration, the
図6は、第3実施形態の回路ブロック図を示す。第3実施形態と第2実施形態(図2参照)とを比較すると、第3実施形態では、レギュレータ1の非反転入力端子に入力される基準電圧Vrefは、外部から与えられる調光信号を基に生成されるのではなく、可変に設定される。また、制御信号CTLに変えてPWM信号が入力される。その他は、第2実施形態と同様である。
FIG. 6 shows a circuit block diagram of the third embodiment. Comparing the third embodiment and the second embodiment (see FIG. 2), in the third embodiment, the reference voltage Vref input to the non-inverting input terminal of the
先に説明した第2実施形態(図2参照)では、直流的な制御信号CTLによってLED5の駆動制御を行うが、第3実施形態のように、PWM信号によってLED5の駆動制御を行うこともできる。第3実施形態の構成によっても、第2実施形態と同様の効果が得られる。
In the second embodiment described above (see FIG. 2), the drive control of the
図7は、第4実施形態の回路ブロック図を示す。第4実施形態は、第3実施形態を発展させた形態である。第4実施形態では、保護回路3にインバータ34、ORゲート35が追加される。インバータ34にはPWM信号が入力され、ORゲート35にはANDゲート33の出力とインバータ34の出力とが入力される。そして、ORゲート35の出力がイネーブル信号enbとして出力される。
FIG. 7 shows a circuit block diagram of the fourth embodiment. The fourth embodiment is a form obtained by developing the third embodiment. In the fourth embodiment, an
また、第4実施形態では、レベルコンバータ2の出力がレギュレータ1に入力される経路にサンプルホールド回路7が追加される。サンプルホールド回路7は、PWM信号がHレベルの場合にスイッチがオン状態、PWM信号がLレベルの場合にスイッチがオフ状態となり、PWM信号がLレベルの期間は、直前のHレベルの期間におけるレベルコンバータ2の出力電圧Vsenseの値を保持して出力する。
In the fourth embodiment, the sample hold circuit 7 is added to the path through which the output of the
第4実施形態の動作について、図8の動作タイミングチャートを参照して説明する。図8に示されるように、PWM信号がHレベルの場合に電流ILEDが流れる。そのため、LED5に流れる電流ILEDの平均値をPWM信号のデューティ比によって調整し、調光を行うことができる。PWM信号がLレベルの期間は、上述のサンプルホールド回路7によって、直前のHレベルの期間におけるレベルコンバータ2の出力電圧Vsenseの値が保持される。そのため、レギュレータ1にフィードバックされる電圧Vmineは安定に保たれ、出力電圧Voが不安定になるのを防止することができる。保護回路3は、上記の構成により、PWM信号のLレベル入力によるオフ時には、保護機能をマスクしてレギュレータ1の出力を停止しない。そのため、出力電圧Voが維持される。また、PWM信号のHレベル入力によるオン時において、LED5の脱落、又は過電流を検出した場合、保護回路3は、図8のタイミングTに示されるように、レギュレータ1の出力を停止し、LED5に流れる電流ILEDを遮断する。そのため、破損等を防止することができる。第4実施形態の構成によっても、第2実施形態と同様の効果が得られる。
The operation of the fourth embodiment will be described with reference to the operation timing chart of FIG. As shown in FIG. 8, current ILED flows when the PWM signal is at the H level. Therefore, dimming can be performed by adjusting the average value of the current ILED flowing through the
図9は、第5実施形態の回路ブロック図を示す。第5実施形態は、第2実施形態(図2参照)と比較すると、nチャネルMOSトランジスタ6に変えて、pチャネルMOSトランジスタ41がLED5に直列に接続される。pチャネルMOSトランジスタ41は、ソースにレギュレータ1の出力電圧Voが印加され、ドレインがLED5に接続される。また、制御信号CTLは、インバータ42を介してpチャネルMOSトランジスタ41のゲートに入力される。
FIG. 9 shows a circuit block diagram of the fifth embodiment. In the fifth embodiment, as compared with the second embodiment (see FIG. 2), a p-
第5実施形態に対応したレベルコンバータ2について、図10の等価回路図を参照して説明する。pチャネルMOSトランジスタ41のゲートとpチャネルMOSトランジスタ25のゲートとは、インバータ42の出力A(図9参照)に共通に接続される。pチャネルMOSトランジスタ41、25は、共にインバータ42を介して入力される制御信号CTLに基づいてオンオフ制御される。pチャネルMOSトランジスタ25のソースには、pチャネルMOSトランジスタ41と同様にレギュレータ1の出力電圧Voが印加される。ここで、pチャネルMOSトランジスタ25はpチャネルMOSトランジスタ41と比較して、1:100の割合で電流を流すようにサイズ比が設定される。そのため、例えば、LED5に流れる電流ILED=30mAの場合、pチャネルMOSトランジスタ25は0.3mAの電流を流す。これにより、レベルコンバータ2における電力損失を抑えることができる。pチャネルMOSトランジスタ25のドレインは、電流センス抵抗Rsに接続される。これにより、レベルコンバータ2は、LED5に流れる電流ILEDに応じた電流Isを電流センス抵抗Rsに流して電圧Vmineに変換し、レギュレータ1にフィードバックする。
A
その他の点は第2実施形態と同様であるため、図9において、図2と対応する各部に同一の符号を付して、説明を省略する。pチャネルMOSトランジスタ41がLED5に直列に接続される第5実施形態の構成によっても、第2実施形態と同様の効果が得られる。また、第2実施形態において図3で説明したレベルコンバータ2と図10のレベルコンバータ2とを比較すると、第5実施形態ではレベルコンバータ2の回路構成が簡単になり、回路規模を抑えることができる。
Since the other points are the same as those of the second embodiment, the same reference numerals are given to the respective parts corresponding to those in FIG. The same effects as those of the second embodiment can be obtained by the configuration of the fifth embodiment in which the p-
図11は、上記の第5実施形態において、レギュレータ1として昇圧型DCDCコンバータを適用した具体例を示す。インダクタLの一端には、リチウムイオン電池などの充電可能なバッテリから供給される入力電圧VINが印加される。インダクタLの他端は、nチャネルMOSトランジスタTr1を介して接地される。ダイオードDのアノードは、インダクタLとnチャネルMOSトランジスタTr1との接続点に接続される。レギュレータ1の出力電圧Voを平滑化するコンデンサCは、pチャネルMOSトランジスタ41を介してダイオードDのカソードに接続される。
FIG. 11 shows a specific example in which a step-up DCDC converter is applied as the
DCDCコンバータコントローラ10は、例えば、図5で説明したエラーアンプ11、コンパレータ12、PWM制御回路13、ドライバ14、電流電圧変換回路15、スロープ補償回路16、を含む構成によって実現される。昇圧型DCDCコンバータの動作については図5で説明したため、ここでは詳細な説明を省略する。DCDCコンバータコントローラ10は、出力側からフィードバックされる電圧Vmineの状態に応じてnチャネルMOSトランジスタTr1をオンオフ制御し、入力電圧VINより高い出力電圧Voを生成する。
The
続いて、本具体例の利点について説明する。一般に、ポータブル機器は内蔵のバックアップ用ボタン電池でRTC(Real Time Clock)などを駆動しているが、入力電圧VINを供給するバッテリが挿入された場合は、ボタン電池による駆動から供給電力の大きなバッテリによる駆動へと切り替わる。その際(すなわち、機器にバッテリが挿入された際)、バッテリからインダクタL、ダイオードDを介してコンデンサCを充電するラッシュ電流が流れる。ラッシュ電流とバッテリの内部抵抗とにより入力電圧VINに電圧ドロップが発生すると、RTCやポータブル機器の設定を保持していたマイクロコンピュータなどがリセットされる場合がある。そのため、バッテリ挿入時のラッシュ電流を防止する必要性がある。しかしながら、図5で説明した第2実施形態の具体例の場合、レギュレータの停止時においても入力電圧VINからインダクタL、ダイオードDを介してコンデンサCに至る経路が形成されるため、上記のラッシュ電流を防止することができない。これに対して、図11に示す第5実施形態の具体例の場合、レギュレータの停止時においてオフ状態にあるpチャネルMOSトランジスタ41によって、入力電圧VINからコンデンサCに至る経路が遮断されるため、上記のラッシュ電流を防止することができる。
Next, advantages of this example will be described. In general, portable devices drive an RTC (Real Time Clock) or the like with a built-in backup button battery. However, when a battery that supplies an input voltage VIN is inserted, a battery with a large supply power is driven by the button battery. Switch to drive by. At that time (that is, when a battery is inserted into the device), a rush current for charging the capacitor C flows from the battery via the inductor L and the diode D. When a voltage drop occurs in the input voltage VIN due to the rush current and the internal resistance of the battery, the microcomputer that holds the settings of the RTC and the portable device may be reset. Therefore, there is a need to prevent rush current when the battery is inserted. However, in the case of the specific example of the second embodiment described with reference to FIG. 5, the path from the input voltage VIN to the capacitor C through the inductor L and the diode D is formed even when the regulator is stopped. Can not be prevented. On the other hand, in the case of the specific example of the fifth embodiment shown in FIG. 11, the path from the input voltage VIN to the capacitor C is blocked by the p-
また、前述のように、保護回路3のコンパレータ32は、LED5に流れる電流ILEDの過電流を検出する。しかしながら、図5で説明した第2実施形態の具体例の場合、LED5の前段が短絡して流れる過電流は検出することができない。これに対して、図11に示す第5実施形態の具体例の場合、LED5の前段で電流を検出する構成のため、LED5の前段が短絡して流れる過電流も検出することができる。
Further, as described above, the
ここまで、第2実施形態に対してnチャネルMOSトランジスタ6をpチャネルMOSトランジスタ41に変更した第5実施形態について説明した。図12は、第3実施形態(図6参照)に対してnチャネルMOSトランジスタ6をpチャネルMOSトランジスタ41に変更した第6実施形態の回路ブロック図を示す。また、図13は、図12の第6実施形態において、レギュレータ1として昇圧型DCDCコンバータを適用した具体例を示す。図12、図13においては、これまでに説明した図と対応する各部に同一の符号を付して、説明を省略する。第3実施形態に対してnチャネルMOSトランジスタ6をpチャネルMOSトランジスタ41に変更した第6実施形態及びその具体例にも、第5実施形態及びその具体例(図9乃至図11)で説明した利点と同様の利点がある。
Up to this point, the fifth embodiment in which the n-
ここで、保護回路3が備えるコンパレータ31、32は、それぞれ第1のコンパレータ、第2のコンパレータの一例である。nチャネルMOSトランジスタ6、21は、それぞれ第1のnチャネルMOSトランジスタ、第2のnチャネルMOSトランジスタの一例である。pチャネルMOSトランジスタ41、25は、それぞれ第1のpチャネルMOSトランジスタ、第2のpチャネルMOSトランジスタの一例である。nチャネルMOSトランジスタTr1はスイッチング素子の一例である。ダイオードDは整流素子の一例である。制御信号CTL及びPWM信号はそれぞれ制御信号の一例である。
Here, the
以上、詳細に説明したように、前記第1乃至第6を含む実施形態によれば、LED5に流れる電流ILEDをレギュレータ1にフィードバックする経路にレベルコンバータ2を備えることで、レギュレータ1の出力電圧Voが基準電圧Vrefに依存しない構成となる。そのため、基準電圧Vrefに制約されない、より最適な出力電圧Voを設定することができる。したがって、レギュレータ1にフィードバックされる電圧Vmineを大きくして安定度を高め、尚且つ電力損失を低減することができる。電流精度を考慮した電力損失の低減が可能である。
As described above in detail, according to the first to sixth embodiments, the output voltage Vo of the
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。 Needless to say, the present invention is not limited to the above-described embodiment, and various improvements and modifications can be made without departing from the spirit of the present invention.
例えば、レギュレータ1として、昇圧型スイッチングレギュレータに限らず、降圧型、あるいは昇降圧型のスイッチングレギュレータを適用してもよい。その場合も、低損失化が図れる。
For example, the
1 レギュレータ
2 レベルコンバータ
3 保護回路
4 ソフトスタート制御回路
5 LED
6 nチャネルMOSトランジスタ
7 サンプルホールド回路
8 半導体装置
31、32 コンパレータ
41 pチャネルMOSトランジスタ
Rs 電流センス抵抗
1
6 n-channel MOS transistor 7
Claims (8)
基準電圧に基づいて、前記LEDに印加する電圧を調整するレギュレータと、
前記LEDに流れる電流に応じた電流を電流センス抵抗に流して電圧に変換し、前記レギュレータに帰還するレベルコンバータと、
前記レベルコンバータの出力に基づいて、前記レギュレータの出力を停止する保護回路と、
を備えることを特徴とするLED駆動回路。 In an LED drive circuit for driving an LED with a constant current,
A regulator for adjusting a voltage applied to the LED based on a reference voltage;
A level converter that converts a current corresponding to a current flowing through the LED into a voltage by flowing the current through a current sense resistor, and feeds back to the regulator;
A protection circuit for stopping the output of the regulator based on the output of the level converter;
An LED driving circuit comprising:
前記レベルコンバータの出力と第1の閾値電圧とを比較し、前記LEDの脱落を検出する第1のコンパレータと、
前記レベルコンバータの出力と第2の閾値電圧とを比較し、過電流を検出する第2のコンパレータと、
を備え、
前記LEDの脱落又は過電流を検出した場合に、前記レギュレータの出力を停止する
ことを特徴とする請求項1に記載のLED駆動回路。 The protection circuit is
A first comparator for comparing the output of the level converter with a first threshold voltage to detect the dropout of the LED;
A second comparator for comparing the output of the level converter and a second threshold voltage to detect an overcurrent;
With
The LED drive circuit according to claim 1, wherein when the dropout or overcurrent of the LED is detected, the output of the regulator is stopped.
を備えることを特徴とする請求項2に記載のLED駆動回路。 The soft start control circuit for masking the output of the first comparator until the output of the level converter reaches the first threshold voltage at the start of output of the regulator. The LED driving circuit described.
前記レベルコンバータは、
ゲートが前記第1のnチャネルMOSトランジスタと共通に接続される第2のnチャネルMOSトランジスタと、
前記第1のnチャネルMOSトランジスタのドレインと前記第2のnチャネルMOSトランジスタのドレインとがそれぞれ入力端子に接続されるアンプと、
ゲートが前記アンプの出力に接続され、ドレインが前記電流センス抵抗に接続されるpチャネルMOSトランジスタと、
を備えることを特徴とする請求項1乃至3のいずれかに記載のLED駆動回路。 A first n-channel MOS transistor connected in series to the LED and controlled to be turned on and off based on a control signal;
The level converter is
A second n-channel MOS transistor having a gate connected in common with the first n-channel MOS transistor;
An amplifier in which a drain of the first n-channel MOS transistor and a drain of the second n-channel MOS transistor are respectively connected to input terminals;
A p-channel MOS transistor having a gate connected to the output of the amplifier and a drain connected to the current sense resistor;
The LED drive circuit according to claim 1, further comprising:
前記レギュレータは、
一端に入力電圧が印加されるインダクタと、
前記インダクタの他端に接続されるスイッチング素子と、
一端が前記インダクタと前記スイッチング素子との接続点に接続される整流素子と、
前記第1のpチャネルMOSトランジスタを介して前記整流素子の他端に接続され、出力電圧を平滑化するコンデンサと、
を備える昇圧型のDCDCコンバータである
ことを特徴とする請求項1乃至3のいずれかに記載のLED駆動回路。 A first p-channel MOS transistor that is on / off controlled based on a control signal;
The regulator is
An inductor with an input voltage applied to one end;
A switching element connected to the other end of the inductor;
A rectifying element having one end connected to a connection point between the inductor and the switching element;
A capacitor connected to the other end of the rectifying element via the first p-channel MOS transistor and smoothing the output voltage;
The LED driving circuit according to claim 1, wherein the LED driving circuit is a step-up DCDC converter.
ゲート及びソースが前記第1のpチャネルMOSトランジスタと共通に接続され、ドレインが前記電流センス抵抗に接続される第2のpチャネルMOSトランジスタ
を備えることを特徴とする請求項5に記載のLED駆動回路。 The level converter is
6. The LED drive according to claim 5, further comprising: a second p-channel MOS transistor having a gate and a source connected in common with the first p-channel MOS transistor and a drain connected to the current sense resistor. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010136802A JP5437174B2 (en) | 2009-07-02 | 2010-06-16 | LED driving circuit and semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009157999 | 2009-07-02 | ||
| JP2009157999 | 2009-07-02 | ||
| JP2010136802A JP5437174B2 (en) | 2009-07-02 | 2010-06-16 | LED driving circuit and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011029615A JP2011029615A (en) | 2011-02-10 |
| JP5437174B2 true JP5437174B2 (en) | 2014-03-12 |
Family
ID=43637955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010136802A Active JP5437174B2 (en) | 2009-07-02 | 2010-06-16 | LED driving circuit and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5437174B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5637037B2 (en) * | 2011-03-28 | 2014-12-10 | 船井電機株式会社 | Lighting control circuit and display device |
| WO2012144178A1 (en) * | 2011-04-22 | 2012-10-26 | シャープ株式会社 | Backlight system |
| JP2013065528A (en) * | 2011-09-20 | 2013-04-11 | Toshiba Lighting & Technology Corp | LED lighting device and LED lighting device |
| JP6681859B2 (en) * | 2017-09-25 | 2020-04-15 | 双葉電子工業株式会社 | Integrated circuit device, fluorescent display tube |
| WO2021059756A1 (en) * | 2019-09-23 | 2021-04-01 | ソニーセミコンダクタソリューションズ株式会社 | Light source device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168161A (en) * | 1997-08-15 | 1999-03-09 | Digital Electron Corp | Light-emitting device |
| JP2003152224A (en) * | 2001-11-16 | 2003-05-23 | Matsushita Electric Ind Co Ltd | High efficiency LED drive system |
| JP2005005112A (en) * | 2003-06-11 | 2005-01-06 | Yazaki Corp | LED drive circuit |
| JP5050715B2 (en) * | 2007-08-01 | 2012-10-17 | 株式会社デンソー | Light emitting diode drive circuit |
| JP4647674B2 (en) * | 2008-04-17 | 2011-03-09 | 株式会社小糸製作所 | Lighting circuit |
| JP5519182B2 (en) * | 2009-05-15 | 2014-06-11 | ルネサスエレクトロニクス株式会社 | Image display device |
-
2010
- 2010-06-16 JP JP2010136802A patent/JP5437174B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011029615A (en) | 2011-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5513829B2 (en) | Current drive circuit | |
| US7714546B2 (en) | Step-up regulator with multiple power sources for the controller | |
| US8339063B2 (en) | Circuits and methods for driving light sources | |
| US8754617B2 (en) | Reverse shunt regulator | |
| US8669748B2 (en) | Device for synchronous DC-DC conversion and synchronous DC-DC converter | |
| CN100379135C (en) | power circuit | |
| US8482225B2 (en) | Electronic circuits and methods for driving a diode load | |
| JP5046791B2 (en) | LED drive circuit | |
| CN100414825C (en) | Switching power supply circuit and associated electronic device | |
| US8299765B2 (en) | Power supply control device and power supply control method | |
| US20150189706A1 (en) | Led power supply with small dimming ratio control and control method thereof | |
| US20100201335A1 (en) | Off time control method for switching regulator | |
| JP4781744B2 (en) | POWER SUPPLY DEVICE AND ELECTRIC DEVICE USING THE SAME | |
| WO2012164787A1 (en) | Buck-boost converter | |
| JP6153732B2 (en) | Switching regulator | |
| JP5437174B2 (en) | LED driving circuit and semiconductor device | |
| JP5691790B2 (en) | Constant current power supply | |
| WO2023013427A1 (en) | Level shifter, semiconductor device, switching power supply, and luminescent device | |
| JP5515390B2 (en) | Switching power supply | |
| JP4236602B2 (en) | Switching power supply circuit and electronic device using the same | |
| JP5839222B2 (en) | Constant current power supply | |
| JP4214484B2 (en) | DC power supply | |
| KR101196199B1 (en) | Circuit for blocking overcurrent in dc/dc converter | |
| JP5594526B2 (en) | Switching power supply circuit | |
| JP4558001B2 (en) | Power circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130306 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5437174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |