JP5449786B2 - 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5449786B2 JP5449786B2 JP2009006627A JP2009006627A JP5449786B2 JP 5449786 B2 JP5449786 B2 JP 5449786B2 JP 2009006627 A JP2009006627 A JP 2009006627A JP 2009006627 A JP2009006627 A JP 2009006627A JP 5449786 B2 JP5449786 B2 JP 5449786B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- silicon carbide
- alloy layer
- mass
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
また、本発明は、低い接触抵抗と良好な表面状態とを併せ持つオーミック性電極を安定して形成可能な炭化珪素半導体装置の製造方法を提供することを目的とする。
(1) p型炭化珪素単結晶と、前記p型炭化珪素単結晶に対するオーミック性電極とを備え、前記オーミック性電極は、少なくともチタンとアルミニウムと珪素とを含む合金層を有し、前記合金層のチタンとアルミニウムと珪素との割合が、Al:40〜70質量%、Ti:20〜50質量%、Si:1〜15質量%であることを特徴とする炭化珪素半導体装置。
(2) 前記合金層が、前記p型炭化珪素単結晶側に設けられた第1合金層と、前記第1合金層を挟んで前記p型炭化珪素結晶と反対側に設けられた第2合金層との二層構造を有し、前記第2合金層のチタンとアルミニウムと珪素との割合が、Al:40〜70質量%、Ti:20〜50質量%、Si:1〜15質量%であることを特徴とする前項(1)に記載の炭化珪素半導体装置。
(3) 前記第1合金層の珪素濃度が、前記第2合金層の珪素濃度よりも高いことを特徴とする前項(2)に記載の炭化珪素半導体装置。
(4) 前記合金層は、前記炭化珪素単結晶上にチタンが層状に積層され、その上方にアルミニウムが層状に積層された後に、熱処理によって合金化されて形成されることを特徴とする前項(1)乃至(3)のいずれか一項に記載の炭化珪素半導体装置。
(5) 前記熱処理は、温度が880〜930℃、時間が5分以内であることを特徴とする前項(4)に記載の炭化珪素半導体装置。
(6) 炭化珪素単結晶上にチタンを層状に積層する工程と、層状に積層された前記チタンの上方にアルミニウムを層状に積層する工程と、熱処理により合金化する工程とを備え、前記熱処理は、温度が880〜930℃、時間が5分以内であることを特徴とする炭化珪素半導体装置の製造方法。
なお、後述するショットキーバリアダイオードの製造方法において説明するように、P型不純物領域3,4は、P型不純物濃度の違いにより、低濃度P型不純物領域3と、高濃度P型不純物領域4とされている。また、P型不純物領域3,4は、エピタキシャル成長で形成されたものであっても良い。
なお、第1合金層5aと第2合金層との境界は、電子顕微鏡を用いて断面を観察した際にコントラストが異なる境界から定めることができる。
なお、第1合金層5aと第2合金層5bとは、珪素の濃度が明確に異なっている。すなわち、第1合金層5aと第2合金層5bとの境界において、珪素の濃度分布は急激に変化することが確認されている。また、第1合金層5a及び第2合金層5bの各層の組成中には急激な濃度勾配は見られず、各層内において比較的均一な濃度分布を有している。
なお、電極全体で前記ショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。
たとえば、ショットキーバリアダイオード101を、配線基板(図示略)に実装する際に、前記配線基板の一の端子部と前記端子接合部とを結ぶように、アルミワイヤーボンディングするとともに、前記配線基板の他の端子部に、裏面パッド電極11を接合して配置する。これにより、ショットキーバリアダイオード101の裏面パッド電極11と表面パッド電極9に電圧を印加することができる。
まず、図3に示すように、SiC単結晶基板(N型半導体基板)1上にN型エピタキシャル層2を形成する。
次に、CVD法により、N型エピタキシャル層2上に酸化膜を形成する。
次に、前記酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、前記酸化膜をドライエッチングして窓部を形成する。
なお、前記炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成しても良い。
図4は、低濃度P型不純物領域3と高濃度P型不純物領域4形成後の時点の状態を示す断面工程図である。
まず、前処理として例えば硫酸+過酸化水素、アンモニア+過酸化水素、フッ酸水溶液、塩酸+過酸化水素、フッ酸水溶液等を用いて基板をRCA洗浄する。
次に、図5に示すように、スパッタ法または蒸着法を用いて、P型不純物領域3,4を形成したN型エピタキシャル層2上にチタンを層状に積層する。これにより、チタン層15aが形成される。
次に、図5に示すように、スパッタ法または蒸着法を用いて、チタン層15a上にアルミニウムを層状に積層する。これにより、アルミニウム層15bが形成される。
ここで、チタン層15a及びアルミニウム層15bの膜厚は、それぞれ10〜10000Åであることが好ましく、100〜1000Åがより好ましく、500〜1000Åが特に好ましい。チタン層15a及びアルミニウム層15bの膜厚が10Å未満であるとオーミック接合に充分な電極層が形成できないために好ましくなく、10000Åを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。
次に、積層されたチタン層15aとアルミニウム層15bとを熱処理により合金化する。熱処理には、赤外線ランプ加熱装置(RTA装置)等を用いることができる。装置の真空度は、低い方が好ましく、3×10−4Pa以下とすることがより好ましい。先ず、表面の水分を除去して膜の密着性を向上させるため室温から100℃に加熱し、その後熱処理温度まで昇温する。熱処理温度は、880〜930℃が好ましく、890〜910℃がより好ましい。熱処理温度が880℃未満であると合金化反応が充分に促進しないため好ましくなく、930℃を超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、1〜5分が好ましく、1〜3分がより好ましい。熱処理時間が1分未満であると合金化反応が充分に促進しないため好ましくなく、5分を超えると基板との反応が進行しすぎてしまい電極の表面が荒れてしまうために好ましくない。なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、チタン−アルミニウム−珪素からなる三元系の合金膜を形成する。
CVD法により、オーミックコンタクト電極5を形成したN型エピタキシャル層2上に、たとえば、シリコン酸化膜(SiO2)からなる保護膜6を形成する。
次に、CMP(Chemical Mechanical Polishing)法により、保護膜6の平坦化を行う。図6は、この時点の状態を示す断面工程図である。なお、当該保護膜平坦化工程は行わなくても良い。
スパッタ法または蒸着法で、P型不純物領域3,4を形成したSiC単結晶基板1の裏面に、例えば、Niからなる金属膜を形成する。
次に、熱処理(例えば、950℃の熱処理)を不活性ガス雰囲気または真空中で行って、裏面オーミックコンタクト電極7とする。これにより、裏面オーミックコンタクト電極7は、SiC単結晶基板1の裏面と良好なオーミックコンタクトを形成する。図7は、この時点の状態を示す断面工程図である。
次に、図8に示すように、保護膜6を除去する。
次に、オーミックコンタクト電極5を形成したN型エピタキシャル層2上にレジストを塗布した後、フォトレジストパターンを形成する。
次に、スパッタ法または蒸着法で、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成する。
次に、前記レジストを除去(リフトオフ)することにより、窓部に形成された金属膜のみをオーミックコンタクト電極5を覆うように残すことができる。
次に、ショットキー障壁制御のための熱処理(例えば、600℃での熱処理)を不活性ガス雰囲気で行い、ショットキー金属部8を形成する。ショットキー金属部8は、SiC単結晶基板1に接続され、ショットキーコンタクトを形成している。図9は、この時点の状態を示す断面工程図である。
次に、ショットキー金属部8を形成したN型エピタキシャル層2上にレジストを塗布した後、露光・現像により、フォトレジストパターンを形成する。
次に、スパッタ法で、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。
次に、前記レジストを除去(リフトオフ)することにより、窓部に形成された金属膜のみをショットキー金属部8を覆うように残すことができる。
これにより、ショットキー金属部8に接続された表面パッド電極9を形成する。図10は、この時点の状態を示す断面工程図である。
次に、露光・現像により、パターン化されたパッシベーション膜10を形成する。図11は、この時点の状態を示す断面工程図であって、表面パッド電極9の表面の一部が露出され、表面パッド電極9の端部9cのみを覆うようにパッシベーション膜10が形成されている。
最後に、スパッタ法で、裏面オーミックコンタクト電極7上に、裏面パッド電極11として、例えば、Ni/Agなどからなる2層の金属膜を形成する。
以上の工程により、図1に示すショットキーバリアダイオード101を作製する。
まず、SiC単結晶基板上にN型エピタキシャル層を形成した。次に、CVD法により、N型エピタキシャル層上に酸化膜を形成した。次に、前記酸化膜上にレジストを塗布した後、フォトレジストパターンを形成した。その後、前記酸化膜をドライエッチングして窓部を形成した。次に、窓部が形成された前記酸化膜をマスクとして用いて、P型不純物となるアルミニウムをイオン注入した。その後、再び前記酸化膜上にレジストを塗布した後、フォトレジストパターンを形成、その後、前記酸化膜をドライエッチングして追加の窓部を形成する。次に、窓部が形成された前記酸化膜をマスクとして用いて、P型不純物となるアルミニウムまたはボロンをN型エピタキシャル層に再度イオン注入した。次に、1700℃の熱処理を不活性ガス雰囲気で行った。これにより、低濃度P型不純物領域および高濃度P型不純物領域を形成した。
なお、実施例1の電極に対してフッ酸処理を行ったところ、電極内に空隙は見られなかった。
実施例2の電極は、スパッタ法で、Tiを40nmの膜厚で成膜した。続いて、Ti膜上にAlを100nm(59質量%)の膜厚で成膜した。その後、900℃で5分間熱処理を行って電極を形成した。
その結果、第1合金層の組成は、Al:21質量%、Ti:64質量%、Si:14質量%であった。一方、第2合金層の組成は、Al:65質量%、Ti:27質量%、Si:8質量%であった。また、実施例2の電極は、良好なオーミック電極であり、表面も平滑であった。
P型電極部に、本発明のP型電極を応用して、MPS−SBDを作製した。
先ず、通常のSBD作製方法に準じ、N型エピタキシャル層を形成したSiC基板を用意した。次に、N型エピタキシャル層側に、P型オーミック層及びJTEとなるP型不純物領域をAlイオン注入・活性化アニールにより形成した。さらに裏面にオーミック電極を形成した炭化珪素ウエハを作製した。
実施例4の電極は、上記実施例2の電極の熱処理条件を変更して形成した。
具体的に、実施例4の電極は、スパッタ法で、Tiを40nmの膜厚で成膜した。続いて、Ti膜上にAlを100nm(59質量%)の膜厚で成膜した。その後、880℃で5分間熱処理を行って電極を形成した。
その結果、実施例4の電極の組成は、第1合金層が、Al:23質量%、Ti:74質量%、Si:3質量%であった。一方、第2合金層が、Al:68質量%、Ti:30質量%、Si:2質量%であった。また、実施例4の電極は、良好なオーミック電極であり、表面も平滑であった。
実施例5の電極は、上記実施例2の電極の熱処理条件を変更して形成した。
具体的に、実施例5の電極は、スパッタ法で、Tiを40nmの膜厚で成膜した。続いて、Ti膜上にAlを100nm(59質量%)の膜厚で成膜した。その後、930℃で5分間熱処理を行って電極を形成した。
その結果、実施例5の電極の組成は、第1合金層が、Al:19質量%、Ti:71質量%、Si:15質量%であった。一方、第2合金層が、Al:69質量%、Ti:20質量%、Si:11質量%であった。また、実施例5の電極は、良好なオーミック電極であり、表面も平滑であった。
SiC単結晶基板上に、Ti:40nm、Al:50nm、Si:20nmを積層した後に、900℃で5分間熱処理を行って電極を作成した。この電極の組成を確認したところ、第1合金層の組成は、Al:3質量%、Ti:45質量%、Si:52質量%であった。一方、第2合金層の組成は、Al:30質量%、Ti:33質量%、Si:37質量%であった。また、比較例1の電極は、オーミック性の電極ではなかった。
SiC単結晶基板上に、Ti:40nm、Al:100nm(59質量%)を積層した後に、950℃で5分間熱処理を行って電極を作成した。この電極の組成を確認したところ、第1合金層の組成は、Al:1質量%、Ti:81質量%、Si:18質量%であった。一方、第2合金層の組成は、Al:93質量%、Ti:1質量%、Si:6質量%であった。また、比較例2の電極の表面は、荒れていた。
SiC単結晶基板上に、Ti:40nm、Al:100nm(59質量%)を積層した後に、800℃で5分間熱処理を行って電極を作成した。この電極の組成を確認したところ、第1合金層の組成は、Al:32質量%、Ti:67質量%、Si:1質量%であった。一方、第2合金層の組成は、Al:35質量%、Ti:65質量%、Si:0質量%であった。また、比較例3の電極は、オーミック性の電極ではなかった。
SiC単結晶基板上に、Ti:40nm、Al:100nm(59質量%)を積層した後に、900℃で10分間熱処理を行って電極を作成した。この電極の組成を確認したところ、第1合金層の組成は、Al:20質量%、Ti:65質量%、Si:15質量%であった。一方、第2合金層の組成は、Al:62質量%、Ti:29質量%、Si:9質量%であった。また、比較例4の電極の表面は、荒れていた。
2…N型エピタキシャル層
3,4…P型不純物領域(p型炭化珪素単結晶)
5…表面オーミックコンタクト電極(オーミック性電極)
5a…第1合金層
5b…第2合金層
6…保護膜
7…裏面オーミックコンタクト電極
8…ショットキー金属部
9…表面パッド電極
10…パッシベーション膜
11…裏面パッド電極
15a…チタン層
15b…アルミニウム層
101…ショットキーバリアダイオード(炭化珪素半導体装置)
Claims (4)
- p型炭化珪素単結晶と、前記p型炭化珪素単結晶に対するオーミック性電極とを備え、
前記オーミック性電極は、チタンとアルミニウムと珪素とを含む合金層からなり、
前記合金層が、前記p型炭化珪素単結晶側に設けられた第1合金層と、前記第1合金層を挟んで前記p型炭化珪素結晶と反対側に設けられた第2合金層との二層構造を有し、
前記第1合金層の珪素濃度が、前記第2合金層の珪素濃度よりも高く、
前記第2合金層のチタンとアルミニウムと珪素との割合が、Al:52〜69質量%、Ti:20〜41質量%、Si:2〜11質量%であり、
前記第2合金層の厚さは100〜200nmであり、
前記合金層は、前記炭化珪素単結晶上にチタンが層状に積層され、その上方にアルミニウムが層状に積層された後に、温度が880〜930℃、時間が5分以内の熱処理によって合金化されて形成されたものであることを特徴とする炭化珪素半導体装置。 - 前記炭化珪素単結晶上に層状に積層されるチタンの厚さが10〜100nmであり、アルミニウムの厚さが10〜100nmであることを特徴とする、請求項1に記載の炭化珪素半導体装置。
- 炭化珪素単結晶上にチタンを層状に積層する工程と、層状に積層された前記チタンの上方にアルミニウムを層状に積層する工程と、熱処理により合金化する工程とを備え、前記熱処理は、温度が880〜930℃、時間が5分以内であることを特徴とする請求項1の炭化珪素半導体装置の製造方法。
- 前記炭化珪素単結晶上にチタンを層状に積層する工程のチタンの厚さが10〜100nmであり、層状に積層された前記チタンの上方にアルミニウムを層状に積層する工程のアルミニウムの厚さが10〜100nmであることを特徴とする、請求項3の炭化珪素半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009006627A JP5449786B2 (ja) | 2009-01-15 | 2009-01-15 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| PCT/JP2009/006469 WO2010082264A1 (ja) | 2009-01-15 | 2009-11-30 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| US13/143,218 US8466474B2 (en) | 2009-01-15 | 2009-11-30 | Silicon carbide semiconductor device and method of producing silicon carbide semiconductor device |
| EP09838234.4A EP2388803B1 (en) | 2009-01-15 | 2009-11-30 | Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009006627A JP5449786B2 (ja) | 2009-01-15 | 2009-01-15 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010165838A JP2010165838A (ja) | 2010-07-29 |
| JP5449786B2 true JP5449786B2 (ja) | 2014-03-19 |
Family
ID=42339534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009006627A Expired - Fee Related JP5449786B2 (ja) | 2009-01-15 | 2009-01-15 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8466474B2 (ja) |
| EP (1) | EP2388803B1 (ja) |
| JP (1) | JP5449786B2 (ja) |
| WO (1) | WO2010082264A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5728954B2 (ja) * | 2011-01-13 | 2015-06-03 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5343984B2 (ja) | 2011-01-17 | 2013-11-13 | 株式会社デンソー | 化合物半導体基板およびその製造方法 |
| JP2013038319A (ja) * | 2011-08-10 | 2013-02-21 | Showa Denko Kk | 炭化珪素半導体装置及びその製造方法 |
| JP2013084844A (ja) * | 2011-10-12 | 2013-05-09 | Showa Denko Kk | 炭化珪素半導体装置及びその製造方法 |
| JP5982109B2 (ja) * | 2011-10-21 | 2016-08-31 | 昭和電工株式会社 | 炭化珪素半導体装置 |
| JPWO2013080584A1 (ja) * | 2011-12-02 | 2015-04-27 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP6014322B2 (ja) * | 2011-12-06 | 2016-10-25 | 昭和電工株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5928101B2 (ja) | 2012-03-30 | 2016-06-01 | 富士電機株式会社 | SiC半導体デバイスの製造方法 |
| CA2872941C (en) * | 2012-05-17 | 2021-03-30 | General Electric Company | Semiconductor device with junction termination extension |
| US9419181B2 (en) * | 2013-05-13 | 2016-08-16 | Infineon Technologies Dresden Gmbh | Electrode, an electronic device, and a method for manufacturing an optoelectronic device |
| JP6178181B2 (ja) * | 2013-09-12 | 2017-08-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2015216200A (ja) * | 2014-05-09 | 2015-12-03 | 株式会社豊田中央研究所 | 半導体装置 |
| KR102434778B1 (ko) * | 2015-03-26 | 2022-08-23 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자 패키지 |
| JP6904094B2 (ja) * | 2016-06-23 | 2021-07-14 | 三菱マテリアル株式会社 | 絶縁回路基板の製造方法 |
| US9704949B1 (en) * | 2016-06-30 | 2017-07-11 | General Electric Company | Active area designs for charge-balanced diodes |
| JP6786956B2 (ja) * | 2016-08-25 | 2020-11-18 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| DE102017100109A1 (de) * | 2017-01-04 | 2018-07-05 | Infineon Technologies Ag | Halbleitervorrichtung und verfahren zum herstellen derselben |
| CN110176501A (zh) * | 2019-05-30 | 2019-08-27 | 深圳市美浦森半导体有限公司 | 一种mps结构工艺碳化硅二极管的制备方法 |
| IT202000004696A1 (it) * | 2020-03-05 | 2021-09-05 | St Microelectronics Srl | METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC |
| IT202000008179A1 (it) | 2020-04-17 | 2021-10-17 | St Microelectronics Srl | Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico |
| IT202000015100A1 (it) | 2020-06-23 | 2021-12-23 | St Microelectronics Srl | Metodo di fabbricazione di un dispositivo rivelatore di una radiazione uv basato su sic e dispositivo rivelatore di una radiazione uv basato su sic |
| CN115799344A (zh) * | 2023-02-03 | 2023-03-14 | 深圳平创半导体有限公司 | 一种碳化硅jfet元胞结构及其制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271271A (ja) | 1985-09-24 | 1987-04-01 | Sharp Corp | 炭化珪素半導体の電極構造 |
| JP2911122B2 (ja) | 1988-04-20 | 1999-06-23 | 三洋電機株式会社 | 炭化ケイ素半導体素子のオーミック電極形成方法 |
| JPH02196421A (ja) * | 1989-01-25 | 1990-08-03 | Sanyo Electric Co Ltd | 炭化ケイ素半導体素子の電極形成方法 |
| JP2509713B2 (ja) | 1989-10-18 | 1996-06-26 | シャープ株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US5323022A (en) * | 1992-09-10 | 1994-06-21 | North Carolina State University | Platinum ohmic contact to p-type silicon carbide |
| SE504916C2 (sv) * | 1995-01-18 | 1997-05-26 | Ericsson Telefon Ab L M | Förfarande för att åstadkomma en ohmsk kontakt jämte halvledarkomponent försedd med dylik ohmsk kontakt |
| JP2002016017A (ja) | 2000-06-27 | 2002-01-18 | Nissan Motor Co Ltd | 炭化珪素半導体装置およびその製造方法 |
| JP4179492B2 (ja) | 2000-09-01 | 2008-11-12 | 日産自動車株式会社 | オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置 |
| WO2008035822A1 (en) | 2006-09-22 | 2008-03-27 | Toyota Jidosha Kabushiki Kaisha | Semiconductor devices and manufacturing method thereof |
| JP5286677B2 (ja) * | 2007-03-13 | 2013-09-11 | トヨタ自動車株式会社 | P型4H−SiC基板上のオーミック電極の形成方法 |
| JP2009006627A (ja) | 2007-06-29 | 2009-01-15 | Seiko Epson Corp | 液量検出装置および液量検出方法 |
| JP5477286B2 (ja) * | 2008-04-15 | 2014-04-23 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
-
2009
- 2009-01-15 JP JP2009006627A patent/JP5449786B2/ja not_active Expired - Fee Related
- 2009-11-30 WO PCT/JP2009/006469 patent/WO2010082264A1/ja not_active Ceased
- 2009-11-30 EP EP09838234.4A patent/EP2388803B1/en not_active Not-in-force
- 2009-11-30 US US13/143,218 patent/US8466474B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110266558A1 (en) | 2011-11-03 |
| EP2388803A1 (en) | 2011-11-23 |
| EP2388803B1 (en) | 2015-07-15 |
| WO2010082264A1 (ja) | 2010-07-22 |
| JP2010165838A (ja) | 2010-07-29 |
| US8466474B2 (en) | 2013-06-18 |
| EP2388803A4 (en) | 2013-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5449786B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| KR101216786B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4690485B2 (ja) | 半導体素子の製造方法 | |
| JP6099298B2 (ja) | SiC半導体デバイス及びその製造方法 | |
| JP5928101B2 (ja) | SiC半導体デバイスの製造方法 | |
| US9129804B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP5427980B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2006324585A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN104272442A (zh) | 半导体器件的制造方法 | |
| WO2013084620A1 (ja) | 半導体装置の製造方法 | |
| JP5369581B2 (ja) | 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 | |
| JP4594113B2 (ja) | 半導体装置の製造方法 | |
| JP4501488B2 (ja) | 炭化珪素半導体のオーミック電極及びその製造方法 | |
| JP2013084844A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4091931B2 (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
| JP5982109B2 (ja) | 炭化珪素半導体装置 | |
| JP4038498B2 (ja) | 半導体素子および半導体素子の製造方法 | |
| JP5775711B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4038499B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20060267128A1 (en) | Schottky barrier diode and method of producing the same | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| JP2018049927A (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5449786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |