Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5452062B2 - 炭化珪素半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP5452062B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5452062B2
JP5452062B2 JP2009094020A JP2009094020A JP5452062B2 JP 5452062 B2 JP5452062 B2 JP 5452062B2 JP 2009094020 A JP2009094020 A JP 2009094020A JP 2009094020 A JP2009094020 A JP 2009094020A JP 5452062 B2 JP5452062 B2 JP 5452062B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
carbide layer
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009094020A
Other languages
English (en)
Other versions
JP2010245389A (ja
Inventor
陽一郎 樽井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009094020A priority Critical patent/JP5452062B2/ja
Priority to US12/621,963 priority patent/US8115211B2/en
Priority to DE102009056453A priority patent/DE102009056453B4/de
Priority to KR1020100000767A priority patent/KR101137429B1/ko
Priority to CN2010101192388A priority patent/CN101859706B/zh
Publication of JP2010245389A publication Critical patent/JP2010245389A/ja
Priority to US13/164,430 priority patent/US8143094B2/en
Application granted granted Critical
Publication of JP5452062B2 publication Critical patent/JP5452062B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H10P32/172—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material being crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1404—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase
    • H10P32/1406—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、ゲート容量の低減を図ったゲート構造を有する炭化珪素半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）は、従来の珪素（Ｓｉ）に比べて約３倍の広い禁制帯幅、約１０倍の絶縁破壊電界並びに約３倍の熱伝導度を有している。そのため炭化珪素基板を用いて製造した半導体装置（炭化珪素半導体装置）は、珪素基板を用いて製造した半導体装置（珪素半導体装置）に比べて、低抵抗で高温動作が可能であるという特徴を持つ。特に炭化珪素半導体装置としてのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolor Transistor）は、珪素半導体装置としてのＭＯＳＦＥＴやＩＧＢＴに比べて、通電時の損失やスイッチング動作時の損失を低減させることが可能である。特に高速でスイッチング動作を行う場合には、炭化珪素半導体装置としてのＭＯＳＦＥＴやＩＧＢＴは、珪素半導体装置としてのＭＯＳＦＥＴやＩＧＢＴに比べて損失低減の効果が大きいことがわかっている。
ところで炭化珪素半導体装置としてのＭＯＳＦＥＴやＩＧＢＴを高速でスイッチングする場合には、ゲート容量を低減させることが重要である。
図９は、このゲート容量の低減を図ったゲート構造を有する従来の平面型ＭＯＳＦＥＴを示す断面図であり、例えば、特許文献１及び２に相当するゲート構造が示されている。また図１０から図１４は、図９の平面型ＭＯＳＦＥＴの一般的な製造工程を示す説明図である。
図９から図１４を参照して、従来の平面型ＭＯＳＦＥＴの製造工程並びにその構造について説明する。
まず、ｎ型の炭化珪素基板１０１の表面上に、エピタキシャル気相成長法によりｎ−型の炭化珪素層１０２を形成する。次に、炭化珪素層１０２の選択された領域に、レジスト１０３をマスクとして、ｐ型の不純物であるアルミニウム（Ａｌ）をイオン注入（矢印Ａ）して、ウェル領域１０４を形成する。イオン注入後、レジスト１０３は除去される。（図１０参照）
次に、ウェル領域１０４の選択された領域に、レジスト１０５をマスクとして、ｎ型の不純物である窒素（Ｎ）又はリン（Ｐ）をイオン注入（矢印Ｂ）して、ソース領域１０６を形成する。イオン注入後、レジスト１０５は除去される。（図１１参照）
次に、ソース領域１０６の外側に接するようにして、レジスト１０７をマスクとして、ｐ型の不純物であるアルミニウム（Ａｌ）をイオン注入（矢印Ｃ）して、コンタクト領域１０８を形成する。（図１２参照）
次に、レジスト１０７を除去した後、活性化アニ−ル処理（例えば、アルゴン（Ａｒ）雰囲気で１５００℃、３０分）を行う。（図１３参照）
次に、炭化珪素層１０２の表面上の全面に、熱酸化法によりゲート酸化膜１０９を形成する。そしてゲート酸化膜１０９上に、化学気相成長法などによりポリシリコン膜を形成した後、レジストをマスクとして、不要部分をドライエッチング法などにより除去して、ゲート電極１１０を形成する。この時、ゲート電極１１０は、ウェル領域１０４に挟まれた炭化珪素層１０２の領域であるディプレッション領域１１１には形成しない。（図１４参照）
次に、ゲート酸化膜１０９及びゲート電極１１０の表面上に、化学気相成長法により層間絶縁膜１１２を形成した後、レジストをマスクとして、不要部分をドライエッチング法などにより除去する。
次に、露出したコンタクト領域１０８、ソース領域１０６及び層間絶縁膜１１２の表面上に、物理気相成長法などによりソース電極１１３を形成する。（図１４参照）
最後に、炭化珪素基板１０１の裏面上に、物理気相成長法などによりドレイン電極１１４を形成して、図９に示す平面型ＭＯＳＦＥＴが完成する。
特開２００２−１９０５９４号公報 特開２００７−５９６３６号公報
図９に示すような平面型のＭＯＳＦＥＴの場合、ゲート容量の低減は実現できるのであるが、図９のＥ部に示すゲート電極１１０の内側におけるゲート電極端、換言すればディプレッション領域１１１上にあるゲート電極１１０のゲート電極端の電界が強くなるために、ゲート酸化膜１０９の信頼性が低下するという問題がある。特に、炭化珪素は、珪素に比較して絶縁破壊電界が一桁大きいために、このゲート電極端の電界が一桁大きくなる。そのため、ゲート酸化膜１０９の信頼性が低下する問題はより顕著になる。またこのことは平面型のＭＯＳＦＥＴと同様のゲート構造を有する平面型のＩＧＢＴに対しても同様に生じる問題である。また、商業上の面から見れば、この問題解決にあたり、製造コストの増加を抑えることも必要である。
この発明の第１の目的は、上記に示す問題を解決するためになされたもので、ゲート電極１１０の内側にあるディプレッション領域１１１上のゲート電極端に強い電界が生じる場合においても、ゲート酸化膜１０９にかかる電界を緩和でき、ゲート酸化膜１０９の信頼性を確保することが可能な炭化珪素半導体装置の製造方法を提供することにある。
またこの発明の第２の目的は、上記第１の目的の実現にあたり、製造コストの増加を極力抑制した炭化珪素半導体装置の製造方法を提供することにある。
この発明にかかる炭化珪素半導体装置の製造方法は、第１導電型の炭化珪素層の内部に、活性化アニール処理で拡散せず前記炭化珪素層内で第２導電型となる第１不純物をイオン注入して第２導電型のウェル領域を形成する工程と、前記炭化珪素層の表面と前記ウェル領域に挟まれた領域に、前記活性化アニール処理で拡散せず前記炭化珪素層内で第１導電型となる第２不純物と前記活性化アニール処理で拡散して前記炭化珪素層内で第２導電型となるボロンとを、前記ウェル領域に到達するようにイオン注入して第１導電型のソース領域を形成する工程と、前記炭化珪素層の表面と前記ウェル領域に挟まれた領域であって、かつ前記ソース領域の内側にある前記炭化珪素層に、前記活性化アニール処理により前記ソース領域に含まれる前ボロンを前記炭化珪素層の（０００１）面内方向に拡散させて第２導電型のチャネル領域を形成する工程と、前記炭化珪素層の表面上に、前記チャネル領域及び前記チャネル領域の内外側にある前記炭化珪素層の表面露出部の一部と前記ソース領域の一部を覆うようにゲート絶縁膜を介してゲート電極を形成する工程とを含み、前記ウェル領域、前記チャネル領域及び前記ゲート電極は、前記ソース領域の内側を基準とした場合の延出長さを、前記ウェル領域をＬｗｅｌｌ、前記チャネル領域をＬｃｈ、前記ゲート電極をＬｇとした時に、Ｌｃｈ＜Ｌｇ＜Ｌｗｅｌｌの関係を満たすように形成されることを特徴とするものである。
この発明にかかる炭化珪素半導体装置の製造方法によれば、ウェル領域及びチャネル領域並びにゲート電極のソース領域の内側を基準とした場合の延出長さを、ウェル領域がＬｗｅｌｌ、チャネル領域がＬｃｈ、ゲート電極がＬｇとした場合に、Ｌｃｈ＜Ｌｇ＜Ｌｗｅｌｌの関係を満たすように形成しているので、炭化珪素層の表面露出部に位置するゲート電極端の電界が緩和されるため、ゲート酸化膜の信頼性を確保することができる。
また、この発明にかかる炭化珪素半導体装置の製造方法によれば、ソース領域形成時に炭化珪素層内で第１導電型となる第２不純物と第２導電型となる第３不純物とを順次イオン注入して、その後の活性化アニール処理により第３不純物を炭化珪素層内に拡散させてチャネル領域を形成させたので、チャネル領域を形成するのに、レジストなどのマスクを新たに形成して第３不純物をイオン注入する必要がなく、第３不純物をイオン注入する工程のみを追加するだけでよいので、製造コストを極力抑えることができる。
この発明の実施の形態１に係る炭化珪素半導体装置の製造工程を示す説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造工程を示す説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造工程を示す説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造工程を示す説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造工程を示す説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置の製造工程を示す説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置を示す断面図である。 この発明の実施の形態２に係る炭化珪素半導体装置を示す断面図である。 従来の炭化珪素半導体装置を示す断面図である。 従来の炭化珪素半導体装置の製造工程を示す説明図である。 従来の炭化珪素半導体装置の製造工程を示す説明図である。 従来の炭化珪素半導体装置の製造工程を示す説明図である。 従来の炭化珪素半導体装置の製造工程を示す説明図である。 従来の炭化珪素半導体装置の製造工程を示す説明図である。
実施の形態１
この発明の実施の形態１について、炭化珪素半導体装置の一例として平面型ＭＯＳＦＥＴを用いて説明する。図１〜図６は、平面型ＭＯＳＦＥＴの製造工程を示す説明図である。また図７は、この平面型ＭＯＳＦＥＴの製造工程から得られる平面型ＭＯＳＦＥＴの構造を示す断面図である。
図１から図７を参照して、この発明に係る平面型ＭＯＳＦＥＴの製造工程並びにその構造について説明する。
まず、エピタキシャル結晶成長法により、ｎ型（第１導電型）の炭化珪素基板１の表面上に、ｎ−型（第１導電型）の炭化珪素層２を形成する。この炭化珪素基板１と炭化珪素層２により炭化珪素ウエハを構成する。（図１参照）
次に、炭化珪素層２の表面から所定の深さの炭化珪素層２の内部に、レジスト３をマスクとして、ｐ型の不純物をイオン注入（矢印Ｇ）して、所定の間隔を有してｐ型（第２導電型）のウェル領域４を選択的に形成する。炭化珪素層２の中でｐ型となる不純物として、ここではアルミニウム（Ａｌ）が用いられる。イオン注入後、レジスト３は除去される。なおイオン注入により形成されるウェル領域４の深さは、注入されるイオンの加速電圧によって制御されるので、所定の深さの炭化珪素層２の内部にウェル領域４が形成されるように加速電圧を設定する。（図１参照）
次に、ウェル領域４上にあって、炭化珪素層２の表面とウェル領域４に挟まれた炭化珪素層２の領域に、レジスト５をマスクとして、ｎ型の不純物とｐ型の不純物を順次イオン注入（矢印Ｈ）して、ｎ型（第１導電型）のソース領域６を選択的に形成する。ソース領域６のｎ型の不純物濃度は、炭化珪素層２のｎ型の不純物濃度より相対的に濃くなるように設定される。ここで炭化珪素層２の中でｎ型となる不純物としては、窒素（Ｎ）又はリン（Ｐ）が挙げられる。またここで注入されるｐ型の不純物としては、ボロン（Ｂ）が用いられる。またボロンの注入量は窒素又はリンの注入量より少なくして、イオン注入後のソース領域６をｎ型にしておくことが必要である。また注入されたボロンがウェル領域４に到達しておくことが必要である。なおソース領域６は、図２に示すように、ウェル領域４に入り込んでいても構わない。イオン注入後、レジスト５は除去される。なお、イオン注入により形成されるソース領域６の深さは、注入されるイオンの加速電圧によって制御されるので、所定の深さになるように加速電圧を設定する。またｎ型の不純物である窒素又はリンとｐ型の不純物であるボロンのイオン注入順序は逆でもよい。（図２参照）
次に、ウェル領域４上にあって、炭化珪素層２の表面とウェル領域４に挟まれた領域に、レジスト７をマスクとして、ｐ型の不純物をイオン注入（矢印Ｋ）して、ｐ＋型（第２導電型）のコンタクト領域８を選択的に形成する。ここでコンタクト領域８は、ソース領域６の外側に接するように形成される。またコンタクト領域８の不純物濃度は、ウェル領域４の不純物濃度より相対的に濃くなるように設定される。炭化珪素層２の中でｐ型となる不純物として、ここではアルミニウムが用いられる。イオン注入後、レジスト７は除去される。なお、イオン注入により形成されるコンタクト領域８の深さは、注入されるイオンの加速電圧によって制御されるので、所定の深さになるように加速電圧が設定される。（図３参照）
次に、炭化珪素ウエハに対して活性化アニール処理（例えば、アルゴン（Ａｒ）雰囲気で１５００℃、３０分）を行う。これにより注入イオンが電気的に活性化され、かつイオン注入により生じた結晶欠陥が回復する。（図４参照）
また活性化アニールの際、ソース領域６にイオン注入されていたボロンが、図４の一点鎖線Ｍに示すように、ソース領域６の周囲に拡散する。ここで炭化珪素ウエハは、（０００１）面であるため、（０００１）面内方向の拡散が、（０００１）面内に垂直方向の拡散より大きくなる。即ち、ボロンの拡散は、炭化珪素ウエハの面内方向（横方向）が大きく、深さ方向（縦方向）は小さくなる。なお不純物としてのアルミニウム、窒素及びリンは、活性化アニールによっても殆ど拡散しない。そのためイオン注入時の形成プロファイルがそのまま残る。（図４参照）
このように活性化アニール処理によりソース領域６にイオン注入されていたボロンをソース領域６の周囲に拡散させることにより、ウェル領域４上にあって、炭化珪素層２の表面とウェル領域４に挟まれた領域に、ソース領域６の内側に接するようにして、ｐ−型（第２導電型）のチャネル領域９が選択的に形成される。即ち、ｐ型の不純物であるボロンを、活性化アニール処理によりｎ−型の炭化珪素層２に拡散させて、ｎ型をｐ型に反転させることにより、ｐ−型のチャネル領域９を形成する。（図５参照）
なおボロンはｐ型の不純物であるので、ｐ型であるウェル領域４及びｐ＋型であるコンタクト領域８に拡散しても、機能的に問題はない。
次に、高温の酸素（Ｏ２）雰囲気で、炭化珪素層２の表面上の全面に、二酸化珪素（ＳｉＯ２）からなるゲート酸化膜１０を形成する。そして、ゲート酸化膜１０の表面上に、化学気相成長法によりポリシリコン膜を形成した後、レジストをマスクとして、不要部分をウェットあるいはＲＩＥ（Reactive Ion Etching）などによるドライエッチング法により除去してゲート電極１１を形成する。この時、ゲート電極１１は、チャネル領域９を覆うように形成する。より詳細には、ゲート電極１１は、チャネル領域９、並びにチャネル領域９の内外側にある炭化珪素層２の表面露出部の一部及びソース領域６の一部を覆うように形成する。またゲート電極１１は、ウェル領域４及びチャネル領域９に挟まれた炭化珪素層２の領域であるディプレッション領域１２には形成しない。（図６参照）。
次に、ゲート酸化膜１０及びゲート電極１１の表面上に、ＴＥＯＳ（Tetraethoxysilane）ガスを用いた化学気相成長法により、二酸化珪素（ＳｉＯ２）からなる層間絶縁膜１３を形成した後、レジストをマスクとして、ＲＩＥなどによるドライエッチング法により、コンタクト領域８及びソース領域６の一部が露出するようにして、層間絶縁膜１３及びゲート酸化膜１０を除去する。その後、レジストも除去される。（図６参照）
次に、露出したコンタクト領域８、ソース領域６及び層間絶縁膜１３の表面上に、例えばスパッタリングなどの物理気相成長法（ＰＶＤ（Physical Vapor Deposition）法）により、第１の主電極としてのソース電極１４を形成する。ソース電極１４は、コンタクト領域８及びソース領域６に電気的に接続されている。（図６参照）
ここでソース電極１４となる材料構成例としては、アルミニウム（Ａｌ）が挙げられる。なおこの場合、露出したコンタクト領域８とソース領域６の表面にはオーミックコンタクトを得るためのニッケル（Ｎｉ）合金が形成されている。
最後に、半導体基板１の裏面上に、スパッタリングなどの物理気相成長法により導電膜からなる第２の主電極としてのドレイン電極１５を形成する。（図７参照）
ここでドレイン電極１５となる材料構成例としては、ニッケル（Ｎｉ）と金（Ａｕ）の積層が挙げられる。なおこの場合も、半導体基板１の裏面にはオーミックコンタクトを得るためのニッケル（Ｎｉ）合金が形成されている。
以上により、この発明の実施の形態１に係る炭化珪素半導体装置である平面型ＭＯＳＦＥＴが完成する。（図７参照）
ところで、このようにして製造された平面型ＭＯＳＦＥＴにおいて、ゲート電極１１の内側におけるゲート電極端、即ちディプレッション領域１２上にあるゲート電極端（図中、Ｎ部）の電界を緩和するためには、ウェル領域４、チャネル領域９及びゲート電極１１が、次に示すような位置関係にあることが必要である。
即ち、図７に示すように、炭化珪素ウエハ面内方向（横方向）において、ソース領域６の内側を基準とし、ディプレッション領域１２側に延出した長さとして、ウェル領域４の延出長をＬｗｅｌｌ、チャネル領域９の延出長をＬｃｈ、ゲート電極１１の延出長をＬｇとした場合に、
Ｌｃｈ＜Ｌｇ＜Ｌｗｅｌｌ
の関係を満たすことが必要である。
これにより、図７のＮ部に示すゲート電極１１の内側におけるゲート電極端、即ちディプレッション領域１２上にあるゲート電極端に生じる強い電界が、ウェル領域４によりシールドされる。
この発明の実施の形態１に係る炭化珪素半導体装置の製造方法においては、炭化珪素ウエハの面内方向におけるソース領域６の内側からの延出長、具体的にはソース領域６の内側からディプレッション領域１２側への延出長を、ウェル領域４をＬｗｅｌｌ、チャネル領域９をＬｃｈ、ゲート電極１１をＬｇとした場合に、Ｌｃｈ＜Ｌｇ＜Ｌｗｅｌｌの関係を満たすようにしてウェル領域４、チャネル領域６及びゲート電極１１を形成しているので、炭化珪素層２の表面露出部にあたるディプレッション領域１２上にあるゲート電極１１のゲート電極端が、ウェル領域４によりシールドされるゲート構造となるため、図９に示したような従来のゲート部の構造に比べて電界が緩和される。よってゲート酸化膜１０の信頼性を確保することができる。
また、この発明の実施の形態１に係る炭化珪素半導体装置の製造方法においては、ソース領域６に注入したボロンを活性化アニール処理で拡散させることによりチャネル領域９を形成している。そのため、ソース領域６の形成時にボロンを注入する工程が追加されること以外は、図１０から図１４に示す従来の製造工程を利用することができる。チャネル領域９を形成するのに、新たにレジストマスクを形成して、ボロンをイオン注入する必要もない。よって炭化珪素半導体装置の製造コストを抑えることもできる。
さらに、この発明の実施の形態１に係る炭化珪素半導体装置の製造方法においては、チャネル領域９を、ソース領域６に注入したボロンの拡散を利用したセルフアラインにより形成しているので、レジストマスクを用いたイオン注入によりチャネル領域９を形成する場合よりも、チャネル長の制御性が非常に良好となる。このことは、炭化珪素半導体装置の小型化にも有効である。
実施の形態２
実施の形態１においては、ディプレッション領域１２上のゲート電極１１を無くした平面型ＭＯＳＦＥＴの例を示したが、図８に示すように、ディプレッション領域１２上の全体にゲート電極１６が形成されている場合においても、ゲート電極１６の電界を緩和する効果を有する。よってゲート酸化膜１０の信頼性を確保することができる。なお実施の形態２においては、ゲート電極１６以外は実施の形態１で示した図７と同等であるため、図７で付した符号と同じ符号を付し、ここでの説明は省略する。また製造工程においても、実施の形態１で示した工程を用いることにより容易に達成できるため、ここでの説明は省略する。
なお実施の形態２においては、炭化珪素ウエハの面内方向における、ソース領域６の内側からディプレッション領域１２側への延出長を、ウェル領域４がＬｗｅｌｌ、チャネル領域９がＬｃｈ、とした場合に、Ｌｃｈ＜Ｌｗｅｌｌの関係を満たすようにする必要がある。
また実施の形態２においても、実施の形態１で示したような、製造コストの抑制及びチャネル長の良好な制御性を奏することができる。
なお実施の形態１及び２においては、炭化珪素半導体装置として平面型ＭＯＳＦＥＴを例として説明したが、当然の事ながら、同様のゲート構造を持つ炭化珪素半導体装置であれば適用可能であり、例えば平面型ＩＧＢＴに対して適用することができる。なお平面型ＩＧＢＴに対して適用するには、半導体基板１の第２の主電極１５に接する側に第２導電型のコレクタ層を設ければよい。
また実施の形態１及び２において、活性化アニールの際に炭化珪素層２内で拡散しない不純物である第１不純物としてアルミニウム、第２不純物として窒素及びリンを用い、また活性化アニールの際に炭化珪素層２内に拡散する不純物である第３不純物としてボロンを用いて説明したが、ここで示した不純物と同等の特性、詳しくは活性化アニール処理の際に炭化珪素層２内において同等の拡散特性を有する不純物であれば利用可能であり、それらの不純物を用いることも、当然この発明の範囲に含まれるものである。
１ ｎ型（第１導電型）の炭化珪素基板、２ ｎ−型（第１導電型）の炭化珪素層、３ レジスト、４ ｐ型（第２導電型）のウェル領域、５ レジスト、６ ｎ型（第１導電型）のソース領域、７ レジスト、８ ｐ＋型（第２導電型）のコンタクト領域、９ ｐ−型（第２導電型）のチャネル領域、１０ ゲート酸化膜、１１ ゲート電極、１２ ディプレッション領域、１３ 層間絶縁膜、１４ 第１の主電極としてのソース電極、１５ 第２の主電極としてのドレイン電極

Claims (3)

  1. 第１導電型の炭化珪素層の内部に、活性化アニール処理で拡散せず前記炭化珪素層内で第２導電型となる第１不純物をイオン注入して第２導電型のウェル領域を形成する工程と、
    前記炭化珪素層の表面と前記ウェル領域に挟まれた領域に、前記活性化アニール処理で拡散せず前記炭化珪素層内で第１導電型となる第２不純物と前記活性化アニール処理で拡散して前記炭化珪素層内で第２導電型となるボロンとを、前記ウェル領域に到達するようにイオン注入して第１導電型のソース領域を形成する工程と、
    前記炭化珪素層の表面と前記ウェル領域に挟まれた領域であって、かつ前記ソース領域の内側にある前記炭化珪素層に、前記活性化アニール処理により前記ソース領域に含まれる前記ボロンを前記炭化珪素層の（０００１）面内方向に拡散させて第２導電型のチャネル領域を形成する工程と、
    前記炭化珪素層の表面上に、前記チャネル領域及び前記チャネル領域の内外側にある前記炭化珪素層の表面露出部の一部と前記ソース領域の一部を覆うようにゲート絶縁膜を介してゲート電極を形成する工程と
    を含み、
    前記ウェル領域、前記チャネル領域及び前記ゲート電極は、
    前記ソース領域の内側を基準とした場合の延出長さを、前記ウェル領域をＬｗｅｌｌ、前記チャネル領域をＬｃｈ、前記ゲート電極をＬｇとした時に、
    Ｌｃｈ＜Ｌｇ＜Ｌｗｅｌｌ
    の関係を満たすように形成されることを特徴とする炭化珪素半導体装置の製造方法。
  2. 第１導電型の炭化珪素層の内部に、活性化アニール処理で拡散せず前記炭化珪素層内で第２導電型となる第１不純物をイオン注入して第２導電型のウェル領域を形成する工程と、
    前記炭化珪素層の表面と前記ウェル領域に挟まれた領域に、前記活性化アニール処理で拡散せず前記炭化珪素層内で第１導電型となる第２不純物と前記活性化アニール処理で拡散して前記炭化珪素層内で第２導電型となるボロンとを、前記ウェル領域に到達するようにイオン注入して第１導電型のソース領域を形成する工程と、
    前記炭化珪素層の表面と前記ウェル領域に挟まれた領域であって、かつ前記ソース領域の内側にある前記炭化珪素層に、前記活性化アニール処理により前記ソース領域に含まれる前記ボロンを前記炭化珪素層の（０００１）面内方向に拡散させて第２導電型のチャネル領域を形成する工程と、
    前記炭化珪素層の表面上に、前記チャネル領域、前記チャネル領域の内外側にある前記炭化珪素層の表面露出部及び前記ソース領域の一部を覆うようにゲート絶縁膜を介してゲート電極を形成する工程と、
    を含み、
    前記ウェル領域、前記チャネル領域は、
    前記ソース領域の内側を基準とした場合の延出長さを、前記ウェル領域をＬｗｅｌｌ、前記チャネル領域をＬｃｈとした時に、
    Ｌｃｈ＜Ｌｗｅｌｌ
    の関係を満たすように形成されることを特徴とする炭化珪素半導体装置の製造方法。
  3. 請求項１又は２に記載の炭化珪素半導体装置の製造方法であって、
    前記第１不純物はアルミニウムであり、前記第２不純物は窒素又はリンであることを特徴とする炭化珪素半導体装置の製造方法。
JP2009094020A 2009-04-08 2009-04-08 炭化珪素半導体装置の製造方法 Active JP5452062B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009094020A JP5452062B2 (ja) 2009-04-08 2009-04-08 炭化珪素半導体装置の製造方法
US12/621,963 US8115211B2 (en) 2009-04-08 2009-11-19 Silicon carbide semiconductor device and manufacturing method thereof
DE102009056453A DE102009056453B4 (de) 2009-04-08 2009-12-01 Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
KR1020100000767A KR101137429B1 (ko) 2009-04-08 2010-01-06 탄화 규소 반도체장치의 제조방법 및 탄화 규소 반도체장치
CN2010101192388A CN101859706B (zh) 2009-04-08 2010-01-25 碳化硅半导体装置的制造方法及碳化硅半导体装置
US13/164,430 US8143094B2 (en) 2009-04-08 2011-06-20 Silicon carbide semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009094020A JP5452062B2 (ja) 2009-04-08 2009-04-08 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010245389A JP2010245389A (ja) 2010-10-28
JP5452062B2 true JP5452062B2 (ja) 2014-03-26

Family

ID=42933663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009094020A Active JP5452062B2 (ja) 2009-04-08 2009-04-08 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (2) US8115211B2 (ja)
JP (1) JP5452062B2 (ja)
KR (1) KR101137429B1 (ja)
CN (1) CN101859706B (ja)
DE (1) DE102009056453B4 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478537B2 (en) * 2009-07-15 2016-10-25 Cree, Inc. High-gain wide bandgap darlington transistors and related methods of fabrication
JP6278549B2 (ja) * 2012-03-30 2018-02-14 富士電機株式会社 半導体装置
US9362392B2 (en) 2012-04-24 2016-06-07 Fuji Electric Co., Ltd. Vertical high-voltage semiconductor device and fabrication method thereof
JP6246744B2 (ja) * 2013-02-06 2017-12-20 パナソニックプロダクションエンジニアリング株式会社 太陽電池セルの製造方法
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
CN105493293B (zh) * 2013-09-09 2018-08-24 株式会社日立制作所 半导体装置及其制造方法
JP2016058530A (ja) 2014-09-09 2016-04-21 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2016084158A1 (ja) * 2014-11-26 2016-06-02 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
KR102258644B1 (ko) 2014-12-26 2021-05-28 페어차일드 세미컨덕터 코포레이션 개선된 게이트 유전 차폐를 갖는 실리콘 카바이드(SiC) 소자
JP6280057B2 (ja) 2015-01-15 2018-02-14 トヨタ自動車株式会社 半導体装置とその製造方法
JP6977273B2 (ja) * 2016-06-16 2021-12-08 富士電機株式会社 半導体装置および製造方法
CN109037070A (zh) * 2017-06-09 2018-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法及半导体器件
WO2019093465A1 (ja) * 2017-11-13 2019-05-16 三菱電機株式会社 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法
CN111627998B (zh) * 2019-02-27 2023-08-25 无锡华润微电子有限公司 一种半导体器件制备方法
US12062698B2 (en) 2019-08-01 2024-08-13 Hitachi Energy Ltd Silicon carbide transistor device
JP2020036045A (ja) * 2019-11-29 2020-03-05 ローム株式会社 半導体装置
CN112259630B (zh) * 2020-10-26 2022-06-10 隆基绿能科技股份有限公司 碳化硅电池
CN117352539A (zh) * 2023-10-10 2024-01-05 汇能微电子技术(深圳)有限公司 半导体器件结构及其制备方法
CN117690951A (zh) * 2023-12-19 2024-03-12 湖北九峰山实验室 一种宽禁带半导体平面mosfet器件结构及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6393153A (ja) * 1986-10-07 1988-04-23 Toshiba Corp 半導体装置の製造方法
JP3471823B2 (ja) 1992-01-16 2003-12-02 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5917204A (en) * 1997-03-31 1999-06-29 Motorola, Inc. Insulated gate bipolar transistor with reduced electric fields
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4595144B2 (ja) 1999-09-21 2010-12-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
DE60045260D1 (de) * 1999-12-24 2010-12-30 Sumitomo Electric Industries Übergangsfeldeffekttransistor und seine herstellungsmethode
EP1315212A4 (en) * 2000-11-21 2008-09-03 Matsushita Electric Industrial Co Ltd SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
JP2002190594A (ja) 2000-12-21 2002-07-05 Toshiba Corp 絶縁ゲート型パワー半導体装置
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP4586547B2 (ja) * 2005-01-24 2010-11-24 住友電気工業株式会社 接合型電界効果トランジスタ
JP2007059636A (ja) 2005-08-25 2007-03-08 Renesas Technology Corp Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ
CN1941296A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 应变硅cmos晶体管的原位掺杂硅锗与碳化硅源漏极区
JP5071763B2 (ja) 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
JP5098489B2 (ja) * 2007-07-27 2012-12-12 住友電気工業株式会社 酸化膜電界効果トランジスタの製造方法
JP4935741B2 (ja) * 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5223773B2 (ja) 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5601849B2 (ja) 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20100258815A1 (en) 2010-10-14
JP2010245389A (ja) 2010-10-28
KR20100112069A (ko) 2010-10-18
US8143094B2 (en) 2012-03-27
CN101859706B (zh) 2012-07-11
US20110244643A1 (en) 2011-10-06
DE102009056453B4 (de) 2012-03-08
KR101137429B1 (ko) 2012-04-20
CN101859706A (zh) 2010-10-13
DE102009056453A1 (de) 2010-11-11
US8115211B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
JP5452062B2 (ja) 炭化珪素半導体装置の製造方法
JP4647211B2 (ja) 半導体装置及びその製造方法
CN101887854B (zh) 碳化硅半导体装置及其制造方法
JP5584823B2 (ja) 炭化珪素半導体装置
CN102576723B (zh) 半导体装置及其制造方法
JP5119806B2 (ja) 炭化珪素半導体装置およびその製造方法
US8748975B2 (en) Switching element and manufacturing method thereof
CN109616523B (zh) 一种4H-SiC MOSFET功率器件及其制造方法
JP2011060930A (ja) 半導体装置および半導体装置の製造方法
JP5750948B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2006066439A (ja) 半導体装置およびその製造方法
JP5638558B2 (ja) 半導体装置及びその製造方法
JP2018082114A (ja) 半導体装置の製造方法
JP2018206872A (ja) 半導体装置
US8524585B2 (en) Method of manufacturing semiconductor device
JP2014222735A (ja) 半導体装置及びその製造方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
JP2017175115A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2019004010A (ja) 半導体装置およびその製造方法
JP2015061018A (ja) 半導体装置およびその製造方法
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
US20120231618A1 (en) Method of manufacturing semiconductor device
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5197474B2 (ja) 炭化珪素半導体装置の製造方法
JP2010129628A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131227

R150 Certificate of patent or registration of utility model

Ref document number: 5452062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250