Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6280057B2 - 半導体装置とその製造方法 - Google Patents
[go: Go Back, main page]

JP6280057B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP6280057B2
JP6280057B2 JP2015005471A JP2015005471A JP6280057B2 JP 6280057 B2 JP6280057 B2 JP 6280057B2 JP 2015005471 A JP2015005471 A JP 2015005471A JP 2015005471 A JP2015005471 A JP 2015005471A JP 6280057 B2 JP6280057 B2 JP 6280057B2
Authority
JP
Japan
Prior art keywords
type
semiconductor region
trench
type semiconductor
trench gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015005471A
Other languages
English (en)
Other versions
JP2016131217A (ja
Inventor
信也 西村
信也 西村
広和 藤原
広和 藤原
成雅 副島
成雅 副島
竹内　有一
有一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2015005471A priority Critical patent/JP6280057B2/ja
Priority to PCT/JP2015/006178 priority patent/WO2016113797A1/en
Priority to US15/518,616 priority patent/US9899469B2/en
Publication of JP2016131217A publication Critical patent/JP2016131217A/ja
Application granted granted Critical
Publication of JP6280057B2 publication Critical patent/JP6280057B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本明細書で開示する技術は、トレンチゲートの底面に接するｐ型半導体領域を備える半導体装置及びその製造方法に関する。
特許文献１は、トレンチゲートの底面に接するｐ型半導体領域を備える半導体装置を開示する。ｐ型半導体領域は、トレンチゲートの底面に加わる電界を緩和し、半導体装置の耐圧を向上させる。
特開２００６−１２８５０７号公報
従来技術では、ｐ型半導体領域が、半導体層の一方の主面から深さ方向に伸びるトレンチを形成した後に、そのトレンチ内に向けてｐ型不純物を照射することで形成される。ｐ型不純物をトレンチ内に向けて照射するとき、トレンチの側面にｐ型不純物が導入されるのを防ぐために、トレンチの側面に保護膜が形成される。このため、ｐ型不純物は、この保護膜の厚みによって、トレンチの底面の端部側には導入されず、トレンチの底面の中央側に導入される。
トレンチゲートの底面に加わる電界を緩和するためには、ｐ型半導体領域は、トレンチゲートの底面の端部の下方に形成されるとともに、トレンチゲートの底面から深い位置にも形成されるのが望ましい。
従来技術では、拡散係数が比較的に大きい単一のｐ型不純物を熱拡散させることで、これらの条件を満たすｐ型半導体領域を形成する。しかしながら、このような熱拡散で形成されるｐ型半導体領域は、等方的に広がるので、トレンチゲートの底面から深い位置において、横方向に不必要に広がっており、半導体装置のオン抵抗を増大させる。
上記したように、ｐ型半導体領域に求められる形態は、トレンチゲートの底面から浅い位置ではトレンチゲートの底面の端部の下方に配置されるように横方向に広がり、トレンチゲートの底面から深い位置では横方向の広がりが抑えられながら深さ方向に広がる、即ち、断面Ｔ字状であるのが望ましい。しかしながら、拡散係数が比較的に大きい単一のｐ型不純物で形成されるｐ型半導体領域は、このような形態を有することが困難である。
本明細書は、トレンチゲートの底面に接するｐ型半導体領域を備える半導体装置において、耐圧とオン抵抗の双方が改善される技術を提供する。
本明細書で開示する半導体装置は、トレンチゲート及びｐ型半導体領域を備える。トレンチゲートは、半導体層の一方の主面から深さ方向に伸びる。ｐ型半導体領域は、トレンチゲートの底面に接する。ｐ型半導体領域は、第１種類のｐ型不純物を含む第１ｐ型半導体領域及び第２種類のｐ型不純物を含む第２ｐ型半導体領域を有する。第１ｐ型半導体領域は、第２ｐ型半導体領域よりもトレンチゲート側に配置されている。第２ｐ型半導体領域は、半導体層の一方の主面から深さ方向に沿って観測したときに、第１ｐ型半導体領域の存在範囲の一部に収まるように配置されている。第２種類のｐ型不純物の拡散係数が、第１種類のｐ型不純物の拡散係数よりも小さい。
上記半導体装置では、ｐ型半導体領域が、拡散係数の異なる２つのｐ型不純物で形成されている。トレンチの底面から浅い位置には拡散係数が相対的に大きい第１種類のｐ型不純物を含む第１ｐ型半導体領域が形成されており、トレンチの底面から深い位置には拡散係数が相対的に小さい第２種類のｐ型不純物を含む第２ｐ型半導体領域が形成されている。これにより、ｐ型半導体領域は、トレンチの底面から浅い位置では横方向に広がり、トレンチの底面から深い位置では横方向の広がりが抑えられながら深さ方向に広がる形態を有することができる。半導体装置は、高耐圧と低オン抵抗の特徴を有することができる。
本明細書で開示する半導体装置の製造方法は、マスク形成工程、トレンチ形成工程、第１照射工程及び第２照射工程を備える。マスク形成工程では、開口が形成されているマスクを、半導体層の一方の主面に形成する。トレンチ形成工程では、マスクの開口において露出する半導体層の一方の主面から深さ方向に伸びるトレンチを形成する。第１照射工程では、マスクの開口を通過してトレンチ内に向けて第１種類のｐ型不純物を照射する。第２照射工程では、マスクの開口を通過してトレンチ内に向けて第２種類のｐ型不純物を照射する。第２種類のｐ型不純物が、トレンチの底面の下方において、第１種類のｐ型不純物よりも深い位置に導入される。第２種類のｐ型不純物の拡散係数は、第１種類のｐ型不純物の拡散係数よりも小さい。
上記製造方法によると、共通のマスクを利用して、第１種類のｐ型不純物及び第２種類のｐ型不純物をトレンチの底面の下方に導入する。これにより、トレンチの底面から浅い位置では横方向に広がり、トレンチの底面から深い位置では横方向の広がりが抑えられながら深さ方向に広がる形態を有するｐ型半導体領域を形成することができる。このため、上記製造方法によると、このような形態を有するｐ型半導体領域を備える半導体装置を製造することができる。
半導体装置の要部断面図を模式的に示す。 トレンチゲートの底面の端部近傍の拡大図を模式的に示す。 ｐ型半導体領域の横方向の広がりと半導体装置の耐圧の関係、及び、ｐ型半導体領域の横方向の広がりと半導体装置のオン抵抗の関係を示す。 半導体装置の製造方法のうちのｐ型半導体領域の製造工程の一過程を示す。 半導体装置の製造方法のうちのｐ型半導体領域の製造工程の一過程を示す。 半導体装置の製造方法のうちのｐ型半導体領域の製造工程の一過程を示す。 半導体装置の製造方法のうちのｐ型半導体領域の製造工程の一過程を示す。 半導体装置の製造方法のうちのｐ型半導体領域の製造工程の一過程を示す。 半導体装置の製造方法のうちのｐ型半導体領域の製造工程の一過程を示す。
図１に示されるように、半導体装置１は、炭化珪素の半導体層１０、半導体層１０の裏面を被覆するドレイン電極２２、半導体層１０の表面を被覆するソース電極２４及び半導体層１０の表層部に設けられているトレンチゲート３０を備える。トレンチゲート３０は、半導体層１０の表面から深さ方向（半導体層１０の表面に直交する方向であり、紙面上下方向）に伸びる。図１では、１つのトレンチゲート３０のみを図示するが、半導体層１０には、複数のトレンチゲート３０が設けられている。複数のトレンチゲート３０は、半導体層１０の深さ方向に沿って観測したときに（半導体層１０を平面視したときに）、ストライプ状に配置されていてもよく、島状に分散配置されていてもよい。トレンチゲート３０は、ゲート電極３２及びゲート絶縁膜３４を有する。ゲート絶縁膜３４は、ゲート電極３２を被覆する。
半導体層１０は、ｎ＋型のドレイン領域１２、ｎ-型のドリフト領域１４、ｐ型のｐ型半導体領域１５、ｐ型のボディ領域１６及びｎ＋型のソース領域１８を有する。ドレイン領域１２は、半導体層１０の裏層部に設けられており、ドレイン電極２２にオーミック接触する。ドリフト領域１４は、ドレイン領域１２とボディ領域１６の間に設けられており、トレンチゲート３０の側面３０ａに接する。ドリフト領域１４は、半導体層１０に他の半導体領域を形成した残部である。ｐ型半導体領域１５は、トレンチゲート３０の底面３０ｂに接する。この例のｐ型半導体領域１５は、ドリフト領域１４によってボディ領域１６から分離されており、その電位がフローティングである。この例に代えて、ｐ型半導体領域１５は、ボディ領域１６に接するように構成されていてもよい。ボディ領域１６は、半導体層１０の表層部に設けられており、ドリフト領域１４とソース領域１８の間に設けられており、トレンチゲート３０の側面３０ａに接する。ボディ領域１６は、図示しない断面に設けられているｐ+型のボディコンタクト領域を介してソース電極２４に電気的に接続する。ソース領域１８は、半導体層１０の表層部に設けられており、トレンチゲート３０の側面３０ａに接し、ソース電極２４にオーミック接触する。このように、半導体層１０には、ＭＯＳＦＥＴを構成する半導体構造が形成されている。
ｐ型半導体領域１５は、第１ｐ型半導体領域１５ａ及び第２ｐ型半導体領域１５ｂを含む。第１ｐ型半導体領域１５ａは、トレンチゲート３０の底面３０ｂに接し、トレンチゲート３０の底面３０ｂから浅い位置に設けられている。第１ｐ型半導体領域１５ａは、トレンチゲート３０の幅方向（対向する側面３０ａを結ぶ方向であり、以下、横方向ともいう）において、第２ｐ型半導体領域１５ｂよりも幅広に形成されている。第２ｐ型半導体領域１５ｂは、第１ｐ型半導体領域１５ａに接し、トレンチゲート３０の底面３０ｂから深い位置に設けられている。第１ｐ型半導体領域１５ａにはｐ型不純物としてボロンが導入されており、第２ｐ型半導体領域１５ｂにはｐ型不純物としてアルミニウムが導入されている。炭化珪素においては、ボロンの拡散係数がアルミニウムの拡散係数よりも大きい。なお、第１ｐ型半導体領域１５ａは、ボロンの濃度が少なくとも１×１０16ｃｍ-3以上であるのが望ましく、一例では、ボロンの濃度が１×１０16〜１×１０18ｃｍ-3となる範囲として画定される。同様に、第２ｐ型半導体領域１５ｂは、アルミニウムの濃度が少なくとも１×１０16ｃｍ-3以上であるのが望ましく、一例では、アルミニウムの濃度が１×１０16〜１×１０18ｃｍ-3となる範囲として画定される。
第１ｐ型半導体領域１５ａは、トレンチゲート３０の底面３０ｂの端部３０ｃの下方にも配置されており、トレンチゲート３０の底面３０ｂの端部３０ｃから側方に突出する。第２ｐ型半導体領域１５ｂは、半導体層１０の深さ方向に沿って観測したときに、第１ｐ型半導体領域１５ａの存在範囲の一部に収まるように配置されている。さらに、第２ｐ型半導体領域１５ｂは、半導体層１０の深さ方向に沿って観測したときに、トレンチゲート３０の底面３０ｂの存在範囲の一部に収まるように配置されている。このように、ｐ型半導体領域１５は、トレンチゲート３０の底面３０ｂから浅い位置ではトレンチゲート３０の底面３０ｂの端部３０ｃの下方に配置されるように横方向に広がり、トレンチゲート３０の底面３０ｂから深い位置では横方向の広がりが抑えられながら深さ方向に広がる、即ち、断面Ｔ字状の形態を有する。
図２及び図３に、第１ｐ型半導体領域１５ａの横方向の広がりが、半導体装置１の耐圧及びオン抵抗に与える影響を示す。トレンチゲート３０の底面３０ｂの端部３０ｃを基準Ａとしたときに、トレンチゲート３０の幅方向の距離をＸとし、トレンチゲート３０の底面３０ｂの端部３０ｃから側方に突出する向きを正とし、その逆を負とする。図３に示されるように、基準Ａに対して−０．１５μｍ〜＋０．２０μｍの範囲では、半導体装置１の耐圧は高く維持され、半導体装置１のオン抵抗は低く維持される。特に、基準Ａに対して正であり、且つ０．２０μｍ以下の場合、即ち、第１ｐ型半導体領域１５ａがトレンチゲート３０の底面３０ｂの端部３０ｃから側方に突出しているとともにその突出長さが０．２０μｍ以下であると、半導体装置１の耐圧及びオン抵抗の双方が優れた特性を有することができる。
また、第１ｐ型半導体領域１５ａは、トレンチゲート３０の側面３０ａに接していない。トレンチゲート３０の側面３０ａは、半導体装置１がオンするときにチャネルが形成される部分である。半導体装置１は、ｐ型半導体領域１５を備えるものの、このチャネルが形成される部分にｐ型半導体領域１５が存在しないので、オン抵抗の増大が抑えられている。
第２ｐ型半導体領域１５ｂは、横方向において、第１ｐ型半導体領域１５ａよりも幅狭で形成されている。例えば、従来技術のｐ型半導体領域は、等方的に熱拡散して形成されているので、この第２ｐ型半導体領域１５ｂに対応する深さにおいて、横方向に大きく広がる形態を有している。このため、従来の半導体装置では、ドリフト領域を流れる電流の電流経路が狭くなり、オン抵抗が増大する。一方、半導体装置１では、第２ｐ型半導体領域１５ｂの横方向の広がりが抑えられているので、ドリフト領域１４を流れる電流の電流経路が広く確保され、オン抵抗が低い。さらに、第２ｐ型半導体領域１５ｂは、深さ方向に広がる形態を有しており、半導体装置１の耐圧が高く維持される。
次に、半導体装置１の製造方法のうちのｐ型半導体領域１５を形成する製造工程を説明する。ｐ型半導体領域１５を形成する工程以外の製造工程については、既知の製造工程を利用することで、半導体装置１を製造することができる。
まず、図４に示されるように、炭化珪素の半導体層１０を準備する。半導体層１０の表層部には、ボディ領域１６及びソース領域１８が形成されている。
次に、図５に示されるように、ＣＶＤ技術を利用して、半導体層１０の表面にＴＥＯＳ膜４２を堆積する。ＴＥＯＳ膜４２の厚みは、約１．５μｍである。なお、ＴＥＯＳ膜４２は、特許請求の範囲に記載のマスクの一例である。次に、ＴＥＯＳ膜４２に開口４２ａを形成し、半導体層１０の表面を露出させる。次に、ドライエッチング技術を利用して、ＴＥＯＳ膜４２の開口４２ａにおいて露出する半導体層１０の表面から深さ方向に伸びるトレンチ３１を形成する。トレンチ３１は、その側面が深さ方向に対して傾斜しており、断面先細りの形状を有する。トレンチ３１は、ソース領域１８及びボディ領域１６を貫通してドリフト領域１４に達する。
次に、図６に示されるように、イオン注入技術を利用して、ＴＥＯＳ膜４２の開口４２ａを通過してトレンチ３１内に向けてボロンイオン５ａを照射する。ボロンイオン５ａは、注入エネルギーが６０〜２４０ｋｅＶの低エネルギーであり、ドーズ量が２．０〜２．５×１０15ｃｍ-2で照射される。ボロンイオン５ａは、トレンチ３１の底面の下方において、深さが０．４μｍ以下となるように多段で照射される。このとき、ボロンイオン５ａは、トレンチ３１の側面にも導入される。
次に、図７に示されるように、ケミカルドライエッチング技術を利用して、トレンチ３１の側面及び底面の一部を切削する。切削する厚みは、約６０ｎｍである。これにより、トレンチ３１の側面においては、ボロンイオンが導入された範囲の大部分又は完全に切削により除去される。トレンチ３１の底面においては、ボロンイオンが導入された範囲の大部分が残る。トレンチ３１の側面のｐ型不純物の濃度は、切削前と比べて、所望の閾値となる濃度（５．０×１０15ｃｍ-3）にまで低下する。
次に、図８に示されるように、イオン注入技術を利用して、ＴＥＯＳ膜４２の開口４２ａを通過してトレンチ３１内に向けてアルミニウムイオン５ｂを照射する。アルミニウムイオン５ｂは、注入エネルギーが２４０〜９００ｋｅＶの高エネルギーであり、ドーズ量が２．０〜２．５×１０13ｃｍ-2で照射される。アルミニウムイオン５ｂは、トレンチ３１の底面の下方において、深さが０．３〜０．８μｍの範囲となるように多段で照射される。トレンチ３１の側面は、切削したことにより、ＴＥＯＳ膜４２の開口４２ａを画定する面から後退した位置に存在する。このため、トレンチ３１の側面は、アルミニウムイオン５ｂの照射方向に沿って観測すると、ＴＥＯＳ膜４２によって遮蔽されている。したがって、アルミニウムイオン５ｂは、トレンチ３１の側面には導入されず、トレンチ３１の底面に選択的に導入される。
次に、図９に示されるように、ＴＥＯＳ膜４２を除去した後に活性化アニールを実施し、導入したボロンイオン５ａ及びアルミニウムイオン５ｂを活性化させる。ボロンイオン５ａが活性化した領域が第１ｐ型半導体領域１５ａとなり、アルミニウムイオン５ｂが活性化した領域が第２ｐ型半導体領域１５ｂとなり、これにより、ｐ型半導体領域１５が形成される。このとき、ボロンイオン５ａは、拡散係数が大きく、約２μｍ熱拡散する。一方、アルミニウムイオン５ｂは、拡散係数が小さく、ほとんど拡散しない。これにより、ｐ型半導体領域１５は、断面Ｔ字状の形態を有することができる。
上記製造方法では、トレンチ３１の底面から深い位置に拡散係数の小さいアルミニウムイオンを導入する。これにより、トレンチ３１の底面から深い位置に第２ｐ型半導体領域１５ｂを形成することができるので、拡散係数の大きいボロンイオンを深さ方向に広く熱拡散させる必要がない。例えば、従来の製造方法では、拡散係数の大きいボロンイオンを深さ方向に広く熱拡散させる必要があり、この結果、横方向に不必要に広く熱拡散していた。一方、上記製造方法では、拡散係数の大きいボロンイオンは、トレンチ３１の底面から浅い位置に導入すればよい。上記製造方法では、トレンチ３１の底面から浅い位置に導入されたボロンイオンを、深さ方向に広く熱拡散させることなく、トレンチ３１の底面の端部の下方の所望位置に熱拡散させることができる。また、上記製造方法では、ボロンイオンを不必要に熱拡散させる必要がないので、ボロンイオンをトレンチゲート３０の側面３０ａに接しないように活性化アニールを制御することができる。これにより、上記製造方法は、オン抵抗の増大が抑えられた半導体装置を提供することができる。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
本明細書で開示する技術は、トレンチゲートを備える様々な種類の半導体装置に適用することが可能である。例えば、本明細書で開示する技術は、ＭＯＳＦＥＴ又はＩＧＢＴに適用することが可能である。本明細書で開示する半導体装置の一実施形態は、トレンチゲート及びｐ型半導体領域を備える。トレンチゲートは、半導体層の一方の主面から深さ方向に伸びる。トレンチゲートの形態は特に限定されるものではなく、また、そのレイアウトも特に限定されるものではない。ｐ型半導体領域は、トレンチゲートの底面に接する。ｐ型半導体領域は、第１種類のｐ型不純物を含む第１ｐ型半導体領域及び第２種類のｐ型不純物を含む第２ｐ型半導体領域を有する。第１ｐ型半導体領域は、第２ｐ型半導体領域よりもトレンチゲート側に配置されている。追加の半導体領域が、第１ｐ型半導体領域とトレンチゲートの底面の間及び／又は第１ｐ型半導体領域と第２ｐ型半導体領域の間に設けられていてもよい。第２ｐ型半導体領域は、深さ方向に沿って観測したときに、第１ｐ型半導体領域の存在範囲の一部に収まるように配置されている。第２種類のｐ型不純物の拡散係数は、第１種類のｐ型不純物の拡散係数よりも小さい。
第１ｐ型半導体領域は、トレンチゲートの底面に接しており、トレンチゲートの底面の端部よりも側方に突出してもよい。この態様によると、トレンチゲートの底面の端部の電界が緩和され、半導体装置の耐圧が向上する。さらに、この態様の場合、１ｐ型半導体領域がトレンチゲートの底面の端部から側方に突出する長さが、２．０μｍ以下であるのが望ましい。この態様によると、ｐ型半導体領域が設けられていても、半導体装置のオン抵抗の増大が抑えられる。さらに、この態様の場合、第１ｐ型半導体領域は、トレンチゲートの側面に接しないのが望ましい。この態様によると、ｐ型半導体領域が設けられていても、半導体装置のオン抵抗の増大が抑えられる。
第２ｐ型半導体領域は、深さ方向に沿って観測したときに、トレンチゲートの存在範囲の一部に収まるように配置されていてもよい。この態様によると、トレンチの底面から深い位置において、第２ｐ型半導体領域の横方向の広がりが抑えられている。このため、ｐ型半導体領域が設けられていても、電流経路が広く確保され、半導体装置のオン抵抗の増大が抑えられる。
本明細書で開示する半導体装置の製造方法は、マスク形成工程、トレンチ形成工程、第１照射工程及び第２照射工程を備える。マスク形成工程では、開口が形成されているマスクを、半導体層の一方の主面に形成する。トレンチ形成工程では、マスクの開口において露出する半導体層の一方の主面から深さ方向に伸びるトレンチを形成する。第１照射工程では、マスクの開口を通過してトレンチ内に向けて第１種類のｐ型不純物を照射する。第２照射工程では、マスクの開口を通過してトレンチ内に向けて第２種類のｐ型不純物を照射する。第１照射工程と第２照射工程の実施順序は、特に制限されない。第２種類のｐ型不純物が、トレンチの底面の下方において、第１種類のｐ型不純物よりも深い位置に導入される。第２種類のｐ型不純物の拡散係数は、第１種類のｐ型不純物の拡散係数よりも小さい。
第１照射工程が、前記第２照射工程よりも先に実施されてもよい。この場合、第１照射工程と第２照射工程の間に、マスクを残した状態で、トレンチの底面の下方に導入された第１種類のｐ型不純物が残るように、トレンチの側面及び底面を除去する除去工程をさらに備えていてもよい。この製造方法によると、第２照射工程では、マスクによってトレンチの側面が遮蔽され、第２種類のｐ型不純物がトレンチの側面に導入されることが抑えられる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１：半導体装置、 １０：半導体層、 １２：ドレイン領域、 １４：ドリフト領域、 １５：ｐ型半導体領域、 １５ａ：第１ｐ型半導体領域、 １５ｂ：第２ｐ型半導体領域、 １６：ボディ領域、 １８：ソース領域、 ２２：ドレイン電極、 ２４：ソース電極、 ３０：トレンチゲート、 ３２：ゲート電極、 ３４：ゲート絶縁膜

Claims (8)

  1. 半導体層の一方の主面から深さ方向に伸びるトレンチゲートと、
    前記トレンチゲートの底面に接するｐ型半導体領域と、を備え、
    前記ｐ型半導体領域は、第１種類のｐ型不純物を含む第１ｐ型半導体領域と第２種類のｐ型不純物を含む第２ｐ型半導体領域を有し、
    前記第１ｐ型半導体領域は、前記第２ｐ型半導体領域よりも前記トレンチゲート側に配置されており、
    前記第２ｐ型半導体領域は、前記深さ方向に沿って観測したときに、前記第１ｐ型半導体領域の存在範囲の一部に収まるように配置されており、
    前記第２種類のｐ型不純物の拡散係数は、前記第１種類のｐ型不純物の拡散係数よりも小さい、半導体装置。
  2. 前記第１ｐ型半導体領域は、前記トレンチゲートの底面に接しており、前記トレンチゲートの底面の端部よりも側方に突出する、請求項１に記載の半導体装置。
  3. 前記第１ｐ型半導体領域が前記トレンチゲートの底面の端部から側方に突出する長さが、２．０μｍ以下である、請求項２に記載の半導体装置。
  4. 前記第１ｐ型半導体領域は、前記トレンチゲートの側面に接していない、請求項２又は３に記載の半導体装置。
  5. 前記第２ｐ型半導体領域は、前記深さ方向に沿って観測したときに、前記トレンチゲートの存在範囲の一部に収まるように配置されている、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 開口が形成されているマスクを半導体層の一方の主面に形成するマスク形成工程と、
    前記マスクの開口において露出する前記半導体層の前記一方の主面から深さ方向に伸びるトレンチを形成するトレンチ形成工程と、
    前記マスクの開口を通過して前記トレンチ内に向けて第１種類のｐ型不純物を照射する第１照射工程と、
    前記マスクの開口を通過して前記トレンチ内に向けて第２種類のｐ型不純物を照射する第２照射工程と、を備え、
    前記第２種類のｐ型不純物が、前記トレンチの底面の下方において、前記第１種類のｐ型不純物よりも深い位置に導入され、
    前記第２種類のｐ型不純物の拡散係数は、前記第１種類のｐ型不純物の拡散係数よりも小さい、半導体装置の製造方法。
  7. 前記第１照射工程が、前記第２照射工程よりも先に実施される、請求項６に記載の半導体装置の製造方法。
  8. 前記第１照射工程と前記第２照射工程の間に、前記マスクを残した状態で、前記トレンチの底面の下方に導入された前記第１種類のｐ型不純物が残るように、前記トレンチの側面及び底面を除去する除去工程をさらに備える、請求項７に記載の製造方法。
JP2015005471A 2015-01-15 2015-01-15 半導体装置とその製造方法 Expired - Fee Related JP6280057B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015005471A JP6280057B2 (ja) 2015-01-15 2015-01-15 半導体装置とその製造方法
PCT/JP2015/006178 WO2016113797A1 (en) 2015-01-15 2015-12-11 Semiconductor device and manufacturing method thereof
US15/518,616 US9899469B2 (en) 2015-01-15 2015-12-11 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015005471A JP6280057B2 (ja) 2015-01-15 2015-01-15 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2016131217A JP2016131217A (ja) 2016-07-21
JP6280057B2 true JP6280057B2 (ja) 2018-02-14

Family

ID=55066710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015005471A Expired - Fee Related JP6280057B2 (ja) 2015-01-15 2015-01-15 半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US9899469B2 (ja)
JP (1) JP6280057B2 (ja)
WO (1) WO2016113797A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
DE102018211825A1 (de) * 2018-07-17 2020-01-23 Robert Bosch Gmbh Vertikaler Leistungstransistor und Verfahren zur Herstellung des vertikalen Leistungstransistors
CN110212019A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种具有t型掩蔽层结构的碳化硅mosfet器件
JP7379880B2 (ja) * 2019-06-21 2023-11-15 富士電機株式会社 半導体装置
CN114556588B (zh) * 2019-10-11 2025-08-19 株式会社电装 开关元件
US12094926B2 (en) * 2020-08-14 2024-09-17 Wolfspeed, Inc. Sidewall dopant shielding methods and approaches for trenched semiconductor device structures
JP7703992B2 (ja) * 2021-10-11 2025-07-08 住友電気工業株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
WO2025143234A1 (ja) * 2023-12-27 2025-07-03 ローム株式会社 半導体装置
CN120857561B (zh) * 2025-09-19 2025-12-23 浙江大学 一种超结mosfet结构及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100169A (en) * 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
JP3692063B2 (ja) * 2001-03-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
JP4414863B2 (ja) 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US8067303B1 (en) * 2006-09-12 2011-11-29 Partial Assignment University of Central Florida Solid state energy conversion device
JP4577355B2 (ja) * 2007-12-26 2010-11-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8704295B1 (en) * 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
JP5452062B2 (ja) * 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5864784B2 (ja) * 2013-01-24 2016-02-17 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9142668B2 (en) * 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
JP5807653B2 (ja) * 2013-03-26 2015-11-10 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20170317162A1 (en) 2017-11-02
US9899469B2 (en) 2018-02-20
JP2016131217A (ja) 2016-07-21
WO2016113797A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
JP6280057B2 (ja) 半導体装置とその製造方法
JP6203697B2 (ja) 半導体装置およびその製造方法
JP6290526B2 (ja) 半導体装置およびその製造方法
JP5601849B2 (ja) 炭化珪素半導体装置の製造方法
JP5864784B2 (ja) 半導体装置及び半導体装置の製造方法
JP6266975B2 (ja) 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
CN105637644B (zh) 碳化硅半导体装置，碳化硅半导体装置的制造方法以及碳化硅半导体装置的设计方法
US20130105889A1 (en) Switching device and method for manufacturing the same
JP6698697B2 (ja) 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法
JP2018182258A (ja) 半導体装置及びその製造方法
WO2009119735A1 (ja) 半導体装置およびその製造方法
CN106463503A (zh) 半导体装置
US20130248987A1 (en) Semiconductor device and method for manufacturing the same
JP6606007B2 (ja) スイッチング素子
JP6571467B2 (ja) 絶縁ゲート型スイッチング素子とその製造方法
JP2017045776A (ja) 半導体装置およびその製造方法
JP2016025177A (ja) スイッチング素子
JP2016100466A (ja) 半導体装置及び半導体装置の製造方法
JP5971218B2 (ja) 半導体装置
JP7192504B2 (ja) 半導体装置
JP2020057635A (ja) 半導体装置の製造方法
JP6211933B2 (ja) 半導体装置
JP5833274B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP5807653B2 (ja) 半導体装置の製造方法
JP5686033B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180118

R151 Written notification of patent or utility model registration

Ref document number: 6280057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees