Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5456684B2 - Sawレス受信機におけるディジェネレイトパッシブミキサ - Google Patents
[go: Go Back, main page]

JP5456684B2 - Sawレス受信機におけるディジェネレイトパッシブミキサ - Google Patents

Sawレス受信機におけるディジェネレイトパッシブミキサ Download PDF

Info

Publication number
JP5456684B2
JP5456684B2 JP2010532221A JP2010532221A JP5456684B2 JP 5456684 B2 JP5456684 B2 JP 5456684B2 JP 2010532221 A JP2010532221 A JP 2010532221A JP 2010532221 A JP2010532221 A JP 2010532221A JP 5456684 B2 JP5456684 B2 JP 5456684B2
Authority
JP
Japan
Prior art keywords
lead
impedance
receiver
tia
zdeg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010532221A
Other languages
English (en)
Other versions
JP2011502441A (ja
Inventor
タシック、アレクサンダー
デン、ジュンション
キム、ナムソ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40583470&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5456684(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2011502441A publication Critical patent/JP2011502441A/ja
Application granted granted Critical
Publication of JP5456684B2 publication Critical patent/JP5456684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/18Input circuits, e.g. for coupling to an antenna or a transmission line
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)

Description

優先権の主張
この出願は、2007年10月30日に出願され、“DEGENERATED PASSIVE MIXER IN SAW-LESS RECEIVER”と表題された米国仮特許出願番号第60/983,874号の利益を主張し、この出願の全開示は、本願の開示の一部とされる。
開示された実施形態は、パッシブミキサを有する低雑音SAWレス受信機(low noise SAW-less receiver)に関する。
携帯電話受信機を実現するための多くの様々な回路接続形態がある。ある接続形態は、低雑音増幅器(LNA)とミキサとの間の入力RF信号経路内に配置される弾性表面波(SAW)フィルタを含む。やや高価で大きいSAWデバイスを使用することなく、十分な性能の携帯電話受信機を実現できることが望ましい。他の接続形態では、アンテナとLNAとの間の整合ネットワークにおいて、高品質でやや高価なLNA整合インダクタが用いられる。この高価な部品を用いることなく、安価で低品質の部品を用いて受信機を実現することがまた望ましい。SAWレス受信機において優れた線形性を得るために、単にパッシブダウンコンバーティングミキサ(passive down-converting mixer)が使用されることがある。パッシブミキサは、アクティブなgmセル(active gm-cell)を有しない。しかしながら、この接続形態では、優れた線形性(例えば3次歪み)の性能を得つつ、求められるノイズフィギュア(NF)の要求を満たすことが、しばしば困難である。
図1(従来技術)は、パッシブミキサを使用しアクティブなgmセルを用いないSAWレス受信機回路の図である。受信機回路1は、アンテナ2、差動送受切り替え器3、インピーダンス整合ネットワーク(impedance matching network)4、及び集積回路5を含む。集積回路5はLNA6を含み、このLNAは、2つの端子7、8を介して整合ネットワーク4から入力RF信号を受信するように結合されている。LNA6の2つの差動出力リード(differential output leads)9、10は、パッシブミキサ11に結合されている。LNA6のミキサ11との結合は、入力RF信号の周波数において実効的に短絡となる、大きな容量を有するバイパスキャパシタを介した容量結合であり得る。
パッシブミキサ11は2つの領域を有する。1つの領域(I経路スイッチングコア)は、トランスインピーダンス増幅器及びフィルタ12の第1の部分(I経路TIA)に、差動信号の第1の組(I)を供給する。TIA12のこの第1の組は、信号I+及びI−を、出力リード13、14に出力する。パッシブミキサ11の第2の領域(Q経路スイッチングコア)は、TIA12の第2の部分(Q経路TIA)に、Q差動信号の第2の組を供給する。TIA12の第2の組は、信号Q+及びQ−を、出力リード15、16に出力する。あいにく、優れた線形性と電力消費性能を同時に維持しながら、図1のSAWレスパッシブミキサ受信機回路を使用し、また厳しいノイズ要求を満足することは、しばしば困難である。
図2(従来技術)は、図1の回路の種々の性能特性を説明する表である。高品質且つ高価なディスクリートLNA入力整合インダクタを整合ネットワーク4に設けることなく、そしてLNA6の電流消費を増加させることなく、回路のノイズフィギュア(NF)を削減することが望ましい。
パッシブミキサを含むSAWレス携帯電話受信機において、実質的なインピーダンス(例えば20オームまたはそれ以上)を有する新規なディジェネレイトインピーダンス要素(Zdeg)が、低雑音増幅器(LNA)の差動信号出力リードとパッシブミキサの差動信号入力リードとの間の入力RF信号経路に配置される。LNAは、比較的高い出力インピーダンス(例えば、300オームを超える出力インピーダンス)を有する。パッシブミキサは、アクティブなgmセル(active gm-cell)を有しない。パッシブミキサは、ダウンコンバートされた信号を、受信機のトランスインピーダンス増幅器及びベースバンドフィルタ(TIA)に出力する。新規なディジェネレイトインピーダンス要素を設けることにより、線形性や電圧利得のような他の受信機性能特性の悪化を最小限にしつつ、TIAからの出力としての全体の受信機のノイズを低減する。ディジェネレイトインピーダンス要素を設けることは、TIAにおけるノイズを過度には増加させない。ディジェネレイトインピーダンス要素の各々のインピーダンスが20オームを超えるある例では、TIAは全受信機の総ノイズ電力の20%未満のノイズ電力を有する。受信機全体では、38デシベル(dB)よりも大きい電圧利得と、75dBよりも大きい3次歪み(TB)の規模を有する。
ある例では、パッシブミキサは複数の局部発振器信号を受信し、各局部発振器信号は実質的に50%未満のデューティサイクルを有する。期間のある部分では、パッシブミキサのトランジスタはどれも導通状態にない。ある例では、新規なディジェネレイトインピーダンス要素は、種々のインピーダンスの1つを有するようにプログラマブルである。ディジェネレイトインピーダンス要素のインピーダンス値は、携帯電話が動作中であるかまたは動作しようとしている個々の動作モードの性能要求に応じて変化される。
上記はサマリであり、よって当然に、詳細の簡略化、一般化、及び省略を含む。従って当業者は、このサマリが例示に過ぎず、多少なりとも限定していることを意味しないことを理解するだろう。特許請求の範囲でもっぱら定義されたような、本明細書で述べられたデバイス及び/またはプロセスの他の側面、進歩的な特徴、及び利点は、本明細書で説明される限定されない詳細な説明において明らかになるだろう。
図1(従来技術)は、パッシブミキサを含む、あるタイプの一般的なSAWレス受信機の図。 図2(従来技術)は、図1の一般的な受信機の性能特性を説明する表。 図3は、ある新規な側面に従った新規な低雑音SAWレス受信機を用いた携帯電話の、単純化されたハイレベル(high-level)のブロック図。 図4は、図3のRF送受信機集積回路のより詳細な図。 図5は、図4の低雑音増幅器(LNA)、パッシブミキサ(新規なディジェネレイトインピーダンス要素を含む)、及びトランスインピーダンス増幅器及びフィルタ(TIA)のより詳細な図。 図6Aは、新規なディジェネレイトインピーダンス要素(Zdeg)のインピーダンス値の変化が、図5の受信機のノイズ成分(F)をどのように変えるか、を決定するための式の組を説明する。 図6Bは、新規なディジェネレイトインピーダンス要素(Zdeg)のインピーダンス値の変化が、図5の受信機のノイズ成分(F)をどのように変えるか、を決定するための式の組を説明する。 図6Cは、新規なディジェネレイトインピーダンス要素(Zdeg)のインピーダンス値の変化が、図5の受信機のノイズ成分(F)をどのように変えるか、を決定するための式の組を説明する。 図6Dは、新規なディジェネレイトインピーダンス要素(Zdeg)のインピーダンス値の変化が、図5の受信機のノイズ成分(F)をどのように変えるか、を決定するための式の組を説明する。 図6Eは、新規なディジェネレイトインピーダンス要素(Zdeg)のインピーダンス値の変化が、図5の受信機のノイズ成分(F)をどのように変えるか、を決定するための式の組を説明する。 図6Fは、新規なディジェネレイトインピーダンス要素(Zdeg)のインピーダンス値の変化が、図5の受信機のノイズ成分(F)をどのように変えるか、を決定するための式の組を説明する。 図7は、新規なディジェネレイトインピーダンス要素(Zdeg)のインピーダンスの変化が、図5の受信機のノイズフィギュア(NF)にどのように影響するかを示すグラフ。 図8は、新規なディジェネレイトインピーダンス要素(Zdeg)のインピーダンス値の変化が、図5の受信機の電圧利得にどのように影響するかを示すグラフ。 図9は、新規なディジェネレイトインピーダンス要素(Zdeg)を設けることが、受信機のノイズフィギュア(NF)を、その他の性能特性に大きな悪影響を与えることなく、どのように向上させるかを説明する表。 図10Aは、図5に示される新規なディジェネレイトインピーダンス要素50がどのように実現し得るかを示す幾つかの例の回路図。 図10Bは、図5に示される新規なディジェネレイトインピーダンス要素50がどのように実現し得るかを示す幾つかの例の回路図。 図10Cは、図5に示される新規なディジェネレイトインピーダンス要素50がどのように実現し得るかを示す幾つかの例の回路図。 図10Dは、図5に示される新規なディジェネレイトインピーダンス要素50がどのように実現し得るかを示す幾つかの例の回路図。 図10Eは、図5に示される新規なディジェネレイトインピーダンス要素50がどのように実現し得るかを示す幾つかの例の回路図。 図10Fは、図5に示される新規なディジェネレイトインピーダンス要素50がどのように実現し得るかを示す幾つかの例の回路図。 図10Gは、図5に示される新規なディジェネレイトインピーダンス要素50がどのように実現し得るかを示す幾つかの例の回路図。 図11は、ある新規な側面に従った方法のフローチャート。
図3は、ある新規な側面に従ったある特定のタイプの移動体通信デバイス20の、非常に単純化されたハイレベルのブロック図である。本例では、移動体通信デバイス20は、WCDMA(登録商標)携帯電話通信プロトコルを使用する携帯電話である。携帯電話は、(図示せぬ種々のその他の部品のうち)アンテナ21及び2つの集積回路22、23を含む。集積回路23は、“デジタルベースバンド集積回路”または“ベースバンドプロセッサ集積回路”と呼ばれる。集積回路22は、RF送受信機集積回路である。RF送受信機集積回路22は、受信機と共に送信機も含むため、“送受信機”と呼ばれる。
図4は、図1のRF送受信機集積回路のより詳細なブロック図である。受信機は、局部発振器(local oscillator)33に加えて、いわゆる“受信チェーン(receive chain)”24を含む。携帯電話の受信時、高周波数RF信号25がアンテナ21で受信される。一例におけるRF信号は、1GHzを超える周波数を有する信号である。RF信号25からの情報は、送受切り替え器26(duplexer)、インピーダンス整合ネットワーク(impedance matching network)27を通過し、そして受信チェーン24を通過する。信号25は、低雑音増幅器(low noise amplifier: LNA)28により増幅され、ミキサ29によって周波数をダウンコンバートされる。結果として生じたダウンコンバート信号は、ベースバンドフィルタ30でフィルタされ、そしてデジタルベースバンド集積回路23に渡される。デジタルベースバンド集積回路23におけるアナログ/デジタルコンバータ31は、この信号をデジタルの形式に変換し、得られたデジタル情報は、デジタルベースバンド集積回路23におけるデジタル回路によって処理される。デジタルベースバンド集積回路23は、局部発振器33によってミキサ29に供給される局部発振器信号(local oscillator signal: LO)32の周波数を制御することにより、受信機を調整(tune)する。
携帯電話の送信時、送信される情報は、デジタルベースバンド集積回路23におけるデジタル/アナログコンバータ34によってアナログの形式に変換され、そして“送信チェーン(transmit chain)”35に供給される。ベースバンドフィルタ36は、デジタル/アナログ変換処理によるノイズを取り除く。そして、局部発振器38の制御の下、ミキサブロック37はこの信号を高周波数信号にアップコンバートする。駆動増幅器(driver amplifier)39及び外部電力増幅器(external power amplifier)40は、この高周波信号を増幅して、高周波数RF信号41がアンテナ21から送信されるように、アンテナ21を駆動する。
図5は、受信チェーン24のより詳細な回路図である。アンテナ21で受信された入力RF信号25は、差動送受切り替え器(differential duplexer)26及びインピーダンス整合ネットワーク27を介して、集積回路22の差動入力端子42、43に結合される。LNA28はRF信号25を増幅し、そしてVRF+出力リード(output lead)44及びVRF−出力リード45から差動信号を駆動する。VRF+出力リード44は、パッシブミキサ(passive mixer)29の第1差動入力リード(input lead)46に結合され、VRF−出力リード45は、パッシブミキサ29の第2差動入力リード47に結合される。パッシブミキサ29は、アクティブなgmセル(active gm-cell)を含まない。パッシブミキサ29は、2つのクロスカップルされたパッシブスイッチングコア(cross-coupled passive switching core)48、49と、4つの新規なディジェネレイトインピーダンス要素(degenerative impedance element)50〜53を含む。第1ディジェネレイトインピーダンス要素50は、LNA28の第1出力リード44に接続された第1リードと、第1スイッチングコア48の第1入力リード54に接続された第2リードとを備える。第2ディジェネレイトインピーダンス要素51は、LNA28の第2出力リード45に接続された第1リードと、第1スイッチングコア48の第2入力リード55に接続された第2リードとを備える。第3ディジェネレイトインピーダンス要素52は、LNA28の第1出力リード44に接続された第1リードと、第2スイッチングコア49の第1入力リード56に接続された第2リードとを備える。第4ディジェネレイトインピーダンス要素53は、LNA28の第2出力リード45に接続された第1リードと、第2スイッチングコア49の第2入力リード57に接続された第2リードとを備える。
トランスインピーダンス増幅器及びベースバンドフィルタ(transimpedance amplifier and baseband filter: TIA)30は、第1領域(TIAのI経路部)と、第2領域(TIAのQ経路部)とを含む。第1領域は、差動出力リード58、59上の差動信号I+及びI−の対を駆動する。抵抗シンボル60、61は、TIA30の第1領域フィードバックインピーダンスRTIAを表す。TIA30の第1領域は、第1パッシブスイッチングコア48の差動出力リード62、63からの差動信号を受信する。同様にTIA30の第2領域は、差動出力リード64、65上の差動信号Q+及びQ−の対を駆動する。抵抗シンボル66、67は、TIA30の第2領域のフィードバックインピーダンスRTIAを表す。TIA30の第2領域は、第2パッシブスイッチングコア49の差動出力リード68、69からの差動信号を受信する。図5に示されるように、第1パッシブスイッチングコア48は、4つの電界効果トランジスタ(FET)70〜73を含み、第2パッシブスイッチングコア49はFET74〜77を含む。これらのFETは、図5に示されるように、相互に接続される。
図6Aから6Fは、新規な低下インピーダンス要素(degradation impedance elements)50〜53のインピーダンスの関数として、図5の回路のノイズ成分(F)についての式の導出を含む、式の組を示す。低下インピーダンス要素50〜53のそれぞれのインピーダンス値はZdegである。ノイズ成分(F)は、受信機中のRF信号チェーンにおける構成要素によって生じる信号ノイズ比(SNR)の低下の程度(measure of degradation)である。図6Aの式において、ノイズ成分Fは、TIA30の出力における全体の総出力ノイズ電力の、TIA30の出力におけるソース(source)のノイズ電力の寄与に対する比率である。分子は、全ノイズ源による全体の総ノイズ電力についての式であり、ここでノイズは受信機の信号バンド幅内にあり、これは、これらの各ノイズ源はTIA30から出力されるからである。分母は、受信機のソース(source)による受信機出力におけるノイズ電力についての式である。
3つのノイズ源のそれぞれについて、ノイズは受信機の出力(TIA30の出力リード)に現れる。各ノイズ源からのノイズは、妥当な利得要素が乗じられ、これにより、それがTIA30の出力における総ノイズにどれだけ寄与するか判断される。従って、分子は3つの項を含み、そして各項は各ノイズ源についてのものである。考慮される最初のノイズ源は、ソース(source)(LNA28)である。第2のノイズ源は、ディジェネレイトインピーダンスZdegである。第3のノイズ源はトランスインピーダンス増幅器のフィードバックインピーダンスRTIAである。
記号Nv_rx,srcは、ソース(source)から来る電圧ノイズ密度であり、V/Hzの単位である。ノイズ密度Nv_rx,srcは、量4kTRによって与えられ、ここでkはボルツマン定数、Tは絶対温度(degrees Kelvin)であり、Rは抵抗である。このノイズは、アンテナ21から来るノイズである。この例では、アンテナ21の抵抗Rは50オームである。記号gLNAは、LNA28のトランスコンダクタンス利得である。記号NI_LNA,OUTは、LNA28の電流密度であり、アンペア/Hzの単位である。記号R LNA/(2RLNA+Zdeg)は、LNA28とパッシブミキサ29との間で起きる電力分配(power split)を明らかにする電力分配要素である。記号RLNAは、一方(single-sided)のLNA出力インピーダンスである。LNA28の出力リード28間の差動LNA出力インピーダンスは、一方のLNA出力インピーダンスRLNAとして参照されたものの2倍である。一方のLNA出力インピーダンスRLNAは、LNA28の出力リードの一方からグランドに向かって測定されたインピーダンスである。この例では、(一方の)RLNAは150オームよりも大きい(例えば200オーム)。従って、差動LNAインピーダンスは300オームより大きい(例えば400オーム)。記号NV_ZDEGは、ディジェネレイトインピーダンスZdegのノイズ密度である。記号RTIAは、トランスインピーダンス増幅器30のフィードバック抵抗(利得要素)である。
記号F50%における50%の表記は、計算が局部発振器信号ILO+、ILO−の50%のデューティサイクルについてのものであることを示す。デューティサイクルが50%であれば、信号ILO+が周期の最初の50%でアクティブ(デジタル“high”)となり、信号ILO−が周期の残りの50%でアクティブとなる。記号F25%における25%の表記は、計算が局部発振器信号の25%のデューティサイクルについてのものであることを示す。デューティサイクルが25%であれば、信号ILO+は周期の最初の25%でアクティブとなり、この周期の次の25%ではILO+もILO−もアクティブとならず、この周期の次の25%でILO−がアクティブとなり、この周期の最後の25%ではILO+もILO−もアクティブとならない。50%のデューティサイクルの信号によってTIAが駆動される際、TIAノイズ寄与は比較的大きい。一方、25%のデューティサイクルの信号によってTIAが駆動される際には、TIAノイズ寄与は比較的低い。
図6Bは、図6Aの式の項を変形したものである。
図6Cは、図6Bの式を更に簡単化したものである。
図6D、6Eは、25%のデューティサイクルの場合に、ディジェネレイトインピーダンスの関数としてノイズ成分(F)を決定するための式を説明する。表記F25%_W/O_I/Q_OVERLAPは、この式が、ミキサ29のI出力信号及びQ出力信号のオーバーラップが無く(W/O)、25%のデューティサイクルについてのものであることを示す。図6Aの50%のデューティサイクルの式と図6Dの25%のデューティサイクルの式との間の、図6Dの式の分子の第2の構成要素と第3の構成要素の差に着目する。値NV_ZDEGを乗算する項(R TIA/(RLNA+Zdeg)がある。この項の分母は、時間の殆ど、唯1つのパッシブスイッチングコアだけ(48または49)が導通しているという、25%デューティサイクルにおける事実により、RLNAを含む。この時間の間、抵抗値はRLNAによる。図6Aにおいて対応する乗数項の(R TIA/ZDEG2)が、そのようなRLNAの項を含まないことに着目する。これは、50%のデューティサイクルの条件では、両方のパッシブスイッチングコア(48及び49)が同時に導通するからである。同様に、図6Dの25%の条件の式では、NV_TIAを乗算する項(1+(RTIA/RLNA+ZDEG))がある。この項の分母は、デューティが25%デューティサイクルであることから、RLNAを含む。図6Aの50%のデューティサイクルの式において対応する乗数項は、その分母においてそのようなRLNAの項を含まない。
図6Fは、50%のデューティサイクルについての図6Cのノイズ成分の式と、25%のデューティサイクルについての図6Fのノイズ成分の式との組み合わせである。実際の回路では、I局部発振器信号とQ局部発振器信号との間のわずかなオーバーラップによる複雑さがある。ILO+及びILO−信号は、各信号がアクティブまたは非アクティブとなる際、実際には方形波ではなく、正確にはILO+及びILO−信号は、非ゼロ期間の立ち上がり及び立ち下がり時間を有する。一方のトランジスタの組がオンした際に他方のトランジスタの組がオフするというこの状況により、オーバーラップが生じる。結果として生じるオーバーラップは、図6Fの式における項A、Bによって説明される。表記F25%_W/_I/Q_OVERLAPは、この式がミキサのI出力及びQ出力のオーバーラップを伴う(W/)25%のデューティサイクルについてのものであることを示している。もし期間の95%でオーバーラップが生じなければ、Aはほぼ95%となる。この場合、Bはほぼ5%である。図6A〜6Fにおいて、一般性を失うことなく式を簡単化する目的で、2及び1/2のいくらかの累乗を示されていないことに留意する。式はまた、パッシブミキサのトランジスタの僅かなオン抵抗を無視し、そしてコアからのノイズは僅かなノイズ寄与であるので、パッシブミキサ48、49からのノイズを無視している。
図6Cの式を説明すると、ノイズ成分についての関数(Zdegの関数としてのF)が最小値を有することに留意される。図6Cの式は、互いに加算される左の積の値と右の積の値とを含むことに留意する。左側の積の値の分母にZdegの項がある。従って、Zdegの値が非常に小さい場合、左側の積の値は極めて大きく、よって全体のノイズ成分Fもまた極めて大きくなる。右側の積の値では、Zdegが分子にある。従って、Zdegが非常に大きい場合、右側の積の値は極めて大きく、よって全体のノイズ成分もまた極めて大きくなる。ノイズ成分Fの最小値は、非常に大きくも無くまた非常に小さくもない値のZdegの場合である。測定された、または図6A〜6Fの式から決定されたノイズ成分の値は、単位の無い値である(unitless value)。単位の無いノイズ成分の値(F)は、ノイズフィギュア(noise figure: NF)のデシベル(dB)値に変換され、この際NF=10logFの関係が用いられる。
図7に示されるように、ディジェネレイション無し(without degeneration)では、受信機のノイズフィギュア(NF)は2.67dB近辺である。図7は、図5の受信機のノイズフィギュアが、ディジェネレイトインピーダンス要素50〜53のインピーダンスを、25%のデューティサイクルにおいて約60オームまで増加させることによって、どのように向上されるかを示す。上記したように、ディジェネレイトインピーダンスを適用した場合には、ノイズフィギュアは好転する。しかしながら、グラフは、最適なノイズフィギュアのポイントを過ぎて、インピーダンスの増加がノイズフィギュアを悪化させ始める様子を示しているが、しかしそれでもディジェネレイションの適用が無い場合よりも優れた結果となっている。従って、図7のグラフの曲線が60オームのディジェネレイトインピーダンスZdegの場合にノイズフィギュア(NF)の最小値を有する一方で、より高い値のディジェネレイトインピーダンスの場合でさえ、ディジェネレイションが適用されない場合よりもノイズフィギュアは改善されていることに留意する。
図8は、図5の受信機の電圧利得が、ディジェネレイトインピーダンスZdegの増加と共にどのように悪化するかを示すグラフである。
ある新規な側面によれば、ディジェネレイトインピーダンス要素50〜53は、単にパッシブミキサを有するSAWレス受信機に設けられ、ディジェネレイトインピーダンス要素50〜53は、(入力RF信号25の周波数において)典型的なバイパスキャパシタの非常に小さなインピーダンス値または一般的なゼロオームよりも大きいインピーダンスを持つようにされている。図7のグラフは、60オームのディジェネレイトインピーダンスの値において最適なノイズフィギュアが得られることを示しているが、図7の例とされる特定の応用においては、ディジェネレイトインピーダンス要素50〜53の各々は、30オームのインピーダンスを有するように設定される。このインピーダンスは、この特定の状況では、30オームを超えては設定されない。なぜなら、30オームを超えてディジェネレイトインピーダンスを増加させることは、TBパラメータの悪化、すなわちこの応用の特定の3次歪み(TB)の条件に非常に近くなる、という結果になり得るからである。図7、8におけるZdegが30オームの縦線は、図5の特定の実施形態の30オームのZdegの値を示す。
図9は、図1の従来技術構造と、25%のLO信号の場合の図5の新規な受信機との間の、性能特性の比較を説明する表である。表の値に示されるように、30オームのZdegを有するディジェネレイトインピーダンス要素50〜53を加えることで、ノイズフィギュアについて約2.67dBから約2.3dBへの好ましい改善が得られる。表の値は、入力参照2次インターセプトポイント(input referred second order intercept point: IIP2)、複合3次歪みの大きさ(TB)、入力参照3次インターセプトポイント(the input referred third order intercept point: IIP3)、及びLNA28の入力端子42、43からTIA30の出力リード58、59、64、65への電圧利得のような、その他の受信機の性能パラメータを過度に悪化させることなく、ノイズフィギュア(NF)が改善されていることを示している。
別の新規な側面によれば、図5の受信機は、2つの動作モードをサポート可能なマルチモード受信機である。2つのモードのうちの第1では、受信機は第1の性能パラメータを満足し、より小さい値のZdegを使用する。2つのモードのうちの第2では、受信機は、より高い値のZdegの使用を可能にする、より緩やかな第2の性能パラメータを満足する。そのデジタル値が現在の動作モードを示すデジタル制御信号が与えられる。デジタル制御信号は、第2Zdegインピーダンスにつき、第1Zdegインピーダンスに並列接続されるように切り替えるFETスイッチを制御する。ディジェネレイトインピーダンス要素50〜53の各々は、2つのそのような抵抗と、1つのそのようなFETを含み、FETはディジェネレイトインピーダンス要素の全体としてのインピーダンスをプログラマブルにする。もし、デジタル制御信号が第1の値を有していれば、第2Zdegインピーダンスが第1Zdegインピーダンスに並列に結合されるように、FETスイッチが導通状態となる。この結果は、より低い値のZdegとなる。他方、もしデジタル制御信号が第2の値を有していれば、FETスイッチは非導通状態となる。従って第2Zdegインピーダンスは、第1Zdegインピーダンスに並列に結合されない。この結果は、より高い値のZdegとなる。より高いZdegの値は、性能パラメータ(例えばTB)が厳しくない際に、第2モードにおいて使用される。他方、より低いZdegの値は、性能パラメータがより厳しい際に、第1モードで使用される。
図10A〜10Gは、新規なディジェネレイトインピーダンス要素Zdeg50がどのように実現されうるかの幾つかの例を示す。これらの例では、ディジェネレイションはLNAとパッシブミキサのスイッチングコアとの間に置かれる。図示された各場合において、左側への第1リード100は、LNA28に結合されるインピーダンス要素50のリードであり、右側への第2リード101は、スイッチングコア48への結合されるインピーダンス要素50のリードである。
図11は、ある新規な側面に従った方法のフローチャートである。第1ステップ(ステップ200)において、第1ディジェネレイトインピーダンス要素が、低雑音増幅器(LNA)の第1出力リードと、第1パッシブスイッチングコア(PSC)の第1入力リードとの間に設けられる。第1ディジェネレイトインピーダンス要素のインピーダンスは、20オームよりも大きい。第2ステップ(ステップ201)において、第2ディジェネレイトインピーダンス要素が、LNAの第2出力リードと第1PSCの第1入力リードとの間に設けられる。第2ディジェネレイトインピーダンス要素のインピーダンスは、20オームよりも大きい。このことは、第3、第4ディジェネレイトインピーダンス要素及び第2PSCについても同様である。第3ステップ(ステップ202)において、トランスインピーダンス増幅器TIAが設けられ、ここでTIAはPSCから出力された信号を増幅するように結合される。TIAは、ミキサのディジェネレイションを適用した後、受信機全体の総ノイズ電力の20%未満のノイズ電力を有する。この場合、受信機全体は、LNA、第1、第2ディジェネレイトインピーダンス要素、PSC、及びTIAである。ステップ200〜202は、図3、4のRF送受信機集積回路22が製造される半導体製造プロセスの過程で全て同時に行われてもよい。ステップ200〜202は、図3、4のRF送受信機集積回路22の設置(disposition)、配送、(delivery)、及び/または販売(sale)によって、全て同時に実行されても良い。図11の例では、ディジェネレイションの後、TIAからのノイズ寄与は、受信機の総出力ノイズの20%未満である。ディジェネレイションとTIAノイズ寄与との種々の組み合わせが、種々のデューティサイクルにつき使用され得る。例えば25%のLOデューティサイクルにつき、全体の15%TIAのノイズ寄与と共に、20オームのZdegが選択され得る。これは、適切な線形性、電圧利得、及びノイズフィギュアの要求に帰するだろう。他方、50%のデューティサイクルにつき、18%のTIAノイズと共に、100オームのZdegが選択され得る。
説明の目的で、ある具体的な実施形態が上記述べられたが、この特許明細書の教示は、全般的な適用性を有し、上で述べられた具体的な実施形態に限定されるものではない。従って、述べられた具体的な実施形態の種々の特徴の種々の変形、適合、及び組み合わせが、以下で説明される特許請求の範囲の範囲を逸脱することなく、実施され得る。

Claims (24)

  1. 第1出力リードと第2出力リードとを有する低雑音増幅器(LNA)と、
    第1信号入力リード、第2信号入力リード、第1信号出力リード、第2信号出力リード、第1局部発振器入力リード、及び第2局部発振器入力リードを有するパッシブスイッチングコア(PSC)と、
    第1入力リード、第2入力リード、第1出力リード、及び第2出力リードを有するトランスインピーダンス増幅器(TIA)と、
    第1リードと第2リードとを有する第1ディジェネレイトインピーダンス要素(Zdeg)と、
    第1リードと第2リードとを有する第2ディジェネレイトインピーダンス要素(Zdeg)と
    を備え、前記第1Zdegの前記第1リードは前記LNAの前記第1出力リードに結合され、前記第1Zdegの前記第2リードは前記PSCの前記第1信号入力リードに結合され、
    前記第2Zdegの前記第1リードは前記LNAの前記第2出力リードに結合され、前記第2Zdegの前記第2リードは前記PSCの前記第2信号入力リードに結合され、
    前記LNA、前記第1、第2Zdeg、前記PSC、及び前記TIAは、受信機を形成し、
    前記第1Zdeg及び第2Zdegのインピーダンスの値は、前記LNAの入力端子から前記TIAの出力リードへの電圧利得を含む受信機の性能パラメータに基づいて、前記TIAから出力されるノイズを低減するように決定され、前記第1Zdeg及び第2Zdegは、第1の性能パラメータを満足する前記受信機に基づいた第1モードでは第1のインピーダンス値を提供し、前記第1の性能パラメータより厳しくない第2の性能パラメータを満足する前記受信機に基づいた第2モードでは、前記第1のインピーダンス値よりも大きい第2のインピーダンス値を提供する、
    回路。
  2. 前記LNAは、動作信号の周波数において、300オームを超える差動出力インピーダンスを有する、請求項1の回路。
  3. 前記LNAの前記第1、第2出力リードと、前記PSCの前記第1、第2入力リードとの間の信号経路には、アクティブなgmセル(active gm-cell)は設けられない、請求項2の回路。
  4. 前記PSCは、
    前記第1Zdegの前記第2リードに結合された第1端子と、前記TIAの前記第1入力リードに結合された第2端子と、前記PSCの前記第1局部発振器入力リードに結合された第3ゲート端子とを有する第1電界効果トランジスタ(FET)と、
    前記第1Zdegの第2リードに結合された第1端子と、前記TIAの前記第2入力リードに結合された第2端子と、前記PSCの前記第2局部発振器入力リードに結合された第3ゲート端子とを有する第2FETと、
    前記第2Zdegの前記第2リードに結合された第1端子と、前記TIAの前記第1入力リードに結合された第2端子と、前記PSCの前記第2局部発振器入力リードを受けるように結合された第3ゲート端子とを有する第3FETと、
    前記第2Zdegの第2リードに結合された第1端子と、前記TIAの前記第2入力リードに結合された第2端子と、前記PSCの前記第1局部発振器入力リードを受けるように結合された第3ゲート端子とを有する第4FETと
    を備える請求項2の回路。
  5. 前記第1Zdeg及び前記第2Zdegの各々は、抵抗、キャパシタ、トランジスタ、直列に結合された抵抗とキャパシタ、直列に結合された抵抗とトランジスタ、直列に結合されたキャパシタとトランジスタ、及び全てが直列に結合された抵抗とキャパシタとトランジスタ、からなるグループから選ばれる、請求項3の回路。
  6. 前記TIAは、フィルタの特性を有し、前記受信機においてベースバンドフィルタとして機能する、請求項3の回路。
  7. 前記動作信号の前記周波数は、400MHzより高い、請求項3の回路。
  8. 前記受信機は、総ノイズ電力を有するノイズを出力し、前記TIAは、前記受信機の前記総ノイズ電力の20%未満のノイズ電力を有し、前記第1Zdeg及び前記第2Zdegの各々は、前記受信機によって受信される動作信号の周波数において、少なくとも20オームのインピーダンスを有する、請求項3の回路。
  9. 前記PSCの前記第1局部発振器入力リード上の第1局部発振器信号は、期間の50%未満でアクティブであり、前記PSCの前記第2局部発振器入力リード上の第2局部発振器信号は、前記期間の50%未満でアクティブである、請求項3の回路。
  10. 前記第1、第2ディジェネレイトインピーダンス要素の各々は、複数のインピーダンスの1つを有するようにプログラマブルである、請求項3の回路。
  11. 前記第1Zdeg及び前記第2Zdegの各々は、前記受信機によって受信される前記動作信号の前記周波数において、少なくとも50オームのインピーダンスを有する、請求項3の回路。
  12. 前記受信機は、2.6dB未満のノイズフィギュアと、38dBを超える電圧利得を有する、請求項8の回路。
  13. 少なくとも20オームのインピーダンスを有する第1ディジェネレイトインピーダンス要素を、低雑音増幅器(LNA)の第1出力リードと、パッシブスイッチングコア(PSC)の第1入力リードとの間に設けることと、
    少なくとも20オームのインピーダンスを有する第2ディジェネレイトインピーダンス要素を、前記LNAの第2出力リードと、前記PSCの第2入力リードとの間に設けることと、
    前記PSCによって出力された信号を増幅するように結合されたトランスインピーダンス増幅器(TIA)を設けることと
    を備え、前記LNA、前記第1、第2ディジェネレイトインピーダンス要素、前記PSC、及び前記TIAは、受信機を形成し、
    前記第1ディジェネレイトインピーダンス要素及び第2ディジェネレイトインピーダンス要素のインピーダンスの値は、前記LNAの入力端子から前記TIAの出力リードへの電圧利得を含む受信機の性能パラメータに基づいて、前記TIAから出力されるノイズを低減するように決定され、前記第1ディジェネレイトインピーダンス要素及び第2ディジェネレイトインピーダンス要素は、第1の性能パラメータを満足する前記受信機に基づいた第1モードでは第1のインピーダンス値を提供し、前記第1の性能パラメータより厳しくない第2の性能パラメータを満足する前記受信機に基づいた第2モードでは、前記第1のインピーダンス値よりも大きい第2のインピーダンス値を提供する、
    方法。
  14. 前記受信機が、少なくとも400MHzの入力RF信号を受信している際、前記LNAは、300オームを超える差動出力インピーダンスを有する、請求項13の方法。
  15. 前記受信機は、総ノイズ電力を有するノイズを出力し、前記TIAは、ディジェネレイトが生じた後、前記受信機の前記総ノイズ電力の20%未満のノイズ電力を有する、請求項13の方法。
  16. 前記受信機は、第2PSC、前記第2PSCに結合された2つの更なるディジェネレイトインピーダンス要素、及び前記第2PSCによって出力された信号を増幅する第2TIAを更に含み、前記受信機の総ノイズ電力は、前記第2TIAから出力されたノイズを含む、請求項13の方法。
  17. 前記第1、第2ディジェネレイトインピーダンス要素の前記インピーダンスを変えること、を更に備える請求項13の方法。
  18. 前記第1ディジェネレイトインピーダンスに並列になるように別のディジェネレイトインピーダンスをスイッチングすること、を更に備える請求項13の方法。
  19. 前記受信機は、2.6dB未満のノイズフィギュアと、38dBを超える電圧利得を有する、請求項15の方法。
  20. 前記第2TIAは、前記総ノイズ電力の20%未満のノイズ電力を有する、請求項16の方法。
  21. パッシブミキサを有し、アクティブなgmセル(active gm-cell)を有しないSAWレス受信機チェーンであって、低雑音増幅器(LNA)と、前記パッシブミキサと、前記パッシブミキサから出力された信号を受信するトランスインピーダンス増幅器(TIA)とを含むSAWレス受信機チェーンと、
    前記LNAと前記パッシブミキサとの間の信号経路にインピーダンスを設ける手段と
    を備え、前記インピーダンスは20オームより大きく、前記手段は第1抵抗と第2抵抗を含み、前記手段は利得を有せず、
    記インピーダンスの値は、前記LNAの入力端子から前記TIAの出力リードへの電圧利得を含む受信機の性能パラメータに基づいて、前記TIAからの出力としてのノイズフィギュアを低減するように決定され、前記第1抵抗と前記第2抵抗は、第1の性能パラメータを満足する前記受信機に基づいた第1モードでは第1のインピーダンス値を提供し、前記第1の性能パラメータより厳しくない第2の性能パラメータを満足する前記受信機に基づいた第2モードでは、前記第1のインピーダンス値よりも大きい第2のインピーダンス値を提供する、
    回路。
  22. 前記SAWレス受信機チェーン及び前記手段は、携帯電話における用途に適合されている、請求項21の回路。
  23. 前記パッシブミキサは、実質的に50%未満のデューティサイクルを有する局部発振器(LO)信号を受信する、請求項21の回路。
  24. 前記手段の前記インピーダンスは、前記手段に供給されるデジタル制御信号を変えることによってプログラマブルである、請求項21の回路。
JP2010532221A 2007-10-30 2008-10-29 Sawレス受信機におけるディジェネレイトパッシブミキサ Active JP5456684B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US98387407P 2007-10-30 2007-10-30
US60/983,874 2007-10-30
US11/936,305 US7899426B2 (en) 2007-10-30 2007-11-07 Degenerated passive mixer in saw-less receiver
US11/936,305 2007-11-07
PCT/US2008/081652 WO2009058912A1 (en) 2007-10-30 2008-10-29 Degenerated passive mixer in saw-less receiver

Publications (2)

Publication Number Publication Date
JP2011502441A JP2011502441A (ja) 2011-01-20
JP5456684B2 true JP5456684B2 (ja) 2014-04-02

Family

ID=40583470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010532221A Active JP5456684B2 (ja) 2007-10-30 2008-10-29 Sawレス受信機におけるディジェネレイトパッシブミキサ

Country Status (8)

Country Link
US (1) US7899426B2 (ja)
EP (1) EP2215730B1 (ja)
JP (1) JP5456684B2 (ja)
KR (1) KR101160854B1 (ja)
CN (1) CN101842994B (ja)
AT (1) ATE521140T1 (ja)
TW (1) TWI385934B (ja)
WO (1) WO2009058912A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8929840B2 (en) * 2007-09-14 2015-01-06 Qualcomm Incorporated Local oscillator buffer and mixer having adjustable size
US8599938B2 (en) * 2007-09-14 2013-12-03 Qualcomm Incorporated Linear and polar dual mode transmitter circuit
US20090197552A1 (en) * 2008-01-07 2009-08-06 Peter Kurahashi Bandwidth tunable mixer-filter using lo duty-cycle control
US8639205B2 (en) * 2008-03-20 2014-01-28 Qualcomm Incorporated Reduced power-consumption receivers
US8351978B2 (en) * 2008-08-01 2013-01-08 Aleksandar Tasic Systems and methods for adjusting the gain of a receiver through a gain tuning network
US8606193B2 (en) * 2008-11-13 2013-12-10 Qualcomm Incorporated RF transceiver IC having internal loopback conductor for IP2 self test
US8086208B2 (en) * 2008-12-05 2011-12-27 Passif Semiconductor Corp. Passive wireless receiver
US8929848B2 (en) * 2008-12-31 2015-01-06 Mediatek Singapore Pte. Ltd. Interference-robust receiver for a wireless communication system
US20100279641A1 (en) * 2008-12-31 2010-11-04 Siu-Chuang Ivan Lu Receiver for wireless communication system
US8204467B2 (en) * 2009-02-10 2012-06-19 Telefonaktiebolaget Lm Ericsson (Publ) Passive mixer mismatch tuning using self-tests to suppress IM2
JP5670417B2 (ja) 2009-03-17 2015-02-18 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Sawレス、lnaレス低ノイズ受信器
US7948294B2 (en) * 2009-05-29 2011-05-24 Mediatek Inc. Mixer with high linearity
KR101077228B1 (ko) * 2009-09-17 2011-10-27 (주)에프씨아이 믹서회로
US8798216B2 (en) * 2010-01-05 2014-08-05 Maxlinear, Inc. High dynamic range radio architecture with enhanced image rejection
JP5720106B2 (ja) * 2010-03-31 2015-05-20 富士通セミコンダクター株式会社 ミキサ回路及びミキサ回路のコモン電圧調整方法
US8792836B2 (en) 2010-06-03 2014-07-29 Broadcom Corporation Front end module with compensating duplexer
US8655299B2 (en) * 2010-06-03 2014-02-18 Broadcom Corporation Saw-less receiver with RF frequency translated BPF
US8724747B2 (en) * 2010-06-03 2014-05-13 Broadcom Corporation Saw-less receiver including transimpedance amplifiers
US8599726B2 (en) 2010-06-03 2013-12-03 Broadcom Corporation Front end module with a tunable balancing network
KR101043416B1 (ko) * 2010-06-07 2011-06-22 한국과학기술원 주파수 혼합기 및 그 구동 방법
JP4991915B2 (ja) * 2010-07-05 2012-08-08 株式会社東芝 周波数変換回路、信号処理回路及び受信機
US8620242B2 (en) * 2010-08-19 2013-12-31 Broadcom Corporation High performance transmitter preamplification chain with calibration feedback
JP5567983B2 (ja) * 2010-10-29 2014-08-06 旭化成エレクトロニクス株式会社 デモジュレータ回路
US8515380B2 (en) * 2011-06-16 2013-08-20 Texas Instruments Incorporated Current mode blixer with noise cancellation
US8565707B2 (en) * 2011-10-13 2013-10-22 Qualcomm Incorporated Cancellation of spectral images in communication devices
KR101873754B1 (ko) 2011-11-25 2018-07-04 한국전자통신연구원 고주파 수신기
US9467093B2 (en) * 2012-03-30 2016-10-11 Qualcomm Incorporated Single ended receiver with a multi-port transformer and shared mixer
KR101325196B1 (ko) * 2012-10-22 2013-11-04 지씨티 세미컨덕터 인코포레이티드 임피던스 쉐이핑을 이용한 수신기
US9595937B2 (en) * 2014-09-17 2017-03-14 Texas Instruments Incorporated Programmable step attenuator with cross connection
US9431961B2 (en) * 2014-10-29 2016-08-30 Qualcomm Incorporated Phase shifting mixer
US9450626B2 (en) * 2014-11-14 2016-09-20 Qualcomm Incorporated Sawless architecture for receivers
US9780734B2 (en) 2015-10-06 2017-10-03 Qualcomm Incorporated Noise cancelling baseband amplifier
KR101902093B1 (ko) * 2017-01-03 2018-09-28 (주)에프씨아이 Lo 생성 시스템 및 그 생성 방법
KR101930802B1 (ko) * 2017-01-23 2018-12-19 (주)에프씨아이 집적된 전력 증폭기를 갖는 cmos 송수신기
US10153934B1 (en) 2017-10-11 2018-12-11 Qualcomm Incorporated Reconfigurable wideband current-mode filters
FR3107796B1 (fr) * 2020-02-27 2022-03-25 St Microelectronics Alps Sas Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667649B1 (en) * 2002-05-15 2003-12-23 Ralink Technology, Inc. Method and system for utilizing a high-performance mixer as a complete receiver
JP4298468B2 (ja) * 2003-10-31 2009-07-22 シャープ株式会社 周波数変換回路、無線周波受信機、および無線周波トランシーバ
TWI345369B (en) * 2004-01-28 2011-07-11 Mediatek Inc High dynamic range time-varying integrated receiver for elimination of off-chip filters
TWI373925B (en) * 2004-02-10 2012-10-01 Tridev Res L L C Tunable resonant circuit, tunable voltage controlled oscillator circuit, tunable low noise amplifier circuit and method of tuning a resonant circuit
JP4403827B2 (ja) * 2004-02-25 2010-01-27 ソニー株式会社 周波数変換回路、icおよび受信機
US7457605B2 (en) * 2004-09-10 2008-11-25 Silicon Laboratories, Inc. Low noise image reject mixer and method therefor
CN100428641C (zh) * 2005-08-25 2008-10-22 威盛电子股份有限公司 直接转换型射频接收器的混波器
TWI285994B (en) * 2005-10-28 2007-08-21 Via Tech Inc Tuning circuit for transconductors and related method
US8639205B2 (en) * 2008-03-20 2014-01-28 Qualcomm Incorporated Reduced power-consumption receivers
US8331897B2 (en) * 2008-04-07 2012-12-11 Qualcomm Incorporated Highly linear embedded filtering passive mixer
US8351978B2 (en) * 2008-08-01 2013-01-08 Aleksandar Tasic Systems and methods for adjusting the gain of a receiver through a gain tuning network

Also Published As

Publication number Publication date
WO2009058912A1 (en) 2009-05-07
TWI385934B (zh) 2013-02-11
EP2215730A1 (en) 2010-08-11
KR20100082021A (ko) 2010-07-15
US7899426B2 (en) 2011-03-01
JP2011502441A (ja) 2011-01-20
CN101842994B (zh) 2013-12-25
US20090111420A1 (en) 2009-04-30
EP2215730B1 (en) 2011-08-17
ATE521140T1 (de) 2011-09-15
KR101160854B1 (ko) 2012-07-02
TW200935767A (en) 2009-08-16
CN101842994A (zh) 2010-09-22

Similar Documents

Publication Publication Date Title
JP5456684B2 (ja) Sawレス受信機におけるディジェネレイトパッシブミキサ
US8351978B2 (en) Systems and methods for adjusting the gain of a receiver through a gain tuning network
KR101489565B1 (ko) 외부 정합을 필요로 하지 않는 차동 증폭기를 위한 잡음 제거 회로 및 방법
US8750437B1 (en) Radio-frequency apparatus with programmable performance and associated methods
US7352241B2 (en) Variable gain amplifier
US8594583B2 (en) Apparatus and method for radio frequency reception with temperature and frequency independent gain
Manstretta et al. A 0.18/spl mu/m CMOS direct-conversion receiver front-end for UMTS
CN101013911B (zh) 射频可变增益放大器控制电路及增益控制方法
US9496906B2 (en) Receiver with wide gain range
JPWO2014136402A1 (ja) ミキサ回路
KR100943854B1 (ko) 구성가능한 능동/수동 믹서 및 공유된 gm 스테이지를위한 방법 및 시스템
CN114731139A (zh) 一种射频接收机
KR101325196B1 (ko) 임피던스 쉐이핑을 이용한 수신기
JP2011205229A (ja) 無線受信回路
US8112056B2 (en) Distributed direct conversion receiver (DDCR) for UWB systems
JP2019197968A (ja) 利得可変型増幅器
Safarian et al. A distributed RF front-end for UWB receivers
US20070018727A1 (en) Variable gain amplifier and wireless communication apparatus including the same
JP2001119254A (ja) 利得可変増幅回路および通信機器
JP2007189569A (ja) 増幅器およびこれを用いた無線通信機器
HK1116935A1 (en) Transconductance circuit module and radio frequency filter
HK1116935B (en) Transconductance circuit module and radio frequency filter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120313

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120321

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120409

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140108

R150 Certificate of patent or registration of utility model

Ref document number: 5456684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250