JP5474145B2 - Fade processing device for DSD signal in audio products - Google Patents
Fade processing device for DSD signal in audio products Download PDFInfo
- Publication number
- JP5474145B2 JP5474145B2 JP2012186511A JP2012186511A JP5474145B2 JP 5474145 B2 JP5474145 B2 JP 5474145B2 JP 2012186511 A JP2012186511 A JP 2012186511A JP 2012186511 A JP2012186511 A JP 2012186511A JP 5474145 B2 JP5474145 B2 JP 5474145B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- modulator
- input
- feedback value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 25
- 238000004364 calculation method Methods 0.000 claims description 16
- 238000005562 fading Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本発明はオーディオ製品におけるDSD(Direct Stream Digital)信号を逐次処理してフェード処理に余分なメモリを必要とせずフェード信号の切り替えを不要として処理規模を少なくすることができるオーディオ製品におけるDSD信号のフェード処理装置に関する。このDSD方式では、A/D変換された1ビットの信号をそのまま記録し、再生もアナログローパスフィルターを通すというシンプルなシステムである。また、スーパーオーディオCDに採用されたDSD方式は従来のPCM(Pulse Code Modulation)方式とは異なり音声信号の大小を1ビットのデジタルパルスの密度(濃淡)で表現する方式である。 According to the present invention, a DSD (Direct Stream Digital) signal in an audio product is sequentially processed so that an extra memory is not required for the fading process, and the fading of the DSD signal in the audio product can be reduced without switching the fade signal. The present invention relates to a processing apparatus. This DSD system is a simple system in which an A / D converted 1-bit signal is recorded as it is, and reproduction is also passed through an analog low-pass filter. The DSD system adopted for the super audio CD is a system that expresses the size of an audio signal by the density (shading) of a 1-bit digital pulse, unlike a conventional PCM (Pulse Code Modulation) system.
従来のオーディオ信号のフェード処理等を行なう際にノイズの発生を阻止するための技術として、以下に示すデジタル信号処理装置およびデジタル信号処理プログラム(公開特許公報)が提案されている。
同公開特許公報によれば、シグマデルタ変調処理が施された所定数ビットの入力信号を所定時間だけ遅延して出力する遅延処理手段と、前記入力信号を2ビット以上の所定数ビットの信号に変調するビット長変調手段と、この2以上の所定数ビットの信号と係数発生手段から順番に供給される係数とを乗算する乗算手段と、この乗算手段から出力される乗算結果信号を時間軸上において後先を反転させて出力する第1の時間反転手段と、この第1の時間反転手段からの出力信号にシグマデルタ変調処理を施すシグマデルタ変調手段と、このシグマデルタ変調手段から出力される再シグマデルタ変調信号を時間軸上において後先を反転させて出力する第2の時間反転手段と、前記遅延処理手段からの出力信号と前記第2の時間反転手段からの反転出力とを切り換え制御して出力させる制御手段とを備え、更に、前記第1の時間反転手段、前記シグマデルタ変調手段、および、前記第2の時間反転手段の3手段による信号遅延時間の総和を、前記遅延処理手段が前記入力信号を遅延させる遅延時間と同一となる構成とし、前記係数発生手段は、所定時間毎に係数を供給する手段であることを特徴とするデジタル信号処理装置がある(特開2007−267091参照)。
The following digital signal processing apparatus and digital signal processing program (published patent publication) have been proposed as techniques for preventing the occurrence of noise when performing conventional fade processing of an audio signal.
According to the published patent publication, a delay processing means for delaying and outputting a predetermined number of bits of an input signal subjected to sigma delta modulation processing for a predetermined time, and converting the input signal into a signal of a predetermined number of bits of 2 bits or more. A bit length modulation means for modulating, a multiplying means for multiplying the signal of a predetermined number of bits of 2 or more and a coefficient sequentially supplied from the coefficient generating means, and a multiplication result signal output from the multiplying means on the time axis The first time reversing means for inverting and outputting the sine, the sigma delta modulating means for performing the sigma delta modulation processing on the output signal from the first time reversing means, and the sigma delta modulating means A second time reversing means for inverting and outputting the re-sigma delta modulation signal on the time axis, an output signal from the delay processing means, and an output from the second time reversing means. Control means for switching and outputting the output, and further, the sum of signal delay times by the three means of the first time inversion means, the sigma delta modulation means, and the second time inversion means is calculated. There is a digital signal processing apparatus characterized in that the delay processing means is configured to be the same as a delay time for delaying the input signal, and the coefficient generating means is means for supplying a coefficient every predetermined time. JP, 2007-267091, A).
上記特許文献には、フェード処理を行う際にノイズを発生させないデジタル信号処理装置やプログラムを実現することが可能になるという効果が得られることが記載されている。 The above-mentioned patent document describes that an effect that it is possible to realize a digital signal processing device and a program that do not generate noise when performing fade processing is obtained.
しかし、上記特許文献1の発明は、時間反転のためのメモリが必要となり、一般的にメモリ容量の制限がある組み込みシステムにおいて実現することは困難である。また、上記文献では、信号選択、ミュートパターン生成といったモジュールが存在するため、デジタル信号処理の規模が大きくなる等の難点があった。
However, the invention of
本発明は上記課題を解決するためになされたもので、その目的とするところは、入力信号を逐次処理することでフェード機能を実現しているため、余分なメモリを必要とせず、メモリ容量の小さなシステムで実現可能で、ミュートパターン、源信号やフェード信号の切り替えが不要であり、処理規模を少なくでき、フェードイン後の出力信号は入力信号と一致し、かつフェードアウト後の出力信号は0と1が同数で繰り返すミュートパターンとなるようにしたオーディオ製品におけるDSD信号のフェード処理装置を提供することにある。 The present invention has been made in order to solve the above-described problems, and an object of the present invention is to realize a fade function by sequentially processing input signals, so that no extra memory is required and the memory capacity is reduced. It can be realized with a small system, mute pattern, switching of source signal and fade signal is not required, processing scale can be reduced, output signal after fade-in matches input signal, and output signal after fade-out is 0 An object of the present invention is to provide a fade processing apparatus for a DSD signal in an audio product in which 1 is a mute pattern that repeats in the same number.
本発明に係るオーディオ製品におけるDSD信号のフェード処理装置は、DSD方式を扱う機器において、出力レベルの調整、設定を備えたフェーダー部と、該フェーダー部の出力側の一方をマルチビット信号として入力側に接続する2次ΔΣ変調器と、該フェーダー部の出力側から分岐して入力側に接続されたミックス用フィードバック値算出部とを備え、該ミックス用フィードバック値算出部の出力側からミックス用フィードバック値であるDITHERを前記2次ΔΣ変調器の1段目のフィードバック値に加算するとともに前記ミックス用フィードバック値算出部の入力側に前記2次ΔΣ変調器の出力側の分岐信号を接続し、該2次ΔΣ変調器の出力側から入力Xを1ビットの出力Yとして取り出すことを特徴とする。
A fade processing apparatus for a DSD signal in an audio product according to the present invention includes a fader unit having output level adjustment and setting in a device handling the DSD system, and one of the output sides of the fader unit as a multi-bit signal on the input side. A second-order ΔΣ modulator connected to the output of the fader unit, and a mixing feedback value calculation unit branched from the output side of the fader unit and connected to the input side, and a mixing feedback from the output side of the mixing feedback value calculation unit The value DITER is added to the feedback value of the first stage of the secondary ΔΣ modulator, and the branch signal on the output side of the secondary ΔΣ modulator is connected to the input side of the feedback value calculation unit for mixing , The input X is taken out as a 1-bit output Y from the output side of the secondary ΔΣ modulator .
請求項1記載のミックス用フィードバック値算出部において、フェードイン完了後からフェードアウト開始前までの間、2次ΔΣ変調器の入出力が一致しない場合は固定値Cとし、2次ΔΣ変調器の入出力が一致している場合、又はフェード中あるいはミュート中の場合はミックス用フィードバック値を0と設定することを特徴とする。
In
本発明に係るオーディオ製品におけるDSD信号のフェード処理装置は、入力信号を逐次処理して出力信号が得られるため、時間反転操作が不要であり、その分のメモリが不要となる。 Since the DSD signal fade processing apparatus in the audio product according to the present invention sequentially processes the input signal and obtains the output signal, the time reversal operation is unnecessary, and the corresponding memory becomes unnecessary.
また、本発明は入力信号を逐次処理して出力信号が得られるため、実時間処理を想定した場合でもまとめて大量の演算をする必要が無く、実用性の高い製品が得られる。 In addition, since the present invention sequentially processes the input signal and obtains the output signal, it is not necessary to perform a large amount of calculations all at once even when real-time processing is assumed, and a highly practical product can be obtained.
さらに、本発明は出力信号の切り替えが不要であり、ディレイ器、スイッチは不要となるため、演算量が少なくて済む。
また、本発明ではミュートパターン、源信号やフェード信号の切り替えが不要であり、処理規模を少なくできる。
Furthermore, the present invention does not require switching of output signals, and does not require a delay device or a switch, so that the amount of calculation can be reduced.
In the present invention, it is not necessary to switch the mute pattern, source signal, and fade signal, and the processing scale can be reduced.
フェードイン後の出力信号は、入力信号と一致するため、そのためのスイッチが不要となる。 Since the output signal after the fade-in coincides with the input signal, a switch for that purpose is unnecessary.
フェードアウト後の出力信号は、0と1が同数で繰り返すミュートパターンとなり、聴者に満足な音を提供することができる。 The output signal after the fade-out becomes a mute pattern in which 0 and 1 are repeated in the same number, and a satisfactory sound can be provided to the listener.
以下、本発明を図面に基づいて具体的に説明する。
図1は本発明の一実施例を示すブロック図である。
図1に示していないが本発明で使用するオーディオデータはDSD方式である。記録媒体として、例えばスーパーオーディオCD等が使用される。従来のPCM方式では、種々のフィルターがかけられており、補正、間引きをしてサンプリングしているので、その間の工程が多くなっていた。これに対し、DSD方式はサンプリング周波数がCDの64倍の細かさの2822.4kHzで、これを1ビットのデータで、そのまま記録していく方式である。同様に、再生時も1ビットずつ処理する。このため、DSD方式はアナログローパスフィルターを通すだけという変換が少ないシンプルな構造である。そのため原音に近いサウンドが得られる。すなわち、CDでは人間の耳には聞こえない22KHz以上をカットしているがスーパーオーディオCDの周波数は100KHzをカバーする。
Hereinafter, the present invention will be specifically described with reference to the drawings.
FIG. 1 is a block diagram showing an embodiment of the present invention.
Although not shown in FIG. 1, the audio data used in the present invention is a DSD system. For example, a super audio CD or the like is used as the recording medium. In the conventional PCM system, various filters are applied, and sampling is performed after correction and thinning, so that the number of processes in between is increased. On the other hand, in the DSD method, the sampling frequency is 2822.4 kHz, which is 64 times as fine as the CD, and this is recorded as it is as 1-bit data. Similarly, one bit is processed at the time of reproduction. For this reason, the DSD system has a simple structure in which there is little conversion that only passes through an analog low-pass filter. Therefore, a sound close to the original sound can be obtained. That is, the CD cuts over 22 KHz, which cannot be heard by human ears, but the frequency of the super audio CD covers 100 KHz.
図1及び図2において、入力信号Xを1ビットオーディオ信号として、フェーダー部1のデジタルアナログ変換器(DAC)であるビット長変換器2に入力する。この変換器2は既存の技術と変わるものではない。すなわち、ビット長変換器2は入力信号をX、出力信号をYとすると、Y=1(X=1),Y=−1(X=0)で、出力信号Yはマルチビットになる。本実施例では16桁の二進法が採用されるが、これに限定されるものではなく24桁の二進法で表現する24ビットなどであっても良い。図2において、X信号をDA変換した後の係数処理は、a1=0.99、a2=0.95で処理をしている。
1 and 2, an input signal X is input as a 1-bit audio signal to a
フェーダー部1の出力側のマルチビット信号は2次ΔΣ変調器3の入力側に送られる。2次ΔΣ変調器3の出力側は1ビットオーディオ信号Yとして取り出される。フェーダー部1の出力側のマルチビット信号はミックス用フィードバック値算出部4の入力側にも送られる。ミックス用フィードバック値算出部4の出力側は2次ΔΣ変調器3の入力側に送信される。また、2次ΔΣ変調器3の出力側の1ビットオーディオ信号Yはミックス用フィードバック値算出部4の入力側にフィードバックされる。
The multi-bit signal on the output side of the
2次ΔΣ変調器3によるはD/A変換の詳細を図3に示す。
ΔΣの原理はアナログ入力を積分した信号と、デジタル出力をD/A変換して積分した信号の差分を求め、中点電圧と比較して量子化する。デジタル信号を十分に高い周波数にオーバーサンプリングして再量子化雑音の分布を広い帯域に分布させ、2次ΔΣ変調器3を用いて再量子化雑音を整形する。図中、5は量子化器を示す。高速低ビットD/A変換を行いアナログローパスフィルタで再量子化雑音を除去するとS/N比が確保されたアナログ信号が得られる。
The details of the D / A conversion by the
The principle of ΔΣ is that a difference between a signal obtained by integrating an analog input and a signal obtained by D / A conversion of a digital output is obtained and quantized by comparison with a midpoint voltage. The digital signal is oversampled to a sufficiently high frequency to distribute the requantization noise over a wide band, and the second-
上記ミックス用フィードバック値算出部4において、フェードイン完了後からフェードアウト開始前までの間、2次ΔΣ変調器3の入出力が一致しない場合は、固定値Cとする。2次ΔΣ変調器3の入出力が一致している場合、又はフェード中あるいはミュート中の場合は0とする。本実施例では、16ビット固定小数点のうち下位10ビットが小数部であり、C=1(=1/1024=0.000976…)とした。
In the mixing feedback
図3は本発明の一実施例を示す2次ΔΣ変調器を示す説明図である。
図中、2はDAC(Digital Analog Converter)、5は量子化器をそれぞれ示す。量子化とはアナログ信号などの連続量を整数等の離散値で近似的に表現する手法である。量子化器5では入力をX、出力をYとすると、Y=1(X≧1)、Y=0(X<0)であらわす。図中、DITHER(ディザ)はデジタル信号の処理技術であり、見かけ上のビット深度を増やす効果がある。アナログ信号を取り込んでデジタル化するA/Dコンバータや、機器の内部で24ビットや32ビットで処理されているデジタル信号を16ビットで出力する場合などに信号の劣化を抑えるために使用される。本実施例では、2次ΔΣ変調器3の入力と出力の各信号が迅速に一致することを保証するための処理であり、ミックス用フィードバック値算出部4により算出される。
FIG. 3 is an explanatory diagram showing a second-order ΔΣ modulator showing an embodiment of the present invention.
In the figure, 2 is a DAC (Digital Analog Converter), and 5 is a quantizer. Quantization is a technique for approximately expressing a continuous amount of an analog signal or the like with a discrete value such as an integer. In the quantizer 5, when the input is X and the output is Y, Y = 1 (X ≧ 1) and Y = 0 (X <0). In the figure, DITHER is a digital signal processing technique and has the effect of increasing the apparent bit depth. It is used to suppress signal deterioration when an A / D converter that takes in an analog signal and digitizes it, or when a digital signal processed in 24 or 32 bits is output in 16 bits inside the device. In this embodiment, this is a process for ensuring that the input and output signals of the second-
図3における量子化器5をノイズ源(E)とみなすと、2次ΔΣ変調器3の伝達関数は以下の通りとなる。
Y=X+(1−a1Z−1)(1−a2Z−1)E
通常はa1、a2は1であるが、フェードインでゲインが1となる瞬間の付近でノイズが発生する。この挙動を抑えるために、a1=0.99、a2=0.95とする。これらの値は実験を繰り返して最適値として求められたものであり、実装時に厳密に一致している必要はない。
a1、a2を前述の値にすることで、フェードイン後オリジナルデータ(入力データ)にスムーズに切り替わり、フェードアウト後は十分小さい値にスムーズに収束する。しかし、フェードイン後、オリジナルデータに切り替わらない場合がある。この現象は頻繁に発生し、時間が経過すればオリジナルデータに収束するという現象ではないことが判っている。そこで、本発明では確実でスムーズな切り替えを実現するために1段目のフィードバック値にある値(図3に示すDITHER)を加算する。DITHER値(ミックス用フィードバック値)は、フィードバック値を緩やかに変化させ、最終的にはノイズをゼロに収束させる役割を果たすことが本発明により得られた。
When the quantizer 5 in FIG. 3 is regarded as a noise source (E), the transfer function of the second-
Y = X + (1-a 1 Z −1 ) (1−a 2 Z −1 ) E
Normally, a 1 and a 2 are 1, but noise is generated in the vicinity of the moment when the gain becomes 1 by fading in. In order to suppress this behavior, a 1 = 0.99 and a 2 = 0.95. These values are obtained as the optimum values by repeating the experiment, and do not need to match exactly at the time of implementation.
By setting a 1 and a 2 to the above-described values, the data is smoothly switched to original data (input data) after fading in, and smoothly converges to a sufficiently small value after fading out. However, it may not be switched to the original data after fading in. It is known that this phenomenon occurs frequently and does not converge to the original data as time passes. Therefore, in the present invention, in order to realize reliable and smooth switching, a value (DITER shown in FIG. 3) in the first-stage feedback value is added. It has been obtained according to the present invention that the DITER value (mix feedback value) plays a role of gradually changing the feedback value and finally converging the noise to zero.
図4は本発明の一実施例を示す正規化周波数とノイズ転送周波数との関係図である。
NTF(Noise Transfer function)について、a1=0.99、a2=0.95の場合のNTFを実線で示した。
図中、1st order DSMは一点鎖線で示し、2nd order DSMは点線(破線)で示し、本発明に係るproposal 2nd orderDSMは実線で示した。図4に示す通り、フェード中の低周波数領域の特性は悪化するが、聴感上は十分に低い値であることが判る。
FIG. 4 is a graph showing the relationship between the normalized frequency and the noise transfer frequency according to an embodiment of the present invention.
For NTF (Noise Transfer function), the solid line indicates the NTF when a 1 = 0.99 and a 2 = 0.95.
In the figure, 1st order DSM is indicated by a one-dot chain line, 2nd order DSM is indicated by a dotted line (broken line), and a proposal 2nd order DSM according to the present invention is indicated by a solid line. As shown in FIG. 4, the characteristics in the low frequency region during the fade are deteriorated, but it is understood that the value is sufficiently low in terms of hearing.
本発明はオーディオ製品におけるDSD信号のフェード処理装置はオーディオ製品を扱う音響メーカーを音響製品販売業者あるいはオーディオ製品の愛好家である消費者に良質な音源を比較的安価な値段で提供できので、需要の喚起が期待できる。 The present invention provides a DSD signal fade processing apparatus for audio products, which can provide a sound manufacturer that handles audio products to a sound product distributor or a consumer who is an enthusiast of audio products at a relatively inexpensive price. Can be expected.
1 フェーダー部
2 DAC(Digital Analog Converter)
3 2次ΔΣ変調器
4 ミックス用フィードバック値算出部
5 量子化器
1
3 Second-
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012186511A JP5474145B2 (en) | 2012-08-27 | 2012-08-27 | Fade processing device for DSD signal in audio products |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012186511A JP5474145B2 (en) | 2012-08-27 | 2012-08-27 | Fade processing device for DSD signal in audio products |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014044303A JP2014044303A (en) | 2014-03-13 |
| JP5474145B2 true JP5474145B2 (en) | 2014-04-16 |
Family
ID=50395610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012186511A Active JP5474145B2 (en) | 2012-08-27 | 2012-08-27 | Fade processing device for DSD signal in audio products |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5474145B2 (en) |
-
2012
- 2012-08-27 JP JP2012186511A patent/JP5474145B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014044303A (en) | 2014-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272438B2 (en) | Signal processing system and processing method | |
| JP4539446B2 (en) | Delta-sigma modulation apparatus and delta-sigma modulation method | |
| US6784816B2 (en) | Circuits, systems and methods for volume control in 1-bit digital audio systems | |
| CN100514858C (en) | Word length reduction circuit | |
| EP0735461A1 (en) | 1-Bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus | |
| JP3318823B2 (en) | Digital signal processing apparatus and method | |
| JP4157142B2 (en) | Noise shaper, filter with noise shaping quantizer, and system and method using the same | |
| JP4649777B2 (en) | Delta-sigma modulation apparatus and method, and digital signal processing apparatus and method | |
| JP4059238B2 (en) | Digital signal processing apparatus and digital signal processing method | |
| JP4339490B2 (en) | Signal processing device | |
| JP6217736B2 (en) | Pulse width modulator and program thereof | |
| JP5474145B2 (en) | Fade processing device for DSD signal in audio products | |
| JP4214850B2 (en) | Digital signal processing apparatus and digital signal processing method | |
| JPH08274644A (en) | Digital signal processing method and apparatus | |
| WO2004040770A1 (en) | Digital signal processing device and audio signal reproduction device | |
| US7154419B2 (en) | Audio apparatus for processing voice and audio signals | |
| US6990152B2 (en) | Digital signal processing device and a method and a Δ-σ sigma modulator using the same method | |
| JP4952239B2 (en) | Class D amplifier | |
| JP4061764B2 (en) | D / A converter | |
| JP2002064384A (en) | Delta-sigma modulator, digital signal processing apparatus and method | |
| JP3870575B2 (en) | Delta-sigma modulation apparatus and method, and digital signal processing apparatus | |
| JP4391036B2 (en) | Digital signal processing method and processing apparatus | |
| JP2001237708A (en) | Data processing system | |
| JPH11195994A (en) | Audio signal processor | |
| JP4549264B2 (en) | Delta-sigma modulation circuit and switching amplifier having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5474145 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |