Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5487749B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP5487749B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5487749B2
JP5487749B2 JP2009144323A JP2009144323A JP5487749B2 JP 5487749 B2 JP5487749 B2 JP 5487749B2 JP 2009144323 A JP2009144323 A JP 2009144323A JP 2009144323 A JP2009144323 A JP 2009144323A JP 5487749 B2 JP5487749 B2 JP 5487749B2
Authority
JP
Japan
Prior art keywords
plane
layer
nitride semiconductor
gan
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009144323A
Other languages
English (en)
Other versions
JP2011003652A (ja
Inventor
直哉 岡本
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009144323A priority Critical patent/JP5487749B2/ja
Priority to US12/793,160 priority patent/US8704273B2/en
Publication of JP2011003652A publication Critical patent/JP2011003652A/ja
Application granted granted Critical
Publication of JP5487749B2 publication Critical patent/JP5487749B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、窒化物半導体を用いた半導体装置及びその製造方法に関する。
ＧａＮ系高電子移動度トランジスタ（ＧａＮ−ＨＥＭＴ；High Electron Mobility Transistor）は、その物性的特徴から高耐圧で高速動作可能なデバイスとして、例えばミリ波帯レーダシステム、無線通信基地局システム、サーバシステム等への応用が期待されている。
しかしながら、高電界下でインパクトイオン化によって生成される正孔（ホール）が電子走行層（チャネル）内に蓄積すると、デバイス耐圧の低下、キンク効果によるドレインコンダクタンス特性の変動、スイッチング速度の劣化等の問題を生じる。
これらの問題を解決するためには、インパクトイオン化によって生じるホールをチャネルから引き抜くことが効果的である。
例えば図１４（Ａ）〜（Ｃ）に示すような３種類のホール引き抜き構造がある。
まず、図１４（Ａ）に示すように、ｐ型ＧａＮ層、ＧａＮ層、ＡｌＧａＮ層を備えるデバイス構造とし、ＡｌＧａＮ層上にソース電極、ドレイン電極及びゲート電極を形成し、デバイスの裏面側にホール引き抜き電極を配置する構造がある（第１の技術）。つまり、ｐ型ＧａＮ層を介して裏面側からホールを引き抜く構造がある。また、ｐ型ＧａＮ層を設けずに、ＧａＮ層の裏面側にホール引き抜き電極を配置する構造もある（第２の技術）。
また、図１４（Ｂ）に示すように、基板上にＧａＮ層、ＡｌＧａＮ層を備えるデバイス構造とし、例えばドライエッチング等でＡｌＧａＮ層とＧａＮ層との界面の深さ以上の深さまで掘り込んで露出したＧａＮ層上にホール引き抜き電極を設ける構造もある（第３の技術）。また、基板とＧａＮ層との間にＡｌＧａＮバッファ層を備えるデバイス構造（ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮデバイス構造）を有し、２次元ホールガス（２ＤＨＧ）を形成しているＧａＮ層とＡｌＧａＮ層との界面付近まで掘り込んで露出したＧａＮ層上にホール引き抜き電極を設ける構造もある（第４の技術）。この場合、ＡｌＧａＮ層上に残したＧａＮ層上にホール引き抜き電極を設けることになる。
また、図１４（Ｃ）に示すように、基板上にＧａＮ層、ＡｌＧａＮ層を備えるデバイス構造とし、ｐ型不純物［例えばマグネシウム（Ｍｇ）等］をイオン注入した後、１０００℃以上の高温でラピットサーマルアニール（ＲＴＡ；Rapid Thermal Annealing）を行ない、活性化したｐ型化領域上にホール引き抜き電極を設ける構造もある（第５の技術）。
特開２００１−１６８１１１号公報 特開２００６−１７３５８２号公報 特開２００１−２８４５７６号公報 特開２００７−１３４６０８号公報 特開２００７−３２９２０５号公報
しかしながら、上述の第１の技術では、デバイス構造に含まれるｐ型ＧａＮ層（バッファ層）が導電性を有するため、容量成分となり、絶縁性のバッファ層を用いる場合と比較して高周波特性が低下してしまう。
また、上述の第２の技術では、窒化物半導体デバイス構造から基板を剥離し、ＧａＮ層の裏面側を剥き出しにし、また、フリップチップ技術を使う場合もあるため、通常よりも煩雑なプロセスが必要で、工数もかかってしまう。また、上述の第２の技術では、ｐ型導電性を有する層にホール引き抜き電極が設けられていないため、ホール引き抜き電極が良好なオーミック性を持てず、効率良くホールを引き抜くことができない。
また、上述の第３の技術では、ｐ型導電性を有する層にホール引き抜き電極が設けられていないため、ホール引き抜き電極が良好なオーミック性を持てず、効率良くホールを引き抜くことができない。
また、上述の第４の技術では、ＡｌＧａＮバッファ層上に残したＧａＮ層上にホール引き抜き電極を設けるため、ＧａＮ層の残厚によってコンタクト抵抗率が大きく変わってしまう。
例えばY.-L. Li et al., “Low-resistance ohmic contacts to p-type GaN”, Applied Physics Letters, Vol.76, number 19, 8 MAY 2000, pp.2728-2730によれば、十分なコンタクト抵抗率を得るためにはＧａＮ層の残厚を３０オングストローム前後する必要があり、非常に高いエッチング精度が要求される。しかしながら、如何に制御性の高いドライエッチングを行なっても、このような非常に薄い層をウェハ全面に均一に残すようにエッチングすることは非常に難しく、良好なオーミック性を得るのは難しい。特に、表面から深くなればなるほど、制御が難しく、良好なオーミック性を得るのは難しい。このため、効率良くホールを引き抜くのは難しい。
また、上述の第５の技術では、ｐ型不純物をイオン注入した後のＲＴＡ処理で窒化物半導体の構成元素抜け等によって結晶性が劣化してしまう。
そこで、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、効率良くホールを引き抜くことができるようにしたい。
このため、本半導体装置は、基板の上方に部分的に設けられた（０００１）面形成層と、（０００１）面形成層の上方に形成された（０００１）面と、（０００１）面形成層が設けられていない基板の上方に形成された（０００−１）面とを有する第２窒化物半導体層と、第２窒化物半導体層の（０００１）面の上方に形成された（０００１）面と、第２窒化物半導体層の（０００−１）面の上方に形成された（０００−１）面とを有し、第２窒化物半導体層よりもバンドギャップの大きい第１窒化物半導体層と、第１窒化物半導体層の（０００１）面上方に設けられたソース電極、ドレイン電極及びゲート電極と、第１窒化物半導体層の（０００−１）面上方に設けられたホール引き抜き電極とを備えることを要件とする。
本半導体装置の製造方法は、基板の上方に（０００１）面形成層を部分的に形成し、（０００１）面形成層の上方に（０００１）面、（０００１）面形成層が形成されていない基板の上方に（０００−１）面を有する第２窒化物半導体層を形成し、第２窒化物半導体層の（０００１）面の上方に（０００１）面、第２窒化物半導体層の（０００−１）面の上方に（０００−１）面を有し、第２窒化物半導体層よりもバンドギャップの大きい第１窒化物半導体層を形成し、第１窒化物半導体層の（０００１）面上方にソース電極、ドレイン電極及びゲート電極を形成するとともに、第１窒化物半導体層の（０００−１）面上方にホール引き抜き電極を形成することを要件とする。
したがって、本半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、効率良くホールを引き抜くことができるという利点がある。
第１実施形態にかかる半導体装置の構成を示す模式的断面図である。 （Ａ）〜（Ｆ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 （Ａ）〜（Ｆ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式図であって、（Ａ）〜（Ｅ）は断面図であり、（Ｆ）は平面図である。 第１実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。 （Ａ）〜（Ｆ）は、第２実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 第２実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。 第２実施形態の他の変形例にかかる半導体装置の構成を示す模式的断面図である。 （Ａ）〜（Ｆ）は、第３実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 （Ａ），（Ｂ）は、第３実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 （Ａ）〜（Ｄ）は、第４実施形態にかかる半導体装置の製造方法を説明するための模式図であって、（Ａ）〜（Ｃ）は断面図であり、（Ｄ）は平面図である。 （Ａ）〜（Ｄ）は、第４実施形態の変形例にかかる半導体装置の製造方法を説明するための模式図であって、（Ａ）〜（Ｃ）は断面図であり、（Ｄ）は平面図である。 第４実施形態の変形例にかかる半導体装置の構成を示す模式的断面図である。 第４実施形態の他の変形例にかかる半導体装置の構成を示す模式的断面図である。 （Ａ）〜（Ｃ）は、従来の半導体装置の構成を示す模式的断面図である。
以下、図面により、本実施形態にかかる半導体装置及びその製造方法について説明する。
［第１実施形態］
第１実施形態にかかる半導体装置及びその製造方法について、図１〜図４を参照しながら説明する。
本実施形態にかかる半導体装置は、窒化物半導体を用いた高耐圧で高速動作可能な半導体装置であって、例えば窒化ガリウム（ＧａＮ）系高電子移動度トランジスタ（ＧａＮ−ＨＥＭＴ；電子デバイス；電力デバイス）である。
本半導体装置は、図１に示すように、基板１と、基板１上に部分的に形成された窒化アルミニウム（ＡｌＮ）核形成層２と、基板１及びＡｌＮ核形成層２上の全体に形成されたＧａＮ層３と、ＧａＮ層３上の全体に形成されたＡｌＧａＮ層４とを備えるデバイス構造になっている。なお、ここでは、基板１は、Ｃ面サファイア基板である。また、例えば、ＧａＮ層３は、アンドープＧａＮ層（電子走行層；チャネル層；バッファ層）であり、ＡｌＧａＮ層４は、ｎ型ＡｌＧａＮ層（電子供給層；バリア層）である。
本実施形態では、Ｃ面サファイア基板１上に部分的にＡｌＮ核形成層２を形成した後、窒化物半導体層（ＧａＮ系半導体層；ＩＩＩ族を含む窒化物半導体層）として、ＧａＮ層３、ＡｌＧａＮ層４を順に成長させるようにしている。
これにより、Ｃ面サファイア基板１上に直接成長させたＧａＮ層３の表面はＮ面（表面にＮ元素が位置するＮ極性面）となり、ＡｌＮ核形成層２上に成長させたＧａＮ層３の表面はＧａ面（表面にＧａ元素が位置するＧａ極性面）となる。つまり、同一平面上にＮ面とＧａ面とを有するＧａＮ層３を成長させることができる。例えばM. Park et al., “Micro-Raman study of electronic properties of inversion domains in GaN-based lateral polarity heterostructures”, Journal of Applied Physics, Vol.93, No.12, 15 June 2003, pp.9542-9547参照。
また、Ｎ面を有するＧａＮ層３上に成長させたＡｌＧａＮ層４の表面はＮ面となり、Ｇａ面を有するＧａＮ層３上に成長させたＡｌＧａＮ層４の表面はＧａ面となる。つまり、同一平面上にＮ面とＧａ面とを有するＡｌＧａＮ層４を成長させることができる。
本実施形態では、Ｎ面は、（０００−１）の面方位を有する結晶面、即ち、（０００−１）面である。また、Ｇａ面は、（０００１）の面方位を有する結晶面、即ち、（０００１）面である。
このため、ＧａＮ層３及びＡｌＧａＮ層４は、それぞれ、同一平面上に（０００１）面及び（０００−１）面を有することになる。つまり、ＡｌＧａＮ層４は、同一基板上に形成され、（０００１）面及び（０００−１）面を有する窒化物半導体層（第１窒化物半導体層；ＧａＮ系半導体層）である。また、ＡｌＧａＮ層４の下側に接するＧａＮ層３も、同一基板上に形成され、（０００１）面及び（０００−１）面を有する窒化物半導体層（第２窒化物半導体層；ＧａＮ系半導体層）である。
上述のように、ＡｌＮ核形成層２は、Ｃ面サファイア基板１上に成長させる窒化物半導体層（ＧａＮ系半導体層）３，４の表面に（０００１）面（Ｇａ面）を形成するための層であるため、（０００１）面形成層（Ｇａ面形成層）ともいう。なお、（０００１）面形成層（Ｇａ面形成層）２は、基板１と窒化物半導体層（ＧａＮ系半導体層）３，４との間に部分的に設けられていれば良い。つまり、（０００１）面形成層（Ｇａ面形成層）２は、基板１と窒化物半導体層３，４との間に設けられており、窒化物半導体層（ＧａＮ系半導体層）３，４が形成される領域よりも狭い領域に形成されていれば良い。
そして、本半導体装置では、窒化物半導体層（ＧａＮ系半導体層）３，４のＧａ面領域（Ｇａ面成長領域）にソース電極５、ドレイン電極６及びゲート電極７が設けられている。具体的には、Ｇａ面を有するＡｌＧａＮ層４上に、ソース電極５、ドレイン電極６及びゲート電極７が設けられている。
また、本半導体装置では、窒化物半導体層（ＧａＮ系半導体層）３，４のＮ面領域（Ｎ面成長領域）にホール引き抜き電極８が設けられている。具体的には、Ｎ面を有するＡｌＧａＮ層４上に、ホール引き抜き電極８が設けられている。
例えば、Ｎ面領域に、即ち、Ｎ面成長ＧａＮ層／ＡｌＧａＮ層上に、仕事関数の高い（５ｅＶ以上）ニッケル（Ｎｉ）等の金属によってホール引き抜き電極８を形成すれば良い。これにより、イオン注入したｐ型不純物の活性化のためのＲＴＡ温度と比べるとはるかに低いアニール温度（例えば４００℃）で、ホールに対するオーミック特性を容易に得ることができる。
このように、ソース電極５、ドレイン電極６及びゲート電極７をＧａ面領域に設け、ホール引き抜き電極８をＮ面領域に設けているのは、以下の理由による。
つまり、窒化物半導体層（ＧａＮ系半導体層）３，４を積層した構造のＧａ面領域では、自発分極及びピエゾ分極によって窒化物半導体層界面（ここではＡｌＧａＮ／ＧａＮ界面）に２ＤＥＧ（two-dimensional electron gases；二次元電子ガス）が形成される。一方、Ｎ面領域では、分極が相反するため、窒化物半導体層界面（ここではＡｌＧａＮ／ＧａＮ界面）に２ＤＨＧ（two-dimensional hole gases；二次元ホールガス）が形成されやすい。例えば参考文献２（O. Ambacher et al. “Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures”, JOURNAL OF APPLIED PHYSICS, Vol. 85, No. 6, 15 MARCH 1999, pp. 3222-3233）参照。
また、Ｇａ面領域とＮ面領域との間の境界領域の幅は約４００ｎｍ（０．４μｍ）程度となり、ゲート−ソース間の幅と同等であるため、インパクトイオン化で生じるホールはチャネルからＮ面領域に容易に拡散し、Ｎ面領域の窒化物半導体層界面（ここではＮ面成長ＡｌＧａＮ／ＧａＮ界面）に溜まることになる。例えば参考文献４（W.-C. Yang et al., “Photoelectron emission microscopy observation of inversion domain boundaries of GaN-based lateral polarity heterostructures”, JOURNAL OF APPLIED PHYSICS, Vol. 94, No. 9, 1 NOVEMBER 2003, pp.5720-5725）参照。
そこで、上述のように、ソース電極５、ドレイン電極６及びゲート電極７をＧａ面領域に設け、ホール引き抜き電極８をＮ面領域に設けている。
次に、本実施形態にかかる半導体装置（ＧａＮ−ＨＥＭＴ）の製造方法について、図１〜図３を参照しながら説明する。
本半導体装置の製造方法では、図１に示すように、まず、基板１の上方に、Ｇａ面形成層、即ち、（０００１）面形成層（ここではＡｌＮ核形成層）２を部分的に形成する。次に、基板１及び（０００１）面形成層２の上方に（０００１）面及び（０００−１）面を有する窒化物半導体層（ここではＧａＮ層３及びＡｌＧａＮ層４）を形成する。そして、（０００１）面を有する窒化物半導体層（ここではＡｌＧａＮ層４）上にソース電極５、ドレイン電極６及びゲート電極７を形成するとともに、（０００−１）面を有する窒化物半導体層（ここではＡｌＧａＮ層４）上にホール引き抜き電極８を形成する。
以下、具体的に説明する。
まず、図２（Ａ）に示すように、例えば、プラズマアシスト分子線エピタキシー（ＰＡＭＢＥ；Plasma-Assisted Molecular Beam Epitaxy）によって、Ｃ面サファイア基板１上に、基板温度７２０℃で、２５ｎｍ厚のＡｌＮ核形成層２を成長（堆積）させる。
次いで、図２（Ｂ）に示すように、Ｇａ面を有する窒化物半導体層（ここではＧａＮ層３及びＡｌＧａＮ層４）を成長させる領域（Ｇａ面領域）に、フォトレジスト（ＰＲ）９を残すようにパターニングを行なう。
次に、図２（Ｃ）に示すように、レジストパターンを用いて、Ｎ面を有する窒化物半導体層（ここではＧａＮ層３及びＡｌＧａＮ層４）を成長させる領域のＡｌＮ核形成層２を、例えばＫＯＨによるウェットエッチング、塩素系ドライエッチング、アルゴンイオンミリング等によって除去する。
その後、図２（Ｄ）に示すように、レジスト９を剥離する。これにより、Ｃ面サファイア基板１上に部分的にＡｌＮ核形成層２が形成される。
次いで、図２（Ｅ）に示すように、このようにして作製したウェハ上に、例えば、ＰＡＭＢＥによって、基板温度７２０℃で、ＧａＮ層３（厚さ１μｍ）、Ａｌ組成２０％程度のＡｌＧａＮ層４（厚さ２５ｎｍ）を順に成長させる。
この場合、Ｃ面サファイア基板１上に直接成長させた領域（ＡｌＮ核形成層２が存在しない領域）は、Ｎ面を有するＧａＮ層３及びＮ面を有するＡｌＧａＮ層４となり、ＡｌＮ核形成層２上に成長させた領域は、Ｇａ面を有するＧａＮ層３及びＧａ面を有するＡｌＧａＮ層４となる。つまり、同一平面上にＮ面とＧａ面とを有する窒化物半導体層（ここではＧａＮ層３及びＡｌＧａＮ層４）が形成される。この場合、Ｇａ面を有するＧａＮ層３及びＡｌＧａＮ層４が成長するＧａ面成長領域のＡｌＧａＮ／ＧａＮ界面には２ＤＥＧが形成され、Ｎ面を有するＧａＮ層３及びＡｌＧａＮ層４が成長するＮ面成長領域のＡｌＧａＮ／ＧａＮ界面には２ＤＨＧが形成されることになる。
次に、このようにして作製したウェハにプロセスを施し、デバイスを形成する。
まず、図２（Ｆ）に示すように、例えば、フォトリソグラフィによって、素子分離領域を形成する領域以外の領域上、即ち、活性領域上にレジスト１０を残すようにパターニングし、ボロン等をイオン注入して、素子分離領域１１を形成する。なお、素子分離は、例えば塩素系ドライエッチングによってメサ構造を形成することによって行なっても良い。
次に、図３（Ａ）に示すように、レジスト１０を剥離し、図３（Ｂ）に示すように、例えば、フォトリソグラフィ、及び、蒸着・リフトオフによって、Ｔｉ／Ａｌからなるソース電極５及びドレイン電極６を、Ｇａ面を有するＡｌＧａＮ層４上に形成する。そして、オーミックコンタクトを取るために、例えば６００℃でラピッドサーマルアニール（ＲＴＡ）を行なう。
次に、図３（Ｃ）に示すように、例えば、フォトリソグラフィによるパターニングを行なった後、蒸着・リフトオフによって、Ｎｉ／Ａｕからなるゲート電極７を、Ｇａ面を有するＡｌＧａＮ層４上に、Ｎｉ／Ａｕからなるホール引き抜き電極８を、Ｎ面を有するＡｌＧａＮ層４上に、同時に形成する。
ここで、仕事関数の大きいＮｉ（５．１５ｅＶ）は、Ｇａ面を有するＡｌＧａＮ層４に対してはショットキー障壁を形成し、Ｎ面を有するＡｌＧａＮ層４に対してはオーミック特性を示す。ここでは、これを利用して、ゲート電極７とホール引き抜き電極８とを同じ材料によって同時に形成するようにしている。なお、オーミック特性をより改善するために、例えば、４００℃、５ｍｉｎ程度のアニールを行なっても良い。また、ホール引き抜き電極８には、ホールに対してオーミック特性が得られやすい金属を用いれば良く、例えばＩＴＯなどを用いても良い。
最後に、図３（Ｄ）に示すように、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）等で形成されるＳｉＮ膜（絶縁膜）１２でパッシベーションを行なう。そして、図３（Ｅ）、図３（Ｆ）に示すように、コンタクト領域のＳｉＮ膜１２をドライエッチングによって除去した後、Ａｕめっきからなる配線（ソース配線）１３によってソース電極５とホール引き抜き電極８とを接続する。なお、図３（Ｅ）は、図３（Ｆ）のＡ−Ａ′線に沿う断面図である。
なお、ここでは、ホール引き抜き電極８をソース電極５に接続するようにしているが、これに限られるものではなく、例えば、ソース電極５を介さずに接地しても良い。また、ソース配線１３を形成するのと同時にドレイン配線１４及びゲート配線１５もＡｕめっきによって形成される。
これにより、インパクトイオン化によって生じ、チャネルからＮ面成長領域に拡散し、Ｎ面成長ＡｌＧａＮ／ＧａＮ界面に溜まっているホールを、ソース電極５に接続されたホール引き抜き電極８を介してグランドに効率良く排出することができる。
このようにして、本実施形態にかかる半導体装置（ＧａＮ−ＨＥＭＴ）を作製することができる。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いたミリ波帯レーダシステム、無線通信基地局用システム、サーバシステム等のシステムを、より信頼度の高いシステムとして構築することが可能となる。
なお、上述の実施形態では、Ｎ面を有する窒化物半導体層が成長する基板（Ｃ面サファイア基板）１上にＡｌＮ核形成層２を設けることで、同一基板１上にＧａ面及びＮ面を有する窒化物半導体層３，４を形成しているが、これに限られるものではない。本発明は、同一基板上に形成され、Ｇａ面及びＮ面を有する窒化物半導体層を備える半導体装置に広く適用することができる。
例えば、図４に示すように、基板１Ａと、基板１Ａ上の全体に形成されたＡｌＮ核形成層１６と、ＡｌＮ核形成層１６上の全体に形成されたＧａＮ層１７（Ｎ面成長されたＧａＮ層）とを備える、いわゆるテンプレート基板１９を用いて、同一基板１Ａ上にＧａ面及びＮ面を有する窒化物半導体層３，４を形成することもできる。
このようなテンプレート基板１９では、元の基板１Ａとして、カーボン（Ｃ）面ＳｉＣ基板、Ｎ面ＧａＮ基板、Ｎ面ＡｌＮ基板などが用いられる。このうち、ＳｉＣ基板やＡｌＮ基板は、サファイアよりも格子定数がＧａＮに近いため、格子欠陥等の少ない窒化物半導体結晶を作製でき、さらに熱伝導率が一桁高いため、放熱性に優れている。一方、格子定数が同じＧａＮ基板は、熱伝導率はＳｉＣ，ＡｌＮに及ばないものの、さらに格子欠陥を低減することができる。
そして、このようなテンプレート基板１９を用いる場合、Ｎ面成長されたＧａＮ層１７（Ｎ面を有するＧａＮ層）上に部分的にＭｇを堆積（照射）させてＭｇ層１８を形成し、部分的にＮ面からＧａ面に極性を切り替えるようにすれば良い。例えば参考文献５（M. H. Wong et al., “Polarity inversion of N-face GaN by plasma-assisted molecular beam epitaxy”, JOURNAL OF APPLIED PHYSICS, Vol. 104, 093710, (2008)）参照。
この場合、テンプレート基板１９と、テンプレート基板１９（即ち、Ｎ面成長されたＧａＮ層１７）上に部分的に形成されたＭｇ層１８と、Ｎ面成長されたＧａＮ層１７及びＭｇ層１８上の全体に形成されたＧａＮ層３と、ＧａＮ層３上の全体に形成されたＡｌＧａＮ層４とを備えるデバイス構造になる。なお、その他の構成の詳細は上述の実施形態の場合と同様にすれば良い。
このようなデバイス構造では、Ｍｇ層１８の有無によって、その上に形成される窒化物半導体層３，４の表面がＧａ面又はＮ面になる。ここでは、Ｎ面成長されたＧａＮ層１７上に直接成長させたＧａＮ層３の表面はＮ面となり、Ｍｇ層１８上に成長させたＧａＮ層３の表面はＧａ面となる。つまり、同一平面上にＮ面とＧａ面とを有するＧａＮ層３を成長させることができる。また、Ｎ面を有するＧａＮ層３上に成長させたＡｌＧａＮ層４の表面はＮ面となり、Ｇａ面を有するＧａＮ層３上に成長させたＡｌＧａＮ層４の表面はＧａ面となる。つまり、同一平面上にＮ面とＧａ面とを有するＡｌＧａＮ層４を成長させることができる。
なお、上述のように、Ｍｇ層１８は、基板１Ａ上に成長させる窒化物半導体層（ＧａＮ系半導体層）３，４の表面に（０００１）面（Ｇａ面）を形成するための層であるため、（０００１）面形成層（Ｇａ面形成層）ともいう。なお、（０００１）面形成層（Ｇａ面形成層）１８は、基板１Ａと窒化物半導体層（ＧａＮ系半導体層）３，４との間に部分的に設けられていれば良い。つまり、（０００１）面形成層（Ｇａ面形成層）１８は、基板１と窒化物半導体層３，４との間に設けられており、窒化物半導体層（ＧａＮ系半導体層）３，４が形成される領域よりも狭い領域に形成されていれば良い。
このように、本実施形態にかかる半導体装置に用いる基板は、サファイア基板、炭化シリコン基板、窒化ガリウム基板、窒化アルミニウム基板のいずれかであれば良い。なお、基板としては、絶縁性基板を用いても良いし、テンプレート基板でＮ面成長されたＧａＮ層を厚くして導電性基板を用いても良い。
［第２実施形態］
第２実施形態にかかる半導体装置及びその製造方法について、図５、図６を参照しながら説明する。
本実施形態では、Ａｌ組成の高いＡｌＧａＮ層（バリア層）を持つＧａＮ−ＨＥＭＴに、本発明を適用した場合を例に挙げて説明する。
例えば、ミリ波帯域アンプ用ＧａＮ−ＨＥＭＴ（高周波増幅器）では、Ａｌ組成３０％程度で、厚み２０ｎｍ程度のＡｌＧａＮバリア層を用い、ピエゾ分極によって誘発される２ＤＥＧ濃度を増加させ、電流密度を増加させる。
一方で、バンド不連続が大きくなり、トンネル効果が低減するため、オーミック特性が低下する。特に、ホールは電子に比べて有効質量が重いため、より顕著となる。
そこで、ホール引き抜き電極をＮ面成長ＡｌＧａＮ／ＧａＮ界面に近づけるために、ホール引き抜き電極を形成する領域にリセスを形成し、このリセスにホール引き抜き電極を形成する。
このため、本実施形態では、上述の第１実施形態（図１参照）のものに対し、図５（Ｆ）に示すように、Ａｌ組成の高いＡｌＧａＮ層（バリア層）４Ａを備える点、及び、ホール引き抜き電極８を形成する領域にリセス２０が形成されており、このリセス２０にホール引き抜き電極８が形成されている点で異なる。なお、図５では、上述の第１実施形態（例えば図１参照）と同一のものには同一の符号を付している。
本実施形態では、Ｎ面、即ち、（０００−１）面を有する窒化物半導体層（ここではＡｌＧａＮ層）を一部掘り込んだ領域（リセス）に、ホール引き抜き電極が設けられている。この場合も、ホール引き抜き電極は、Ｎ面、即ち、（０００−１）面を有する窒化物半導体層（ここではＡｌＧａＮ層）上に設けられていることになる。
なお、その他の構成の詳細は、上述の第１実施形態の場合と同様であるため、ここではその説明を省略する。
次に、本実施形態にかかる半導体装置（ＧａＮ−ＨＥＭＴ）の製造方法について、図５、図６を参照しながら説明する。
まず、上述の第１実施形態［図２（Ａ）〜（Ｆ），図３（Ａ）参照］と同様のプロセスを行なった後、上述の第１実施形態［図３（Ｂ）参照］と同様に、図５（Ａ）に示すように、ソース電極５及びドレイン電極６を形成する。
次に、図５（Ｂ）に示すように、レジスト（ＰＲ）２１を塗布した後、ホール引き抜き電極８を形成する領域を、例えばフォトリソグラフィによって開口する。
次いで、図５（Ｃ）に示すように、レジスト２１の開口した領域を通して、例えば塩素系ドライエッチングによって、ＡｌＧａＮ層４Ａを所定の深さまで掘り込んでリセス２０を形成する。
次に、レジスト２１を剥離した後、図５（Ｄ）に示すように、再度、レジスト２２を塗布し、ゲート電極７とホール引き抜き電極８を形成する領域を、例えばフォトリソグラフィによって開口する。
そして、図５（Ｅ）に示すように、蒸着・リフトオフによって、Ｎｉ／Ａｕからなるゲート電極７及びホール引き抜き電極８を形成する。ここでは、ホール引き抜き電極８は、ＡｌＧａＮ層４Ａに形成されたリセス２０に形成される。
最後に、例えばプラズマＣＶＤ等で形成されるＳｉＮ膜（絶縁膜）１２でパッシベーションを行ない、コンタクト領域のＳｉＮ膜１２のドライエッチングを行なった後、Ａｕめっきからなる配線（ソース配線）１３によって、ソース電極５とホール引き抜き電極８とを接続する。
このようにして、本実施形態にかかる半導体装置（ＧａＮ−ＨＥＭＴ）を作製することができる。
なお、その他の製造方法の詳細は、上述の第１実施形態の場合と同様であるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
特に、本実施形態では、ホール引き抜き電極８は、ＡｌＧａＮ層４Ａの厚さが薄くなっている部分（リセス２０）に形成されており、Ｎ面成長ＡｌＧａＮ／ＧａＮ界面に、より近づけられている。このため、高Ａｌ組成ＡｌＧａＮバリア層４Ａを有するＧａＮ−ＨＥＭＴ構造においても、インパクトイオン化で生じるホールを効率良く引き抜くことができる。
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いたミリ波帯レーダシステム等を、より信頼度の高いシステムとして構築することが可能となる。
なお、上述の実施形態では、Ｎ面、即ち、（０００−１）面を有する窒化物半導体層（ＡｌＧａＮ層４Ａ）を一部掘り込んでリセス２０を形成し、このリセス２０にホール引き抜き電極８を形成しているが、これに限られるものではない。
例えば、図６に示すように、ホール引き抜き電極８Ａを形成する領域を、ＡｌＧａＮ／ＧａＮ界面よりも深くまで、例えばサファイア基板１との界面まで掘り込んで溝２３（エッチング溝）を形成し、この溝２３にホール引き抜き電極８Ａを形成しても良い。例えば少なくとも溝２３の側面にＮｉ／Ａｕからなるホール引き抜き電極８Ａを形成すれば良い。なお、図６では、上述の実施形態［例えば図５（Ｆ）参照］と同一のものには同一の符号を付している。
この場合、（０００−１）面を有する第１窒化物半導体層（ＡｌＧａＮ層４Ａ）上に設けられるホール引き抜き電極８Ａは、第１窒化物半導体層４Ａの表面から第１窒化物半導体層４Ａと第２窒化物半導体層（ＧａＮ層３）との界面よりも深い位置まで、例えばサファイア基板１まで延びることになる。
これにより、ＡｌＧａＮバリア層４Ａを介さず、直接、ホール引き抜き電極８Ａを２ＤＨＧに接続することができるため、オーミック特性が改善され、ホールを効率良く引き抜くことが可能となる。
このようなデバイス構造は、Ａｌ組成のより高い、例えば、Ａｌ組成が４０％を超えるようなＡｌＧａＮバリア層４Ａを持つＧａＮ−ＨＥＭＴにおいて有用である。
ところで、上述の実施形態のものにおいて、デバイス特性の向上のためには、トランスコンダクタンスを増加し、オン抵抗を低減することが有効である。
しかしながら、ＡｌＧａＮバリア層４Ａの厚さの観点から見ると、これらは相反する傾向にある。つまり、トランスコンダクタンスを増加するためにはＡｌＧａＮバリア層４Ａの厚さを薄くする必要があるのに対し、オン抵抗、即ち、エピタキシャル層のシート抵抗を低減するためには、ＡｌＧａＮバリア層４Ａの厚さを厚くする必要がある。
そこで、例えば、図７に示すように、ホール引き抜き電極形成領域にリセス２０を形成するのと同時にゲート電極形成領域にリセス（ゲートリセス）２４を形成し、このゲートリセス２４（エッチング面）にＮｉ／Ａｕからなるゲート電極７を形成するようにしても良い。なお、図７では、上述の実施形態［例えば図５（Ｆ）参照］と同一のものには同一の符号を付している。
つまり、Ｇａ面、即ち、（０００１）面を有する窒化物半導体層（ＡｌＧａＮ層４Ａ）を一部掘り込んだ領域（ゲートリセス２４）にゲート電極７を形成するようにしても良い。この場合も、ゲート電極７は、Ｇａ面、即ち、（０００１）面を有する窒化物半導体層（ここではＡｌＧａＮ層４Ａ）上に設けられていることになる。
これにより、トランスコンダクタンス、ＯＮ抵抗を改善し、かつ、ホールを効率良く引き抜くことができる。また、ゲートリセス２４とホール引き抜き電極形成領域のリセス２０とをエッチングによって同時に形成するため、プロセス工数も増加しない。
なお、上述の実施形態は、第１実施形態（図１参照）の変形例に適用した場合として説明しているが、本実施形態は、第１実施形態の変形例（図４参照）に適用することもできる。
また、上述の実施形態では、Ａｌ組成の高いＡｌＧａＮ層（バリア層）４Ａを備えるＧａＮ−ＨＥＭＴに、本発明を適用した場合を例に挙げて説明しているが、これに限られるものではない。例えば、上述の第１実施形態のようなデバイス構造、即ち、Ａｌ組成が限定されていないＡｌＧａＮ層４を備えるＧａＮ−ＨＥＭＴに、上述の実施形態の構成を適用することもできる。
［第３実施形態］
第３実施形態にかかる半導体装置及びその製造方法について、図８、図９を参照しながら説明する。
本実施形態では、ＡｌＧａＮ層（バリア層）上にＧａＮキャップ層を持つＧａＮ−ＨＥＭＴに、本発明を適用した場合を例に挙げて説明する。
例えば、無線通信基地局等に用いられるＧａＮ−ＨＥＭＴ（高出力デバイス；高出力増幅器）では、電流コラプスを低減するためにｎ型導電性のＧａＮ層（キャップ層）を用いる。
また、例えば、サーバ等のスイッチング電源デバイス等に用いられるＧａＮ−ＨＥＭＴ（電力デバイス）では、待機時に電流が流れないノーマリオフ動作を実現するために、ｐ型導電性のＧａＮ層（キャップ層）等を用いる。
これらの場合、Ｇａ面成長ＧａＮキャップ層／ＡｌＧａＮバリア層の界面に誘発される負の固定電荷により、電子に対するショットキーバリア性が高くなる。
そこで、ソース電極形成領域及びドレイン電極形成領域において、ＧａＮキャップ層を除去し、リセスを形成する。
同様に、Ｎ面成長ＧａＮキャップ層／ＡｌＧａＮバリア層の界面に誘発される正の固定電荷により、ホールに対するショットキーバリア性が高くなる。
そこで、ホール引き抜き電極形成領域においても、ＧａＮキャップ層を除去し、リセスを形成する。
このため、本実施形態では、上述の第１実施形態（図１参照）のものに対し、図９（Ｂ）に示すように、ＡｌＧａＮ層（バリア層）４上にＧａＮキャップ層２５を備える点、及び、ソース電極形成領域、ドレイン電極形成領域、及び、ホール引き抜き電極形成領域にリセス２６，２７，２８が形成されている点が異なる。なお、図９では、上述の第１実施形態（例えば図１参照）と同一のものには同一の符号を付している。
本実施形態では、図９（Ｂ）に示すように、基板１と、ＡｌＮ核形成層２と、ＧａＮ層３と、ＡｌＧａＮ層４と、ＡｌＧａＮ層５上の全体に形成されたＧａＮキャップ層２５とを備えるデバイス構造になっている。
ここで、ＧａＮ層３、ＡｌＧａＮ層４、ＧａＮキャップ層２５は、それぞれ、同一平面上に（０００１）面及び（０００−１）面を有することになる。つまり、ＡｌＧａＮ層４は、同一基板１上に形成され、（０００１）面及び（０００−１）面を有する窒化物半導体層（第１窒化物半導体層；ＧａＮ系半導体層）である。また、ＡｌＧａＮ層４の下側に接するＧａＮ層３も、同一基板１上に形成され、（０００１）面及び（０００−１）面を有する窒化物半導体層（第２窒化物半導体層；ＧａＮ系半導体層）である。さらに、ＡｌＧａＮ層４の上側に接するＧａＮキャップ層２５も、同一基板１上に形成され、（０００１）面及び（０００−１）面を有する窒化物半導体層（第３窒化物半導体層；ＧａＮ系半導体層）である。
そして、Ｇａ面、即ち、（０００１）面を有する窒化物半導体層を一部掘り込んだ領域（リセス２６，２７）に、ソース電極５及びドレイン電極６が設けられている。ここでは、ソース電極形成領域及びドレイン電極形成領域において、Ｇａ面、即ち、（０００１）面を有するＧａＮキャップ層２５を除去し、Ｇａ面、即ち、（０００１）面を有するＡｌＧａＮ層４上にソース電極５及びドレイン電極６が設けられている。
一方、ゲート電極７は、Ｇａ面、即ち、（０００１）面を有するＧａＮキャップ層２５上に設けられている。
また、Ｎ面、即ち、（０００−１）面を有する窒化物半導体層を一部掘り込んだ領域（リセス２８）に、ホール引き抜き電極８が設けられている。ここでは、ホール電極形成領域において、Ｎ面、即ち、（０００−１）面を有するＧａＮキャップ層２５を除去し、Ｎ面、即ち、（０００−１）面を有するＡｌＧａＮ層４上にホール引き抜き電極８が設けられている。
なお、その他の構成の詳細は、上述の第１実施形態の場合と同様であるため、ここではその説明を省略する。
次に、本実施形態にかかる半導体装置（ＧａＮ−ＨＥＭＴ）の製造方法について、図８、図９を参照しながら説明する。
まず、上述の第１実施形態［図２（Ａ）〜（Ｄ）参照］と同様のプロセスを行なって、Ｃ面サファイア基板１上に部分的にＡｌＮ核形成層２を有するウェハを作製する。そして、このウェハ上に、図８（Ａ）に示すように、例えば、ＰＡＭＢＥによって、基板温度７２０℃で、ＧａＮ層３（厚さ１μｍ）、Ａｌ組成２０％程度のＡｌＧａＮ層４（厚さ２５ｎｍ）、ＧａＮキャップ層２５を順に成長させる。これにより、ＧａＮキャップ層付きのＧａＮ−ＨＥＭＴ結晶が作製される。なお、図８では、上述の第１実施形態（例えば図１参照）と同一のものには同一の符号を付している。
この場合、Ｃ面サファイア基板１上に直接成長させた領域は、Ｎ面を有するＧａＮ層３、Ｎ面を有するＡｌＧａＮ層４及びＮ面を有するＧａＮキャップ層２５となり、ＡｌＮ核形成層２上に成長させた領域は、Ｇａ面を有するＧａＮ層３、Ｇａ面を有するＡｌＧａＮ層４及びＧａ面を有するＧａＮキャップ層２５となる。つまり、同一平面上にＮ面とＧａ面とを有する窒化物半導体層（ここではＧａＮ層３、ＡｌＧａＮ層４及びＧａＮキャップ層２５）が形成される。
次に、このようにして作製したウェハにプロセスを施し、デバイスを形成する。
まず、図８（Ｂ）に示すように、例えば、フォトリソグラフィによって、素子分離領域１１を形成する領域以外の領域上、即ち、活性領域上にレジスト２９を残すようにパターニングし、ボロン等をイオン注入して、素子分離領域１１を形成する。なお、素子分離は、例えば塩素系ドライエッチングによってメサ構造を形成することによって行なっても良い。
次に、レジスト２９を剥離した後、図８（Ｃ）に示すように、再び、レジスト３０を塗布し、例えば、フォトリソグラフィによって、ソース電極形成領域、ドレイン電極形成領域及びホール引き抜き電極形成領域のレジスト３０を開口する。
次いで、図８（Ｄ）に示すように、レジスト３０の開口を通して、例えば、塩素系ドライエッチングによって、ソース電極形成領域、ドレイン電極形成領域及びホール引き抜き電極形成領域のＧａＮキャップ層２５を同時に除去する。これにより、ソース電極形成領域、ドレイン電極形成領域、及び、ホール引き抜き電極形成領域にリセス２６，２７，２８が形成される。
次に、レジスト３０を剥離した後、図８（Ｅ）に示すように、再び、レジスト３１を塗布し、例えば、フォトリソグラフィによって、ソース電極形成領域及びドレイン電極形成領域のレジスト３１を開口する。
そして、図８（Ｆ）に示すように、例えば、蒸着・リフトオフによって、Ｔｉ／Ａｌからなるソース電極５及びドレイン電極６を、Ｇａ面を有するＡｌＧａＮ層４上に形成する。そして、オーミックコンタクトを取るために、例えば６００℃でラピッドサーマルアニール（ＲＴＡ）を行なう。
次に、レジスト３１を剥離した後、図９（Ａ）に示すように、再び、レジスト３２を塗布し、例えば、フォトリソグラフィによるパターニングを行なった後、蒸着・リフトオフによって、Ｎｉ／Ａｕからなるゲート電極７を、Ｇａ面を有するＧａＮキャップ層２５上に、Ｎｉ／Ａｕからなるホール引き抜き電極８を、Ｎ面を有するＡｌＧａＮ層４上に、同時に形成する。
最後に、図９（Ｂ）に示すように、例えば、プラズマＣＶＤ等で形成されるＳｉＮ膜（絶縁膜）１２でパッシベーションを行なう。そして、コンタクト領域のＳｉＮ膜１２をドライエッチングによって除去した後、Ａｕめっきからなる配線（ソース配線）１３によってソース電極５とホール引き抜き電極８とを接続する。
このようにして、本実施形態にかかる半導体装置（ＧａＮ−ＨＥＭＴ）を作製することができる。
なお、その他の製造方法の詳細は、上述の第１実施形態の場合と同様であるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
特に、ＧａＮキャップ層２５を有するＧａＮ−ＨＥＭＴにおいても、ホール引き抜き電極８は、上述の第１実施形態の場合と同様に、Ｎ面成長ＡｌＧａＮバリア層４上に形成されるため、インパクトイオン化で生じるホールを効率よく引き抜くことができる。
また、ソース電極形成領域及びドレイン電極形成領域のリセス２６，２７と、ホール引き抜き電極形成領域のリセス２８とをエッチングによって同時に形成するため、プロセス工数も増加しない。
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いた無線通信基地局用システム、サーバシステム等を、より信頼度の高いシステムとして構築することが可能となる。
なお、上述の実施形態では、ＡｌＧａＮ層４の表面上にソース電極５、ドレイン電極６及びホール引き抜き電極８が設けられており、ＧａＮキャップ層２５の表面上にゲート電極７が設けられているが、これに限られるものではない。例えば、ＡｌＧａＮ層４を一部掘り込んだ領域（リセス）に、ソース電極５、ドレイン電極６及びホール引き抜き電極８を設けても良い。また、例えば、ＧａＮキャップ層２５を一部掘り込んだ領域（リセス）に、ゲート電極７を設けても良い。
また、上述の第２実施形態の変形例（図６参照）のように、ホール引き抜き電極を形成する領域を、ＡｌＧａＮ／ＧａＮ界面よりも深くまで、例えばサファイア基板１との界面まで掘り込んで溝（エッチング溝）を形成し、この溝にホール引き抜き電極を形成しても良い。
また、上述の実施形態は、第１実施形態（図１参照）の変形例に適用した場合として説明しているが、本実施形態は、第１実施形態の変形例（図４参照）に適用することもできる。
［第４実施形態］
第４実施形態にかかる半導体装置及びその製造方法について、図１０を参照しながら説明する。
本実施形態では、ビアホール及びビア配線を有するＧａＮ−ＨＥＭＴに、本発明を適用した場合を例に挙げて説明する。
例えば、ミリ波帯域ＧａＮ−ＨＥＭＴ ＭＭＩＣ（Monolithic Microwave Integrate Circuit；モノリシックマイクロ波集積回路）アンプ（高周波増幅器）では、ソースインダクタンスを低減するためにビア配線は必須である。
このため、本実施形態では、上述の第１実施形態（図１参照）のものに対し、ビアホール及びビア配線を有する点が異なる。
つまり、本半導体装置は、図１０（Ｃ），（Ｄ）に示すように、上述の第１実施形態のデバイス構造を備え、さらに、ビアホール３３と、ホール引き抜き電極８に接続されたビア配線３４とを備える。なお、図１０では、上述の第１実施形態（例えば図１、図３参照）と同一のものには同一の符号を付している。
ここでは、ビアホール３３は、ソース電極５及びホール引き抜き電極８に電気的に接続されている配線（パッド）１３が存在する領域（不活性領域；素子分離領域１１）に形成されており、各電極５〜８が設けられている表面側から基板裏面側まで延びている。そして、このビアホール３３に形成されたビア配線３４は、ソース電極５及びホール引き抜き電極８に接続された配線（パッド）１３に接続されており、基板裏面上まで延びている。
なお、ここでは、ＡｌＮ核形成層２上に成長させたＧａ面を有する窒化物半導体層３、４にボロン等をイオン注入して素子分離領域１１を形成しているため、Ｇａ面を有する窒化物半導体層３、４にビアホール３３及びビア配線３４を形成しているが、これに限られるものではない。例えば、ＡｌＮ核形成層２が形成されていない領域上に成長させたＮ面を有する窒化物半導体層３、４にボロン等をイオン注入して素子分離領域１１を形成し、この素子分離領域１１にビアホール３３及びビア配線３４を形成しても良い。
なお、その他の構成の詳細は、上述の第１実施形態の場合と同様であるため、ここではその説明を省略する。
次に、本実施形態にかかる半導体装置（ＧａＮ−ＨＥＭＴ）の製造方法について、図１０を参照しながら説明する。
まず、上述の第１実施形態［図２（Ａ）〜（Ｆ），図３（Ａ）〜（Ｆ）参照］と同様のプロセスを行なって、図１０（Ａ）に示すようなデバイスを作製する。
その後、図１０（Ｂ）に示すように、ソース電極５及びホール引き抜き電極８に電気的に接続されている配線（パッド）１３が存在する領域（不活性領域；素子分離領域１１）にビアホール加工を行なう。
サファイア基板１は非常に硬く、酸などの化学物質に対して高い耐性を有する材料であるため、ビアホール３３は高出力レーザドリルを用いて加工する。この場合、ビアホール３３はスルー（貫通）ビアホールとなる。つまり、各電極５〜８が設けられている表面側から基板裏面側へ延びるビアホール３３が形成される。
最後に、図１０（Ｃ），（Ｄ）に示すように、例えば、無電解Ａｕめっき、あるいは、シードメタルスパッタを行なった後、電解Ａｕめっきを行ない、ビア配線３４を形成する。つまり、ソース電極５及びホール引き抜き電極８に接続された配線（パッド）１３に接続されており、基板裏面側まで延びているビア配線３４を形成する。
なお、その他の製造方法の詳細は、上述の第１実施形態の場合と同様であるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧で高速動作可能な半導体装置において、導電性バッファ層を用いることなく、煩雑なプロセスも必要なく、非常に高い深さ精度のドライエッチングも必要なく、また、結晶性を劣化させずに、インパクトイオン化で生じるホールを効率良く引き抜くことができるという利点がある。
特に、インパクトイオン化によって生成されたホールは、ビア配線３４に接続されたホール引き抜き電極８を介してグランドに効率良く排出することができる。さらに、ソースインダクタンスも低減できるため、高周波特性を向上させることもできる。
また、本実施形態にかかるホール引き抜き電極構造を有する半導体装置を用いたミリ波帯レーダシステム等を、より信頼度の高いシステムとして構築することが可能となる。
ところで、より効率良くホールを引き抜くためにはビア配線３４とホール引き抜き電極８との間の距離を縮めることが有効と考えられる。
この場合、ホール引き抜き電極８が設けられている、Ｎ面成長領域、即ち、（０００−１）面を有する窒化物半導体層領域にビアホール３３を設けることが考えられる。
一方、上述の実施形態のようにビアホール加工にレーザドリルを用いる場合、結晶をアブレーションし、ビアホール３３を加工することになるため、ビアホール３３の側壁の窒化物半導体層３、４が溶解してダメージを受けることが考えられる。この場合、Ｎ面成長ＡｌＧａＮ／ＧａＮヘテロ界面がダメージを受け、効率良くホールを引き抜けなくなる可能性がある。
そこで、上述の第２実施形態の変形例（図６参照）のデバイス構造、即ち、ＡｌＧａＮ／ＧａＮ界面よりも深くまで、例えばサファイア基板１との界面まで延びるホール引き抜き電極８Ａを備えるデバイス構造を利用する。
そして、図１１（Ａ），（Ｂ）に示すように、このホール引き抜き電極８Ａの中央にレーザドリルでビアホール３３を加工する。つまり、Ｎ面成長領域、即ち、（０００−１）面を有する窒化物半導体層領域に、各電極５〜８が設けられている表面側から基板裏面側へ延びるビアホール３３を形成する。この場合、窒化物半導体結晶層３、４Ａ（４）は、ホール引き抜き電極８Ａを構成する金属によってダメージから保護される。なお、図１１では、上述の第２実施形態の変形例［例えば図６、図３（Ｆ）参照］と同一のものには同一の符号を付している。
最後に、図１１（Ｃ），（Ｄ）に示すように、例えば、無電解Ａｕめっき、あるいは、シードメタルスパッタを行なった後、電解Ａｕめっきを行ない、ビア配線３４を形成する。このようにしてビアホール３３に形成されたビア配線３４は、ホール引き抜き電極８Ａに接続されており、基板裏面上まで延びている。
このようにしてビアホール３３及びビア配線３４を形成することで、ホール引き抜き電極８Ａとビア配線３４との間の距離が縮まるため、インパクトイオン化により生成されたホールをより効率良く排出することができる。
ところで、ＳｉＣ基板、ＧａＮ基板、ＡｌＮ基板を用いる場合には、ビアホール３３を一つずつ開けるレーザドリルではなく、ドライエッチングによってビアホール３３を加工することもできる。
この場合、ドライエッチングによって同時に多数のビアホール加工が可能となるため、プロセスを簡略化できる。また、ドライエッチングの場合、レーザドリルに比べれば、窒化物半導体層を溶解等するようなダメージが入ることはない。
特に、上述の第１実施形態の変形例のようなデバイス構造（図４参照）では、図１２に示すように、ドライエッチングでビアホール加工を行なうことができる。例えば、ホール引き抜き電極８が形成されている領域の下方領域の基板１Ａ及び各窒化物半導体層１６、１７、３、４を、ドライエッチングによって除去し、基板裏面側からホール引き抜き電極８の下面まで延びるビアホール３３Ａを形成すれば良い。この場合、ホール引き抜き電極８に用いられるＮｉ／Ａｕがエッチングストッパとして有効に機能することになる。
また、このビアホール３３Ａに形成されるビア配線３４Ａは、ホール引き抜き電極８に接続されており、基板裏面上まで延びている。特に、ビア配線３４Ａを無電解めっき等によるＮｉ／Ａｕ構造にすれば、Ｎ面成長ＡｌＧａＮ／ＧａＮ界面の側壁からもホールを引き抜くことが可能となる。この場合、製造歩留まりも向上する。なお、ビア配線３４ＡはＴｉ／Ａｕ構造でも良いが、この場合には、Ｎ面成長ＡｌＧａＮ／ＧａＮ界面の側壁からホールを引き抜くことはできない。
また、上述の第２実施形態の変形例のようなデバイス構造（図６、図４参照）では、図１３に示すように、ドライエッチングでビアホール加工を行なうことができる。例えば、ホール引き抜き電極８Ａが形成されている領域の下方領域の基板１Ａを、ドライエッチングによって除去し、ホール引き抜き電極８Ａの下面から基板裏面側まで延びるビアホール３３Ｂを形成すれば良い。また、このビアホール３３Ｂに形成されるビア配線３４Ｂは、ホール引き抜き電極８Ａに接続されており、基板裏面上まで延びている。この場合、Ｎｉ／Ａｕからなるホール引き抜き電極８ＡがＮ面成長ＡｌＧａＮ／ＧａＮ界面よりも深い位置まで設けられているため、エッチングストッパとして有効に機能するとともに、インパクトイオン化により生成されたホールをＮ面成長ＡｌＧａＮ／ＧａＮ界面の側壁から効率良く引き抜くことができる。この場合、ホール引き抜き電極８ＡがＮｉ／Ａｕ構造になっているため、製造歩留まりも向上する。
特に、ＧａＮ基板やＡｌＮ基板を用いる場合には、塩素系ドライエッチングを用いることで高速にエッチングを行なうことができる。一方、ＳｉＣ基板を用いる場合には、ＳＦ６／Ｏ２ドライエッチングを用いることで高速にエッチングを行なうことができる。
また、上述の実施形態では、ＡｌＧａＮ層４の表面上にソース電極５、ドレイン電極６、ゲート電極７及びホール引き抜き電極８が設けられているが、これに限られるものではない。例えば、上述の第２実施形態の変形例（図７参照）のように、ＡｌＧａＮ層４Ａ（４）を一部掘り込んだ領域（リセス）に、ホール引き抜き電極８やゲート電極７を設けても良い。
また、上述の実施形態は、第１実施形態（図１参照）の変形例に適用した場合として説明しているが、本実施形態は、第１実施形態の変形例（図４参照）に適用することもできる。
［その他］
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の各実施形態及び変形例では、窒化物半導体層にＡｌＧａＮ、ＧａＮを用いた場合を例に挙げて説明しているが、これに限られるものではなく、例えば、ＩｎＧａＮ，ＩｎＡｌＮ，ＩｎＡｌＧａＮなどを用いても良く、この場合にも同様な効果が得られる。
１，１Ａ 基板
２ ＡｌＮ核形成層［（０００１）面形成層；Ｇａ面形成層］
３ ＧａＮ層
４，４Ａ ＡｌＧａＮ層
５ ソース電極
６ ドレイン電極
７ ゲート電極
８，８Ａ ホール引き抜き電極
９，１０ レジスト
１１ 素子分離領域
１２ ＳｉＮ膜（絶縁膜）
１３ ソース配線
１４ ドレイン配線
１５ ゲート配線
１６ ＡｌＮ核形成層
１７ Ｎ面成長されたＧａＮ層
１８ Ｍｇ層
１９ テンプレート基板
２０ リセス
２１，２２ レジスト
２３ 溝
２４ ゲートリセス
２５ ＧａＮキャップ層
２６，２７，２８ リセス
２９，３０，３１，３２ レジスト
３３，３３Ａ，３３Ｂ ビアホール
３４，３４Ａ，３４Ｂ ビア配線

Claims (6)

  1. 基板の上方に部分的に設けられた（０００１）面形成層と、
    前記（０００１）面形成層の上方に形成された（０００１）面と、前記（０００１）面形成層が設けられていない前記基板の上方に形成された（０００−１）面とを有する第２窒化物半導体層と、
    前記第２窒化物半導体層の（０００１）面の上方に形成された（０００１）面と、前記第２窒化物半導体層の（０００−１）面の上方に形成された（０００−１）面とを有し、前記第２窒化物半導体層よりもバンドギャップの大きい第１窒化物半導体層と、
    前記第１窒化物半導体層の（０００１）面上方に設けられたソース電極、ドレイン電極及びゲート電極と、
    前記第１窒化物半導体層の（０００−１）面上方に設けられたホール引き抜き電極とを備えることを特徴とする半導体装置。
  2. 前記ホール引き抜き電極が、前記第１窒化物半導体層の表面から前記第１窒化物半導体層と前記第２窒化物半導体層との界面よりも深い位置まで延びていることを特徴とする、請求項１記載の半導体装置。
  3. 前記第１窒化物半導体層の（０００１）面の上方に形成された（０００１）面と、前記第１窒化物半導体層の（０００−１）面の上方に形成された（０００−１）面とを有する第３窒化物半導体層を備え、
    前記ゲート電極が、前記第３窒化物半導体層の（０００１）面上方に設けられていることを特徴とする、請求項１又は２記載の半導体装置。
  4. ビアホールと、
    前記ビアホールに設けられ、前記ホール引き抜き電極に接続されたビア配線とを備えることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記基板が、サファイア基板、炭化シリコン基板、窒化ガリウム基板、窒化アルミニウム基板のいずれかであることを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 基板の上方に（０００１）面形成層を部分的に形成し、
    前記（０００１）面形成層の上方に（０００１）面、前記（０００１）面形成層が形成されていない前記基板の上方に（０００−１）面を有する第２窒化物半導体層を形成し、
    前記第２窒化物半導体層の（０００１）面の上方に（０００１）面、前記第２窒化物半導体層の（０００−１）面の上方に（０００−１）面を有し、前記第２窒化物半導体層よりもバンドギャップの大きい第１窒化物半導体層を形成し、
    前記第１窒化物半導体層の（０００１）面上方にソース電極、ドレイン電極及びゲート電極を形成するとともに、前記第１窒化物半導体層の（０００−１）面上方にホール引き抜き電極を形成することを特徴とする半導体装置の製造方法。
JP2009144323A 2009-06-17 2009-06-17 半導体装置及びその製造方法 Expired - Fee Related JP5487749B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009144323A JP5487749B2 (ja) 2009-06-17 2009-06-17 半導体装置及びその製造方法
US12/793,160 US8704273B2 (en) 2009-06-17 2010-06-03 Semiconductor device and method for manufacturing the same, and amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009144323A JP5487749B2 (ja) 2009-06-17 2009-06-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011003652A JP2011003652A (ja) 2011-01-06
JP5487749B2 true JP5487749B2 (ja) 2014-05-07

Family

ID=43353501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009144323A Expired - Fee Related JP5487749B2 (ja) 2009-06-17 2009-06-17 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8704273B2 (ja)
JP (1) JP5487749B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158012B1 (en) 2017-06-16 2018-12-18 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US9396941B2 (en) * 2010-09-17 2016-07-19 The United States Of America, As Represented By The Secretary Of The Navy Method for vertical and lateral control of III-N polarity
JP5620767B2 (ja) * 2010-09-17 2014-11-05 パナソニック株式会社 半導体装置
JP5741042B2 (ja) * 2011-02-14 2015-07-01 富士通株式会社 化合物半導体装置及びその製造方法
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5762049B2 (ja) * 2011-02-28 2015-08-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
WO2012176399A1 (ja) 2011-06-24 2012-12-27 パナソニック株式会社 窒化物半導体装置
KR101813180B1 (ko) * 2011-06-28 2017-12-29 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
CN103597588B (zh) * 2011-07-12 2016-10-05 松下知识产权经营株式会社 氮化物半导体装置
JP2014197565A (ja) * 2011-07-29 2014-10-16 パナソニック株式会社 半導体装置
US8710511B2 (en) 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
JP2013038239A (ja) * 2011-08-09 2013-02-21 Sanken Electric Co Ltd 窒化物半導体装置
JP5896667B2 (ja) * 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5701805B2 (ja) 2012-03-28 2015-04-15 株式会社東芝 窒化物半導体ショットキダイオードの製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6090764B2 (ja) * 2012-05-24 2017-03-08 ローム株式会社 窒化物半導体装置およびその製造方法
US9035355B2 (en) * 2012-06-18 2015-05-19 Infineon Technologies Austria Ag Multi-channel HEMT
JP5983090B2 (ja) * 2012-06-27 2016-08-31 豊田合成株式会社 Ｉｉｉ 族窒化物系化合物半導体装置およびその製造方法
JP6064483B2 (ja) * 2012-09-21 2017-01-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6029060B2 (ja) * 2012-10-18 2016-11-24 住友電工デバイス・イノベーション株式会社 半導体装置
JP6064628B2 (ja) 2013-01-29 2017-01-25 富士通株式会社 半導体装置
KR20140110616A (ko) * 2013-03-08 2014-09-17 삼성전자주식회사 고 전자이동도 트랜지스터 소자
KR102036349B1 (ko) 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
KR102055839B1 (ko) 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
WO2015011870A1 (ja) * 2013-07-25 2015-01-29 パナソニックＩｐマネジメント株式会社 半導体装置
JP6260145B2 (ja) * 2013-08-27 2018-01-17 富士電機株式会社 半導体装置の製造方法
WO2015029578A1 (ja) * 2013-08-27 2015-03-05 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2015077647A2 (en) * 2013-11-22 2015-05-28 Cambridge Electronics, Inc. Electric field management for a group iii-nitride semiconductor
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015204425A (ja) * 2014-04-16 2015-11-16 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
JP5956616B2 (ja) * 2015-01-05 2016-07-27 株式会社東芝 窒化物半導体ショットキダイオード
CN105140270B (zh) * 2015-07-29 2018-01-09 电子科技大学 一种增强型hemt器件
JP2017157589A (ja) * 2016-02-29 2017-09-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US11000203B2 (en) * 2016-03-10 2021-05-11 Epitronic Holdings Pte Ltd. Microelectronic sensor for intestinal and gut diagnostics and gut motility monitoring
US10945643B2 (en) * 2016-03-10 2021-03-16 Epitronic Holdings Pte. Ltd. Microelectronic sensor for biometric authentication
WO2017153906A2 (en) * 2016-03-10 2017-09-14 RG Innovations PTE LTD. Pseudo-conductive high-electron mobility transistors and microelectronic sensors based on them
GB2556899B (en) 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
TWI646228B (zh) 2017-08-10 2019-01-01 Nuvoton Technology Corporation 半導體基板及其製造方法
CN109671773B (zh) * 2017-10-16 2020-05-05 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN109671774B (zh) * 2017-10-16 2020-08-21 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN109801963B (zh) * 2017-11-17 2023-05-30 世界先进积体电路股份有限公司 半导体装置及其形成方法
JP6448865B1 (ja) * 2018-02-01 2019-01-09 三菱電機株式会社 半導体装置およびその製造方法
US11018023B2 (en) 2018-11-21 2021-05-25 Semiconductor Components Industries, Llc Defect reduction of semiconductor layers and semiconductor devices by anneal and related methods
WO2020217735A1 (ja) 2019-04-25 2020-10-29 ローム株式会社 窒化物半導体装置
JP7513601B2 (ja) * 2019-05-10 2024-07-09 ローム株式会社 窒化物半導体装置およびその製造方法
US11289378B2 (en) * 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
US11038048B2 (en) * 2019-10-01 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-on-silicon devices
US11569182B2 (en) * 2019-10-22 2023-01-31 Analog Devices, Inc. Aluminum-based gallium nitride integrated circuits
US11152471B1 (en) * 2020-03-26 2021-10-19 Mitsubishi Electric Research Laboratories, Inc. 2-dimensional electron gas and 2-dimensional hole gas junction based semiconductor device
US20210359118A1 (en) * 2020-05-18 2021-11-18 Cree, Inc. Group III-Nitride High-Electron Mobility Transistors Configured with Recessed Source and/or Drain Contacts for Reduced On State Resistance and Process for Implementing the Same
US11362190B2 (en) * 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
JP7613012B2 (ja) * 2020-07-13 2025-01-15 富士通株式会社 半導体装置
CN111969045B (zh) * 2020-08-13 2022-07-22 西安电子科技大学 低欧姆接触电阻的GaN基高电子迁移率晶体管及制备方法
US11588036B2 (en) 2020-11-11 2023-02-21 Vanguard International Semiconductor Corporation High-efficiency packaged chip structure and electronic device including the same
JP2022161429A (ja) * 2021-04-09 2022-10-21 住友電気工業株式会社 半導体積層構造、半導体装置及び半導体積層構造の製造方法
CN115472500B (zh) * 2021-06-11 2025-08-19 中国科学院宁波材料技术与工程研究所 一种hemt器件及其制备方法
CN113394096B (zh) * 2021-06-16 2022-05-31 中国科学院宁波材料技术与工程研究所 Hemt器件及其自隔离方法、制作方法
CN113488536A (zh) * 2021-07-05 2021-10-08 西交利物浦大学 具有衬底电极的增强型的p型氮化镓器件及其制备方法
CN114709256B (zh) * 2022-05-25 2022-08-23 深圳市时代速信科技有限公司 一种半导体器件和半导体器件的制备方法
CN114695115A (zh) * 2022-05-31 2022-07-01 中国科学院宁波材料技术与工程研究所 一种具有鳍式结构的半导体器件及其制备方法
CN115458594B (zh) * 2022-08-15 2025-10-31 天狼芯半导体(成都)有限公司 一种氮化镓功率器件及其制备方法
CN116313795A (zh) * 2023-02-06 2023-06-23 中国电子科技集团公司第十三研究所 一种GaN基场效应管外延方法
KR20250143765A (ko) * 2023-02-09 2025-10-02 이피션트 파워 컨버젼 코퍼레이션 정공 제거 전극을 갖춘 증강 모드 GaN 소자
CN119789464A (zh) * 2024-11-18 2025-04-08 西安电子科技大学广州研究院 一种GaN高电子迁移率晶体管及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168111A (ja) 1999-12-07 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> ＧａＮ電界効果トランジスタ
JP2001284576A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
JP4645034B2 (ja) 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
US7236053B2 (en) * 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
JPWO2006114999A1 (ja) * 2005-04-18 2008-12-18 国立大学法人京都大学 化合物半導体装置及び化合物半導体製造方法
JP5025108B2 (ja) * 2005-08-24 2012-09-12 株式会社東芝 窒化物半導体素子
JP5182835B2 (ja) 2005-11-14 2013-04-17 独立行政法人産業技術総合研究所 リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
JP5147197B2 (ja) * 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
JP4956155B2 (ja) * 2006-11-28 2012-06-20 古河電気工業株式会社 半導体電子デバイス
US20100072485A1 (en) * 2007-03-26 2010-03-25 Kyoto University Semiconductor device and semiconductor manufacturing method
JP5298559B2 (ja) 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158012B1 (en) 2017-06-16 2018-12-18 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US8704273B2 (en) 2014-04-22
US20100320505A1 (en) 2010-12-23
JP2011003652A (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5487749B2 (ja) 半導体装置及びその製造方法
US9349819B2 (en) Heterojunction semiconductor device and manufacturing method
US9768257B2 (en) Semiconductor device
JP4737471B2 (ja) 半導体装置およびその製造方法
JP6066933B2 (ja) 半導体デバイスの電極構造
TWI553859B (zh) 具有閘極源場極板之寬能帶隙電晶體
JP5487613B2 (ja) 化合物半導体装置及びその製造方法
US8969921B2 (en) Semiconductor device and manufacturing method thereof
US11742397B2 (en) Semiconductor device and manufacturing method thereof
US20220123109A1 (en) Semiconductor device and manufacturing method thereof
CN103887334B (zh) GaN高电子迁移率晶体管和GaN二极管
JP2011029247A (ja) 窒化物半導体装置及びその製造方法
JP6834546B2 (ja) 半導体装置及びその製造方法
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN106298882A (zh) 高电子迁移率晶体管器件及其制造方法
CN108649071A (zh) 半导体器件及其制造方法
JP2008112868A (ja) 半導体装置およびその製造方法
JP2010135824A (ja) 半導体装置及びその製造方法
CN106206309A (zh) 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
KR20190027700A (ko) 전계효과 트랜지스터
JP7594179B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
Romanczyk et al. mm-Wave N-polar GaN MISHEMT with a self-aligned recessed gate exhibiting record 4.2 W/mm at 94 GHz on Sapphire
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5487749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees