JP5504468B2

JP5504468B2 - 半導体量子ドット及び同形成方法

Info

Publication number: JP5504468B2
Application number: JP2009044413A
Authority: JP
Inventors: 浩一赤羽; 直克山本
Original assignee: National Institute of Information and Communications Technology
Current assignee: National Institute of Information and Communications Technology
Priority date: 2009-02-26
Filing date: 2009-02-26
Publication date: 2014-05-28
Anticipated expiration: 2029-02-26
Also published as: JP2010199414A

Description

本発明は、たとえば半導体量子ドット及び同形成方法に係り、特に自己組織化機構による高品質な半導体量子ドット及び同量子ドットを形成する方法に関する。

半導体中におけるキャリアの３次元的な閉じ込め構造として量子ドット構造がある。半導体量子ドットとしての有効なサイズは、量子効果が顕著に現れる程度（電子等のド・ブロイ波長程度）の微小構造であり、実際の寸法は数十ｎｍ（ナノメートル）となる。このような微細構造体の作製は現状のＬＳＩ用の半導体プロセスである深紫外光を用いたフォトリソグラフィーや、電子線リソグラフィーでも困難である。

半導体のナノ構造を形成する手法として、１９８０年代の後半から自己組織化機構を用いた手法の開発が進められてきている。これは、歪系の半導体の結晶成長において３次元的なナノ構造が自己組織的に形成される現象を利用したものである。簡便に高品質な量子ドット構造が形成できる手法として、主にＧａＡｓ（ガリウム砒素）基板上のＩｎＡｓ（インジウム砒素）量子ドットについて広く研究が進められてきた。

しかしながら、自己組織的に形成される量子ドットはサイズのばらつきが大きいため、その制御方法が問題となる。量子ドットのサイズばらつきを制御する方法としては、自己サイズ制御機構というものが提案されている。これは量子ドット材料を結晶成長する際、その結晶成長速度を非常に遅くし（通常、０．２ＭＬ／ｓ（モノレイヤー・パー・セカンド）以下。顕著にその効果を表すためには０．０３５ＭＬ／ｓ以下。）、量子ドットのサイズを揃えようというものである。

しかしながら、低成長レートによる量子ドットの成長は長時間の結晶成長時間を必要とするため、プロセス時間が長くなるという弱点がある。さらに、低成長レートの量子ドット成長の場合、個々の量子ドットが合体し、巨大なアイランドを形成する確率が大きくなる。この巨大なアイランドは歪による影響を受けている場合が多く、結晶欠陥や転移などを含み、結晶品質が低下している場合がある。

また、工業的、産業的観点からは、半導体量子ドットナノ構造形成法に時間を費やすことで、生産コストが余分に費やされてしまうという問題もあった。

「ＳｕｂｓｔｒａｔｅｔｅｍｐｅｒａｔｕｒｅａｎｄｍｏｎｏｌａｙｅｒｃｏｖｅｒａｇｅｅｆｆｅｃｔｓｏｎｅｐｉｔａｘｉａｌｏｒｄｅｒｉｎｇｏｆＩｎＧａＡｓｉｓｌａｎｄｓｏｎＧａＡｓ」（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６６（８），２０Ｆｅｂｒｕａｒｙ１９９５，ｐｐ．９９１−９９３）「Ｓｔｒａｎｓｋｉ−ＫｒａｓｔａｎｏｖＧｒｏｗｔｈｏｆＩｎＡｓＱｕａｎｔｕｍＤｏｔｓｗｉｔｈＮａｒｒｏｗＳｉｚｅＤｉｓｔｒｉｂｕｔｉｏｎ」（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３９（２０００），ｐｐ．Ｌ１２４５−Ｌ１２４８）「ＳｅｌｆＳｉｚｅ−ＬｉｍｉｔｉｎｇＰｒｏｃｅｓｓｏｆＩｎＡｓＱｕａｎｔｕｍＤｏｔｓＧｒｏｗｎｂｙＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ」（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．４０（２００１），ｐｐ．１８８５−１８８７）「応用物理Ｖｏｌ.７４，Ｎｏ．３，ｐｐ．３０７−３１２（２００５）」

上述したように、従来は、量子ドットの成長結晶サイズのばらつきを防ぐべく、一層成長させるためにたとえば１００秒などといった低成長レートによって、時間的にゆっくり成長させていたが、これでは、プロセス時間・生産コスト上問題であるだけでなく、巨大アイランドの形成による結晶品質の低下という問題を引き起こしていた。

本願は、こうした従来技術の問題点を解決することを企図したものであり、巨大アイランドの形成による結晶品質の低下という問題を引き起こすことなく、ナノ構造の品質・形状を高品質に保つことを可能とする半導体量子ドット及び同形成方法を提供することを目的とする。本願のさらに詳細な目的は、ナノ構造体の作製に係るプロセス時間を短縮し、生産コストを低減させることの可能な半導体量子ドット及び同形成方法を提供することにある。

これらの課題を解決するに当たり、本願発明者は、種々の考察を重ねた結果、所望とする複数のナノ構造を高品質に保つために、結晶の成長速度を従来に比して極めて高速とする（略１０〜１００倍程度）とすることの着想に至り、この着想の妥当性を種々の実験によって検証し得た。すなわち、本願に係る半導体量子ドット形成方法は、自己組織化機構により半導体量子ドットを形成する方法において、量子ドットの結晶成長レート及び／もしくは埋め込み層の結晶成長速度として１ＭＬ／ｓ（モノレイヤー・パー・セカンド）以上によって層形成させることを特徴として構成されるものである。

この場合においては、前記結晶成長速度を０．１ｎｍ/ｓ〜０．５ｎｍ/ｓとする構成であってもよい。

さらにこれらの場合においては、前記結晶成長は分子線エピタキシャル法もしくは有機金属気相成長法を用いた構成としてもよい。

またさらにこれらの場合においては、前記半導体量子ドットを形成する基板としてＧａＡｓ、ＩｎＰ、ＧａＳｂのいずれかを採用し、量子ドットを挟む化合物の下層としてＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＳｂ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓＰ、ＧａＳｂのいずれかを採用し、同上層としてＩｎＡｓ、Ｉｎ_ｘＧａ_１−ｘＡｓ、ＩｎＰ、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙ、ＩｎＧａＳｂのいずれかを採用した構成としてもよい。

さらにこれらの場合においては、前記半導体量子ドットの成長温度を略４００℃〜略５４０℃とした構成としてもよい。

またさらにこれらの場合においては、前記埋め込み層の成長温度を略４００℃〜略５４０℃とした構成としてもよい。

また、上記課題を解決するために、本願は、上記のいずれかの半導体量子ドット形成方法により形成される半導体量子ドットとして実現することもできる。

本願の骨子は、半導体量子ドットを形成する際に非常に大きな結晶成長レートにより高品質な量子ドット形成することにあり、その実施の具体的態様の一例として、一層成長させるために略1秒、成長完了まで数秒で量子ドットを形成させること、及びこれを採用することで実際に結晶品質の高度化が実現可能であることにある。

こうすることで、工業的な速度遅延による生産性低下の問題、低速成長レートによる層形成に伴う巨大アイランドの形成による結晶品質の低下という問題を克服することが可能となる。

本願に係る半導体量子ドット及び同形成方法によれば、従来の結晶成長レートの１０倍から１００倍速い結晶成長速度で量子ドットを形成することを実現したことで、巨大アイランドの形成による結晶品質の低下という問題を引き起こすことなく、ナノ構造の品質・形状を高品質に保つことができる。また、ナノ構造体の作製に係るプロセス時間を短縮し、生産コストを低減させることができる。

本発明の好適な一実施形態に係り、本発明の方法を実施するＭＢＥ（分子線エピタキシャル）装置の概略図である。本発明の好適な一実施形態に係る成長法により形成された半導体量子ドットを含むナノ構造の断面概念図である。本願の実施形態に沿って形成された一例であるＩｎＡｓ量子ドットを５０ｎｍのＧａＡｓ埋め込み層を介して５層積層した資料のＡＦＭ（原子力間力顕微鏡）像を示した写真図である。従来の結晶成長速度で量子ドットを形成したときのＡＦＭ像を示した写真図である。

以下、図面を参照して本発明を実施するための形態について説明する。なお、以下では、本発明の目的の達成のために説明に必要な範囲を模式的に示し、本発明の該当部分の説明に必要な範囲を主に説明することとし、説明を省略する箇所については公知技術によるものとする。

図１は、本発明の好適な一実施形態に係り、本発明の方法を実施するＭＢＥ（分子線エピタキシャル）装置の概略図である。ここでは、本発明の技術思想を実現する一例としてナノ構造作製装置の場合を例にとり説明するが、当該思想は半導体量子ドット及び同形成方法一般に適用可能なものであり、下記の説明は、半導体量子ドット及び同形成方法としての本願の実施態様の説明をも包含するものである。

また、本発明に係る半導体量子ドットの形成方法は、必ずしもＭＢＥ法のみによってしかなし得ないものではなく、たとえば有機金属気相成長法（例えばＭＯＣＶＤ法）によってもなしうるものである。いずれの場合でも、化合物半導体上で量子ドットを結晶成長させるには、薄膜の１分子層レベルの成長が精密に制御可能な方法によることが好ましい。

同図に示すように、本発明のＭＢＥ装置１は、基板Ｗに対してプラズマ処理を行うためのプラズマ処理室であり基板Ｗが載置される基台１２を内蔵するチャンバ１０と、複数の元素を加熱蒸発可能な坩堝（図示しない）に接続され蒸発した元素を分子線として基板Ｗに対して射出可能な分子線照射装置２０ａ，…２０ｘと、チャンバ１０内の温度を加熱するための加熱機構３０（３０ａ、３０ｂ、３０ｃ）と、加熱機構３０を介して基板Ｗの埋め込み層の成長温度を制御するための埋め込み層成長温度制御部４０と、チャンバ１０内から排気管７２を通して排気しチャンバ内部の圧力を調整する調圧・排気部７０とを少なくとも備えて構成される。

チャンバ１０は、たとえばアルミニウム合金等により構成される。チャンバ１０内部の略中央位置に、基板Ｗが載置される基台１２が配置される。基台１２には、図示しない量子ドット成長温度調整部が配設され、かかる量子ドット成長温度調整部により基板Ｗは好適な量子ドット成長温度、たとえば略３９０℃〜略５４０℃に加熱・保熱されることができる。より良い品質を求めるに当たっては、量子ドット成長温度としては、好適には略４４０℃〜略５３０℃とし、さらに好適には略４８０℃〜略５２０℃とする。

また、埋め込み層成長温度制御部４０の温度制御は量子ドット成長温度調整部の温度制御とは別個独立にすることができる。埋め込み層成長温度制御部４０としては、たとえば略４００℃〜略５４０℃に加熱・保熱されることができる。生産性の効率からすれば好適には略４３０℃〜略５２０℃とし、さらに好適には略４５０℃〜略５００℃とする。

チャンバ１０のたとえば底部には、排気管７２が接続されている。排気管７２の他端は調圧・排気部７０に接続される。調圧・排気部７０はたとえば排気ポンプ等の排気機構（図示しない）を備えている。調圧・排気部７０等により、チャンバ内は減圧状態にされ、或いは、所定の圧力に設定される。また、チャンバ１０内は、高真空状態が保たれている。これにより、不純物が基板上に混入する可能性が少なくなる。

分子線照射装置２０は、複数の元素を加熱蒸発可能な（図示しない）坩堝に接続されており、蒸発した元素を分子線として基板Ｗに対して射出可能な機構であればよく、特に構造、材質等に限定はない。

原料元素としては、たとえば、Ｇａ、Ａｓ、Ｉｎ、Ｐ、Ａｌ、Ｓｂを採用することができる。具体的には、基板Ｗが所定温度にまで加温され安定した温度状態になったところで、この基板Ｗに対して、分子線照射装置２０によってこれらの元素の分子線（たとえばＧａ分子線とＡｓ分子線等）を照射する。これにより、基板Ｗ上に、たとえばＧａＡｓ層をエピタキシャル成長させて形成する。元素分子線の照射量は、１秒間あたり、たとえばＧａＡｓの１分子層をエピタキシャル成長させることが可能な程度とする。

基板Ｗの化合物半導体は、格別の限定は無いが、ＩＩＩ−Ｖ族化合物半導体とするのが好ましく、たとえば、ガリウム砒素（ＧａＡｓ）、インジウム燐（ＩｎＰ）、ガリウムアンチモン（ＧａＳｂ）、窒化ガリウム（ＧａＮ）等であってもよい。また、本発明に係る基板上の結晶成長層、量子ドット、埋め込み層の材質としては、ＩＩＩ−Ｖ族とするのが好ましく、たとえば、ＩＩＩ族元素であればガリウム（Ｇａ）、インジウム（Ｉｎ）、アルミニウム（Ａｌ）等、Ｖ族元素であれば燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）等、からそれぞれ選択されるのが好ましい。つまり、ＩＩＩ−Ｖ族としては、ＩｎＡｓ、ＩｎＧａＳｂ、ＩｎＡｓＳｂ、ＡｌＧａＳｂ、ＩｎＡｌＳｂなどの化合物半導体とすることができる。

具体的には、好適な基板、基板上の結晶成長層、量子ドット、埋め込み層の組み合わせとしては、たとえば次のようなものを採用することができる。
ａ）ＧａＡｓ基板上に成長したＧａＡｓ上のＩｎＡｓ、およびＩｎ_ｘＧａ_１−ｘＡｓ、ＩｎＰ、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙ
ｂ）ＧａＡｓ基板上に成長したＡｌＧａＡｓ上のＩｎＡｓ、およびＩｎ_ｘＧａ_１−ｘＡｓ、ＩｎＰ、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙ
ｃ）ＧａＡｓ基板上に成長したＩｎＧａＡｓ上のＩｎＡｓ、およびＩｎ_ｘＧａ_１−ｘＡｓ、ＩｎＰ、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙ
ｄ）ＧａＡｓ基板上に成長したＧａＡｓＳｂ上のＩｎＡｓ、およびＩｎ_ｘＧａ_１−ｘＡｓ、ＩｎＰ、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙ
ｅ）ＩｎＰ基板上に成長したＩｎＰ上のＩｎＡｓ、およびＩｎ_ｘＧａ_１−ｘＡｓ、ＩｎＰ、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙ
ｆ）ＩｎＰ基板上に成長したＩｎＧａＡｓ上のＩｎＡｓ、およびＩｎ_ｘＧａ_１−ｘＡｓ、ＩｎＰ、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙ
ｇ）ＩｎＰ基板上に成長したＩｎＡｌＡｓ上のＩｎＡｓ、およびＩｎ_ｘＧａ_１−ｘＡｓ、ＩｎＰ、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙ
ｈ）ＩｎＰ基板上に成長したＩｎＧａＡｌＡｓＰ上のＩｎＡｓ、およびＩｎ_ｘＧａ_１−ｘＡｓ、ＩｎＰ、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙ
ｉ）ＧａＳｂ基板上に成長したＧａＳｂ上のＩｎＧａＳｂ。

次に、本発明に係る半導体量子ドット形成方法を、ＭＢＥ装置１を用いて半導体量子ドットを作製するプロセスによって説明する。

まず、チャンバ１０の側壁に設けられている図示しないゲートバルブを介して層成長(成膜）を所望する対象である基板Ｗが（図示しない）搬送アームによってチャンバ１０内の基台１２上の所望位置に載置される。この基板Ｗは、必要に応じてその表面が加工されていてもよい。

次に、チャンバ１０内が、（図示しない）全体制御部の制御を受けた調圧・排気部７０の働きによって、所定の処理圧力に維持される。

次に、埋め込み層成長温度制御部４０が、基板Ｗを、所定温度にまで加温する。ここでは、たとえばＧａＡｓ半導体である基板Ｗを略５００℃まで加温する。

基板Ｗが上記所定温度にまで加温され安定した温度状態になったところで、この基板Ｗに対して、分子線照射装置２０ａ，…２０ｘから蒸発した元素を分子線として基板Ｗに対して照射する。具体的には、たとえばＧａ分子線とＡｓ分子線を、それぞれの分子線照射装置２０ａ，…２０ｘから照射する。これにより、基板Ｗ上に、たとえばＧａＡｓ層をエピタキシャル成長させて形成する。これらの分子線の照射量を適宜調整することにより、１秒間あたり１〜２分子層（たとえばＧａＡｓ）をエピタキシャル成長させることが可能とするものであり、成長レートとしては具体的には、略０．５ｎｍ／ｓｅｃとする。この層の成長速度については、以下の層形成でも同様とする。

層の成長速度に関して、これまでの自己形成法においては、１層（たとえば０．３ｎｍ）成長させるのに、１００秒程度の時間をかけていたところ、本願の上記形態によれば、その略１００倍の成長速度でエピタキシャル成長させるものである。これにより、従来の弊である時間増、コスト増を抑制できるのに加えて、結晶欠陥の発生による結晶品質の劣化の可能性を最小限化することが可能となる。

次に、第１層（上記例ではＧａＡｓバッファ層）をエピタキシャル成長して形成した後、この第１層が形成された基板Ｗの温度を所定温度まで低下させる。この所定温度は、本実施形態では次層を形成するに適した温度にするのが良く、たとえば４８０℃とする。この温度としては、第１層の上に形成する層の種類によって、適宜最適な温度を選択・設定する。

次に、基板Ｗの温度が安定したら、第１層（上記例ではＧａＡｓバッファ層）或いは数層積層させた最上層上に、量子ドット（たとえばＩｎＡｓ量子ドット）を埋め込み層（たとえばＧａＡｓ）を介して積層する。具体的には、これらの量子ドットに係る元素を分子線照射装置２０によって分子線照射することで、当該層をエピタキシャル成長させて形成する。このときの量子ドット成長速度は０．０５ｎｍ/ｓ〜０．５ｎｍ/ｓがよく、より具体的には０．１８ｎｍ/ｓ〜０．５ｎｍ/ｓとするのが好ましく、さらに好適には０．２ｎｍ/ｓ〜０．５ｎｍ/ｓとする。しかる後に埋め込み層に係る元素を分子線照射装置２０によって分子線照射することで、当該層をエピタキシャル成長させて形成する。各分子線の照射量、形成層厚、形成基板温度はこの成長速度に適合する値を適宜を設定するものとする。

上記の動作を適宜繰り返すことにより、所望材質、所望層厚、所望数の層（ドット下層及び埋め込み層）と量子ドットとを形成することができる。この場合においては、上述したように、埋め込み層の成長温度は、基板温度とは別個独立して制御する。

なお、上記における従来に比して高速度のエピタキシャル成長・層形成に関し、１秒間あたり２分子層形成させる場合には、１秒間あたり１分子層を形成する場合と比して、材質によっては、装置構成を特殊なものとすることが好適の場合もある。また、上記において、成長速度を高速化するのは、量子ドット、埋め込み層の双方の場合を示したが、どちらか一方について高速化し、他方を従来速度によるものであってもよいのはもとよりである。

また、結晶成長装置の加熱方法として、上記ではたとえばヒーターに電流を流して行う方法を採用してもよく、或いは、他の加熱方法（例えば、電子ビームによる加熱など）を採用してもよい。

さらに、上記においてたとえば砒素圧力としては、基板Ｗの位置において、３／５×１０^−６〜１×１０^−４Ｔｏｒｒ程度とするのがよく、より具体的には２／５×１０^−５〜１×１０^−４Ｔｏｒｒ程度とするのが好適であり、さらに好適には、１／５×１０^−４〜１×１０^−４Ｔｏｒｒ程度とする。

基板温度を上げる方法については、パルス制御により最適な制御間隔を設定し温度管理を行うようにしてもよい。成長速度の低い状況では温度格差による蒸気圧は１〜２％と低い割合での発生率とされているが、本発明では、成長速度が高いため蒸気圧が高くなる可能性がある。この理由により、本発明ではパルスの間隔は一定にするのではなく、最適な温度上昇制御間隔を設定する。そうすることにより、急激な温度上昇によるオーバーヒートや、高温度状態での分子の自由な挙動をある程度一定にし、量子ドット形成のばらつきを防ぐことができる。

図２は、上述した成長法により形成された半導体量子ドットを含むナノ構造の断面概念図である。同図においては、Ｌ１層、Ｌ２層、Ｌ３層の上に量子ドットＤ、埋め込み層Ｌ４が形成されている様子を示している。

図３は本願の実施形態に沿って形成された一例であるＩｎＡｓ量子ドットを５０ｎｍのＧａＡｓ埋め込み層を介して５層積層した実例についてのＡＦＭ（原子力間力顕微鏡）像を示した写真図である。図３はＧａＡｓ基板上にＧａＡｓバッファ層を１５０ｎｍ成長させた後、ＩｎＡｓ量子ドットを２ＭＬ（モノレーヤー）結晶成長させ、ＩｎＡｓの結晶成長速度を０．４ＭＬ／ｓ（０．１２１１６６ｎｍ／ｓ）に設定したものである。これに対して、図４は、従来の結晶成長速度で量子ドットを形成したときのＡＦＭ像を示した写真図である。このとき、ＧａＡｓ基板上にＧａＡｓバッファ層を１５０ｎｍ成長させた後、ＩｎＡｓ量子ドットを２ＭＬ（モノレーヤー）結晶成長させ、ＩｎＡｓの成長レートを０．０４ＭＬ／ｓ（０．０１２１１６６ｎｍ／ｓ）に設定したものである。

ここから明らかなように、従来の結晶成長速度の場合、ＩｎＡｓ量子ドットの形成が完了するまでに５０秒の時間を要したが、本発明では、ＩｎＡＳ量子ドットの形成が完了するまでにかかった時間はわずか５秒であったことが確認された。つまり、従来の略１０倍の成長速度で形成することを本願によって実現したものである。

従来、高品質な量子ドットを形成するために、量子ドット材料を結晶成長する際に結晶成長速度を非常に遅くし（通常、０．２ＭＬ／ｓ以下）量子ドットのサイズのばらつき形成を防いでいたが、上述のとおり、成長速度を遅くすると量子ドットの形成時間が長くなると同時に、個々の量子ドット同士が合体して巨大なアイランドを形成する確率が大きくなる。この巨大なアイランドは歪による影響を受けている場合が多く、結晶欠陥や転移などを含み結晶品質が低下する原因となる。

本発明では従来の結晶成長レートの１０倍から１００倍速い結晶成長速度で量子ドットを形成することを実現したものであるが、実施結果を表す図３に示されるように、巨大アイランドの形成が見られないことが実証された。高結晶成長レートによる量子ドットの形成法では、巨大アイランドの形成などによる結晶品質劣化が生じないと同時に量子ドット形成時間の短縮されるためにコスト削減にも効果があると考えられる。

さらに、本発明では、高結晶成長レートにて量子ドットを成長させているため、広帯域波長光を発光することも可能と考えられる。波長のスペクトルが広ければ広帯域で可変可能な波長となり、従来の波長可変よりもより広域に波長可変できるために、より広いメリットがあると考えられる。

こうした、広帯域波長可変特性を備えた量子ドットは半導体のレーザーやＬＥＤに適用できる。広域のスペクトルを持つＬＥＤは分解度の上昇が見込めるため、ＯＣＴ（ＯｐｔｉｃａｌＣｏｈｅｒｅｎｃｅＴｏｍｏｇｒａｐｈｙ）装置など、光を照射して断面図を写す光干渉断層計に対しても応用可能となる。

また、広帯域可変波長はパルス光源になり得る可能性があるため、計算応用が可能となる。従来の半導体レーザーでは一定以上の時間しか計測できなかったところ、本発明に係る手法を使用した量子ドットを使用する半導体レーザーでは、波長のスペクトルが広くなることで波長可変データの可変域が広くなり短時間の現象でも計測が可能となるものである。

この点で、現在短時間の現象で使用している計測装置として、チタンサファイアレーザーがある。チタンサファイアは発光波長の領域が広いブロードな発光を生成するため計測に応用されてきた。また、光ファイバーに関連するファイバーレーザーも短時間で短パルス光を発光可能なことから計測に応用されている。しかしながら、これら2つの計測材料はコストが高いデメリットがあった。本手法を使用した半導体レーザーはこれらよりも安価な提供が可能となり、導入コストがより安価になることから、従来の計測装置価格の問題を改善できるというメリットもある。

上述した実施形態は、本発明に係る技術思想を具現化するため一例を示したにすぎないものであり、他の実施形態でも本発明に係る技術思想を適用することが可能である。例えば、本願に係る技術思想によれば、層の数についての限定はない。化合物の材質についても上述したいずれであってもよい。本願は究極的に、層形成の環境を従来とは異なる状況とすることに本旨があるため、層、化合物等が異なっても、すべて同じく本願独自の有利な効果を及ぼすことができるものである。

さらにまた、本発明を用いて生産される装置、方法、システムが、その２次的生産品に搭載されて商品化された場合であっても、本発明の価値は何ら減ずるものではない。

上述したように、本願に係る半導体量子ドット及び同形成方法は、従来の結晶成長レートの１０倍から１００倍速い結晶成長速度で量子ドットを形成することを実現したことで、巨大アイランドの形成による結晶品質の低下という問題を引き起こすことなく、ナノ構造の品質・形状を高品質に保つことができる。また、ナノ構造体の作製に係るプロセス時間を短縮し、生産コストを低減させることができる。したがって、デバイスの製造産業において、工程が複雑でなく廉価に高効率化が可能となり、この効果は、半導体製造産業にとどまらず、情報産業、電気器具産業等をはじめとする、半導体を用いた二次的製品を製造・使用するあらゆる産業にとって、非常に有益をもたらすものである。

１…ＭＢＥ（分子線エピタキシャル）装置、Ｗ…基板、１０…チャンバ、１２…基台、２０ａ，…２０ｘ…分子線照射装置、３０（３０ａ、３０ｂ、３０ｃ）…加熱機構、４０…埋め込み層成長温度制御部、７０…調圧・排気部、７２…排気管

Claims

自己組織化機構により半導体量子ドットを形成する方法において、基板温度が４００℃〜５４０℃、原料元素の蒸気圧が２／５×１０ ^−５〜１×１０ ^−４Ｔｏｒｒ、量子ドットの結晶成長レート及び／もしくは埋め込み層の結晶成長速度が０．１ｎｍ/ｓ〜０．５ｎｍ/ｓであり、基板温度をパルス制御で管理することを特徴とする半導体量子ドット形成方法。
前記結晶成長は分子線エピタキシャル法もしくは有機金属気成長法を用いたことを特徴とする請求項１記載の半導体量子ドット形成方法。
前記半導体量子ドットを形成する基板としてＧａＡｓ、ＩｎＰ、ＧａＳｂのいずれかを採用し、量子ドットを挟む化合物の下層としてＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＳｂ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓＰ、ＧａＳｂのいずれかを採用し、同上層としてＩｎＡｓ、Ｉｎ_ｘＧａ_１−ｘＡｓ、ＩｎＰ、Ｉｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙ、ＩｎＧａＳｂのいずれかを採用したことを特徴とする請求項１乃至２のうちいずれか１項記載の半導体量子ドット形成方法。
前記半導体量子ドットの成長温度を４００℃〜５４０℃としたことを特徴とする請求項１乃至３のうちいずれか１項記載の半導体量子ドット形成方法。
前記埋め込み層の成長温度を４００℃〜５４０℃としたことを特徴とする請求項１乃至３のうちいずれか１項記載の半導体量子ドット形成方法。
請求項１乃至５のうちいずれか１項記載の半導体量子ドット形成方法により形成されることを特徴とする半導体量子ドット。