JP5510964B2 - Continuity inspection method - Google Patents
Continuity inspection method Download PDFInfo
- Publication number
- JP5510964B2 JP5510964B2 JP2010250743A JP2010250743A JP5510964B2 JP 5510964 B2 JP5510964 B2 JP 5510964B2 JP 2010250743 A JP2010250743 A JP 2010250743A JP 2010250743 A JP2010250743 A JP 2010250743A JP 5510964 B2 JP5510964 B2 JP 5510964B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- series connection
- connection circuit
- nets
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
本発明は、回路基板上に形成された配線パターン等の導通状態を検査するための導通検査方法に関するものである。 The present invention relates to a continuity inspection method for inspecting a continuity state of a wiring pattern or the like formed on a circuit board.
この種の導通検査方法として、例えば特許文献1や特許文献2に記載された従来技術が知られている。
図5は、この従来技術を示す回路図であり、同図において、100は検査装置本体、11は電流源、12は電圧検出手段、13は電流検出手段、Hc,Hp,Lp,Lcは導線、S1,S2はスイッチ、21a,21b,22a,22bはプローブを示している。また、R1,R2は導通検査を行うべき検査対象部であり、例えば回路基板上に形成された配線パターンの一部を構成している。
As this kind of continuity inspection method, for example, conventional techniques described in
FIG. 5 is a circuit diagram showing this prior art, in which 100 is an inspection apparatus main body, 11 is a current source, 12 is voltage detection means, 13 is current detection means, H c , H p , L p , Lc is a conducting wire, S 1 and S 2 are switches, and 21a, 21b, 22a and 22b are probes. R 1 and R 2 are inspection target portions to be inspected for continuity, and constitute, for example, a part of a wiring pattern formed on a circuit board.
図6は上記検査対象部の説明図であり、R11〜R13は検査対象部、T1〜T4はプローブが接触する検査対象部両端の端子を示す。なお、同電位である一または複数の検査対象部から構成される配線パターンの全体をネットNといい、例外的に、1個の端子のみからなるパターンもネットNに含めるものとする。
以下では、個々の検査対象部R11〜R13自体もネットと呼ぶことにする。
FIG. 6 is an explanatory diagram of the inspection target part, where R 11 to R 13 indicate inspection target parts, and T 1 to T 4 indicate terminals at both ends of the inspection target part with which the probe contacts. The entire wiring pattern composed of one or a plurality of inspection target parts having the same potential is referred to as a net N, and exceptionally, a pattern composed of only one terminal is also included in the net N.
Hereinafter, the individual inspection target parts R 11 to R 13 themselves are also called nets.
図5に示した従来技術では、例えば、スイッチS1,S2を図示のように導線Hc,Lc側に接続すると共に、図示されていないスキャナボード内のリレースイッチ(スキャナスイッチ)をオンして導線Hc,Hp,Lp,Lcの間にプローブ21a,21b,22a,22bを介してネットR1,R2の直列接続回路を形成し、その導通状態を検査する。
すなわち、図5に破線で示すように、電流源11から導線Hc上の接続部31→プローブ21a→ネットR1→プローブ21b→導線Hp上の接続部32,33→プローブ22a→ネットR2→プローブ22b→導線Lc上の接続部34→電流検出手段13→グラウンドの経路で電流を流し、その時の導線Hc,Lc間の電圧を電圧検出手段12により検出してオームの法則に従い上記直列接続回路の合成抵抗値を求めることにより、直列接続された2個のネットR1,R2の導通検査を一度に行っている。
In the prior art shown in FIG. 5, for example, the switches S 1 and S 2 are connected to the conductive wires H c and L c as shown, and a relay switch (scanner switch) in the scanner board (not shown) is turned on. Then, a series connection circuit of the nets R 1 and R 2 is formed between the conductors H c , H p , L p , and L c via the
That is, as shown by a broken line in FIG. 5, the
検査装置本体100は、算出した合成抵抗値が予め設定した閾値より小さければ導通状態が「良」(ネットR1,R2の何れも導通状態が「良」)と判断して「PASS」を示す信号を出力(表示)し、閾値より大きければ導通状態が「不良」(ネットR1,R2の一方または双方の導通状態が「不良」)と判断して「FAIL」を示す信号を出力(表示)している。
If the calculated combined resistance value is smaller than a preset threshold value, the inspection apparatus
上述した測定原理に従えば、検査装置本体100に設けられたガードライン(グラウンドガードライン)を最大限利用することにより、図7(a)〜(d)に示す如く、複数個(例えば、最大で5個)のネットR1〜R5を直列に接続してこれらの導通状態を同時に検査することが可能である。つまり、直列接続されたn(nは2以上の整数)個のネットの導通状態を一度に検査できるため、1個のネットに電流を通流して抵抗値を測定する場合(標準導通検査という)に比べて、検査速度をn倍にしたn倍速導通検査を行うことができる。なお、図7(a)〜(d)においてGc,Gpはガードラインを示す。
According to the measurement principle described above, a maximum number of guard lines (ground guard lines) provided in the inspection apparatus
図8は、前述した従来技術に従って5個のネットの導通検査を1回で行う場合(5倍速導通検査)の接続状態を示しており、図7(d)の接続状態を実現するためのものである。
図8において、図5と同一の機能を有するものには同一の符号を付してある。また、110は検査装置本体、10はHV(高圧電源)ボード、20はプローブ群を示す。
FIG. 8 shows a connection state in the case where the continuity test of five nets is performed once according to the above-described prior art (5 × speed continuity test), and is for realizing the connection state of FIG. 7 (d). It is.
In FIG. 8, components having the same functions as those in FIG.
更に、40は、導線Hc,Hp,Lc,Lp及びガードラインGc,Gp間にプローブ群20を介してネットR1〜R5を接続するためのスキャナボード、41は親リレースイッチ、42は親リレースイッチ41よりネットR1〜R5側に設けられた子リレースイッチである。
上記リレースイッチ41,42をオンすることにより、導線Hc,Hp,Lc,Lp及びガードラインGc,Gpとプローブ群20との接続点(図中の●印部分)が活性状態となり、各接続点の間にネットが接続されることになる。図8に示すようにリレースイッチ41,42をオンすれば、導線Hc,Lc間に5個のネットR1〜R5からなる直列接続回路が形成され、図5と同様の方法で5倍速導通検査を行うことができる。
Furthermore, 40 is a scanner board for connecting the nets R 1 to R 5 via the
By turning on the
しかしながら、図8に示すごとく、直列接続されるネットの個数が多くなるほど、直列接続回路内に多数のリレースイッチ41,42が介在し、HVボード10内のスイッチS1,S2もこれらのリレースイッチ41,42に直列接続される。なお、スキャナボード40の特性から、多数の接続点を単位として親リレースイッチ41を介し子リレースイッチ42が並列に接続されるように構成されており、接続箇所によっては、親リレースイッチ41及び子リレースイッチ42を介してネットが接続される場合と、親リレースイッチ41が共通しているために子リレースイッチ42のみを介してネットが接続される場合(例えば、図8におけるネットR4,R5同士の接続など)があるが、いずれにしても複数個のネットの直列接続回路内には多数のスイッチが介在している。
However, as shown in FIG. 8, the larger the number of nets connected in series, the
しかし、これらのスイッチの1個当たりのオン抵抗値を例えば約10[Ω]とすると、導通検査によって測定される直列接続回路全体の抵抗値には、その直列接続回路内に存在するリレースイッチの個数分のオン抵抗合計値が加算されることになる。すなわち、検査対象のネットがすべて導通していれば本来的に0[Ω]になるはずの抵抗値が、場合によっては100[Ω]以上の値になることもあり、検査時に無視できない問題となっていた。 However, if the on-resistance value per one of these switches is about 10 [Ω], for example, the resistance value of the entire series connection circuit measured by the continuity test is the resistance value of the relay switch existing in the series connection circuit. The total on-resistance value for the number is added. In other words, if all the nets to be inspected are conductive, the resistance value that should be 0 [Ω] may be a value of 100 [Ω] or more in some cases, which cannot be ignored during inspection. It was.
そこで本発明の解決課題は、複数個のネットの直列接続回路内に存在する複数個のスイッチのオン抵抗合計値をキャンセルして真の抵抗値を測定可能とし、検査精度を向上させた導通検査方法を提供することにある。 Accordingly, the problem to be solved by the present invention is to cancel the total on-resistance value of a plurality of switches existing in a series connection circuit of a plurality of nets, and to measure the true resistance value, thereby improving the inspection accuracy. It is to provide a method.
上記課題を解決するため、請求項1に係る発明は、電圧検出手段の両端に、制御手段により駆動される複数個のスイッチを介して、導電性の検査対象部である複数個のネットを直列に接続し、電流源から前記ネットの直列接続回路に流れる電流を電流検出手段により検出すると共に、前記電圧検出手段により前記直列接続回路の両端電圧を検出し、演算手段が、前記電流検出手段による電流検出値と前記電圧検出手段による電圧検出値とから前記直列接続回路の合成抵抗値を算出してその大きさにより前記直列接続回路の導通状態を検査する導通検査方法において、
前記演算手段は、前記直列接続回路内に存在する複数個の前記スイッチによるオン抵抗合計値を演算し、このオン抵抗合計値を前記合成抵抗値から減算して求めた抵抗値が負であり、かつ、その絶対値が前記スイッチ1個のオン抵抗値以上である場合に、前記直列接続回路内に短絡箇所があると判断するものである。
In order to solve the above-mentioned problem, in the invention according to
The computing means computes the on-resistance total value by the plurality of switches present in the series connection circuit, and the resistance value obtained by subtracting the on-resistance total value from the combined resistance value is negative, And when the absolute value is more than the ON resistance value of one said switch, it is judged that there exists a short circuit location in the said series connection circuit .
本発明によれば、複数個のネットの直列接続回路内に存在するリレースイッチ等、複数個のスイッチのオン抵抗合計値をキャンセルすることにより、上記直列接続回路の真の合成抵抗値を算出することができ、これによって導通検査精度を向上させることができる。
また、オン抵抗合計値をキャンセルした結果得られる合成抵抗値に基づき、直列接続回路内に短絡箇所が存在することを検出してこれを警告または表示出力することも可能である。
According to the present invention, the true combined resistance value of the series connection circuit is calculated by canceling the total ON resistance value of the plurality of switches such as relay switches existing in the series connection circuit of the plurality of nets. This can improve continuity inspection accuracy.
Further, based on the combined resistance value obtained as a result of canceling the on-resistance total value, it is also possible to detect the presence of a short-circuited portion in the series connection circuit and to output a warning or display thereof.
以下、図に沿って本発明の実施形態を説明する。
まず、第1実施形態に係る導通検査方法を図1のフローチャートを参照しつつ説明する。なお、導通検査装置の構成は、図8に示したものと同様であり、検査対象である複数個のネットの直列接続回路に電流を流すための電流源11と、前記直列接続回路の抵抗値を測定するための電流検出手段13及び電圧検出手段12と、前記直列接続回路を形成するためにオンされる複数の親リレースイッチ41及び子リレースイッチ42と、これらのリレースイッチ41,42を駆動するための制御手段(図示せず)並びに後述する数式1〜6等の演算を行う演算手段(図示せず)と、を備えている。ここで、制御手段及び演算手段は、例えばCPU等によって実現可能である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, the continuity inspection method according to the first embodiment will be described with reference to the flowchart of FIG. The configuration of the continuity testing device is the same as that shown in FIG. 8, and a
この実施形態では、n倍速導通検査時にネットの直列接続回路内に存在するスイッチの個数を求め、測定された直列接続回路の合成抵抗値から上記スイッチのオン抵抗合計値を除去して真の合成抵抗値を得るものである。ここで、nは直列接続されるネットの個数であり、2以上の整数である。
以下、本実施形態による導通検査の手順を、図1を参照しつつ説明する。
In this embodiment, the number of switches existing in the series connection circuit of the net is obtained at the time of the n-fold speed continuity test, and the total on-resistance value of the switch is removed from the measured combination resistance value of the series connection circuit. A resistance value is obtained. Here, n is the number of nets connected in series, and is an integer of 2 or more.
Hereinafter, the procedure of the continuity test according to the present embodiment will be described with reference to FIG.
(1)図8における電圧検出手段12の一対の入力端子を、スイッチS1,S2をオンして導線Hc,Lcに接続する(ステップS1)。
(2)n倍速(例えば5倍速)導通検査を行うに当たり、電圧検出手段12の一対の入力端子に導線Hc,Lcを介して直列接続回路両端のネットR1,R5の各一端を接続するために、制御手段の動作により、導線HcにネットR1の一端を接続するための親リレースイッチ41、子リレースイッチ42と、導線LcにネットR5の一端を接続するための親リレースイッチ41、子リレースイッチ42とをオンする。すなわち、2×2=4個のリレースイッチをオンする(ステップS2)。
(3)スキャナボード40内のすべての子リレーに対して親リレーが共通しているか否かを判断する(ステップS3)。すなわち、図2に示すように、ステップS2によりオンする2個の親リレースイッチ41と複数の子リレースイッチ42だけでn個のネットの直列接続回路が構成される時を親リレーが共通していると判断し、そうでない時を親リレーが共通していないと判断する。なお、親リレーが共通しているか否かは、スキャナボード40の仕様から予め知得することが可能である。
(1) The pair of input terminals of the voltage detecting means 12 in FIG. 8 are connected to the conducting wires H c and L c by turning on the switches S 1 and S 2 (step S1).
(2) When performing n-times speed (for example, 5 times speed) continuity inspection, one end of each of the nets R 1 and R 5 at both ends of the series connection circuit is connected to the pair of input terminals of the voltage detection means 12 via the conductive wires H c and L c. In order to connect, a
(3) It is determined whether or not the parent relay is common to all the child relays in the scanner board 40 (step S3). That is, as shown in FIG. 2, the parent relay is commonly used when a series connection circuit of n nets is configured by only two parent relay switches 41 and a plurality of child relay switches 42 which are turned on in step S2. It is determined that the parent relay is not in common. Whether or not the parent relay is common can be known in advance from the specifications of the
(4)親リレーが共通している場合には(ステップS3 YES)、図2から明らかな如く、導線を介して直列接続されるネットの相互間にそれぞれ2個ずつ子リレースイッチ42が追加されるので、ステップS2における4個のリレースイッチのほかに、2×(n−1)個の子リレースイッチ42が追加される(ステップS4)。
(5)親リレーが共通していない場合(ステップS3 NO)、例えば図8のような場合には、親リレーが共通していないネットの数mの2倍の親リレースイッチ41が更に必要であるから、ステップS4と同様に2×(n−1)個の子リレースイッチ42を追加した後に(ステップS4a)、2m個の親リレースイッチ41が追加される(ステップS5)。
(4) If the parent relays are common (YES in step S3), as is apparent from FIG. 2, two child relay switches 42 are added between each of the nets connected in series via the conductors. Therefore, in addition to the four relay switches in step S2, 2 × (n−1) child relay switches 42 are added (step S4).
(5) If the parent relay is not common (NO in step S3), for example, in the case of FIG. 8, a
従って、ステップS1〜S5によりn倍速導通検査を行うためのネットの直列接続回路に含まれるリレースイッチの数xは、数式1によって求めることができる(ステップS6)。
[数式1]
x=2+2×2+2×(n−1)+2m
=2(n+m+2)
なお、数式1において、親リレーが共通している場合はm=0とする。
HVボード10内のスイッチS1,S2とスキャナボード40内の各リレースイッチ41,42のオン抵抗値がいずれも約10[Ω]であるとすると、これらすべてのスイッチによるオン抵抗合計値rは数式2となる(ステップS7)。
[数式2]
r≒20(n+m+2)
Therefore, the number x of relay switches included in the net series connection circuit for performing the n-fold speed continuity test in steps S1 to S5 can be obtained by Equation 1 (step S6).
[Formula 1]
x = 2 + 2 * 2 + 2 * (n-1) + 2m
= 2 (n + m + 2)
In
If the on-resistance values of the switches S 1 and S 2 in the
[Formula 2]
r≈20 (n + m + 2)
その後に、図8の電圧検出手段12及び電流検出手段13を用いてn倍速導通検査を実行し、n個のネット(図8の例では5個)の直列接続回路の合成抵抗値R’を測定する(ステップS8)。
そして、数式3に示すように、測定した合成抵抗値R’からステップS7で求めたオン抵抗合計値rを減算する(キャンセルする)ことにより、n倍速導通検査時の真の抵抗値Rを算出することができる(ステップS9)。
[数式3]
R=R’−r
なお、上述した数式1〜数式3の演算は、図示されていない演算手段によって実行すればよい。
このように本実施形態によれば、リレースイッチ等のオン抵抗合計値をキャンセルして複数個のネットからなる直列接続回路の真の抵抗値Rを算出することができ、この抵抗値Rに基づいて信頼性の高いn倍速導通検査を行うことが可能である。
Thereafter, an n-fold speed continuity test is performed using the voltage detection means 12 and the current detection means 13 in FIG. 8, and the combined resistance value R ′ of n nets (5 in the example of FIG. 8) in series connection circuit is obtained. Measure (Step S8).
Then, as shown in Formula 3, the true resistance value R at the time of the n-fold speed continuity test is calculated by subtracting (cancelling) the on-resistance total value r obtained in step S7 from the measured combined resistance value R ′. (Step S9).
[Formula 3]
R = R′−r
In addition, what is necessary is just to perform the calculation of Numerical formula 1-Numerical formula 3 mentioned above by the calculating means which is not illustrated.
As described above, according to the present embodiment, it is possible to calculate the true resistance value R of the series connection circuit including a plurality of nets by canceling the total on-resistance value of the relay switch or the like, and based on the resistance value R. In addition, it is possible to perform an n-times speed continuity test with high reliability.
次に、本発明の第2実施形態を説明する。
前述した第1実施形態によれば、複数個のネットの直列接続回路内に存在するスイッチのオン抵抗合計値をキャンセルしてn倍速導通検査を行うことができるが、この第2実施形態は、更に、異ネット間の絶縁不良(短絡)を検出して警告、表示等を行う導通検査方法に関するものである。
Next, a second embodiment of the present invention will be described.
According to the first embodiment described above, it is possible to perform the n-fold speed continuity test by canceling the total on-resistance value of the switches existing in the series connection circuit of a plurality of nets. In the second embodiment, Further, the present invention relates to a continuity inspection method for detecting an insulation failure (short circuit) between different nets and performing a warning, display, or the like.
図3は、図7(d)と同様に5倍速導通検査を行う場合のネットの接続状態を示している。
図3において、いま、例えばネットR1,R2の接続点とネットR3,R4の接続点との間が絶縁不良により短絡していると仮定する(SCは短絡経路を示す)。ここで、図8から明らかなように、ネットR1とネットR2との間には複数個のリレースイッチが直列に接続され、ネットR3とネットR4との間にも複数個のリレースイッチが直列に接続されている。また、ネットR2とネットR3との間にも複数個のリレースイッチが直列に接続されている。
このため、図3の短絡経路SCが存在しない正常時には、図8のネットR1の右端から導線Hp−ネットR2−ガードラインGc−ネットR3−ガードラインGpを経てネットR4の左端に至る直列接続回路に存在する多数(図8の例では12個)のリレースイッチのオン抵抗合計値が、数式3におけるrに含まれる。
FIG. 3 shows a net connection state in the case of conducting a 5 × speed continuity test in the same manner as FIG. 7 (d).
In FIG. 3, it is assumed that, for example, a connection point between the nets R 1 and R 2 and a connection point between the nets R 3 and R 4 are short-circuited due to poor insulation (SC indicates a short-circuit path). As is apparent from FIG. 8, a plurality of relay switches are connected in series between the net R 1 and the net R 2, and a plurality of relays are also connected between the net R 3 and the net R 4. The switches are connected in series. A plurality of relay switches are also connected in series between the net R 2 and the net R 3 .
Therefore, when the short circuit path SC of FIG. 3 does not exist normally, the net R 4 passes from the right end of the net R 1 of FIG. 8 via the conductive wire H p -net R 2 -guard line G c -net R 3 -guard line G p. The total on-resistance values of a large number of relay switches (12 in the example of FIG. 8) existing in the series connection circuit extending to the left end of FIG.
しかし、短絡経路SCが存在する場合には、上記多数のリレースイッチが短絡経路SCによってバイパスされるにも関わらず、数式3のオン抵抗合計値rは単に直列接続回路内のスイッチの個数に基づいて算出しているため、バイパスされているリレースイッチの分もオン抵抗合計値rに含めて合成抵抗値R’から差し引いている(余分に差し引いている)ことになり、結果として、数式3により求めた抵抗値Rが負になる場合がある。
このような場合、抵抗値Rが負になった時点で「測定エラー」と判断し、導通検査を終了することも考えられるが、図3に示したような短絡を検出してこれを警告、表示等することができれば、導通検査本来の目的に沿うものとなる。
本発明の第2実施形態は、上記の背景に基づくものである。
However, in the case where the short-circuit path SC exists, the total on-resistance value r in Equation 3 is simply based on the number of switches in the series connection circuit, even though the large number of relay switches are bypassed by the short-circuit path SC. Therefore, the amount of relay switches that are bypassed is included in the on-resistance total value r and is subtracted from the combined resistance value R ′ (excessively subtracted). The obtained resistance value R may be negative.
In such a case, when the resistance value R becomes negative, it may be determined as a “measurement error” and the continuity test may be terminated. However, a short circuit as shown in FIG. If it can be displayed or the like, the original purpose of the continuity test will be met.
The second embodiment of the present invention is based on the above background.
図4は、この第2実施形態の主要部を示すフローチャートであり、前述した図1のステップS8に続く処理に相当する。
例えば、図3(図8)に示す5倍速導通検査時において、電圧検出手段12の両端の間に形成される直列接続回路のオン抵抗合計値rは、数式2に基づき、下記の数式4となる。
[数式4]
r=20(n+m+2)=20(5+4+2)=220[Ω]
なお、これは図8のように親リレーが共通していない場合であり、各リレースイッチのオン抵抗値を10[Ω]とした場合の値である。
一方、図3のようにネットR1,R2の接続点とネットR3,R4の接続点とが短絡している場合、電圧検出手段12及び電流検出手段13により実際に測定される直列接続回路の合成抵抗値R’は数式5となり、2倍速導通検査時の値に相当する。
[数式5]
R’=20(2+4+2)=160[Ω]
FIG. 4 is a flowchart showing the main part of the second embodiment, and corresponds to the processing following step S8 of FIG. 1 described above.
For example, in the 5 × speed continuity test shown in FIG. 3 (FIG. 8), the on-resistance total value r of the series connection circuit formed between both ends of the voltage detection means 12 is based on
[Formula 4]
r = 20 (n + m + 2) = 20 (5 + 4 + 2) = 220 [Ω]
This is a case where the parent relay is not common as shown in FIG. 8, and is a value when the ON resistance value of each relay switch is 10 [Ω].
On the other hand, when the connection points of the nets R 1 and R 2 and the connection points of the nets R 3 and R 4 are short-circuited as shown in FIG. 3, the series actually measured by the
[Formula 5]
R ′ = 20 (2 + 4 + 2) = 160 [Ω]
従って、前述した数式3に従い、数式5の合成抵抗値R’から数式4のオン抵抗合計値rを減算すると、数式6が得られる(図4のステップS9)。
[数式6]
R=R’−r=−60[Ω]
つまり、複数個のネットを直列接続して測定した合成抵抗値からスイッチのオン抵抗合計値を減算して得た真の抵抗値とみなされる値Rが負になることは異常であり、その原因として異ネット間の絶縁不良による短絡箇所が存在する、という判断が可能である。
ここでは、スイッチ1個のオン抵抗値を10[Ω]と仮定しているので、例えば数式6により求めた抵抗値Rが−10[Ω]以下(抵抗値が負であり、かつ、その絶対値が10[Ω]以上)であれば、異ネット間の短絡が確実であると判断してその抵抗値Rや短絡の事実を適宜な方法で警告または表示する(図4のステップS10 YES,S11)。特に、数式6による抵抗値R(例えば、図3における導線Hc,Lc間の短絡時にはR=−220[Ω])を表示することにより、短絡している箇所や範囲をある程度予測することも可能になる。
Therefore, when the total on-resistance value r of Formula 4 is subtracted from the combined resistance value R ′ of Formula 5 according to Formula 3 described above, Formula 6 is obtained (step S9 in FIG. 4).
[Formula 6]
R = R′−r = −60 [Ω]
That is, it is abnormal that the value R regarded as the true resistance value obtained by subtracting the total on-resistance value of the switch from the combined resistance value measured by connecting a plurality of nets in series is negative. It is possible to determine that there is a short-circuit location due to insulation failure between different nets.
Here, since the on-resistance value of one switch is assumed to be 10 [Ω], for example, the resistance value R obtained by Equation 6 is −10 [Ω] or less (the resistance value is negative and its absolute value is If the value is 10 [Ω] or more), it is determined that a short circuit between different nets is sure, and the resistance value R and the fact of the short circuit are warned or displayed by an appropriate method (step S10 in FIG. 4 YES, S11). In particular, by displaying the resistance value R according to Equation 6 (for example, R = −220 [Ω] when the conductors H c and L c in FIG. 3 are short-circuited), the short-circuited location and range are predicted to some extent. Is also possible.
10:HVボード
11:電流源
12:電圧検出手段
13:電流検出手段
20:プローブ群
40:スキャナボード
41:親リレースイッチ
42:子リレースイッチ
110:検査装置本体
S1,S2:スイッチ
R1〜R5:ネット(検査対象部)
Hc,Hp,Lc,Lp:導線
Gc,Gp:ガードライン
SC:短絡経路
10: HV board 11: the current source 12: voltage detector 13: current detector 20: probe group 40: Scanner board 41: the parent relay switch 42: child relay switch 110: main testing device S 1, S 2: Switch R 1 ~R 5: net (inspected portion)
Hc , Hp , Lc , Lp : Conductive wire Gc , Gp : Guard line SC: Short circuit path
Claims (1)
前記演算手段は、前記直列接続回路内に存在する複数個の前記スイッチによるオン抵抗合計値を演算し、このオン抵抗合計値を前記合成抵抗値から減算して求めた抵抗値が負であり、かつ、その絶対値が前記スイッチ1個のオン抵抗値以上である場合に、前記直列接続回路内に短絡箇所があると判断することを特徴とする導通検査方法。 A plurality of nets, which are conductive test targets, are connected in series to both ends of the voltage detection means via a plurality of switches driven by the control means, and flow from the current source to the series connection circuit of the nets. The current is detected by the current detection means, the voltage detection means detects the voltage across the series connection circuit, and the calculation means calculates the current detection value from the current detection means and the voltage detection value from the voltage detection means. In the continuity test method for calculating the combined resistance value of the series connection circuit and inspecting the continuity state of the series connection circuit according to the magnitude thereof,
The computing means computes the on-resistance total value by the plurality of switches present in the series connection circuit, and the resistance value obtained by subtracting the on-resistance total value from the combined resistance value is negative, And when the absolute value is more than the ON resistance value of one said switch, it is judged that there exists a short circuit location in the said series connection circuit, The continuity inspection method characterized by the above-mentioned .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010250743A JP5510964B2 (en) | 2010-11-09 | 2010-11-09 | Continuity inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010250743A JP5510964B2 (en) | 2010-11-09 | 2010-11-09 | Continuity inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012103063A JP2012103063A (en) | 2012-05-31 |
| JP5510964B2 true JP5510964B2 (en) | 2014-06-04 |
Family
ID=46393650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010250743A Active JP5510964B2 (en) | 2010-11-09 | 2010-11-09 | Continuity inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5510964B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5972763B2 (en) * | 2012-11-21 | 2016-08-17 | 日置電機株式会社 | Circuit board inspection apparatus and circuit board inspection method |
| JP6169435B2 (en) * | 2013-08-06 | 2017-07-26 | 日置電機株式会社 | Substrate inspection apparatus and substrate inspection method |
| CN109212319B (en) * | 2018-08-27 | 2020-12-18 | 古之恒信息科技(苏州)有限公司 | Fuel conductivity measuring circuit and measuring instrument |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07140209A (en) * | 1993-09-20 | 1995-06-02 | Fujitsu Ltd | Circuit wiring board inspection device and inspection method thereof |
| JP5213114B2 (en) * | 2008-07-24 | 2013-06-19 | 日置電機株式会社 | Continuity inspection method and continuity inspection device |
-
2010
- 2010-11-09 JP JP2010250743A patent/JP5510964B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012103063A (en) | 2012-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459914B2 (en) | Systems and methods for electrical leakage detection | |
| KR101346936B1 (en) | Insulation inspecting device and insulation inspecting method | |
| US9606162B2 (en) | Insulation inspection method and insulation inspection apparatus | |
| CN103891077A (en) | Travelling-wave based fault protection of high-voltage transmission lines | |
| JP5797502B2 (en) | Continuity inspection device and continuity inspection method | |
| JP6563282B2 (en) | Measuring device and inspection device | |
| JP5510964B2 (en) | Continuity inspection method | |
| JP5085275B2 (en) | Insulation inspection equipment | |
| JP5437183B2 (en) | Measuring device and substrate inspection device | |
| US9529031B2 (en) | Grounding detection device and method | |
| JP5317554B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
| JP5291860B2 (en) | Insulation withstand voltage test equipment | |
| JP5944121B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
| JP5213114B2 (en) | Continuity inspection method and continuity inspection device | |
| JP2008215832A (en) | Harness failure position detection device | |
| JP4876026B2 (en) | Board inspection equipment | |
| KR101145995B1 (en) | Apparatus and method for insulating diagnosis of field winding | |
| JP2004184374A (en) | Impedance measuring device | |
| JP5687943B2 (en) | Short-circuit inspection apparatus and short-circuit inspection method | |
| JP2017150911A (en) | Circuit board inspection equipment | |
| JP2014182014A (en) | Method and device for locating high-resistance insulation failure place in power cable | |
| KR102714344B1 (en) | Insulation inspection device and method | |
| JP2013002911A (en) | Inspection device of component parts mounted on circuit board and inspection method of component parts mounted on circuit board | |
| JP2006234401A (en) | Circuit wiring inspection method and circuit wiring inspection apparatus | |
| JP2023035423A (en) | Data processing device, substrate inspection system, program for data processing, and data generation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130702 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140319 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5510964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |