Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5573772B2 - 成膜方法及び成膜装置 - Google Patents
[go: Go Back, main page]

JP5573772B2 - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP5573772B2
JP5573772B2 JP2011110029A JP2011110029A JP5573772B2 JP 5573772 B2 JP5573772 B2 JP 5573772B2 JP 2011110029 A JP2011110029 A JP 2011110029A JP 2011110029 A JP2011110029 A JP 2011110029A JP 5573772 B2 JP5573772 B2 JP 5573772B2
Authority
JP
Japan
Prior art keywords
gas
film
film forming
silicon
processing container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011110029A
Other languages
English (en)
Other versions
JP2012028741A (ja
Inventor
博紀 村上
一秀 長谷部
和弥 山本
敏彦 高橋
大介 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011110029A priority Critical patent/JP5573772B2/ja
Priority to KR1020110058469A priority patent/KR101434342B1/ko
Priority to US13/164,280 priority patent/US8431494B2/en
Priority to CN201110170022.9A priority patent/CN102296280B/zh
Priority to TW100121815A priority patent/TWI509693B/zh
Publication of JP2012028741A publication Critical patent/JP2012028741A/ja
Application granted granted Critical
Publication of JP5573772B2 publication Critical patent/JP5573772B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326Deposition processes
    • H10P14/6328Deposition from the gas or vapour phase
    • H10P14/6334Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69Inorganic materials
    • H10P14/692Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体ウエハ等の被処理体に対してシリコン酸化膜の成膜処理を施すための成膜方法及び成膜装置に関する。
一般に、半導体集積回路を製造するためにはシリコン基板等よりなる半導体ウエハに対して、成膜処理、エッチング処理、酸化処理、拡散処理、改質処理等の各種の熱処理が行なわれる。これらの熱処理はウエハを1枚ずつ処理する、いわゆる枚葉式の処理装置や複数枚のウエハを同時に処理する、いわゆるバッチ式の処理装置で行われる。上記各種の熱処理の内で、シリコン酸化膜を成膜する方法は、このシリコン酸化膜が半導体集積回路におけるトランジスタ素子のゲート絶縁膜やキャパシタや不揮発性のフローティングゲートの絶縁膜や層間絶縁膜等として多用されていることから頻繁に行われる。
上記シリコン酸化膜を形成するには、一般的にはTEOSやシラン系ガスを原料として用い、CVD(Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法により成膜される。また他の成膜方法としては、アモルファスシリコン膜を熱分解法又はCVD法により形成した後に酸素原子を含むガスと接触させてシリコン酸化膜を形成する手法も知られている(特許文献1)。
特開2006−066587号公報
ところで、半導体集積回路の高集積化、高微細化及び薄膜化の更なる要請がなされている結果、線幅やパターン幅やウエハ表面の凹凸幅がより微細化されており、これらの設計寸法を数十nm程度まで微細化することが求められている。
そして、例えばウエハ表面の微細な凹凸面にシリコン酸化膜を堆積させて微細な凹部を埋め込むような処理も行われることもあるが、この場合、シリコン酸化膜自体の有する応力によって、上記凹凸面のパターンが変形する、といった問題が発生している。この点について詳しく説明すると、図6は表面に凹凸を有する半導体ウエハの表面にシリコン酸化膜を形成する時の状態を示す拡大図である。図6(A)は例えばシリコン基板よりなる半導体ウエハWの一部を示す拡大図であり、このウエハWの表面には微細な凹部2及び凸部4が連続的に形成されている。これらの凹部2の幅L1や凸部4の幅L2は、共に20〜30nm程度、或いはそれ以下であり、非常に微細な寸法となっている。
そして、上記したようなウエハWの凹凸表面に通常の熱CVD法や原料ガスと反応ガスとを交互に流して成膜するALD法等を用いて、図6(B)に示すように、シリコン酸化膜6を形成すると、このシリコン酸化膜6の有する応力によって上記凸部4が折れ曲がったりして凹凸パターンが変形してしまう、といった問題があった。
このように、凹凸パターンが変形すると、隣り合う凸部4同士が接触して短絡が生じたり、或いは凹部2内を十分に埋め込むことができなくなる、という不都合があった。特に、シリコン上にALD法やCVD法によりシリコン酸化膜を成膜した場合には、結晶核が分散的に成長する傾向が生ずることから、表面粗さを示すラフネスが悪化する、といった問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明は、被処理体の表面に高密度で且つ高い応力のシリコン酸化膜を形成することが可能な成膜方法及び成膜装置である。
請求項1に係る発明は、処理容器内で被処理体の表面にシリコン酸化膜を形成する成膜方法において、前記処理容器内へシラン系ガスとしてアミノシラン系ガス又は高次シランガスよりなるシードガスを供給して前記被処理体の表面に前記シードガスを吸着させることにより前記シードガスの吸着層を形成する吸着工程と、前記処理容器内へ原料ガスであるシリコン含有ガスと不純物を含む添加ガスとを供給して前記不純物の添加されたシリコン膜を形成する膜形成工程と、前記シリコン膜を酸化してシリコン酸化膜に変換する酸化工程とを有し、前記吸着工程と前記膜形成工程と前記酸化工程の各工程を、この順序で繰り返し行うようにすると共に前記各工程間に前記処理容器内の残留雰囲気を排出するパージ工程を行なうようにしたことを特徴とする成膜方法である。

これにより、被処理体の表面に高密度で且つ高い応力のシリコン酸化膜を形成することが可能となり、この結果、例えば被処理体の表面に微細な凹凸パターンが存在した場合には、その凹凸パターンが変形することを抑制することが可能となる。
請求項7に係る発明は、被処理体の表面にシリコン酸化膜を形成する成膜装置において、排気可能になされた処理容器と、前記処理容器内で前記被処理体を保持する保持手段と、前記処理容器内へガスを供給するガス供給手段と、前記被処理体を加熱する加熱手段と、請求項1乃至6のいずれか一項に記載の成膜方法を実施するように装置全体を制御する制御手段と、を備えたことを特徴とする成膜装置である。

本発明の成膜方法及び成膜装置によれば、次のように優れた作用効果を発揮することができる。
被処理体の表面に高密度で且つ高い応力のシリコン酸化膜を形成することが可能となり、この結果、例えば被処理体の表面に微細な凹凸パターンが存在した場合には、その凹凸パターンが変形することを抑制することができる。
本発明の成膜装置の一例を示す構成図である。まずこの成膜装置について説明する。 本発明方法の各工程を示すフローチャートである。 各ガスの供給のタイミングを示すタイミングチャートである。 本発明方法の各工程の処理態様を模式的に示す図である。 本発明方法と比較例を用いて成膜した時の評価結果を模式的に示す図である。 表面に凹凸を有する半導体ウエハの表面にシリコン酸化膜を形成する時の状態を示す拡大図である。 シリコン膜の膜厚を変えた時と成膜温度を変えた時の膜ストレスの結果を示すグラフである。
以下に、本発明に係る成膜方法及び成膜装置の一実施例を添付図面に基づいて詳述する。図1は本発明の成膜装置の一例を示す構成図である。まずこの成膜装置について説明する。図示するように、この成膜装置12は下端が開放された円筒体状になされた処理容器14を有している。この処理容器14は、例えば耐熱性の高い石英を用いることができる。
この処理容器14の天井部には、開口された排気口16が設けられると共に、この排気口16に例えば直角に横方向へ屈曲された排気ノズル18が連設されている。そして、この排気ノズル18には、途中に圧力制御弁20や真空ポンプ22等が介設された排気系24が接続されており、上記処理容器14内の雰囲気を真空排気できるようになっている。尚、処理態様によって、処理容器14内は真空雰囲気や略常圧の雰囲気にすることができる。
上記処理容器14の下端は、例えばステンレススチール製の筒体状のマニホールド26によって支持されており、このマニホールド26の下方より多数枚の被処理体としての半導体ウエハWを多段に載置して保持する保持手段としての石英製のウエハボート28が昇降可能に挿脱自在になされている。上記処理容器14の下端と上記マニホールド26の上端との間には、Oリング等のシール部材30が介在されて、この部分の気密性を維持している。本実施例の場合において、このウエハボート28には、例えば50枚程度の直径が300mmのウエハWを略等ピッチで多段に支持できるようになっている。
このウエハボート28は、石英製の保温筒32を介してテーブル34上に載置されており、このテーブル34は、マニホールド26の下端開口部を開閉する蓋部36を貫通する回転軸38の上端に支持される。そして、上記蓋部36に対する回転軸38の貫通部には、例えば磁性流体シール40が介設され、この回転軸38を気密にシールしつつ回転可能に支持している。また、蓋部36の周辺部とマニホールド26の下端部には、例えばOリング等よりなるシール部材42が介設されており、処理容器14内のシール性を保持している。
上記した回転軸38は、例えばボートエレベータ等の昇降機構44より延びるアーム46の先端に取り付けられており、ウエハボート28及び蓋部36等を一体的に昇降できるようになされている。尚、上記テーブル34を上記蓋部36側へ固定して設け、ウエハボート28を回転させることなくウエハWの処理を行うようにしてもよい。
上記処理容器14の側部には、これを取り囲むようにして例えばカーボンワイヤ製のヒータよりなる加熱手段48が設けられており、この内側に位置する上記半導体ウエハWを加熱し得るようになっている。またこの加熱手段48の外周には、断熱材50が設けられており、この熱的安定性を確保するようになっている。そして、上記マニホールド26には、各種のガスをこの処理容器14内へ導入して供給するためのガス供給手段52が設けられている。具体的には、ガス供給手段52として、このマニホールド26の側壁を貫通させて、図示例では6本のガスノズル54A、54B、54C、54D、54E、54Fが設けられている。
各ガスノズル54A〜54Fは、処理容器14内を上方に沿って延びており、その長さ方向に沿って所定の間隔で多数のガス噴射孔55A、55B、55C、55D、55E、55Fがそれぞれ設けられ、各ガス噴射孔55A〜55Fから水平方向に向けてそれぞれのガスを放出できるようになっている。
ここでは一例として、ガスノズル54Aからはシラン系ガスよりなるシードガスが、ガスノズル54Bからは原料ガスであるシリコン含有ガスが、ガスノズル54Cからは不純物を含む添加ガスが、ガスノズル54Dからは水素ガスが、ガスノズル54Eからは酸素ガスが、ガスノズル54Fからはパージガスが、それぞれ必要に応じて、且つ流量制御可能に供給できるようになっている。具体的には、上記各ガスノズル54A〜54Fには、マスフローコントローラのような流量制御器や開閉弁を含んだガス制御ユニット56A〜56Fがそれぞれ接続されている。
このように構成された成膜装置12の全体の動作は、例えばコンピュータ等よりなる制御手段60により制御されるようになっており、この動作を行うコンピュータのプログラムは、記憶媒体62に記憶されている。この記憶媒体62は、例えばフレキシブルディスク、CD(Compact Disc)、ハードディスク、フラッシュメモリ或いはDVD等よりなる。具体的には、この制御手段60からの指令により、各ガスの供給の開始と停止及びガス流量をそれぞれ個別に制御できるようになっている。
次に、以上のように構成された成膜装置12を用いて行なわれる本発明の成膜方法について説明する。
まず、例えばシリコンウエハよりなる半導体ウエハWがアンロード状態で成膜装置12が待機状態の時には、処理容器14はプロセス温度より低い温度に維持されており、常温の多数枚、例えば50枚のウエハWが載置された状態のウエハボート28を処理容器14内にその下方より上昇させてロードし、蓋部36でマニホールド28の下端開口部を閉じることにより処理容器14内を密閉する。
そして、処理容器14内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段48への供給電力を増大させることにより、ウエハ温度を上昇させて成膜用のプロセス温度、すなわちシードガスの吸着温度まで昇温して安定させ、その後、各処理工程を行なう毎に必要とされる所定の処理ガスを流量制御しつつガス供給手段52のガスノズル54A〜54Fから処理容器14内へ供給する。
この処理ガスは各ガス噴射孔55A〜55Fより水平方向へ向けて放出されて、回転しているウエハボート28に保持されているウエハWと接触してウエハ表面に対して対応する処理が施されることになる。そして、この処理ガス、或いは反応により生成したガスは処理容器14の天井部の排気口16から系外へ排気されることになる。
次に、具体的に半導体ウエハWの表面に施される各処理について図2乃至図4も参照して説明する。ここでは成膜方法について説明する。図2は本発明方法の各工程を示すフローチャート、図3は各ガスの供給のタイミングを示すタイミングチャート、図4は本発明方法の各工程の処理態様を模式的に示す図である。ここでは被処理体である半導体ウエハWの表面にシリコン酸化膜を形成する。具体的には、本発明は、上記処理容器14内へシラン系ガスよりなるシードガスを供給して上記被処理体Wの表面に前記シードガスを吸着させる吸着工程と、上記処理容器14内へ原料ガスであるシリコン含有ガスと不純物を含む添加ガスとを供給して上記不純物の添加されたシリコン膜を形成する膜形成工程と、上記シリコン膜を酸化してシリコン酸化膜を形成する酸化工程とを有し、上記各工程を上記順序で繰り返し行うようにしている。
上記半導体ウエハWとしては、例えば先に図6を参照して説明したようなシリコン基板が用いられる。すなわち、この半導体ウエハWの表面には、例えば先に図6を参照して説明したように、凹部2や凸部4が形成されて凹凸面となっている。その凹部2の幅L1や凸部4の幅L2は、共に20〜30nm程度、或いはそれ以下の寸法であり、アスペクト比は例えば1〜20程度である。
まず、図3(A)及び図4(A)にも示すように、処理容器14内にシラン系ガスよりなるシードガスを供給してこの半導体ウエハWの表面にシードガスを吸着させる吸着工程を行う(図2のS1)。これにより、ウエハWの表面にシードガスの吸着層70が形成される。この吸着層70の厚さは、シードガスの分子レベルの厚さ程度であって、例えば0.1nm程度の厚さであり、下地の種類に関係なく、ウエハWの表面にほぼ均一に吸着されることになる。特に図6における凹部2内の側面や底面にもほぼ均一に吸着されることになる。この吸着層70は、次工程の膜形成時のシード膜として機能する。
上記シードガスは、ガス供給手段52のガスノズル54Aの各ガス噴射孔55Aより処理容器14内へ流量制御されつつ噴射して供給される。このシードガスのシラン系ガスとして、ここでは例えばアミノシラン系ガスが用いられ、具体的にはトリスジメチルアミノシラン(TDMAS)が用いられる。この時のプロセス条件は、プロセス温度が300〜600℃の範囲内、プロセス圧力が0.1〜5Torr(1Torr=133.3Pa)の範囲内、シードガスの流量が10〜500sccmの範囲内である。また、プロセス時間が10〜300secの範囲内である。このシラン系ガスの供給の目的の1つは、後工程で形成されるシリコン膜のラフネスの改善にある。
次に、図3(B)、図3(C)及び図4(B)にも示すように、処理容器14内へ原料ガスであるシリコン含有ガスと不純物を含む添加ガスとを供給して不純物の添加されたシリコン膜72を形成する膜形成工程を行う(図2のS2)。ここでは上記原料ガスであるシリコン含有ガスと添加ガスとが熱分解反応してシリコン膜72が形成されることになり、この際、先のシードガスの吸着層70がシードとなってシリコン膜72が成長して行くことになる。ここでガスの供給方法は、原料ガスであるシリコン含有ガスと添加ガスの同時供給でもよいし、交互供給でもよい。また図3(C)の破線に示すように原料ガスの供給の前から添加ガスの供給を開始して原料ガスの供給停止後まで供給するようにしてもよい。
また、成膜の際に、添加ガスが熱分解されて、この添加ガス中の不純物の一部が上記シリコン膜72中に取り込まれることになる。このように、成膜の際には、上述のように不純物が取り込まれることにより、堆積膜の結晶化を抑えてアモルファス状態のシリコン膜72を形成することができ、これと同時に、表面のラフネスが悪化しないようにしている。
上記原料ガスはガス供給手段52のガスノズル54Bの各ガス噴射孔55Bより処理容器14内へ流量制御されつつ噴射して供給され、上記添加ガスはガスノズル54Cの各ガス噴射孔55Cより処理容器14内へ流量制御されつつ噴射して供給される。
この原料ガスであるシリコン含有ガスとしては、シラン系ガスを用いることができ、ここではモノシランを用いている。また上記添加ガスとしては、酸化窒素系ガスの一種であるN Oガスを用いている。この場合、N Oガス中の酸素成分が不純物となってこの酸素が僅かな量だけシリコン膜72中に取り込まれることになる。そして、N Oガス中の窒素成分はガスとなって排気されて行く。このように、シリコン膜72中に僅かな量だけ不純物として例えば酸素成分が取り込まれることにより、上述したように堆積する膜の結晶化が抑制されて、しかもグレインサイズも微細化されてラフネスを改善させることが可能となる。
この時のプロセス条件は、プロセス温度が500〜600℃の範囲内、プロセス圧力が0.1〜1Torrの範囲内、原料ガスであるシリコン含有ガスの流量が50〜5000sccmの範囲内、添加ガスの流量が5〜50sccmの範囲内である。またプロセス時間が10〜300secの範囲内である。また、ここで形成されるシリコン膜72の厚さは、例えば0.5〜2nmの範囲内である。
次に、図3(D)、図3(E)及び図4(C)にも示すように、上記シリコン膜72を全部酸化することによりシリコン酸化膜74を形成する酸化工程を行う(S3)。これにより、上記シリコン膜72は全て酸化膜に変換されることになる。ここでは上記酸化工程として酸素の活性種を用いた酸化処理を行っている。この酸化処理の方法としては、酸素プラズマを用いる方法やオゾン(O )を用いる方法やH ガスとO ガスとを減圧雰囲気下で反応させて酸素ラジカルと水酸基ラジカルとを発生する方法等が存在するが、ここではH ガスとO ガスとを用いて酸素ラジカルと水酸基ラジカルとを発生させる方法が採用されている。ここでガスの供給方法は、H ガスとO ガスの同時供給でもよいし、交互供給でもよい。また図3(E)の破線に示すようにH ガスの供給の前からO ガスの供給を開始してH ガスの供給停止後まで供給するようにしてもよい。
具体的には、H ガスはガス供給手段52のガスノズル54Dの各ガス噴射孔55Dより処理容器14内へ流量制御されつつ噴射して供給され、上記O ガスはガスノズル54Eの各ガス噴射孔55Eより処理容器14内へ流量制御されつつ噴射して供給される。この時のプロセス条件は、プロセス温度が500〜600℃の範囲内、プロセス圧力が0.1〜10Torrの範囲内であって、好ましくは1Torr以下、H ガスの流量が100〜1000sccmの範囲内、O ガスの流量が500〜5000sccmの範囲内である。ここで上記吸着工程の温度T1と膜形成工程の温度T2と酸化工程の温度T3はそれぞれ異なっていてもよいが、スループット向上のためには全て同一の温度に設定するのが好ましい。また、上記吸着工程と膜形成工程と酸化工程の各工程との間には、処理容器14内の残留雰囲気を排出するパージ工程を行ってもよいし、行わなくてもよい。更に、ある吸着工程の開始から次の吸着工程の開始までが1サイクルとなる。
このように、減圧雰囲気下にて水素と酸素とを別々に処理容器14内へ導入することにより、特開2004−039990号公報にも示されたように、ウエハWの直近にて以下のような水素の燃焼反応が進行する。尚、下記の式中において*印を付した化学記号はその活性種を表す。
+O → H*+HO
+H* → OH*+O*
+O* → H*+OH*
+OH* → H*+H
このように、H 及びO を別々に処理容器14内に導入すると、水素の燃焼反応過程中においてO*(酸素活性種)とOH*(水酸基活性種)とH O(水蒸気)が発生し、これらによりウエハ表面のシリコン膜72の酸化が行なわれてシリコン酸化膜74が形成される。この様に活性酸化種を含むガスを用いて酸化する理由は、500〜600℃という比較的低温で酸化することにより、シリコン膜形成温度に近付け一連の操作を同一の処理容器内で行なう場合、温度変更時間を少なくすることができるためである。またデバイス製造のサーマルバジェトの低減にも効果がある。
次に、上記ステップS1〜S3を、この順序で所定の回数だけ繰り返し行ったか否かが判断され(S4)、”NO”の場合には(S4のNO)、ステップS1に戻って上記各ステップS1〜S3を再度行う。そして、ステップS1〜S3を繰り返してこのサイクルを所定の回数行ったならば(S4のYES)、成膜処理を終了することになる。上記ステップS1〜S3の繰り返し回数(サイクル数)は、成膜すべき膜厚にもよるが、例えば25〜100回程度であり、この時に得られるシリコン酸化膜74の膜厚は、例えば5〜20nmの範囲内である。
これにより、図6において示した凹部2内が十分に埋め込まれた状態でシリコン酸化膜74を形成することができる。また、このように形成されたシリコン酸化膜74の膜質は非常に高密度であり、しかも膜自体の応力を例えば約200MPa以上にまで向上させることができた。この点に関して、従来の熱CVD法やALD法等の化学気相法により成膜したシリコン酸化膜の応力はせいぜい100MPa程度なので、膜自体の応力を従来の成膜方法で形成したシリコン酸化膜よりも、ほぼ2倍以上向上させることができた。
この結果、成膜途中で図6に示すように、凸部4の側面、すなわち凹部2の内壁面に堆積するシリコン酸化膜自体の応力を上述のように2倍以上向上させることができるので、凸部4の両側面が応力の大きいシリコン酸化膜により強固に突っ張られた状態になり、この凸部4が屈曲したり変形したりすることを阻止して凹凸パターンが変形することを防止することができる。
また、成膜に先立って、吸着工程でシードガスをウエハWの表面に均一に吸着させるようにしたので、シリコン膜形成工程において分散的に、薄膜が付着することを防止することができ、表面のラフネスの改善に寄与することができる。また、膜形成工程でシリコン膜72を形成する際に、原料ガス中に不純物を含む添加ガスを僅かに加えるようにしたので、この不純物の作用によってシリコン膜72の結晶化を抑制してアモルファス状態を維持することができ、先の吸着工程において吸着した原料ガスのシード作用との相乗効果によって表面のラフネスの改善に一層寄与することができる。また、上記吸着工程、膜形成工程及び酸化工程の各プロセス温度を例えば550℃などの同一温度に設定すれば、各工程毎にウエハWの昇降温の操作をする必要がなくなるので、その分、スループットを向上させることができる。
以上のように、本発明によれば、被処理体Wの表面に高密度で且つ高い応力のシリコン酸化膜を形成することが可能となり、この結果、例えば被処理体Wの表面に微細な凹凸パターンが存在した場合には、その凹凸パターンが変形することを抑制することができる。
<本発明方法の評価>
次に、本発明の成膜方法により、シリコン酸化膜を形成して評価を行ったので、その評価結果について説明する。ここでは先に説明したような成膜方法を用いてシリコン酸化膜を形成した。評価に用いたガス種やプロセス条件は先に説明した通りである。また半導体ウエハ上の凹凸の凹部2(図6参照)の幅L1は10〜30nm、凸部4の幅L2は10〜30nm、アスペクト比は1〜20程度である。また比較例として、図2及び図4において説明した成膜方法から吸着工程を省略して成膜した。すなわち、ウエハ表面にシードガスを吸着させることなく直接的にシリコン膜を形成し、これを酸化してシリコン酸化膜を形成した。この結果を図5に示す。図5は本発明方法と比較例を用いて成膜した時の評価結果を模式的に示す図である。
図5(A)に示すように、比較例の場合には、ウエハの表面に形成されたシリコン酸化膜の表面には、微少な凹凸が発生しており、表面ラフネスが悪化している。これに対して、本発明方法の場合には、図5(B)に示すようにシリコン酸化膜の表面は比較的平面状態になっており、表面ラフネスの悪化を防いで表面ラフネスが改善されている。
また、本発明の成膜方法を行う際に、アモルファスのシリコン膜の膜厚を10〜60nmまで種々変更した場合(プロセス温度:565℃)と、ALD法及びCVD法における成膜温度を種々変更してシリコン酸化膜を形成した場合(膜厚:30nm)について実験を行ったので、その時の膜ストレスの結果を説明する。図7は上述のようにシリコン膜の膜厚を変えた時と成膜温度を変えた時の膜ストレスの結果を示すグラフである。図7中において、左側が膜厚を種々変更した時の膜ストレスを示し、右側が成膜温度を種々変えた時の膜ストレスを示している。また図7中の右側にはHTO法(SiH とN Oの反応によるCVD酸化膜)によりシリコン酸化膜を形成した時の膜ストレスを参考として記載している。
図7中の左側部分に示すように、アモルファスのシリコン膜を10nm、20nm、30nm、60nmのように変化させて成膜している。そして、この結果、全ての膜厚において膜ストレスは−210〜−190MPa程度の値を示しており、膜厚に関係無く高いストレス(応力)が加わって好ましいことが判る。
また、図7中の右側部分に示すように、成膜温度が300℃の場合には膜ストレスが−30MPa程度であるのに対して、550℃の場合には膜ストレスが−110MPa程度まで増加している。尚、成膜温度が780℃でHTO法で成膜した場合には膜ストレスが−150MPa程度に達している。この結果、従来方法のALD法によるSiO 膜やHTO法によるSiO 膜に比べて本発明の成膜方法では高い膜ストレスが得られることが判った。
ここで上記実施例にあっては、各工程を繰り返し行って薄膜を積層させるALD法による成膜を例にとって説明したが、これに限定されず、各工程を繰り返さずに1回のみ行って成膜するようにしてもよいのは勿論である。
尚、上記実施例において、吸着工程ではシードガスのシラン系ガスとしてトリスジメチルアミノシラン(TDMAS)を用いた場合を例にとって説明したが、これに限定されず、アミノシラン系ガス又はジシラン、トリシラン、テトラシラン等の高次シランを用いることができる。ここで上記アミノシラン系ガスとしては、TDMAS(トリジメチルアミノシラン)、BAS(ブチルアミノシラン)、BTBAS(ビスターシャリブチルアミノシラン)、DMAS(ジメチルアミノシラン)、BDMAS(ビスジメチルアミノシラン)、DEAS(ジエチルアミノシラン)、BDEAS(ビスジエチルアミノシラン)、DPAS(ジプロピルアミノシラン)、及びDIPAS(ジイソプロピルアミノシラン)よりなる群から選択される1以上の原料を用いることができる。
また、先の膜形成工程では、原料ガスであるシリコン含有ガスとしてシラン系ガスの1つであるモノシランを用いた場合を例にとって説明したが、これに限定されず、先のトリスジメチルアミノシラン等の上述したようなアミノシラン系ガスやモノシランに加えて、ジシラン、トリシラン、テトラシラン等の高次シランやSiH Cl やSi Cl 等を用いることができる。
更には、上記膜形成工程では添加ガスとしては、酸化窒素系ガスの1つであるN Oガスを用いたが、これに限定されず、他の酸化窒素系ガス又は炭化水素系ガスを用いることができる。ここで他の酸化窒素系ガスとしてはNOガスを用いることができる。また炭化水素系ガスとしてはアセチレン、エチレン、メタン、エタン、プロパン、ブタン等を用いることができ、この場合、不純物は炭素(C)となる。
また、先の酸化工程では、シリコン膜を酸化するためにH とO とより発生させた酸素ラジカル及び水酸基ラジカルを用いた場合を例にとって説明したが、前述したように、酸素プラズマを用いる方法やオゾンを用いる方法を採用してもよい。
ここで上記酸素プラズマを用いる方法の場合には、例えば特開2006−287194号公報に開示されているような処理装置を用いて酸素を高周波電力でプラズマ化して活性種を生成するリモートプラズマ方式を採用することができる。この場合、例えば高周波の周波数は13.56MHzを用い、高周波電力は50〜500W(ワット)の範囲内である。またプロセス圧力は0.1〜10Torrの範囲内、酸素の供給量は500〜10000sccmの範囲内である。
またオゾンを用いる方法の場合には、酸素流量を1〜10slmにしてオゾン(O )濃度が50〜500g/Nm の範囲内、プロセス圧力が0.1〜10Torrの範囲内に設定する。
また図1に示す成膜装置は、処理容器14が1つの筒体状の構造物で形成された単管式の成膜装置を例にとって説明したが、これに限定されず、内筒とこれを覆う外筒とよりなる二重管構造の処理容器を用いた成膜装置にも本発明を適用できるのは勿論である。
更には、本発明は成膜装置としては、一度に複数枚の半導体ウエハを処理できる、いわゆるバッチ式の成膜装置に限定されず、半導体ウエハを1枚ずつ処理する、いわゆる枚葉式の処理装置にも適用することができる。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やGaAs、SiC、GaNなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。
12 成膜装置
14 処理容器
24 排気系
28 ウエハボート(保持手段)
36 蓋部
48 加熱手段
52 ガス供給手段
54A〜54F ガスノズル
60 制御手段
70 吸着層
72 シリコン膜
74 シリコン酸化膜
W 半導体ウエハ(被処理体)

Claims (6)

  1. 処理容器内で被処理体の表面にシリコン酸化膜を形成する成膜方法において、
    前記処理容器内へシラン系ガスとしてアミノシラン系ガス又は高次シランガスよりなるシードガスを供給して前記被処理体の表面に前記シードガスを吸着させることにより前記シードガスの吸着層を形成する吸着工程と、
    前記処理容器内へ原料ガスであるシリコン含有ガスと不純物を含む添加ガスとを供給して前記不純物の添加されたシリコン膜を形成する膜形成工程と、
    前記シリコン膜を酸化してシリコン酸化膜に変換する酸化工程とを有し、
    前記吸着工程と前記膜形成工程と前記酸化工程の各工程を、この順序で繰り返し行うようにすると共に前記各工程間に前記処理容器内の残留雰囲気を排出するパージ工程を行なうようにしたことを特徴とする成膜方法。
  2. 前記シリコン膜は、アモルファス状態になされていることを特徴とする請求項1記載の成膜方法。
  3. 前記シリコン含有ガスは、シラン系ガスよりなることを特徴とする請求項1又は2記載の成膜方法。
  4. 前記添加ガスは、酸化窒素系ガス又は炭化水素系ガスよりなることを特徴とする請求項1乃至3のいずれか一項に記載の成膜方法。
  5. 前記酸化工程は、少なくとも酸素の活性種を用いて行うようにしたことを特徴とする請求項1乃至4のいずれか一項に記載の成膜方法。
  6. 被処理体の表面にシリコン酸化膜を形成する成膜装置において、
    排気可能になされた処理容器と、
    前記処理容器内で前記被処理体を保持する保持手段と、
    前記処理容器内へガスを供給するガス供給手段と、
    前記被処理体を加熱する加熱手段と、
    請求項1乃至5のいずれか一項に記載の成膜方法を実施するように装置全体を制御する制御手段と、
    を備えたことを特徴とする成膜装置。
JP2011110029A 2010-06-22 2011-05-17 成膜方法及び成膜装置 Active JP5573772B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011110029A JP5573772B2 (ja) 2010-06-22 2011-05-17 成膜方法及び成膜装置
KR1020110058469A KR101434342B1 (ko) 2010-06-22 2011-06-16 성막 방법 및 성막 장치
US13/164,280 US8431494B2 (en) 2010-06-22 2011-06-20 Film formation method and film formation apparatus
CN201110170022.9A CN102296280B (zh) 2010-06-22 2011-06-21 成膜方法及成膜装置
TW100121815A TWI509693B (zh) 2010-06-22 2011-06-22 成膜方法及成膜裝置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010142076 2010-06-22
JP2010142076 2010-06-22
JP2011110029A JP5573772B2 (ja) 2010-06-22 2011-05-17 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2012028741A JP2012028741A (ja) 2012-02-09
JP5573772B2 true JP5573772B2 (ja) 2014-08-20

Family

ID=45329059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011110029A Active JP5573772B2 (ja) 2010-06-22 2011-05-17 成膜方法及び成膜装置

Country Status (5)

Country Link
US (1) US8431494B2 (ja)
JP (1) JP5573772B2 (ja)
KR (1) KR101434342B1 (ja)
CN (1) CN102296280B (ja)
TW (1) TWI509693B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197685A (ja) * 2010-10-29 2014-10-16 東京エレクトロン株式会社 凹状部分を有した被処理体上へのシリコン膜の成膜方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5588856B2 (ja) * 2010-12-27 2014-09-10 東京エレクトロン株式会社 カーボン膜上への酸化物膜の成膜方法及び成膜装置
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5514162B2 (ja) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
US9353442B2 (en) 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
KR101364701B1 (ko) * 2011-11-17 2014-02-20 주식회사 유진테크 위상차를 갖는 반응가스를 공급하는 기판 처리 장치
KR101408084B1 (ko) * 2011-11-17 2014-07-04 주식회사 유진테크 보조가스공급포트를 포함하는 기판 처리 장치
KR101831936B1 (ko) * 2011-12-22 2018-02-26 삼성전자주식회사 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101427726B1 (ko) * 2011-12-27 2014-08-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
JP2013151720A (ja) * 2012-01-25 2013-08-08 Ulvac Japan Ltd 真空成膜装置
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
KR101862547B1 (ko) * 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
KR101397084B1 (ko) 2012-07-02 2014-05-20 엘지전자 주식회사 이동 단말기
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
WO2014115965A1 (ko) 2013-01-22 2014-07-31 (주)비에스써포트 구리계 화합물 미립자가 포함된 플라스틱 성형품 및 그 제조방법
KR101398141B1 (ko) 2013-02-08 2014-05-20 엘지전자 주식회사 이동 단말기
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
US20150303060A1 (en) * 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
JP6247181B2 (ja) * 2014-09-05 2017-12-13 東京エレクトロン株式会社 シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置
JP6523185B2 (ja) * 2016-01-29 2019-05-29 東京エレクトロン株式会社 成膜方法
JP6602261B2 (ja) 2016-05-23 2019-11-06 東京エレクトロン株式会社 成膜方法
WO2018088003A1 (ja) * 2016-11-11 2018-05-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP7130986B2 (ja) * 2018-03-01 2022-09-06 富士電機株式会社 半導体装置の製造方法
WO2020102353A1 (en) * 2018-11-13 2020-05-22 Tokyo Electron Limited Method for forming and using stress-tuned silicon oxide films in semiconductor device patterning
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置
CN111564365A (zh) * 2020-04-10 2020-08-21 中国科学院微电子研究所 一种沉积薄膜的方法及其应用、形成半导体有源区的方法
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2024086458A (ja) * 2022-12-16 2024-06-27 キオクシア株式会社 半導体装置およびその製造方法
JP2024145536A (ja) 2023-03-31 2024-10-15 東京エレクトロン株式会社 膜形成方法及び基板処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780704B1 (en) 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6355561B1 (en) * 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
JP3619795B2 (ja) * 2001-08-31 2005-02-16 株式会社東芝 半導体装置の製造方法
JP3578155B2 (ja) 2002-07-05 2004-10-20 東京エレクトロン株式会社 被処理体の酸化方法
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
JP4403824B2 (ja) * 2003-05-26 2010-01-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法
JP4595702B2 (ja) 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4563113B2 (ja) * 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2007242935A (ja) * 2006-03-09 2007-09-20 Elpida Memory Inc 半導体装置及びその製造方法
JP2007273535A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd プラズマ原子層成長方法及び装置
JP4929932B2 (ja) * 2006-09-01 2012-05-09 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US20080274626A1 (en) * 2007-05-04 2008-11-06 Frederique Glowacki Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
JP2008211211A (ja) * 2008-02-18 2008-09-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197685A (ja) * 2010-10-29 2014-10-16 東京エレクトロン株式会社 凹状部分を有した被処理体上へのシリコン膜の成膜方法

Also Published As

Publication number Publication date
TW201220399A (en) 2012-05-16
CN102296280A (zh) 2011-12-28
KR20110139107A (ko) 2011-12-28
KR101434342B1 (ko) 2014-08-26
TWI509693B (zh) 2015-11-21
US20110312192A1 (en) 2011-12-22
JP2012028741A (ja) 2012-02-09
US8431494B2 (en) 2013-04-30
CN102296280B (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
JP5573772B2 (ja) 成膜方法及び成膜装置
TWI739263B (zh) 半導體裝置之製造方法、基板處理裝置及程式
US9837262B2 (en) Method of manufacturing a SiOCN film, substrate processing apparatus and recording medium
JP6030378B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
TWI885312B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
US20150031216A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101498960B1 (ko) 박막의 형성 방법 및 성막 장치
JP5541223B2 (ja) 成膜方法及び成膜装置
TW202011479A (zh) 基板處理裝置、基板處理裝置之電極及半導體裝置之製造方法
KR100983452B1 (ko) 실리콘 질화막의 형성 방법
JP2017112145A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
TW202302903A (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
CN103088313B (zh) 成膜装置及其运用方法
JP2023085081A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20230287567A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN103088314B (zh) 成膜装置及其运用方法
JP7688716B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
CN116114051A (zh) 基板处理装置、等离子体发光装置、半导体装置的制造方法以及程序
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2009224791A (ja) 成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5573772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250