Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5864360B2 - シリコン膜の形成方法およびその形成装置 - Google Patents
[go: Go Back, main page]

JP5864360B2 - シリコン膜の形成方法およびその形成装置 - Google Patents

シリコン膜の形成方法およびその形成装置 Download PDF

Info

Publication number
JP5864360B2
JP5864360B2 JP2012116061A JP2012116061A JP5864360B2 JP 5864360 B2 JP5864360 B2 JP 5864360B2 JP 2012116061 A JP2012116061 A JP 2012116061A JP 2012116061 A JP2012116061 A JP 2012116061A JP 5864360 B2 JP5864360 B2 JP 5864360B2
Authority
JP
Japan
Prior art keywords
film
silicon film
doped
forming
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012116061A
Other languages
English (en)
Other versions
JP2013033933A (ja
Inventor
柿本　明修
明修 柿本
高木　聡
聡 高木
長谷部　一秀
一秀 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012116061A priority Critical patent/JP5864360B2/ja
Priority to KR1020120064087A priority patent/KR101536654B1/ko
Priority to CN201210218962.5A priority patent/CN102856183B/zh
Priority to US13/537,622 priority patent/US8586448B2/en
Priority to TW101123577A priority patent/TWI648771B/zh
Publication of JP2013033933A publication Critical patent/JP2013033933A/ja
Application granted granted Critical
Publication of JP5864360B2 publication Critical patent/JP5864360B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/20—Diffusion for doping of insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/045—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for deposition from the gaseous phase, e.g. for chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、シリコン膜の形成方法およびその形成装置に関する。
半導体装置等の製造プロセスでは、シリコン基板上の層間絶縁膜にトレンチ、ホール形状の溝（コンタクトホール）を形成し、例えば、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜（Ｓｉ膜）を埋め込んで電極を形成する工程がある。
このような工程として、例えば、特許文献１には、シリコン基板上の層間絶縁膜にコンタクトホールを形成し、ＣＶＤ（Chemical Vapor Deposition）法でポリシリコン膜を成膜し、そのポリシリコン膜の僅かなエッチングの後に、再度ポリシリコン膜を成膜する方法が開示されている。
特開平１０−３２１５５６号公報
ところで、このようなＳｉ膜を形成する方法では、Ｓｉ膜として、不純物でドープされたポリシリコン膜、例えば、ＰドープＳｉ膜を用いると、エッチングにより、その表面ラフネスが悪化しやすくなる。これは、ＰドープＳｉ膜中のＰサイトからエッチングされるためであると考えられる。このように、表面ラフネスが悪化したＰドープＳｉ膜上に、さらにＰドープＳｉ膜を成膜すると、ボイドやシームが発生しやすくなってしまう。
本発明は、上記問題に鑑みてなされたものであり、ボイドやシームの発生を抑制することができるシリコン膜の形成方法およびその形成装置を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点にかかるシリコン膜の形成方法は、
表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成方法であって、
前記被処理体の溝を埋め込むように不純物でドープされていないノンドープシリコン膜を成膜する第１成膜工程と、
前記第１成膜工程で成膜されたノンドープシリコン膜をエッチングするエッチング工程と、
前記エッチング工程でエッチングされたノンドープシリコン膜を不純物でドープするドープ工程と、
前記ドープ工程でドープされたシリコン膜を埋め込むように、不純物がドープされたシリコン膜を成膜する第２成膜工程と、
を備え、
前記第１成膜工程および前記第２成膜工程で成膜するシリコン膜がポリシリコン膜、または、アモルファスシリコン膜であり、
アミノ基を含むシランを用いて前記被処理体の表面にシード層を形成するシード層形成工程をさらに備え、
前記第１成膜工程では、前記シード層上にノンドープシリコン膜を成膜する、
ことを特徴とする。
例えば、前記第１成膜工程では、開口部を有するように、ノンドープシリコン膜を成膜し、
前記エッチング工程では、前記ノンドープシリコン膜の開口部を広げるように、該ノンドープシリコン膜をエッチングし、
前記ドープ工程では、開口部が広げられたノンドープシリコン膜を不純物でドープし、
前記第２成膜工程では、ドープされたシリコン膜の開口部を埋め込むように、不純物がドープされたシリコン膜を成膜する。
前記被処理体の溝の底部に形成された自然酸化膜を除去する自然酸化膜除去工程をさらに備えてもよい。
前記ドープ工程でドープする不純物、及び、前記第２成膜工程で成膜するシリコン膜にドープされている不純物は、ＰまたはＢを含む不純物と、Ｃ、Ｏ、Ｎから選ばれる１つ以上の不純物と、を有してもよい。
前記第１成膜工程、前記エッチング工程、及び、ドープ工程を複数回繰り返した後、前記第２成膜工程を実行してもよい。
反応室内に前記被処理体が収容された状態で、前記第１成膜工程、前記エッチング工程、ドープ工程、及び、前記第２成膜工程を連続して行ってもよい。
本発明の第２の観点にかかるシリコン膜の形成装置は、
表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成装置であって、
前記被処理体の溝を埋め込むように不純物でドープされていないノンドープシリコン膜を成膜する第１成膜手段と、
前記第１成膜手段で成膜されたノンドープシリコン膜をエッチングするエッチング手段と、
前記エッチング手段でエッチングされたノンドープシリコン膜を不純物でドープするドープ手段と、
前記ドープ手段でドープされたシリコン膜を埋め込むように、不純物がドープされたシリコン膜を成膜する第２成膜手段と、
を備え、
前記第１成膜手段および前記第２成膜手段で成膜するシリコン膜は、ポリシリコン膜、または、アモルファスシリコン膜であり、
アミノ基を含むシランを用いて前記被処理体の表面にシード層を形成するシード層形成手段をさらに備え、
前記第１成膜手段は、前記シード層上にノンドープシリコン膜を成膜する、ことを特徴とする。
例えば、前記第１成膜手段は、開口部を有するように、ノンドープシリコン膜を成膜し、
前記エッチング手段は、前記ノンドープシリコン膜の開口部を広げるように、該ノンドープシリコン膜をエッチングし、
前記ドープ手段は、開口部が広げられたノンドープシリコン膜を不純物でドープし、
前記第２成膜手段は、ドープされたシリコン膜の開口部を埋め込むように、不純物がドープされたシリコン膜を成膜する。
前記被処理体の溝の底部に形成された自然酸化膜を除去する自然酸化膜除去手段をさらに備えてもよい。
前記ドープ手段でドープする不純物、及び、前記第２成膜手段で成膜するシリコン膜にドープされている不純物は、ＰまたはＢを含む不純物と、Ｃ、Ｏ、Ｎから選ばれる１つ以上の不純物と、を有してもよい。
本発明によれば、ボイドやシームの発生を抑制することができる。
本発明の実施の形態の熱処理装置を示す図である。 図１の制御部の構成を示す図である。 本実施の形態のシリコン膜の形成方法を説明するレシピを示した図である。 本実施の形態のシリコン膜の形成方法を説明するための図である。 本実施の形態のシリコン膜の形成方法を説明するための図である。 他の実施の形態のシリコン膜の形成方法を説明するレシピを示した図である。 他の実施の形態のシリコン膜の形成方法を説明するための図である。 他の実施の形態のシリコン膜の形成方法を説明するレシピを示した図である。
以下、本発明のシリコン膜の形成方法およびその形成装置について説明する。本実施の形態では、シリコン膜の形成装置として、図１に示すバッチ式の縦型の熱処理装置を用いた場合を例に説明する。
図１に示すように、熱処理装置１は、長手方向が垂直方向に向けられた略円筒状の反応管２を備えている。反応管２は、内管３と、内管３を覆うとともに内管３と一定の間隔を有するように形成された有天井の外管４とから構成された二重管構造を有する。内管３及び外管４は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。
外管４の下方には、筒状に形成されたステンレス鋼（ＳＵＳ）からなるマニホールド５が配置されている。マニホールド５は、外管４の下端と気密に接続されている。また、内管３は、マニホールド５の内壁から突出するとともに、マニホールド５と一体に形成された支持リング６に支持されている。
マニホールド５の下方には蓋体７が配置され、ボートエレベータ８により蓋体７は上下動可能に構成されている。そして、ボートエレベータ８により蓋体７が上昇すると、マニホールド５の下方側（炉口部分）が閉鎖され、ボートエレベータ８により蓋体７が下降すると、マニホールド５の下方側（炉口部分）が開口される。
蓋体７には、例えば、石英からなるウエハボート９が載置されている。ウエハボート９は、被処理体、例えば、半導体ウエハ１０が垂直方向に所定の間隔をおいて複数枚収容可能に構成されている。
反応管２の周囲には、反応管２を取り囲むように断熱体１１が設けられている。断熱体１１の内壁面には、例えば、抵抗発熱体からなる昇温用ヒータ１２が設けられている。この昇温用ヒータ１２により反応管２の内部が所定の温度に加熱され、この結果、半導体ウエハ１０が所定の温度に加熱される。
マニホールド５の側面には、複数の処理ガス導入管１３が挿通（接続）されている。なお、図１では処理ガス導入管１３を１つだけ描いている。処理ガス導入管１３は、内管３内を臨むように配設されている。例えば、図１に示すように、処理ガス導入管１３は、支持リング６より下方（内管３の下方）のマニホールド５の側面に挿通されている。
処理ガス導入管１３は、図示しないマスフローコントローラ等を介して、図示しない処理ガス供給源が接続されている。このため、処理ガス供給源から処理ガス供給管１３を介して所望量の処理ガスが反応管２内に供給される。処理ガス導入管１３から供給される処理ガスとして、ポリシリコン膜、アモルファスシリコン膜、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜（Ｓｉ膜）を成膜する成膜用ガスがある。成膜用ガスとして、不純物でドープされていないノンドープＳｉ膜を成膜する場合には、例えば、ＳｉＨ４等が用いられる。また、不純物でドープされたＳｉ膜を成膜する場合には、例えば、Ｐ（ＰＨ３）、Ｂ（ＢＣｌ３、Ｂ２Ｈ６）、Ｃ（Ｃ２Ｈ４）、Ｏ（Ｎ２Ｏ）、Ｎ（Ｎ２Ｏ）等の不純物が含まれたガスとＳｉＨ４等とが用いられる。なお、不純物でドープされていないノンドープＳｉ膜を不純物でドープする場合には、前述のＰＨ３、ＢＣｌ３等が用いられる。
また、本発明のシリコン膜の形成方法では、後述するように、半導体ウエハ１０の表面に形成された溝に第１成膜工程でＳｉ膜を埋め込まれた後、エッチング工程で埋め込まれた溝の開口部が広げられ、第２成膜工程で開口部が広げられた溝にＳｉ膜が埋め込まれる。このため、処理ガス導入管１３から供給される処理ガスとして、エッチングガスがある。エッチングガスとしては、例えば、Ｃｌ２、Ｆ２、ＣｌＦ３などのハロゲンガスが用いられる。
また、本発明のシリコン膜の形成方法において、後述するように、第１成膜工程前に溝にシード層を形成する場合には、処理ガス導入管１３からシード層形成用ガス、例えば、アミノ基を含むシラン、Ｓｉ２Ｈ６、Ｓｉ４Ｈ１０等の高次シランが反応管２内に供給される。アミノ基を含むシランとしては、例えば、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、トリ−ジメチルアミノシラン（３ＤＭＡＳ）、テトラ−ジメチルアミノシラン（４ＤＭＡＳ）、ジイソプロピルアミノシラン（ＤＩＰＡＳ）、ビスジエチルアミノシラン（ＢＤＥＡＳ）、ビスジメチルアミノシラン（ＢＤＭＡＳ）等がある。さらに、シリコン膜の形成方法において、後述するように、第１成膜工程前に溝の自然酸化膜を除去する場合には、処理ガス導入管１３から自然酸化膜除去用ガス、例えば、アンモニアとＨＦ又はアンモニアとＮＦ３とが同時に反応管２内に供給される。
マニホールド５の側面には反応管２内のガスを排気するための排気口１４が設けられている。排気口１４は支持リング６より上方に設けられており、反応管２内の内管３と外管４との間に形成された空間に連通する。そして、内管３で発生した排ガス等が内管３と外管４との間の空間を通って排気口１４に排気される。
マニホールド５の側面の排気口１４の下方には、パージガス供給管１５が挿通されている。パージガス供給管１５には、図示しないパージガス供給源が接続されており、パージガス供給源からパージガス供給管１５を介して所望量のパージガス、例えば、窒素ガスが反応管２内に供給される。
排気口１４には排気管１６が気密に接続されている。排気管１６には、その上流側から、バルブ１７と、真空ポンプ１８とが介設されている。バルブ１７は、排気管１６の開度を調整して、反応管２内の圧力を所定の圧力に制御する。真空ポンプ１８は、排気管１６を介して反応管２内のガスを排気するとともに、反応管２内の圧力を調整する。
なお、排気管１６には、図示しないトラップ、スクラバー等が介設されており、反応管２から排気された排ガスを、無害化した後、熱処理装置１外に排気するように構成されている。
また、熱処理装置１は、装置各部の制御を行う制御部１００を備えている。図２に制御部１００の構成を示す。図２に示すように、制御部１００には、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、ＭＦＣ制御部１２５、バルブ制御部１２６等が接続されている。
操作パネル１２１は、表示画面と操作ボタンとを備え、オペレータの操作指示を制御部１００に伝え、また、制御部１００からの様々な情報を表示画面に表示する。
温度センサ（群）１２２は、反応管２内、処理ガス導入管１３内、排気管１６内等の各部の温度を測定し、その測定値を制御部１００に通知する。
圧力計（群）１２３は、反応管２内、処理ガス導入管１３内、排気管１６内等の各部の圧力を測定し、その測定値を制御部１００に通知する。
ヒータコントローラ１２４は、昇温用ヒータ１２を個別に制御するためのものであり、制御部１００からの指示に応答して、これらに通電してこれらを加熱し、また、これらの消費電力を個別に測定して、制御部１００に通知する。
ＭＦＣ制御部１２５は、処理ガス導入管１３、及び、パージガス供給管１５に設けられた図示しないマスフローコントローラ（ＭＦＣ）を制御して、これらに流れるガスの流量を制御部１００から指示された量にするとともに、実際に流れたガスの流量を測定して、制御部１００に通知する。
バルブ制御部１２６は、各管に配置されたバルブの開度を制御部１００から指示された値に制御する。
制御部１００は、レシピ記憶部１１１と、ＲＯＭ１１２と、ＲＡＭ１１３と、Ｉ／Ｏポート１１４と、ＣＰＵ１１５と、これらを相互に接続するバス１１６とから構成されている。
レシピ記憶部１１１には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。熱処理装置１の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各熱処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行う熱処理（プロセス）毎に用意されるレシピであり、例えば、反応管２への半導体ウエハ１０のロードから、処理済みの半導体ウエハ１０をアンロードするまでの、各部の温度の変化、反応管２内の圧力変化、処理ガスの供給の開始及び停止のタイミングと供給量などを規定する。
ＲＯＭ１１２は、ＥＥＰＲＯＭ、フラッシュメモリ、ハードディスクなどから構成され、ＣＰＵ１１５の動作プログラム等を記憶する記録媒体である。
ＲＡＭ１１３は、ＣＰＵ１１５のワークエリアなどとして機能する。
Ｉ／Ｏポート１１４は、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、ＭＦＣ制御部１２５、バルブ制御部１２６等に接続され、データや信号の入出力を制御する。
ＣＰＵ（Central Processing Unit)１１５は、制御部１００の中枢を構成し、ＲＯＭ１１２に記憶された制御プログラムを実行し、操作パネル１２１からの指示に従って、レシピ記憶部１１１に記憶されているレシピ（プロセス用レシピ）に沿って、熱処理装置１の動作を制御する。すなわち、ＣＰＵ１１５は、温度センサ（群）１２２、圧力計（群）１２３、ＭＦＣ制御部１２５等に反応管２内、処理ガス導入管１３内、及び、排気管１６内の各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ１２４、ＭＦＣ制御部１２５、バルブ制御部１２６等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。
バス１１６は、各部の間で情報を伝達する。
次に、以上のように構成された熱処理装置１を用いたシリコン膜の形成方法について説明する。なお、以下の説明において、熱処理装置１を構成する各部の動作は、制御部１００（ＣＰＵ１１５）により制御されている。また、各処理における反応管２内の温度、圧力、ガスの流量等は、前述のように、制御部１００（ＣＰＵ１１５）がヒータコントローラ１２４（昇温用ヒータ１２）、ＭＦＣ制御部１２５、バルブ制御部１２６等を制御することにより、例えば、図３に示すようなレシピに従った条件に設定される。
また、本実施の形態では、被処理体としての半導体ウエハ１０には、図４（ａ）に示すように、基板５１上に絶縁膜５２が形成されており、被処理体１０の表面にはコンタクトホールを形成するための溝５３が形成されている。
本実施の形態のシリコン膜の形成方法では、溝５３を埋め込むように、開口部５４を有し、ポリシリコン膜、アモルファスシリコン膜等の不純物でドープされていないノンドープシリコン膜（Ｓｉ膜）５５を成膜する第１成膜工程と、成膜されたノンドープＳｉ膜５５をエッチングして開口部５４を広げるエッチング工程と、開口部５４が広げられたノンドープＳｉ膜５５を不純物でドープ（不純物を有するＳｉ膜５６を形成）するドープ工程と、不純物がドープされたＳｉ膜５６の開口部５４を埋め込むように、不純物がドープされたＳｉ膜５７を成膜する第２成膜工程と、を備えている。以下、これらの工程を含むシリコン膜の形成方法について説明する。
まず、反応管２（内管３）内を所定の温度、例えば、図３（ａ）に示すように、４００℃に設定する。また、図３（ｃ）に示すように、パージガス供給管１５から内管３（反応管２）内に所定量の窒素を供給する。次に、図４（ａ）に示す半導体ウエハ１０が収容されているウエハボート９を蓋体７上に載置する。そして、ボートエレベータ８により蓋体７を上昇させ、半導体ウエハ１０（ウエハボート９）を反応管２内にロードする（ロード工程）。
続いて、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、５２５℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、７４．５Ｐａ（０．５６Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（安定化工程）。
ここで、反応管２内の温度は、４５０℃〜７００℃であることが好ましく、４９０℃〜６５０℃であることがさらに好ましい。また、反応管２内の圧力は、１．３３Ｐａ〜１３３Ｐａ（０．０１Ｔｏｒｒ〜１Ｔｏｒｒ）であることが好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、Ｓｉ膜をより均一に成膜することができるためである。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図３（ｄ）に示すように、処理ガス導入管１３から反応管２内に所定量の成膜用ガス、例えば、ＳｉＨ４を供給する（第１成膜工程）。この第１成膜工程により、図４（ｂ）に示すように、半導体ウエハ１０の絶縁膜５２上、及び、溝５３内に、開口部５４を有し、不純物でドープされていないノンドープＳｉ膜５５が形成される。
ここで、第１成膜工程では、開口部５４を有するように、半導体ウエハ１０の絶縁膜５２上、及び、溝５３内にノンドープＳｉ膜５５を形成することが好ましい。すなわち、第１成膜工程では、溝５３を完全に埋めるようにノンドープＳｉ膜５５を形成するのではなく、溝５３内に開口部５４を有するようにノンドープＳｉ膜５５を形成することが好ましい。これにより、第１成膜工程で溝５３内のボイドが発生することを確実に防止することができる。
半導体ウエハ１０に所定量のノンドープＳｉ膜５５が形成されると、処理ガス導入管１３からの成膜用ガスの供給を停止する。次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、３００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、４０Ｐａ（０．３Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（パージ・安定化工程）。なお、反応管２内のガスを確実に排出するために、反応管２内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。
ここで、反応管２内の温度は、１００℃〜５５０℃であることが好ましい。１００℃より低いと後述するエッチング工程においてノンドープＳｉ膜５５をエッチングできないおそれがあり、５５０℃より高いとノンドープＳｉ膜５５のエッチング制御が困難となるおそれがあるためである。反応管２内の圧力は、１．３３Ｐａ〜１３３Ｐａ（０．０１Ｔｏｒｒ〜１Ｔｏｒｒ）であることが好ましい。
反応管２内が所定の圧力および温度で安定すると、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、図３（ｅ）に示すように、処理ガス導入管１３から反応管２内に所定量のエッチング用ガス、例えば、Ｃｌ２を供給する（エッチング工程）。このエッチング工程により、図４（ｃ）に示すように、半導体ウエハ１０の溝５３に形成された開口部５４を有するノンドープＳｉ膜５５がエッチングされる。
ここで、エッチングされるＳｉ膜として、不純物でドープされていないノンドープＳｉ膜５５が用いられているので、その表面ラフネスが悪化しにくくなる。これは、エッチングされるＳｉ膜として不純物でドープされたＳｉ膜、例えば、ＰドープＳｉ膜を用いると、ＰドープＳｉ膜中のＰサイトからエッチングされてしまうためである。このように、ノンドープＳｉ膜５５の表面ラフネスが悪化しにくいことから、後述する第２成膜工程でＳｉ膜を成膜しても、ボイドやシームの発生を抑制することができる。
また、このエッチング工程では、第１成膜工程で形成されたノンドープＳｉ膜５５の開口部５４が広がるようにエッチングする。すなわち、図４（ｃ）に示すように、開口部５４に形成されたノンドープＳｉ膜５５のエッチング量を多くするとともに、溝５３の底部付近に形成されたノンドープＳｉ膜５５のエッチング量を少なくする。これにより、後述する第２成膜工程で溝５３の底部付近にＳｉ膜を形成しやすくなる。また、後述するドープ工程で溝５３の底部付近のノンドープＳｉ膜５５に不純物をドープしやすくなる。
また、エッチング用ガスは、ノンドープＳｉ膜５５のエッチング制御が容易なＣｌ２を用いることが好ましい。エッチング用ガスにＣｌ２を用いた場合には、反応管２内の温度を２５０℃〜３００℃にすることが好ましい。また、反応管２内の圧力を１．３３Ｐａ〜４０Ｐａ（０．０１Ｔｏｒｒ〜０．３Ｔｏｒｒ）にすることが好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、エッチング均一性を良好にすることができる。
ノンドープＳｉ膜５５の所望のエッチングが完了すると、処理ガス導入管１３からのエッチング用ガスの供給を停止する。次に、反応管２内を所定の温度、例えば、図３（ａ）に示すように、５２５℃に加熱するとともに、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図３（ｂ）に示すように、７４．５Ｐａ（０．５６Ｔｏｒｒ）に減圧する。そして、図３（ｆ）に示すように、処理ガス導入管１３から反応管２内に所定量の不純物、例えば、Ｐ（ＰＨ３）を供給する（ドープ工程）。このドープ工程により、ノンドープＳｉ膜５５に不純物（Ｐ）がドープされ、図５（ｄ）に示すように、ＰがドープされたＳｉ膜５６が形成される。
ここで、エッチング工程により第１成膜工程で形成されたノンドープＳｉ膜５５の開口部５４が広がるようにエッチングされているので、溝５３の底部付近のノンドープＳｉ膜５５に不純物をドープしやすくなる。
次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を５２５℃、７４．５Ｐａ（０．５６Ｔｏｒｒ）で安定させる（パージ・安定化工程）。なお、反応管２内のガスを確実に排出するために、反応管２内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図３（ｄ）に示すように、処理ガス導入管１３から反応管２内に所定量の成膜用ガス、例えば、ＳｉＨ４及びＰＨ３を供給する（第２成膜工程）。この第２成膜工程により、図５（ｅ）に示すように、ＰがドープされたＳｉ膜５６上に、ＰがドープされたＳｉ膜５７が形成される。
ここで、エッチング工程により第１成膜工程で形成されたノンドープＳｉ膜５５の開口部５４が広がるようにエッチングされているので、溝５３の底部付近にＳｉ膜５７を形成しやすくなる。このため、溝５３へのＳｉ膜５７埋め込み時に、溝５３内にボイドやシームが発生することを抑制することができる。
所望のＳｉ膜５７が形成されると、処理ガス導入管１３からの成膜用ガスの供給を停止する。次に、図３（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図３（ａ）に示すように、４００℃に設定する。また、反応管２内のガスを排出し、反応管２を常圧に戻す（パージ工程）。なお、反応管２内のガスを確実に排出するために、反応管２内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。そして、ボートエレベータ８により蓋体７を下降させることにより、半導体ウエハ１０（ウエハボート９）を反応管２内からアンロードする（アンロード工程）。これにより、Ｓｉ膜の形成が終了する。
次に、本発明のシリコン形成方法の効果を確認するため、図３に示すレシピに沿って、図４（ａ）に示す半導体ウエハ１０に、図５（ｅ）のようにＳｉ膜を形成した。形成したＳｉ膜をＳＥＭ観察したところ、ボイドやシームが発生していないことが確認できた。
以上説明したように、本実施の形態によれば、開口部５４を有するノンドープＳｉ膜５５を成膜する第１成膜工程後に、ノンドープＳｉ膜をエッチングして開口部５４を広げるエッチング工程、開口部５４が広げられたノンドープＳｉ膜５５を不純物でドープするドープ工程、及び、不純物がドープされたＳｉ膜５７を成膜する第２成膜工程を実施しているので、形成するＳｉ膜のボイドやシームの発生を抑制することができる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、第１成膜工程、エッチング工程、ドープ工程、及び、第２成膜工程を実施した場合を例に本発明を説明したが、例えば、第１成膜工程前に、絶縁膜５２及び溝５３上にシード（seed）層を形成するシード層形成工程を実施してもよい。図６に、シード層形成工程を実施するレシピを示す。
まず、反応管２（内管３）内を所定の温度、例えば、図６（ａ）に示すように、４００℃に設定する。また、図６（ｃ）に示すように、パージガス供給管１５から内管３（反応管２）内に所定量の窒素を供給する。次に、図７（ａ）に示す半導体ウエハ１０が収容されているウエハボート９を蓋体７上に載置する。そして、ボートエレベータ８により蓋体７を上昇させ、半導体ウエハ１０（ウエハボート９）を反応管２内にロードする（ロード工程）。
続いて、図６（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図６（ａ）に示すように、４００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図６（ｂ）に示すように、１３３Ｐａ（１Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（安定化工程）。
反応管２内の温度は、３５０℃〜５００℃であることがさらに好ましい。なお、シード層形成用ガスにアミノ基を含むシランを用いた場合には、反応管２内の温度を、３５０℃〜４５０℃にすることがより好ましい。また、反応管２内の圧力は、１．３３Ｐａ〜１３３Ｐａ（０．０１Ｔｏｒｒ〜１Ｔｏｒｒ）であることが好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、シード層をより均一に形成することができるためである。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図６（ｇ）に示すように、処理ガス導入管１３から反応管２内に所定量のシード層形成用ガス、例えば、Ｓｉ２Ｈ６を供給する（シード層形成工程）。このシード層形成工程により、図７（ｂ）に示すように、半導体ウエハ１０の絶縁膜５２、及び、溝５３上にシード層５８が形成される。本例では、シード層形成用ガスとしてＳｉ２Ｈ６という高次シランを用いているので、シード層５８は、その厚さが１ｎｍ〜２ｎｍ程度形成されていることが好ましい。１ｎｍ〜２ｎｍ程度形成することにより、シード層５８上に形成するノンドープＳｉ膜５５の表面ラフネスを低減することができるためである。また、シード層形成用ガスとしてアミノ基を含むシラン用いる場合には、成膜工程における成膜用ガス（ソースガス）の熱分解が起こらない条件でシード層５８を形成することが好ましい。
半導体ウエハ１０上に所望厚のシード層５８が形成されると、処理ガス導入管１３からのシード層形成用ガスの供給を停止する。次に、図６（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図６（ａ）に示すように、５２５℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図６（ｂ）に示すように、７４．５Ｐａ（０．５６Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（パージ・安定化工程）。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図６（ｄ）に示すように、処理ガス導入管１３から反応管２内に所定量の成膜用ガス、例えば、ＳｉＨ４を供給する（第１成膜工程）。この第１成膜工程により、図７（ｃ）に示すように、半導体ウエハ１０のシード層５８上にノンドープＳｉ膜５５が形成される。
ここで、ノンドープＳｉ膜５５は、シード層５８上に形成されている。このため、上記実施の形態のように、基板５１と絶縁膜５２との２種類の材料上に形成される場合に比べて、ノンドープＳｉ膜５５の表面ラフネスを低減することができる。この結果、ボイドやシームの発生をさらに抑制することができる。
そして、上記実施の形態と同様に、パージ・安定化工程、エッチング工程、ドープ工程、パージ・安定化工程、第２成膜工程、パージ工程、及び、アンロード工程を実施することにより、シリコン膜の形成が終了する。
このように、第１成膜工程前にシード層を形成するシード層形成工程を実施することにより、形成されるノンドープＳｉ膜５５の表面ラフネスを低減することができ、ボイドやシームの発生をさらに抑制することができる。
また、上記実施の形態では、第１成膜工程、エッチング工程、ドープ工程、及び、第２成膜工程を実施した場合を例に本発明を説明したが、例えば、第１成膜工程前に、溝５３の底部に形成された自然酸化膜を除去する自然酸化膜除去工程を実施してもよい。図８に、自然酸化膜除去工程を実施するレシピを示す。なお、本例では自然酸化膜除去用ガスとしてアンモニア（ＮＨ３）及びＨＦを用いる場合を例に説明する。
まず、反応管２（内管３）内を所定の温度、例えば、図８（ａ）に示すように、１５０℃に設定する。また、図８（ｃ）に示すように、パージガス供給管１５から内管３（反応管２）内に所定量の窒素を供給する。次に、半導体ウエハ１０が収容されているウエハボート９を蓋体７上に載置する。そして、ボートエレベータ８により蓋体７を上昇させ、半導体ウエハ１０（ウエハボート９）を反応管２内にロードする（ロード工程）。
続いて、図８（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図８（ａ）に示すように、１５０℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図８（ｂ）に示すように、４Ｐａ（０．０３Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（安定化工程）。
反応管２内の温度は、２５℃〜２００℃であることがさらに好ましい。また、反応管２内の圧力は、０．１３３Ｐａ〜１３３Ｐａ（０．００１Ｔｏｒｒ〜１Ｔｏｒｒ）であることが好ましい。反応管２内の温度及び圧力をかかる範囲にすることにより、自然酸化膜の除去が容易となるためである。なお、自然酸化膜除去用ガスとしてアンモニアとＮＦ３を用いる場合には、半導体ウエハ１０の温度が６００℃を超える温度にすることが好ましい。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図８（ｇ）に示すように、処理ガス導入管１３から反応管２内に所定量のアンモニア及びＨＦを供給する（自然酸化膜除去工程）。この自然酸化膜除去工程により、半導体ウエハ１０の溝５３の底部に形成された自然酸化膜を除去することができる。
半導体ウエハ１０の溝５３の底部の自然酸化膜が除去されると、処理ガス導入管１３からの自然酸化膜除去用ガスの供給を停止する。次に、図８（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図８（ａ）に示すように、５２５℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図８（ｂ）に示すように、７４．５Ｐａ（０．５６Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（パージ・安定化工程）。なお、アンモニアとＨＦにより自然酸化膜を除去処理した場合には、ケイフッ化アンモンが基板５１上に残ることがあるが、第１成膜工程における反応管２内の温度が５３５℃であるため、ケイフッ化アンモンは昇華する。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、図８（ｄ）に示すように、処理ガス導入管１３から反応管２内に所定量の成膜用ガス、例えば、ＳｉＨ４を供給する（第１成膜工程）。この第１成膜工程により、半導体ウエハ１０の絶縁膜５２上、及び、溝５３内にノンドープＳｉ膜５５が形成される。
そして、上記実施の形態と同様に、パージ・安定化工程、エッチング工程、ドープ工程、パージ・安定化工程、第２成膜工程、パージ工程、及び、アンロード工程を実施することにより、シリコン膜の形成が終了する。
このように、第１成膜工程前に溝５３の底部に形成された自然酸化膜を除去する自然酸化膜除去工程を実施しているので、形成されるＳｉ膜の電極としての特性の劣化を抑制することができる。
また、上記実施の形態では、第１成膜工程、エッチング工程、ドープ工程、及び、第２成膜工程を実施した場合を例に本発明を説明したが、例えば、第１成膜工程、エッチング工程、及び、ドープ工程を複数回繰り返した後、第２成膜工程を実施してもよい。また、第１成膜工程前にシード層形成工程や自然酸化膜除去工程を実施した場合にも、第１成膜工程、エッチング工程、及び、ドープ工程を複数回繰り返した後、第２成膜工程を実施してもよい。これらの場合、ボイドやシームの発生をさらに抑制することができる。
また、自然酸化膜除去工程を実施した後にシード層形成工程を実施し、その後、第１成膜工程、エッチング工程、ドープ工程、及び、第２成膜工程を実施してもよい。この場合、さらに、ボイドやシームの発生をさらに抑制することができる。
上記実施の形態では、第１成膜工程で開口部５４を有するように、半導体ウエハ１０の絶縁膜５２上、及び、溝５３内にノンドープＳｉ膜５５を形成する場合を例に本発明を説明したが、第１成膜工程で開口部５４を有しないようにノンドープＳｉ膜５５を成膜してもよい。この場合、エッチング工程でノンドープＳｉ膜５５をエッチングし、不純物でドープした後に、ドープされたシリコン膜を埋め込むように、不純物がドープされたシリコン膜を成膜することにより、上記実施の形態と同様の効果を得ることができる。
上記実施の形態では、成膜用ガスとしてＳｉＨ４を用いた場合を例に本発明を説明したが、Ｓｉ膜、すなわち、ポリシリコン膜、アモルファスシリコン膜を成膜可能なガスであれば、他のガスを用いてもよい。
上記実施の形態では、ドープ種（不純物）としてＰ（ＰＨ３）を用いた場合を例に本発明を説明したが、ドープ種はこれに限定されるものではなく、例えば、Ｂ、Ａｓ、Ｃ、Ｏ、Ｎであってもよい。また、不純物は、１種類に限定されるものではなく、複数種類であってもよい。複数種類の不純物を用いる場合には、電気的なキャリアを発生するＰ、Ｂ、または、Ａｓを含む不純物と、結晶の性質を変えるＣ、Ｏ、Ｎから選ばれる１つ以上の不純物とを有することが好ましい。Ｃ、Ｏ、Ｎから選ばれる１つ以上の不純物を有することにより、例えば、グレインの成長を抑制することができる。
上記実施の形態では、エッチングガスとして、Ｃｌ２を用いた場合を例に本発明を説明したが、第１成膜工程で形成されたノンドープＳｉ膜をエッチング可能なガスであればよく、Ｆ２、ＣｌＦ３などの他のハロゲンガスを用いてもよい。
上記実施の形態では、シード層形成用ガスとしてＳｉ２Ｈ６を用いた場合を例に本発明を説明したが、例えば、アミノ基を含むシラン、Ｓｉ４Ｈ１０等の高次シランであってもよい。例えば、アミノ基を含むシランを用いた場合、Ｓｉ膜の成長に対してインキュベーションタイムを低減したり、表面ラフネスを改善することができる。また、上記実施の形態では、自然酸化膜除去用ガスとして、アンモニアとＨＦとをを用いた場合を例に本発明を説明したが、溝５３底部の自然酸化膜を除去可能であれば、例えば、アンモニアとＮＦ３等の各種のガスを用いてもよい。
上記実施の形態では、熱処理装置として、二重管構造のバッチ式縦型熱処理装置を用いた場合を例に本発明を説明したが、例えば、本発明を単管構造のバッチ式熱処理装置に適用することも可能である。
本発明の実施の形態にかかる制御部１００は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、汎用コンピュータに、上述の処理を実行するためのプログラムを格納した記録媒体（フレキシブルディスク、ＣＤ−ＲＯＭなど）から当該プログラムをインストールすることにより、上述の処理を実行する制御部１００を構成することができる。
そして、これらのプログラムを供給するための手段は任意である。上述のように所定の記録媒体を介して供給できる他、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給してもよい。この場合、例えば、通信ネットワークの掲示板（ＢＢＳ）に当該プログラムを掲示し、これをネットワークを介して搬送波に重畳して提供してもよい。そして、このように提供されたプログラムを起動し、ＯＳの制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
本発明は、シリコン膜の形成方法およびその形成装置に有用である。
１ 熱処理装置
２ 反応管
３ 内管
４ 外管
５ マニホールド
６ 支持リング
７ 蓋体
８ ボートエレベータ
９ ウエハボート
１０ 半導体ウエハ
１１ 断熱体
１２ 昇温用ヒータ
１３ 処理ガス導入管
１４ 排気口
１５ パージガス供給管
１６ 排気管
１７ バルブ
１８ 真空ポンプ
１００ 制御部
１１１ レシピ記憶部
１１２ ＲＯＭ
１１３ ＲＡＭ
１１４ Ｉ／Ｏポート
１１５ ＣＰＵ
１１６ バス
１２１ 操作パネル
１２２ 温度センサ
１２３ 圧力計
１２４ ヒータコントローラ
１２５ ＭＦＣ制御部
１２６ バルブ制御部

Claims (10)

  1. 表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成方法であって、
    前記被処理体の溝を埋め込むように不純物でドープされていないノンドープシリコン膜を成膜する第１成膜工程と、
    前記第１成膜工程で成膜されたノンドープシリコン膜をエッチングするエッチング工程と、
    前記エッチング工程でエッチングされたノンドープシリコン膜を不純物でドープするドープ工程と、
    前記ドープ工程でドープされたシリコン膜を埋め込むように、不純物がドープされたシリコン膜を成膜する第２成膜工程と、
    を備え、
    前記第１成膜工程および前記第２成膜工程で成膜するシリコン膜がポリシリコン膜、または、アモルファスシリコン膜であり、
    アミノ基を含むシランを用いて前記被処理体の表面にシード層を形成するシード層形成工程をさらに備え、
    前記第１成膜工程では、前記シード層上にノンドープシリコン膜を成膜する、
    ことを特徴とするシリコン膜の形成方法。
  2. 前記第１成膜工程では、開口部を有するように、ノンドープシリコン膜を成膜し、
    前記エッチング工程では、前記ノンドープシリコン膜の開口部を広げるように、該ノンドープシリコン膜をエッチングし、
    前記ドープ工程では、開口部が広げられたノンドープシリコン膜を不純物でドープし、
    前記第２成膜工程では、ドープされたシリコン膜の開口部を埋め込むように、不純物がドープされたシリコン膜を成膜する、
    ことを特徴とする請求項１に記載のシリコン膜の形成方法。
  3. 前記被処理体の溝の底部に形成された自然酸化膜を除去する自然酸化膜除去工程をさらに備える、ことを特徴とする請求項１または２に記載のシリコン膜の形成方法。
  4. 前記ドープ工程でドープする不純物、及び、前記第２成膜工程で成膜するシリコン膜にドープされている不純物は、ＰまたはＢを含む不純物と、Ｃ、Ｏ、Ｎから選ばれる１つ以上の不純物と、を有する、ことを特徴とする請求項１乃至３のいずれか１項に記載のシリコン膜の形成方法。
  5. 前記第１成膜工程、前記エッチング工程、及び、ドープ工程を複数回繰り返した後、前記第２成膜工程を実行する、ことを特徴とする請求項１乃至４のいずれか１項に記載のシリコン膜の形成方法。
  6. 反応室内に前記被処理体が収容された状態で、前記第１成膜工程、前記エッチング工程、ドープ工程、及び、前記第２成膜工程を連続して行う、ことを特徴とする請求項１乃至５のいずれか１項に記載のシリコン膜の形成方法。
  7. 表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成装置であって、
    前記被処理体の溝を埋め込むように不純物でドープされていないノンドープシリコン膜を成膜する第１成膜手段と、
    前記第１成膜手段で成膜されたノンドープシリコン膜をエッチングするエッチング手段と、
    前記エッチング手段でエッチングされたノンドープシリコン膜を不純物でドープするドープ手段と、
    前記ドープ手段でドープされたシリコン膜を埋め込むように、不純物がドープされたシリコン膜を成膜する第２成膜手段と、
    を備え、
    前記第１成膜手段および前記第２成膜手段で成膜するシリコン膜は、ポリシリコン膜、または、アモルファスシリコン膜であり、
    アミノ基を含むシランを用いて前記被処理体の表面にシード層を形成するシード層形成手段をさらに備え、
    前記第１成膜手段は、前記シード層上にノンドープシリコン膜を成膜する、ことを特徴とするシリコン膜の形成装置。
  8. 前記第１成膜手段は、開口部を有するように、ノンドープシリコン膜を成膜し、
    前記エッチング手段は、前記ノンドープシリコン膜の開口部を広げるように、該ノンドープシリコン膜をエッチングし、
    前記ドープ手段は、開口部が広げられたノンドープシリコン膜を不純物でドープし、
    前記第２成膜手段は、ドープされたシリコン膜の開口部を埋め込むように、不純物がドープされたシリコン膜を成膜する、
    ことを特徴とする請求項７に記載のシリコン膜の形成装置。
  9. 前記被処理体の溝の底部に形成された自然酸化膜を除去する自然酸化膜除去手段をさらに備える、ことを特徴とする請求項７または８に記載のシリコン膜の形成装置。
  10. 前記ドープ手段でドープする不純物、及び、前記第２成膜手段で成膜するシリコン膜にドープされている不純物は、ＰまたはＢを含む不純物と、Ｃ、Ｏ、Ｎから選ばれる１つ以上の不純物と、を有する、ことを特徴とする請求項７乃至９のいずれか１項に記載のシリコン膜の形成装置。
JP2012116061A 2011-06-30 2012-05-21 シリコン膜の形成方法およびその形成装置 Active JP5864360B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012116061A JP5864360B2 (ja) 2011-06-30 2012-05-21 シリコン膜の形成方法およびその形成装置
KR1020120064087A KR101536654B1 (ko) 2011-06-30 2012-06-15 실리콘막의 형성 방법 및 그 형성 장치
CN201210218962.5A CN102856183B (zh) 2011-06-30 2012-06-28 硅膜的形成方法及其形成装置
US13/537,622 US8586448B2 (en) 2011-06-30 2012-06-29 Method and apparatus for forming silicon film
TW101123577A TWI648771B (zh) 2011-06-30 2012-06-29 矽膜之形成方法與設備

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011145680 2011-06-30
JP2011145680 2011-06-30
JP2012116061A JP5864360B2 (ja) 2011-06-30 2012-05-21 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
JP2013033933A JP2013033933A (ja) 2013-02-14
JP5864360B2 true JP5864360B2 (ja) 2016-02-17

Family

ID=47391083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012116061A Active JP5864360B2 (ja) 2011-06-30 2012-05-21 シリコン膜の形成方法およびその形成装置

Country Status (5)

Country Link
US (1) US8586448B2 (ja)
JP (1) JP5864360B2 (ja)
KR (1) KR101536654B1 (ja)
CN (1) CN102856183B (ja)
TW (1) TWI648771B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5514162B2 (ja) * 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP5925704B2 (ja) 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6322305B2 (ja) * 2013-07-31 2018-05-09 東京エレクトロン株式会社 薄膜の成膜方法
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US20160020094A1 (en) * 2014-07-18 2016-01-21 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
JP6392683B2 (ja) * 2015-02-18 2018-09-19 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
JP6606476B2 (ja) * 2016-08-02 2019-11-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
JP7058575B2 (ja) * 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US11742208B2 (en) * 2020-03-25 2023-08-29 Texas Instruments Incorporated Method of reducing voids and seams in trench structures by forming semi-amorphous polysilicon

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836371B2 (ja) * 1992-05-18 1998-12-14 日本電気株式会社 半導体装置の製造方法
JP2685028B2 (ja) * 1995-05-31 1997-12-03 日本電気株式会社 半導体装置の製造方法
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JP2000332218A (ja) * 1999-05-19 2000-11-30 Tokyo Electron Ltd 半導体装置、記憶装置及び半導体装置の製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4029559B2 (ja) * 2000-11-06 2008-01-09 株式会社デンソー 半導体装置の製造方法
US6852194B2 (en) * 2001-05-21 2005-02-08 Tokyo Electron Limited Processing apparatus, transferring apparatus and transferring method
DE10225941A1 (de) * 2002-06-11 2004-01-08 Infineon Technologies Ag Verfahren zur Füllung von Graben- und Reliefgeometrien in Halbleiterstrukturen
JP4627974B2 (ja) * 2003-08-01 2011-02-09 セイコーインスツル株式会社 半導体装置の製造方法
JP4595345B2 (ja) * 2004-02-23 2010-12-08 トヨタ自動車株式会社 半導体装置の製造方法
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
CN100565801C (zh) * 2004-03-31 2009-12-02 株式会社电装 半导体器件的制造方法
JP4655495B2 (ja) * 2004-03-31 2011-03-23 東京エレクトロン株式会社 成膜方法
KR100567624B1 (ko) * 2004-06-15 2006-04-04 삼성전자주식회사 반도체 장치의 제조 방법
KR100554516B1 (ko) * 2004-06-29 2006-03-03 삼성전자주식회사 반도체 장치의 제조 방법
JP2006073997A (ja) * 2004-08-02 2006-03-16 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
WO2007117576A2 (en) * 2006-04-07 2007-10-18 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US7410862B2 (en) * 2006-04-28 2008-08-12 International Business Machines Corporation Trench capacitor and method for fabricating the same
US7670886B2 (en) * 2006-06-22 2010-03-02 Tpo Displays Corp. Method for fabricating polysilicon film
US8263474B2 (en) * 2007-01-11 2012-09-11 Tokyo Electron Limited Reduced defect silicon or silicon germanium deposition in micro-features
US7906392B2 (en) * 2008-01-15 2011-03-15 Sandisk 3D Llc Pillar devices and methods of making thereof
JP2009289932A (ja) * 2008-05-29 2009-12-10 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2010003911A (ja) * 2008-06-20 2010-01-07 Sanyo Electric Co Ltd トレンチゲート型トランジスタ及びその製造方法
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
EP2346070B1 (en) * 2010-01-13 2013-03-20 Nxp B.V. Method of manufacturing heterojunction bipolar transistor and heterojunction bipolar transistor
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
KR101060239B1 (ko) * 2010-08-26 2011-08-29 한국과학기술원 집적형 박막 광기전력 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
CN102856183A (zh) 2013-01-02
KR20130007430A (ko) 2013-01-18
TW201308407A (zh) 2013-02-16
US8586448B2 (en) 2013-11-19
TWI648771B (zh) 2019-01-21
JP2013033933A (ja) 2013-02-14
KR101536654B1 (ko) 2015-07-14
CN102856183B (zh) 2016-08-10
US20130005142A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
KR101477159B1 (ko) 실리콘막의 형성 방법 및 그의 형성 장치
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
JP6092040B2 (ja) シリコン膜の形成方法およびその形成装置
CN103871866A (zh) 薄膜形成方法及薄膜形成装置
JP5925704B2 (ja) シリコン膜の形成方法およびその形成装置
JP5794949B2 (ja) シリコン膜の形成方法およびその形成装置
KR20140005090A (ko) 실리콘 산화막의 형성 방법 및 그 형성 장치
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
JP2014011234A (ja) シリコン酸化膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151224

R150 Certificate of patent or registration of utility model

Ref document number: 5864360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250