Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5573897B2 - 接合構造およびこれを用いた実装構造体 - Google Patents
[go: Go Back, main page]

JP5573897B2 - 接合構造およびこれを用いた実装構造体 - Google Patents

接合構造およびこれを用いた実装構造体 Download PDF

Info

Publication number
JP5573897B2
JP5573897B2 JP2012171323A JP2012171323A JP5573897B2 JP 5573897 B2 JP5573897 B2 JP 5573897B2 JP 2012171323 A JP2012171323 A JP 2012171323A JP 2012171323 A JP2012171323 A JP 2012171323A JP 5573897 B2 JP5573897 B2 JP 5573897B2
Authority
JP
Japan
Prior art keywords
electrode pad
straight line
lsi chip
center
straight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012171323A
Other languages
English (en)
Other versions
JP2014033020A (ja
Inventor
研二 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012171323A priority Critical patent/JP5573897B2/ja
Publication of JP2014033020A publication Critical patent/JP2014033020A/ja
Application granted granted Critical
Publication of JP5573897B2 publication Critical patent/JP5573897B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置を基板上に実装する際の接合構造に関し、特に、接合構造に加わる応力を緩和する接合構造およびこれを用いた実装構造体に関する。
大規模集積回路(Large Scale Integrated Circuit、以下、LSI)に代表される半導体装置は、通常、プリント基板などに実装されて使用される。図1Aは、一般的な半導体装置の実装構造体200を示す。LSIチップ1は、図1Bに示すように、複数のLSIチップ電極パッド8を有する。また、基板2は、図1Cに示すように、複数の基板電極パッド9を有する。
LSIチップ電極パッド8と基板電極パッド9とは、一般的には円形であり、はんだバンプ7で接合され、接合構造20を形成する。図2に一般的な接合構造20の斜視図を示す。はんだバンプ7は、樽状の形状(樽型)を呈するのが一般的である。なお、LSIチップ1はシリコンからなり、基板2は樹脂やセラミックスからなる。
ここで、実装構造体200自体が発熱したり、実装構造体200が組み込まれている装置が発熱したりすると、LSIチップ1と基板2との線膨張係数の違いによって、はんだバンプ7には応力が加わる。応力は、LSIチップ電極パッド8とはんだバンプ7との接合部や、基板電極パッド9とはんだバンプ7との接合部の円周上に集中する。また、最も大きな応力は、LSIチップ1の中心(LSIチップ中心21)に向かう直線、特にLSIチップ1の角から中心に向かう対角線に沿って発生する。
この応力を緩和する技術が特許文献1に開示されている。ここでは、はんだバンプの溶融時に、基板に対してLSIチップを引き上げることにより、はんだバンプを引き伸ばして、バンプ形状を樽型ではなく鼓状の形状(鼓型)にする。鼓型のはんだバンプは、樽型のはんだバンプに比べて、LSIチップや基板の電極パッドとの接合部の接触角が小さいため、接合部の応力を緩和することができるとしている。
また、特許文献2には、熱サイクル動作時の応力の解放を増進させる電極パッドを開示している。ここでは、電極パッド形状がデバイスのエッジに垂直な方向に細長い形状を持つことを特徴とする。
特開平10−223693号公報 特開平11−219968号公報
一般的な樽型のはんだバンプでは、LSIチップと基板との線膨張係数の差によって、熱サイクル動作時に、LSIチップや基板の電極パッドとはんだバンプとの接合部に応力が集中し、接続部の信頼性が低下するという課題がある。
この応力を緩和するために、特許文献1では、はんだバンプの溶融時にLSIチップを基板に対して引き上げ、はんだバンプを引き伸ばして鼓型にする方法を開示している。しかしながら、この場合、所望の鼓型のはんだバンプを形成するためには、LSIチップと基板との間隔を精密に制御する必要がある。そのために、サイズの大きいダミーバンプを設置することや、LSIチップや基板を精密に保持する機構を有する特別な実装装置が必要となるという課題があった。
また、特許文献2には、電極パッド形状をデバイスのエッジに垂直な方向に細長い形状とすることで、熱サイクル動作時の応力の解放を増進させる方法が開示されている。しかしながら、この方法では、熱サイクル時に最も大きい応力となる、LSIチップの中心に向かう直線に沿って発生する応力に対しては対策がなされていない。
本発明は、上記の現状を鑑みて成されたものであり、熱サイクル時などでのはんだバンプと電極パッドとの接合部への応力集中を緩和する接合構造であって、特に、最も大きな応力が生じるLSIチップの中心に向かう直線に沿った応力を緩和する、特別な実装装置を必要としない簡便な方法で得られる接合構造、および、これを用いた実装構造体を提供することを目的としている。
第1の構造体と第2の構造体とを接合する接合構造であって、前記接合構造が、前記第1の構造体に接合する第1の電極パッドと前記第2の構造体に接合する第2の電極パッドと前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、前記第1の電極パッドと前記第2の電極パッドとが少なくともひとつの直線の辺を有する多辺形であり、前記第1の電極パッドの前記ひとつの直線の辺と前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して所定の角度を有して配置され、前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にあり、前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある、接合構造である。
また、第1の構造体と第2の構造体と接合構造体とを有し、前記接合構造体が前記第1の構造体に接合する第1の電極パッドと前記第2の構造体に接合する第2の電極パッドと前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、前記第1の電極パッドと前記第2の電極パッドとが少なくともひとつの直線の辺を有する多辺形であり、前記第1の電極パッドの前記ひとつの直線の辺と前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して、所定の角度を有して配置され、前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にあり、前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある、接合構造体である実装構造体である。
本発明により、熱サイクル時などでの、はんだバンプとLSIチップや基板の電極パッドとの接合部への応力集中を緩和する接合構造であって、特に、最も大きな応力が生じるLSIチップの中心に向かう直線に沿った応力を緩和する、特別な実装装置を必要としない簡便な方法で得られる接合構造、および、これを用いた実装構造体を提供することができる。
既存の実装構造体の断面構成を示す図である。 既存の実装構造体のLSIチップ構成を示す図である。 既存の実装構造体の基板構成を示す図である。 既存の接合構造の構成を示す斜視図である。 本発明の実施の形態の実装構造体の断面構成を示す図である。 本発明の実施の形態の実装構造体のLSIチップ構成を示す図である。 本発明の実施の形態の実装構造体の基板構成を示す図である。 本発明の実施の形態の接合構造の構成を示す上面図である。 本発明の実施の形態の接合構造の構成を示す斜視図である。 応力分布シミュレーションを行う接合構造の配置を示す図である。 本発明の実施の形態の接合構造のLSIチップ電極パッドの応力分布シミュレーションの結果を示す図である。 本発明の実施の形態の接合構造のLSIチップ電極パッドの応力分布シミュレーションの結果を示す図である。 既存の接合構造のLSIチップ電極パッドの応力分布シミュレーションの結果を示す図である。 既存の接合構造の基板電極パッドの応力分布シミュレーションの結果を示す図である。 本発明の実施の形態の接合構造の構成を示す上面図である。 本発明の実施の形態の接合構造の構成を示す上面図である。 本発明の実施の形態の接合構造の構成を示す上面図である。 本発明の実施の形態の接合構造の構成を示す上面図である。 本発明の実施の形態の接合構造の構成を示す上面図である。 本発明の実施の形態の接合構造の構成を示す上面図である。
以下、図面を参照して、本発明の実施の形態を詳細に説明する。但し、以下に述べる実施の形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
図3Aは、本発明の実施の形態の実装構造体100を示す。LSIチップ1は、図3Bに示すように、複数のLSIチップ電極パッド3、5を有する。また、基板2は、図3Cに示すように、複数の基板電極パッド4、6を有する。LSIチップ電極パッド3と基板電極パッド4とは本実施の形態では三角形であり、ほぼ正三角形である。また、LSIチップ電極パッド5と基板電極パッド6とは、一般的な円形であっても良く、或いは、本実施の形態の三角形であっても良い。
LSIチップ電極パッド3と基板電極パッド4とはバンプ7で接合され、本実施の形態の接合構造10を形成する。また、LSIチップ電極パッド5と基板電極パッド6とはバンプ7で接合され、接合構造11を形成する。図3Cには、実装後の基板2におけるLSIチップ1の位置をLSIチップの外周27として示す。
LSIチップ電極パッド3、5と基板電極パッド4、6とは、例えば銅などの導電性に優れた金属からなり、その表面にはんだ濡れ性に優れた例えば金やはんだ合金の皮膜が形成されている。バンプ7は例えば一般的なはんだや鉛フリーはんだからなる。また、LSIチップ1は主にシリコンからなり、基板2は樹脂やセラミックスからなる。
本実施の形態の製造方法としては、一般的なLSIチップの基板への実装方法が可能である。すなわち、電極パッドの形成においては、電極となる銅膜をめっき法などで形成した後、フォトリソグラフィーとエッチングにより電極パッドを形成する方法が可能である。また、フォトレジストで電極のフレームを形成した後にめっき法などで電極部に銅を埋め込み、フォトレジストをリフトオフする方法も可能である。さらに、電極パッドにはんだバンプを形成した後、LSIチップと基板とを目合わせし、さらに温度制御をすることで、はんだバンプを介してLSIチップの電極と基板の電極とを接合させることで、LSIチップを基板へ実装することができる。
本発明の実施の形態の接合構造10を図4Aおよび図4Bを用いて説明する。図4Aは、本発明の実施の形態の接合構造の構成を示す上面図である。図4Bは、本発明の実施の形態の接合構造の構成を示す斜視図である。
図4Aと図4Bにおいて、LSIチップ中心方向25に向かう直線は、例えば、図3Bに示す4角形のLSIチップでは、その対角線26に沿う場合も含まれる。LSIチップ電極パッド3を形成する三角形の一辺であるLSIチップ電極パッド直線辺23は、前記LSIチップ中心方向25に向かう直線に対して所望の角度を有し、好ましくは略垂直であり、かつ、LSIチップ電極パッド3を形成する三角形の他の辺に対しては、LSIチップ中心21の側に配置される。一方、基板電極パッド4を形成する三角形の一辺である基板電極パッド直線辺24は、LSIチップ中心方向25に向かう直線に対して所望の角度を有し、好ましくは略垂直であり、かつ、基板電極パッド4を形成する三角形の他の辺に対しては、LSIチップ中心21の反対側である外周側に配置される。ここで略垂直とは、垂直としたことの効果を得られる範囲であり、例えば、製造上のばらつきの範囲なども含まれる。
LSIチップ電極パッド3と基板電極パッド4とは、バンプ7で接合され、接合構造10を形成する。すなわち、LSIチップ電極パッド直線辺23と基板電極パッド直線辺24とは、LSIチップ電極パッド3と基板電極パッド4の間の空間を埋めるバンプのバンプ中心22に対して、反対側に位置する、あるいは、略点対称の位置にあるとすることができる。あるいは、LSIチップ電極パッド3と基板電極パッド4の間の空間の中心に対して、反対側に位置する、あるいは、略点対称の位置にあるとすることもできる。
実装構造体100自体が発熱したり、実装構造体100が組み込まれている装置が発熱したりすると、LSIチップ1と基板2との線膨張係数の違いによって、接合構造10には応力が加わる。応力は、LSIチップ電極パッド3とバンプ7との接合部や、基板電極パッド4とバンプ7との接合部に集中する。また、最も大きな応力は、LSIチップ1の中心に向かう直線、特にLSIチップ1の角から中心に向かう対角線26に沿って発生する。
この接合部で発生する応力分布を、シミュレーションにより計算した。応力としては、多方向から複合的に荷重が加わるような応力場において、1軸の引張り又は圧縮応力へ投影した応力値を表すミーゼス応力を用いた。図5に、シミュレーションで用いた接合構造12の配置を示す。接合構造12は、図4Bに示す本実施の形態の接合構造10、あるいは、図2に示す一般的な接合構造20であり、LSIチップと基板に接合している。
接合構造12の配置は図5に示すとおりであり、12個×12個の144個とした。配置の対象性を考慮し、図5中に黒塗りした6個×6個の36個の接合構造12について応力分布の計算を行った。また、計算を簡便にし、かつ、一般的な接合構造20に対して本実施の形態の接合構造10の効果を顕著に確認できることから、図5中の最も大きな応力を生じる破線Aで囲んだ接合以外は、図2に示す通常の接合構造20とし、破線Aで囲んだ接合を、本実施の形態での図4Bに示す接合構造10、あるいは、比較例としての図2に示す接合構造20とした。
主な計算条件としては、LSIチップの線膨張係数は3ppm/℃、サイズは26mm×26mm相当、厚みは1mm、基板の線膨張係数は32ppm/℃、サイズは56mm×50mm相当、厚みは1.6mm、電極パッドは円形の場合で直径は0.5mm、バンプの高さは0.5mm、温度条件は25℃から150℃などである。最も大きな応力を生じる、図5の右端の破線Aで囲んだ接合構造の応力分布を、以下に示す。
本実施の形態の接合構造10について、図6AにLSIチップ電極パッド3の応力分布を、図6Bに基板電極パッド4の応力分布を、各々示す。図6A、図6Bにおいて、三角形のパッドの角が丸くなっているが、これは実際にパッドを作製する際には、製造プロセスに起因して角が丸くなることに対応させたためである。また、比較例として、一般的な円形の電極パッドを用いた接合構造20について、図7AにLSIチップ電極パッド8の応力分布を、図7Bに基板電極パッド9の応力分布を、各々示す。
図6Aと図6Bから、三角形のLSIチップ電極パッド3および電極パッド4の応力分布は、LSIチップ中心方向25に向かう直線に沿ったパッドの外周部に最大の応力が生じる分布となることが分かる。最大応力は、LSIチップ電極パッド3では、LSI中心側で1720MPa、LSI中心側の反対側(以下、外周側)で1733MPa、基板電極パッド4では、LSI中心側で1687MPa、外周側で1970MPaであった。
一方、図7Aと図7Bから、円形のLSIチップ電極パッド8および電極パッド8の応力分布においても、三角形の場合と同様に、LSIチップ中心方向25に向かう直線に沿ったパッドの外周部に最大の応力が生じる分布となることが分かる。最大応力は、LSIチップ電極パッド8では、LSI中心側で2300MPa、外周側で2045MPa、基板電極パッド9では、LSI中心側で1790MPa、外周側で2208MPaであった。
以上の応力分布のシミュレーション結果から最大応力値で比較すると、三角形パッドは円形パッドに対して、LSIチップ電極パッドの中心側で25%減少、外周側で15%減少、基板電極パッドの中心側で6%の減少、外周側で11%の減少であった。以上のように、電極パッド構造を円形から三角形とし、かつ、図4Aや図4Bに示す接合構造10とすることで、接合構造内部の応力を低減できることが明らかになった。
円形パッドに対して三角形パッドの応力分布で最大応力が低減した原因として、最大応力が生じる部分が直線であることで、応力が分散したことが挙げられる。すなわち、LSIチップの中心方向に沿う方向で最大の応力が発生するが、本実施の形態では、このLSIチップの中心方向に沿う方向と垂直方向に三角形パッドを構成する直線の一辺が配置されているために、応力がこの直線上に分散され、一点に集中することはない。その結果、応力を低減することができる。一方、円形パッドでは、円周の曲線に沿ってLSIチップの中心方向に応力が集中するため、応力が増大する。
三角形のパッドにおいて、直線の一辺をLSIチップの中心側に配置すべきか外周側に配置すべきかは、LSIチップと基板の厚みや大きさなどに依存する。LSIチップに比べて基板の厚みが大きい、寸法が大きい、ヤング率が大きいなどで、基板の剛性がLSIチップよりも高い場合、LSIチップ電極パッド3において、LSIチップ1中心側の応力が大きくなる。このような場合は、図4Aや図4Bのように、LSIチップ電極パッド直線辺23を中心側に、角部を外周側に配置する。
基板電極パッド4では、逆にLSIチップ電極3に対応して外周側の応力が大きくなるため、図4Aや図4Bのように、基板電極パッド直線辺24を外周側に、角部を中心側に配置する。この構成の接合構造10とすることで、応力の大きい側では直線の一辺による応力分散が効果的になされ、また、角部では元々の応力が小さいために、図6Aや図6Bに示したように、三角形パッドにより、円形パッドよりも最大応力の小さい応力分布が実現する。
本実施の形態の接合構造10のLSIチップ電極パッド3と基板電極パッド4の配置は、LSIチップの剛性が基板よりも高い場合、図4Aおよび図4Bに示した配置とは逆に、LSIチップ電極パッド3を形成する三角形の一辺がLSIチップ中心方向に向かう直線に対して略垂直で、かつ、LSIチップ外周側に配置され、一方、基板電極パッド4を形成する三角形の一辺がLSIチップ中心方向に向かう直線に対して略垂直で、かつ、LSIチップ中心側に配置されることもできる。
三角形のLSIチップ電極パッド3と基板電極パッド4とはんだバンプ7からなる接合構造10は、LSIチップ1が図3Bのように四角形の場合、少なくとも、LSIチップ1の中心から最も距離が遠い、対角線26上の最外周に位置する4個の内の少なくとも1個を占め、その他の接合構造は一般的な接合構造20とすることができる。最も大きな応力はLSIチップ1の角から中心に向かう対角線26に沿って発生し、その外周ほど応力は大きくなることから、外周部の接合構造を本実施の形態の接合構造10とすることが、より効果的である。しかしながら、外周部に限らず、接合構造の全てを本実施の形態の接合構造10とすることも、また、任意の位置での接合構造を本実施の形態の接合構造10とすることも、効果的である。
また、本実施の形態では、電極パッドを形成する三角形はほぼ正三角形としたが、電極パッドの少なくとも一辺が直線である多辺形であれば、応力分布における最大応力を低減する効果を有する。
よって、図8に示す接合構造13のように、正三角形をLSIチップの中心方向に沿う方向に引き伸ばした三角形のLSIチップ電極パッド30と基板電極パッド40と、バンプ70とを組み合わせた構造や、図9に示す接合構造14のように、正三角形をLSIチップの中心方向に沿う方向に押し潰した三角形のLSIチップ電極パッド31と基板電極パッド41と、バンプ71とを組み合わせた構造とすることができる。
また、図10に示す接合構造15のように、四角形の形状のLSIチップ電極パッド32と基板電極パッド42と、バンプ72とを組み合わせた構造や、図11に示す接合構造16のように、五角形の形状のLSIチップ電極パッド33と基板電極パッド43と、バンプ73とを組み合わせた構造とすることができる。
さらに、電極パッドの形状は、上記の他に六角形や八角形などの任意の多角形が可能である。以上の場合、接合構造内部の応力を低減する目的から、LSIチップの中心方向に沿う方向と略垂直方向に配置される一辺の長さをできるだけ長くして、応力を分散させやすくすることが望ましい。
また、電極パッドの形状は、多角形である必要はなく、少なくとも一辺が直線である多辺形が可能である。すなわち、図12に示す接合構造17のように、一辺が直線で他辺が曲線である多辺形の形状のLSIチップ電極パッド34と基板電極パッド44と、バンプ74とを組み合わせた構造とすることができる。
また、LSIチップ電極パッドと基板電極パッドとは、必ずしも同じ形状や寸法、同じ多辺形である必要はない。すなわち、図13に示す接合構造18のように、LSIチップ電極パッド35と基板電極パッド45との形状が異なり、バンプ75とを組み合わせた構造とすることができる。
LSIチップの形状は、本実施の形態では四角形を挙げたが、四角形に限る必要はなく、任意の多角形、円形、楕円形が可能である。このとき、本実施の形態の接合構造の電極の配置としては、電極パッドを形成する直線の一辺が、LSIチップの中心に向かう直線に対して所望の角度を有すること、好ましくは略垂直方向に配置されることで、接合構造内部の応力の緩和が可能である。
以上のように、本発明の実施の形態により、熱サイクル時などでのバンプと電極パッドとの接合部への応力集中を緩和する接合構造であって、特に、最も大きな応力が生じるLSIチップの中心に向かう直線に沿った応力を緩和する、特別な実装装置を必要としない簡便な方法で得られる接合構造、および、これを用いた実装構造体を提供することができる。
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
付記
(付記1)
第1の構造体と第2の構造体とを接合する接合構造であって、
前記接合構造が、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
前記第1の電極パッドと前記第2の電極パッドとが、少なくともひとつの直線の辺を有する多辺形であり、
前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して、所定の角度を有して配置され、
前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にあり、
前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある、接合構造。
(付記2)
第1の構造体と第2の構造体とを接合する接合構造であって、
前記接合構造が、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
前記第1の電極パッドと前記第2の電極パッドとが、少なくともひとつの直線の辺を有する多辺形であり、
前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して、所定の角度を有して配置され、
前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、前記バンプの中心点に対して点対称である、接合構造。
(付記3)
第1の構造体と第2の構造体とを接合する接合構造であって、
前記接合構造が、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
前記第1の電極パッドと前記第2の電極パッドとが、少なくともひとつの直線の辺を有する多辺形であり、
前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して、所定の角度を有して配置され、
前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、前記第1の電極パッドと前記第2の電極パッドの間の空間の中心点に対して点対称である、接合構造。
(付記4)
前記所定の角度が略垂直である、付記1乃至3の何れか1項記載の接合構造。
(付記5)
前記第1の構造体が半導体チップである、付記1乃至4の何れか1項記載の接合構造。
(付記6)
前記第2の構造体が基板である、付記1乃至5の何れか1項記載の接合構造。
(付記7)
前記第1の電極パッドと前記第2の電極パッドとが、銅、あるいは、金、あるいは、はんだを含む、付記1乃至6の何れか1項記載の接合構造。
(付記8)
前記バンプがはんだを含む、付記1乃至7の何れか1項記載の接合構造。
(付記9)
前記多辺形が多角形である、付記1乃至8の何れか1項記載の接合構造。
(付記10)
前記多辺形が三角形である、付記1乃至9の何れか1項記載の接合構造。
(付記11)
前記多辺形が正三角形である、付記1乃至9の何れか1項記載の接合構造。
(付記12)
第1の構造体と第2の構造体と接合構造体とを有し、
前記接合構造体が、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
前記第1の電極パッドと前記第2の電極パッドとが、少なくともひとつの直線の辺を有する多辺形であり、
前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して、所定の角度を有して配置され、
前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にあり、
前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある、接合構造体である、実装構造体。
(付記13)
第1の構造体と第2の構造体と接合構造体とを有し、
前記接合構造体が、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
前記第1の電極パッドと前記第2の電極パッドとが、少なくともひとつの直線の辺を有する多辺形であり、
前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して、所定の角度を有して配置され、
前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、前記バンプの中心点に対して点対称である、接合構造体である、実装構造体。
(付記14)
第1の構造体と第2の構造体と接合構造体とを有し、
前記接合構造体が、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
前記第1の電極パッドと前記第2の電極パッドとが、少なくともひとつの直線の辺を有する多辺形であり、
前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して、所定の角度を有して配置され、
前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、前記第1の電極パッドと前記第2の電極パッドの間の空間の中心点に対して点対称である、接合構造体である、実装構造体。
(付記15)
前記所定の角度が略垂直である、付記12乃至14の何れか1項記載の実装構造体。
(付記16)
前記第1の構造体が半導体チップである、付記12乃至15の何れか1項記載の実装構造体。
(付記17)
前記第2の構造体が基板である、付記12乃至16の何れか1項記載の実装構造体。
(付記18)
前記第1の電極パッドと前記第2の電極パッドとが、銅、あるいは、金、あるいは、はんだを含む、付記12乃至17の何れか1項記載の実装構造体。
(付記19)
前記バンプがはんだを含む、付記12乃至18の何れか1項記載の実装構造体。
(付記20)
前記多辺形が多角形である、付記12乃至19の何れか1項記載の実装構造体。
(付記21)
前記多辺形が三角形である、付記12乃至20の何れか1項記載の実装構造体。
(付記22)
前記多辺形が正三角形である、付記12乃至20の何れか1項記載の実装構造体。
(付記23)
前記接合構造体がひとつ以上である、付記12乃至22の何れか1項記載の実装構造体。
(付記24)
前記接合構造体が前記第1の構造体の外周部に配置された、付記12乃至23の何れか1項記載の実装構造体。
(付記25)
前記第1の構造体が四角形であって、前記四角形の対角線上の最外周部の少なくとも一箇所に前記接合構造体を配置した、付記12乃至24の何れか1項記載の実装構造体。
1 LSIチップ
2 基板
3 LSIチップ電極パッド
4 基板電極パッド
5 LSIチップ電極パッド
6 基板電極パッド
7 バンプ
8 LSIチップ電極パッド
9 基板電極パッド
10 接合構造
11 接合構造
20 接合構造
21 LSIチップ中心
22 バンプ中心
23 LSIチップ電極パッド直線辺
24 基板電極パッド直線辺
25 LSIチップ中心方向
26 対角線
27 LSIチップの外周
100 実装構造体
200 実装構造体

Claims (9)

  1. 第1の構造体と第2の構造体とを接合する接合構造であって、
    前記接合構造が、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
    前記第1の電極パッドと前記第2の電極パッドとが、少なくともひとつの直線の辺を有する多辺形であり、
    前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して、所定の角度を有して配置され、
    前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にあり、
    前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある、接合構造。
  2. 第1の構造体と第2の構造体とを接合する接合構造であって、
    前記接合構造が、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
    前記第1の電極パッドと前記第2の電極パッドとが、少なくともひとつの直線の辺を有する多辺形であり、
    前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して、所定の角度を有して配置され、
    前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、前記バンプの中心点に対して点対称である、接合構造。
  3. 前記所定の角度が略垂直である、請求項1乃至2の何れか1項記載の接合構造。
  4. 前記多辺形が正三角形である、請求項1乃至3の何れか1項記載の接合構造。
  5. 第1の構造体と第2の構造体と接合構造体とを有し、
    前記接合構造体が、前記第1の構造体に接合する第1の電極パッドと、前記第2の構造体に接合する第2の電極パッドと、前記第1の電極パッドと前記第2の電極パッドと接合するバンプとを有し、
    前記第1の電極パッドと前記第2の電極パッドとが、少なくともひとつの直線の辺を有する多辺形であり、
    前記第1の電極パッドの前記ひとつの直線の辺と、前記第2の電極パッドの前記ひとつの直線の辺とが、各々、前記第1の構造体の中心へ向かう直線に対して、所定の角度を有して配置され、
    前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にあり、
    前記第1の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の外周側にある場合は、前記第2の電極パッドの前記ひとつの直線の辺が他の辺に対して前記第1の構造体の中心側にある、接合構造体である、実装構造体。
  6. 前記所定の角度が略垂直である、請求項5記載の実装構造体。
  7. 前記接合構造体がひとつ以上である、請求項5乃至6の何れか1項記載の実装構造体。
  8. 前記接合構造体が前記第1の構造体の外周部に配置された、請求項5乃至7の何れか1項記載の実装構造体。
  9. 前記第1の構造体が四角形であって、前記四角形の対角線上の最外周部の少なくとも一箇所に前記接合構造体を配置した、請求項5乃至8の何れか1項記載の実装構造体。
JP2012171323A 2012-08-01 2012-08-01 接合構造およびこれを用いた実装構造体 Expired - Fee Related JP5573897B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012171323A JP5573897B2 (ja) 2012-08-01 2012-08-01 接合構造およびこれを用いた実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012171323A JP5573897B2 (ja) 2012-08-01 2012-08-01 接合構造およびこれを用いた実装構造体

Publications (2)

Publication Number Publication Date
JP2014033020A JP2014033020A (ja) 2014-02-20
JP5573897B2 true JP5573897B2 (ja) 2014-08-20

Family

ID=50282631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012171323A Expired - Fee Related JP5573897B2 (ja) 2012-08-01 2012-08-01 接合構造およびこれを用いた実装構造体

Country Status (1)

Country Link
JP (1) JP5573897B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6235415B2 (ja) * 2014-06-10 2017-11-22 アルプス電気株式会社 湿度検知装置
JP7115861B2 (ja) * 2018-02-06 2022-08-09 Necプラットフォームズ株式会社 接合構造及び構造体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3862090B2 (ja) * 1995-05-22 2006-12-27 日立化成工業株式会社 半導体チップの接続構造及びこれに用いる配線基板

Also Published As

Publication number Publication date
JP2014033020A (ja) 2014-02-20

Similar Documents

Publication Publication Date Title
US10141278B2 (en) Chip mounting structure
TWI609467B (zh) 封裝結構及成形封裝結構之方法
US9960137B1 (en) Semiconductor device package and method for forming the same
JP5757323B2 (ja) 接合構造およびこれを用いた実装構造体
CN103000591A (zh) 芯片封装件的环结构
JP5040746B2 (ja) 電子部品及びその製造方法
TW201820580A (zh) 半導體裝置及製造其之方法
JP2009182236A (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
JP5573897B2 (ja) 接合構造およびこれを用いた実装構造体
TWI548052B (zh) 半導體中介板及封裝結構
CN102842547B (zh) 用于改善布线和减小封装应力的接合焊盘设计
JP4341187B2 (ja) 半導体装置
JP2014045027A (ja) 半導体装置及び回路基板
TWI559477B (zh) 縮短支撐柱之金屬柱銲接晶片連接結構
JP2007214563A (ja) 半導体チップパッケージ
JP4738996B2 (ja) 半導体装置
JP2009200289A (ja) 半導体装置、電子装置、半導体装置の製造方法および配線基板
CN102208386A (zh) 具有球形焊点的集成电路封装元件
TW201611205A (zh) 電子裝置、零件安裝基板及電子機器
JP7000693B2 (ja) 半導体装置の接合構造および実装構造体並びに接合方法
JP2009124099A (ja) 半導体チップの電極構造
CN111403304A (zh) 形成迹线上凸块(bot)组件的方法和半导体结构
JP5754864B2 (ja) 基板ストリップ
CN202816903U (zh) 树脂包封的半导体器件
JP2011159840A (ja) 電子部品の実装接続構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5573897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees