Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5574073B2 - 高周波モジュール - Google Patents
[go: Go Back, main page]

JP5574073B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP5574073B2
JP5574073B2 JP2014519111A JP2014519111A JP5574073B2 JP 5574073 B2 JP5574073 B2 JP 5574073B2 JP 2014519111 A JP2014519111 A JP 2014519111A JP 2014519111 A JP2014519111 A JP 2014519111A JP 5574073 B2 JP5574073 B2 JP 5574073B2
Authority
JP
Japan
Prior art keywords
frequency module
cavity
module according
chip
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014519111A
Other languages
English (en)
Other versions
JPWO2013187117A1 (ja
Inventor
直樹 郷地
貴博 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014519111A priority Critical patent/JP5574073B2/ja
Application granted granted Critical
Publication of JP5574073B2 publication Critical patent/JP5574073B2/ja
Publication of JPWO2013187117A1 publication Critical patent/JPWO2013187117A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Description

本発明は、高周波モジュール、特に、移動体通信端末などの電子機器に通信用機器として搭載される高周波モジュールに関する。
近年、移動体通信端末などの電子機器においては、その高機能化・小型化が求められており、搭載される電子部品にも高性能化・小型化が求められている。そこで、この種の電子部品として、各種高周波機能部品を一つの基板に一体化した高周波モジュールが用いられている。
さらなる高機能化・小型化を目的として、熱可塑性樹脂製の多層基板にＩＣチップを内蔵したモジュールが用いられることがある。樹脂製多層基板にＩＣチップを内蔵するには、特許文献１，２に記載されているように、パンチングなどで開口部を形成した樹脂シートを積層してキャビティを形成し、該キャビティにＩＣチップを埋め込んでいる。
しかしながら、従来のＩＣチップ内蔵のモジュールでは、樹脂シートの積層体を熱圧着する際に、樹脂が軟化・流動して前記キャビティの側壁部がＩＣチップの側面に圧接して硬化してしまう。つまり、完成されたモジュールにおいて、ＩＣチップはキャビティ内で側面が硬化した樹脂に接触ないし押圧されている。それゆえ、落下や衝突などで多層基板に機械的な衝撃が作用したり、キャビティの側壁部が熱応力で変形すると、シリコン製のＩＣチップにクラックなどの傷が発生したり、位置ずれを生じ、ひいては動作不良となるおそれを有していた。
特開２００２−２７０７１２号公報 特開２００５−３１７５８５号公報
本発明の目的は、熱可塑性樹脂材からなるシートを積層・熱圧着してなる多層基板内のキャビティに内蔵されたＩＣチップの損傷などを招来することのない高周波モジュールを提供することにある。
本発明の一形態である高周波モジュールは、
複数の熱可塑性樹脂材からなるシートを積層、熱圧着してなる多層基板に設けたキャビティにＩＣチップを内蔵した高周波モジュールであって、
前記ＩＣチップの側面と前記キャビティの内壁部との間に間隙が設けられており、
前記多層基板には前記キャビティの内壁部に隣接して、前記樹脂シートを熱圧着する際に該樹脂シートが軟化して前記キャビティに流れることを防止するビアホール導体を設けたこと、
を特徴とする。
前記高周波モジュールにおいては、樹脂シートを積層、熱圧着して多層基板とする際に、樹脂シートが軟化してキャビティに流れることをビアホール導体によって防止される。それゆえ、樹脂シートが硬化した場合にＩＣチップの側面とキャビティとの間に間隙が保持され、多層基板に機械的な衝撃が作用したり、キャビティの側壁部が熱応力で変形した場合などにあっても、該間隙が緩衝作用を発揮し、ＩＣチップに損傷などを生じるおそれが排除される。
本発明によれば、熱可塑性樹脂材からなるシートを積層・熱圧着してなる多層基板内のキャビティに内蔵されたＩＣチップに損傷などが生じるおそれを排除できる。
第１実施例である高周波モジュールを示し、（Ａ）は垂直断面図であって（Ｂ）のＸ−Ｘ線に相当する断面を示し、（Ｂ）は平面図であって（Ａ）のＹ−Ｙ線に相当する平面を示している。 前記高周波モジュールにおけるＩＣチップとキャビティとの間に設けられた間隙の種々の形態を示す断面図である。 第２実施例である高周波モジュールを示す平面図であって図１（Ａ）のＹ−Ｙ線に相当する平面を示している。 第３実施例である高周波モジュールを示す平面図であって図１（Ａ）のＹ−Ｙ線に相当する平面を示している。 第４実施例である高周波モジュールを示す平面図であって図１（Ａ）のＹ−Ｙ線に相当する平面を示している。 第４実施例である高周波モジュールを示す垂直断面図であって図５のＺ−Ｚ線に相当する断面を示している。
以下、本発明に係る高周波モジュールの実施例について添付図面を参照して説明する。なお、各図において、共通する部品、部分は同じ符号を付し、重複する説明は省略する。
（第１実施例、図１参照）
第１実施例である高周波モジュール１Ａは、図１に示すように、多層基板１０の内部に形成したキャビティ２０にメモリＩＣチップ２５を内蔵したものである。多層基板１０の下面には、ソルダーレジスト３２で部分的に被覆された導体パターン３１が形成され、この導体パターン３１によって図示しない移動体通信端末などの電子機器のマザー基板上に実装される。多層基板１０の上面には無線通信用ＩＣ４０やコンデンサ４５、インダクタ４６などのチップ型電子部品が導体パターン３３に実装されており、かつ、導体パターン３３はソルダーレジスト３４によって被覆されている。
無線通信用ＩＣ４０は、高周波信号を取り扱うための、例えばＲＦＩＣチップであり、コンデンサ４５は無線通信用ＩＣ４０のインピーダンスマッチング回路を構成するためのもの、インダクタ４６はフィルタ回路を構成するためのものである。多層基板１０に内蔵されているメモリＩＣチップ２５は、セキュアエレメントＩＣとして機能する暗号化機能を有するメモリであり、半導体基板に設けられた集積回路から再配線層２６によって、さらに、ビアホール導体１５を介して導体パターン１６と接続されている。
また、多層基板１０の内部には、種々の導体パターンやビアホール導体によって必要な回路が構成されている。メモリＩＣチップ２５はこれらの内蔵回路を介して前記無線通信用ＩＣ４０と電気的な接続を図られている。また、再配線層２６にはランド２６ａが設けられており、該ランド２６ａがビアホール導体１５の端面と直接に接続されている。
多層基板１０は、熱可塑性樹脂材からなる複数のシート１１ａ〜１１ｇを積層、熱圧着したもので、シート１１ｂ，１１ｃにパンチングによって開口部を形成し、該シート１１ｂ，１１ｃを他のシート１１ａ，１１ｄ〜１１ｇとともに積層することで内部にキャビティ２０が形成される。また、それぞれのシート１１ａ〜１１ｇにはビアホール導体や必要な導体パターンが形成され、シート１１ａ〜１１ｇが積層されることで線路やコンデンサなどの受動素子が形成される。樹脂材としては、ポリイミド樹脂や液晶ポリマーなどの熱可塑性樹脂材を好適に用いることができる。液晶ポリマーは高周波特性に優れており、吸水性が低いことから特に好ましい材料である。導体パターンやビアホール導体は、銀や銅などを主成分とする比抵抗の小さな金属材料にて形成することが好ましい。また、前記ソルダーレジスト３２，３４としてはエポキシ樹脂やシリコン樹脂などを用いることができる。
キャビティ２０はメモリＩＣチップ２５の平面視形状と同じ四角形形状であって、メモリＩＣチップ２５を収容した際には該チップ２５の四つの側面とはそれぞれ１０〜３００μｍ程度（好ましくは１００μｍ程度）の間隙Ｇが形成される容積を備えている。また、キャビティ２０の内壁部に隣接して樹脂シートを熱圧着する際に樹脂シート（特に、シート１１ｂ，１１ｃ）が軟化してキャビティ２０に流れることを防止するビアホール導体１７（以下、この導体を流動防止用ビアホール導体と称する）が、キャビティ２０の全周にわたって、つまり、四つの側面ごとに一列に例えば１ｍｍ間隔で配置されている。ビアホール導体１７の径は例えば５０〜３００μｍである。
樹脂シート１１ａ〜１１ｇは、２５０〜３００℃程度で軟化する材料で形成されており、熱圧着時にはこの温度まで加熱される。一方、流動防止用ビアホール導体１７はその温度よりも低い温度で固化する材料で形成されている。例えば、銀若しくは銅を主成分とする金属合金材料又ははんだが使用され、他のビアホール導体と同じ材料を使用することが製造工程の簡略化のうえでは好ましい。
通常、流動防止用ビアホール導体１７が存在しないと、樹脂シートを積層して熱圧着する際に、軟化した樹脂シート１１ｂ，１１ｃの内壁部がキャビティ２０内に流動し、メモリＩＣチップ２５の側面のほぼ全面に接触ないし圧接した状態で硬化する。しかし、本第１実施例においては、キャビティ２０の内壁部に隣接して複数のビアホール導体１７が配置されているため、樹脂シートを熱圧着した後でも間隙Ｇがほぼそのままで保持される。それゆえ、高周波モジュールとして完成された後に、落下や衝突などで多層基板１０に機械的な衝撃が作用したり、熱応力が生じてもキャビティ２０の内壁部がそれほど変形することはなく、メモリＩＣチップ２５にクラックなどの傷が発生したり、位置ずれを生じることがなく、動作不良を未然に防止することができる。
また、熱圧着時のプレスでメモリＩＣチップ２５が位置ずれを生じることもない。さらに、間隙Ｇの存在によって、メモリＩＣチップ２５と多層基板１０との間の電気的、熱的なアイソレーション性が高まり、高周波モジュールとしての電気的特性や信頼性が向上する。
なお、メモリＩＣチップ２５の上下面は樹脂シート１１ａ，１１ｄで圧着されていてもよく、圧着されていなくてもメモリＩＣチップ２５はランド２６ａとビアホール導体１５との接続によってキャビティ２０の内部で位置固定される。
流動防止用ビアホール導体１７は、電気的な線路を形成していてもよく、つまり任意の樹脂シート上に形成された導体パターンを介してグランド導体やコンデンサなどの受動素子と電気的に接続されていてもよい。また、流動防止用ビアホール導体１７は必ずしも電気的な線路を形成する必要はなく、全ての流動防止用ビアホール導体１７あるいは少なくとも一つの流動防止用ビアホール導体１７が電気的に絶縁状態であってもよい。
あるいは、流動防止用ビアホール導体１７は、必ずしもキャビティ２０の全周にわたって配置されている必要はない。四つの内壁部のうち部分的に樹脂シートに流動が生じても、結果的にメモリＩＣチップ２５の側面を強く押圧しない程度であれば、そのような流動を許容する部分のビアホール導体１７を省略してもよい。メモリＩＣチップ２５の側面を強く押圧する可能性があるのは、平面視で対角線上に位置する隅部であり、流動防止用ビアホール導体１７は少なくとも４隅部に配置されていることが好ましい。従って、流動防止用ビアホール導体１７は四つの内壁部に隣接してそれぞれ等間隔に配置されている必要もない。
前記間隙Ｇは、図２（Ａ）に示すように、メモリＩＣチップ２５の側面とキャビティ２０の側面との間にそれぞれの側面が接触しない完全な間隙として設けられているが、必ずしもそうでなくてもよい。図２（Ｂ）に示すように、キャビティ２０の側面がランダムな凹凸部を有し、凸部がメモリＩＣチップ２５の側面に部分的に接触していてもよい。また、メモリＩＣチップ２５の側面に凹凸部が形成されている場合、該凹凸部に対応する凹凸部をキャビティ２０の側面に形成し、凹凸部どうしを係合させる状態で間隙Ｇを設けるようにしてもよい。
（第２実施例、図３参照）
第２実施例である高周波モジュール１Ｂは、図３に示すように、流動防止用ビアホール導体１７ａ，１７ｂをキャビティ２０の四つの内壁部に隣接して平面視で千鳥状に配置したものである。内側の流動防止用ビアホール導体１７ａは樹脂シート１１ｂ（図１（Ａ）参照）に形成され、外側の流動防止用ビアホール導体１７ｂは樹脂シート１１ｃに形成されている。本第２実施例における他の構成は前記第１実施例と同様であり、その作用効果も第１実施例と同様である。
ところで、流動防止用ビアホール導体１７が多層基板１０の積層方向に重ねて配置されると、熱圧着時にビアホール導体は樹脂シートに比べてほとんど収縮しないので、多層基板１０のその部分（ビアホール導体が形成された部分）の厚みが大きくなり多層基板１０の平坦性が損なわれるおそれがある。特に、第２実施例においては、流動防止用ビアホール導体１７ａ，１７ｂが千鳥状に配置されているため、多層基板１０の部分的な厚みの不均一性が解消される。
（第３実施例、図４参照）
第３実施例である高周波モジュール１Ｃは、図４に示すように、流動防止用ビアホール導体１７ｃ，１７ｄ，１７ｅ〜１７ｇのそれぞれを樹脂シート上に形成したランド３５ａ，３５ｂで接続したものである。本第３実施例における他の構成は前記第１実施例と同様であり、その作用効果も第１実施例と同様である。流動防止用ビアホール導体１７ｃ〜１７ｇを二つあるいは三つずつ共通のランド３５ａ，３５ｂに接続することにより、各ビアホール導体１７ｃ〜１７ｇが強度的に補強され、内蔵されているメモリＩＣチップ２５をより効果的に保護することができる。ランド３５ａ，３５ｂは厚さが５〜３５μｍで流動防止用ビアホール導体１７を覆うように形成されており、ビアホール導体１７の補強と、樹脂シートの樹脂のキャビティ２０への流れ込みを防止する効果を奏する。
（第４実施例、図５及び図６参照）
第４実施例である高周波モジュール１Ｄは、図５に示すように、それぞれの流動防止用ビアホール導体１７を樹脂シート上に形成した環状の単一のランド３５で接続したものである。本第４実施例における他の構成は前記第１実施例と同様であり、その作用効果も第１実施例と同様である。特に、第４実施例では、全ての流動防止用ビアホール導体１７が共通のランド３５で接続されているため、内蔵されているメモリＩＣチップ２５をより効果的に保護することができる。また、環状のランド３５は、図６に示すように、流動防止用ビアホール導体１７が設けられている断面部分に加えて、流動防止用ビアホール導体１７が設けられていない断面部分においても、樹脂シートが軟化してランド３５の形成領域、及び、その外側から樹脂シートの樹脂がキャビティ２０に流れ込むことを防止する。
（他の実施例）
なお、本発明に係る高周波モジュールは前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
特に、多層基板に表面実装される電子部品、内蔵される電子部品の種類は任意であり、多層基板に内蔵される導体パターンの形状、回路構成も任意である。
以上のように、本発明は、高周波モジュールに有用であり、特に、多層基板に内蔵されたＩＣチップに損傷などが生じるおそれを排除できる点で優れている。
１Ａ〜１Ｄ…高周波モジュール
１０…多層基板
１１ａ〜１１ｇ…樹脂シート
１７，１７ａ〜１７ｇ…流動防止用ビアホール導体
２０…キャビティ
２５…メモリＩＣチップ
３５，３５ａ，３５ｂ…ランド
Ｇ…間隙

Claims (11)

  1. 熱可塑性樹脂材からなる複数のシートを積層、熱圧着してなる多層基板に設けたキャビティにＩＣチップを内蔵した高周波モジュールであって、
    前記ＩＣチップの側面と前記キャビティの内壁部との間に間隙が設けられており、
    前記多層基板には前記キャビティの内壁部に隣接して、前記樹脂シートを熱圧着する際に該樹脂シートが軟化して前記キャビティに流れることを防止するビアホール導体を設けたこと、
    を特徴とする高周波モジュール。
  2. 前記多層基板の上面には、表面実装ＩＣチップが設けられていること、を特徴とする請求項１に記載の高周波モジュール。
  3. 前記多層基板には受動素子が内蔵されていること、を特徴とする請求項１又は請求項２に記載の高周波モジュール。
  4. 前記ビアホール導体は前記樹脂シートが軟化・流動化するよりも低い温度で固化する材料からなること、を特徴とする請求項１ないし請求項３のいずれかに記載の高周波モジュール。
  5. 前記ビアホール導体は銀若しくは銅を主成分とする金属合金材料又ははんだからなること、を特徴とする請求項１ないし請求項４のいずれかに記載の高周波モジュール。
  6. 前記ビアホール導体の少なくとも一つは電気的には絶縁状態であること、を特徴とする請求項１ないし請求項５のいずれかに記載の高周波モジュール。
  7. 前記ビアホール導体の少なくとも一つは他の受動素子と電気的に接続されていること、を特徴とする請求項１ないし請求項５のいずれかに記載の高周波モジュール。
  8. 前記ビアホール導体は、前記樹脂シート上に形成した導体パターン又はランドに接続されていること、を特徴とする請求項１ないし請求項７のいずれかに記載の高周波モジュール。
  9. 前記ビアホール導体は前記キャビティの全周にわたって一列に配置されていること、を特徴とする請求項１ないし請求項８のいずれかに記載の高周波モジュール。
  10. 前記ビアホール導体は平面視で千鳥状に配置されていること、を特徴とする請求項１ないし請求項８のいずれかに記載の高周波モジュール。
  11. 前記キャビティは平面視で矩形形状をなし、前記ビアホール導体は前記矩形形状の少なくとも角部に配置されていること、を特徴とする請求項１ないし請求項８のいずれかに記載の高周波モジュール。
JP2014519111A 2012-06-14 2013-04-15 高周波モジュール Active JP5574073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014519111A JP5574073B2 (ja) 2012-06-14 2013-04-15 高周波モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012134739 2012-06-14
JP2012134739 2012-06-14
PCT/JP2013/061164 WO2013187117A1 (ja) 2012-06-14 2013-04-15 高周波モジュール
JP2014519111A JP5574073B2 (ja) 2012-06-14 2013-04-15 高周波モジュール

Publications (2)

Publication Number Publication Date
JP5574073B2 true JP5574073B2 (ja) 2014-08-20
JPWO2013187117A1 JPWO2013187117A1 (ja) 2016-02-04

Family

ID=49757955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014519111A Active JP5574073B2 (ja) 2012-06-14 2013-04-15 高周波モジュール

Country Status (4)

Country Link
US (1) US9013882B2 (ja)
JP (1) JP5574073B2 (ja)
CN (1) CN204231766U (ja)
WO (1) WO2013187117A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5610105B1 (ja) * 2012-10-22 2014-10-22 株式会社村田製作所 電子部品内蔵モジュール
US9326373B2 (en) * 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
WO2017038791A1 (ja) * 2015-09-02 2017-03-09 株式会社村田製作所 樹脂回路基板、部品搭載樹脂回路基板
CN208227405U (zh) 2015-10-15 2018-12-11 株式会社村田制作所 树脂基板及部件安装树脂基板
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
CN106971993B (zh) * 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
KR102595276B1 (ko) 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
CN108012418B (zh) * 2017-12-07 2019-11-01 生益电子股份有限公司 一种内置空腔的pcb及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145955A (ja) * 1997-07-28 1999-02-16 Kyocera Corp 素子内蔵多層配線基板およびその製造方法
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP2003078250A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよびその製造方法
JP2007287844A (ja) * 2006-04-14 2007-11-01 Matsushita Electric Ind Co Ltd 部品内蔵基板の製造方法およびその製造装置
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617193B1 (en) * 1997-04-30 2003-09-09 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor device substrate, and methods of fabricating the same
US6492203B1 (en) * 1997-04-30 2002-12-10 Hitachi Chemical Company, Ltd. Semiconductor device and method of fabrication thereof
KR20070101408A (ko) * 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP4268560B2 (ja) 2004-04-27 2009-05-27 大日本印刷株式会社 電子部品内蔵モジュールおよびその製造方法
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
WO2007069789A1 (ja) * 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
EP2136610A4 (en) * 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
TWI530241B (zh) * 2010-03-16 2016-04-11 燿華電子股份有限公司 A multi - layer circuit board manufacturing method for embedded electronic components
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145955A (ja) * 1997-07-28 1999-02-16 Kyocera Corp 素子内蔵多層配線基板およびその製造方法
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP2003078250A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよびその製造方法
JP2007287844A (ja) * 2006-04-14 2007-11-01 Matsushita Electric Ind Co Ltd 部品内蔵基板の製造方法およびその製造装置
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板

Also Published As

Publication number Publication date
CN204231766U (zh) 2015-03-25
US20140321069A1 (en) 2014-10-30
US9013882B2 (en) 2015-04-21
WO2013187117A1 (ja) 2013-12-19
JPWO2013187117A1 (ja) 2016-02-04

Similar Documents

Publication Publication Date Title
JP5574073B2 (ja) 高周波モジュール
KR102380304B1 (ko) 전자부품 내장 기판 및 그 제조방법
JP5757375B2 (ja) 部品内蔵多層基板の製造方法および部品内蔵多層基板
JP5660260B2 (ja) 電子部品内蔵モジュール及び通信端末装置
JP6102770B2 (ja) 高周波モジュール
JP5725152B2 (ja) 電気素子内蔵型多層基板およびその製造方法
JP4354472B2 (ja) 電子部品モジュール
US9699908B2 (en) Component-embedded board and communication terminal device
JP2005197354A (ja) 半導体モジュール及びその製造方法
JP5610111B1 (ja) 高周波モジュール
JP6089557B2 (ja) 電子部品モジュール
US9854681B2 (en) Component-embedded substrate
WO2013129154A1 (ja) 部品内蔵基板の製造方法
JP4513389B2 (ja) 多層配線基板及びその製造方法
WO2016170894A1 (ja) 配線基板及び積層チップコンデンサ
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板
US9913379B2 (en) Component-embedded substrate
JP6399006B2 (ja) 部品実装基板の製造方法
TW201644329A (zh) 空腔基板及其製造方法
JP7438656B2 (ja) 集合基板
JP2008021742A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5574073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150