JP5577904B2 - Transceiver and transmitter - Google Patents
Transceiver and transmitter Download PDFInfo
- Publication number
- JP5577904B2 JP5577904B2 JP2010159232A JP2010159232A JP5577904B2 JP 5577904 B2 JP5577904 B2 JP 5577904B2 JP 2010159232 A JP2010159232 A JP 2010159232A JP 2010159232 A JP2010159232 A JP 2010159232A JP 5577904 B2 JP5577904 B2 JP 5577904B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency offset
- detection pattern
- preamble
- pattern
- offset detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 64
- 238000012937 correction Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 6
- 230000007704 transition Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は受信機及び送信機に関し、特に同期確立用のプリアンブルを含む信号を送受信する受信機及び送信機に関する。 The present invention relates to a receiver and a transmitter, and more particularly to a receiver and a transmitter that transmit and receive signals including a preamble for establishing synchronization.
TDMA(Time Division Multiple Access)システムにおいては、一般的にデータ部のタイミング同期をとるためデータ部の前にプリアンブルが付加された信号が送信される。受信機は、プリアンブルの検出を行い、シンボルタイミング同期を確立する。 In a TDMA (Time Division Multiple Access) system, a signal with a preamble added in front of a data portion is generally transmitted in order to synchronize the timing of the data portion. The receiver detects the preamble and establishes symbol timing synchronization.
移動体無線通信において、送受信機に搭載される水晶発振器の周波数誤差や送受信端末の移動によるドップラーシフトなどの要因によって、受信波は周波数の変動を受ける。この周波数オフセットの補正は上述したプリアンブルを用いて行われ、プリアンブルにはある程度の長さが必要とされる。 In mobile radio communications, received waves are subject to frequency fluctuations due to factors such as a frequency error of a crystal oscillator mounted on a transceiver and a Doppler shift due to movement of a transceiver terminal. This frequency offset correction is performed using the preamble described above, and the preamble needs a certain length.
特許文献1には、受信信号と既知のプリアンブルパターンとの相関ピーク値の瞬時位相差を求め、瞬時位相差と時間の関係から、すなわち相関ピーク値の角速度から周波数オフセットを推定することが記載されている。
特許文献1に記載の技術は、上述したように、周波数オフセットの推定のために相関ピークを求めるようにしている。しかしながら、周波数オフセットが大きい場合には相関ピークが得られないので、検出可能な周波数オフセットは制限される。
As described above, the technique described in
本発明の目的は、上述した課題を解決し、短いプリアンブルで大きな周波数オフセットをも検出することができる受信機及び送信機を提供することにある。 An object of the present invention is to solve the above-described problems and provide a receiver and a transmitter capable of detecting a large frequency offset with a short preamble.
本発明による受信機は、送信機から送信される同期確立用のプリアンブルを含む信号を受信する受信機であって、前記プリアンブルに含まれ変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンから、前記信号点の回転速度を求める算出手段と、前記回転速度を基に周波数オフセットを推定する推定手段とを含み、前記周波数オフセットを補正するようにしたことを特徴とする。 A receiver according to the present invention is a receiver that receives a signal including a synchronization establishment preamble transmitted from a transmitter, and is modulated so that a transition for each modulation period does not pass through a zero point included in the preamble. Calculation means for obtaining a rotation speed of the signal point from a frequency offset detection pattern comprising a specific pattern in which the signal point transitions so as to rotate in a certain direction in the measurement, and an estimation means for estimating the frequency offset based on the rotation speed And the frequency offset is corrected.
本発明による送信機は、同期確立用のプリアンブルを含む信号を送信する送信機であって、変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンを含む前記プリアンブルを生成する生成手段を含むことを特徴とする。 The transmitter according to the present invention is a transmitter that transmits a signal including a preamble for establishing synchronization, and is modulated so that the transition for each modulation period does not pass through the zero point, and the signal point rotates in a constant direction in the constellation. And generating means for generating the preamble including a frequency offset detection pattern composed of a specific pattern that makes such a transition.
本発明によれば、短いプリアンブルで大きな周波数オフセットをも検出することができるという効果が得られる。 According to the present invention, it is possible to detect a large frequency offset with a short preamble.
本発明の実施の形態について説明する前に、本発明の理解を助けるために、本発明の原理について図面を参照して説明する。図1(a)は本発明の原理を説明するための受信機の概略構成を示す図であり、図1(b)は本発明の原理を説明するための送信機の概略構成を示す図である。 Before describing embodiments of the present invention, the principle of the present invention will be described with reference to the drawings in order to help understanding of the present invention. 1A is a diagram showing a schematic configuration of a receiver for explaining the principle of the present invention, and FIG. 1B is a diagram showing a schematic configuration of a transmitter for explaining the principle of the present invention. is there.
図1(a)に示した受信機は、送信機から送信される同期確立用のプリアンブルを含む信号を受信する受信機であって、当該プリアンブルに含まれ変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンから、当該信号点の回転速度を求める算出部101と、当該回転速度を基に周波数オフセットを推定する推定部102とを含み、当該周波数オフセットを補正するようにしている。
The receiver shown in FIG. 1A is a receiver that receives a signal including a preamble for establishing synchronization transmitted from a transmitter, and the transition for each modulation period included in the preamble does not pass through the zero point. The
図1(b)に示した送信機は、同期確立用のプリアンブルを含む信号を送信する送信機であって、変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンを含む当該プリアンブルを生成する生成部111を含む。
The transmitter shown in FIG. 1B is a transmitter that transmits a signal including a preamble for establishing synchronization, and is modulated so that the transition for each modulation period does not pass the zero point, and the signal point is constant in the constellation. A
このように、周波数オフセットの推定のために受信信号と既知のプリアンブルパターンとの相関ピークを求めるのではなく、受信信号のプリアンブルに含まれる特定パターンからなる周波数オフセット検出用パターンの信号遷移の速度を求めて周波数オフセットを推定するようにしているので、短いプリアンブルで大きな周波数オフセットをも検出することができる。 In this way, the correlation peak between the received signal and the known preamble pattern is not obtained for frequency offset estimation, but the signal transition speed of the frequency offset detection pattern made up of the specific pattern included in the preamble of the received signal is determined. Since the frequency offset is estimated and obtained, a large frequency offset can be detected with a short preamble.
以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図2は本発明の実施の形態による送信機の構成を示す図である。図2において、本発明の実施の形態による送信機は、プリアンブル生成部1と、π/2 shift BPSK(Binary Phase Shift Keying)変調部2と、データ生成部3と、QPSK(quadrature phase shift keying)変調部4と、D/A変換器5と、RF(Radio Frequency)部6と、アンテナ7とを含む。
FIG. 2 is a diagram showing a configuration of a transmitter according to the embodiment of the present invention. 2, the transmitter according to the embodiment of the present invention includes a
プリアンブル生成部1は、周波数オフセット検出用パターンと同期確立用(同期タイミング検出用)パターンとを含むプリアンブルデータを生成する。図5は図2のプリアンブル生成部1により生成されるプリアンブルパターンの例を示す図である。図5に示すように、プリアンブルは、その前半部に周波数オフセット検出用パターンが配置され、後半部に同期確立用パターンが配置されて構成される。
The
周波数オフセット検出用パターンと同期確立用パターンとの間には、後述する受信機における周波数オフセット補正処理時間を基に予め定められた数シンボルのブランクが設定される。同期確立用パターンは、アナログマッチドフィルタにより相関ピークをとることが可能となる信号列であり、例えばPN(Pseudo Noise)符号からなる。 A blank of several symbols determined in advance based on a frequency offset correction processing time in a receiver described later is set between the frequency offset detection pattern and the synchronization establishment pattern. The pattern for establishing synchronization is a signal sequence that can take a correlation peak by an analog matched filter, and includes, for example, a PN (Pseudo Noise) code.
図6(a)は図5の周波数オフセット検出用パターンを示す図であり、図6(b)はこの周波数オフセット検出用パターンをI成分及びQ成分に分けて示した図である。プリアンブル生成部1により生成された周波数オフセット検出用パターンを含むプリアンブルは、π/2 shift BPSK変調部2によりπ/2 shift BPSK方式で変調され、変調された周波数オフセット検出用パターンが図6(b)である。
FIG. 6A is a diagram showing the frequency offset detection pattern of FIG. 5, and FIG. 6B is a diagram showing the frequency offset detection pattern divided into an I component and a Q component. The preamble including the frequency offset detection pattern generated by the
図7は図6の周波数オフセット検出用パターンの信号遷移を示すπ/2 shift BPSKのコンスタレーションを示す図である。周波数オフセット検出用パターンを図6に示すパターンとすることにより、π/2 shift BPSKの信号遷移は図7に示すように信号点が一定の方向に回転するよう遷移することになる。本発明の実施の形態では、後述する受信機において、この信号遷移の速度(角速度)を求めて周波数オフセットが推定されることになる。 FIG. 7 is a diagram illustrating a constellation of π / 2 shift BPSK indicating signal transition of the frequency offset detection pattern of FIG. By making the frequency offset detection pattern shown in FIG. 6, the signal transition of π / 2 shift BPSK changes so that the signal point rotates in a certain direction as shown in FIG. In the embodiment of the present invention, the frequency offset is estimated by obtaining the speed (angular velocity) of this signal transition in the receiver described later.
以上説明したように、プリアンブル生成部1により生成される周波数オフセット検出用パターンは、π/2 shift BPSK方式を用いて変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる。
As described above, the frequency offset detection pattern generated by the
データ生成部3は、ユーザデータを生成する。QPSK変調部4は、データ生成部3により生成されたデータをQPSK方式を用いて変調する。D/A変換器5は、π/2 shift BPSK変調部2からのプリアンブルと後続のQPSK変調部4からのデータとからなる送信信号をアナログ信号に変換する。RF部6は、D/A変換器5からの送信信号を高周波信号に変換してアンテナ7を介して送信する。
The
図3は本発明の実施の形態による受信機の構成を示す図である。図3において、本発明の実施の形態による受信機は、アンテナ11と、RF部12と、A/D変換器13と、周波数オフセット補正及びプリアンブル検出部14と、QPSK復調部15とを含む。RF部12は、アンテナ11を介して受信された図2の送信機からの信号をLO(局部発振器)121の局部発振信号を用いて中間周波信号に変換する。A/D変換器13は、RF部12からの受信信号をデジタル信号に変換する。
FIG. 3 is a diagram showing a configuration of a receiver according to the embodiment of the present invention. In FIG. 3, the receiver according to the embodiment of the present invention includes an
図4は図3の周波数オフセット補正及びプリアンブル検出部14の構成を示す図である。図4において、周波数オフセット補正及びプリアンブル検出部14は、周波数オフセット補正のために、算出部21と、推定部22と、補正制御部23とを備える。また、周波数オフセット補正及びプリアンブル検出部14は、プリアンブル検出(シンボルタイミング検出)のために、相関器31及び32と、絶対値回路33及び34と、加算器35と、検出部36とを備える。
FIG. 4 is a diagram showing the configuration of the frequency offset correction and
まず、周波数オフセット補正処理について説明する。算出部21は、A/D変換器13からの受信信号のプリアンブルに含まれる周波数オフセット検出用パターンから、図7に示されるコンスタレーションにおける信号遷移の回転速度である角速度を算出する。この角速度ω(t) の計算式が以下に示される。なお、x(t)はI成分、y(t)はQ成分である。
First, the frequency offset correction process will be described. The
なお、ノイズの影響を低減するために、算出部21は、周波数オフセット検出用パターン区間の角速度の平均値をとるようにする。推定部22は、算出部21により算出された角速度を基に周波数オフセットを推定する。図8は周波数オフセットに応じて変化する角速度を示す図である。図8に示すように、周波数オフセット無し時の信号遷移本来の角速度ωs は、周波数オフセットに応じて角速度ωs +ωoffsetに変化するものであるので、算出部21により算出された角速度から周波数オフセットを得ることができる。
In order to reduce the influence of noise, the
補正制御部23は、推定部22により求められた周波数オフセット量を基にLO121の局部発振周波数を制御して周波数オフセットを補正する。次に、プリアンブル検出処理について説明する。相関器31は、A/D変換器13からの受信信号と既知の参照パターン(プリアンブルの同期確立用パターン)のI成分信号との相関をとる。相関器32は、A/D変換器13からの受信信号と既知の参照パターンのQ成分信号との相関をとる。
The
相関器31及び32により求められた相関値は、絶対値回路33及び34と加算器35により、その絶対値の和が求められ検出部36に入力される。検出部36は、入力値に対して閾値判定を行って相関ピーク位置を検出し、検出された相関ピーク位置をシンボルタイミングとしてQPSK復調部15に出力する。QPSK復調部15は、このシンボルタイミングを用いて受信信号のデータ部に対するQPSK復調処理を行う。
The correlation values obtained by the correlators 31 and 32 are summed up by the
相関器31及び32によって相関がとられるプリアンブルの同期確立用パターンと、プリアンブルの前半に配置された周波数オフセット検出用パターンとの間には、図5に示すように周波数オフセット補正処理時間を基に予め定められた所定シンボル数のブランクが設けられている。したがって、上述したプリアンブル検出処理は、周波数オフセット補正後の受信信号に対して行われることになる。 Between the preamble synchronization establishment pattern correlated by the correlators 31 and 32 and the frequency offset detection pattern arranged in the first half of the preamble, based on the frequency offset correction processing time as shown in FIG. A predetermined number of blanks having a predetermined number of symbols are provided. Therefore, the preamble detection process described above is performed on the received signal after the frequency offset correction.
図9は図3の受信機の動作を示すフローチャートである。図9において、図2の送信機から信号を受信すると、算出部21は、受信信号のプリアンブルに含まれる周波数オフセット検出用パターンから角速度を算出する(ステップS1)。推定部22は、算出部21により算出された角速度を基に周波数オフセット量を推定する(ステップS2)。そして、補正制御部23が、推定部22により求められた周波数オフセット量を基に周波数オフセットを補正する(ステップS3)。
FIG. 9 is a flowchart showing the operation of the receiver of FIG. In FIG. 9, when a signal is received from the transmitter of FIG. 2, the
次に、周波数オフセット検出用パターンの後続の同期確立用パターンを用いて検出部36によりシンボルタイミングが検出され(ステップS4)、QPSK復調部15に通知される(ステップS5)。
Next, the symbol timing is detected by the
以上説明したように、本発明の実施の形態では、周波数オフセットの推定のために受信信号と既知のプリアンブルパターンとの相関ピークを求めるのではなく、受信信号のプリアンブルに含まれる特定パターンからなる周波数オフセット検出用パターンの信号遷移の速度を求めて周波数オフセットを推定するようにしているので、短いプリアンブルで大きな周波数オフセットをも検出することができる。 As described above, in the embodiment of the present invention, instead of obtaining a correlation peak between a received signal and a known preamble pattern for estimating a frequency offset, a frequency composed of a specific pattern included in the preamble of the received signal. Since the frequency offset is estimated by obtaining the signal transition speed of the offset detection pattern, a large frequency offset can be detected with a short preamble.
なお、本発明の実施の形態では、プリアンブルの変調方式にπ/2 shift BPSKが用いられるが、これに限定されるものではなく、変調周期毎の遷移が零点を通過しないデジタル変調方式(例えばOQPSK (offset QPSK)など)を用いることができる。また、搬送波を使用することも可能である(直流による変調と考えることができる)。すなわち、プリアンブル生成部1により生成される周波数オフセット検出用パターンは、変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる。
In the embodiment of the present invention, π / 2 shift BPSK is used as a preamble modulation scheme, but the present invention is not limited to this, and a digital modulation scheme (for example, OQPSK) in which transition for each modulation period does not pass through a zero point is used. (Offset QPSK) or the like. It is also possible to use a carrier wave (can be considered as modulation by direct current). That is, the frequency offset detection pattern generated by the
上記の実施の形態の一部または全部は、以下の付記のようにも記載されうるが、以下の記載には限定されない。 A part or all of the above embodiment can be described as in the following supplementary notes, but is not limited to the following description.
[ 付記1]
送信機から送信される同期確立用のプリアンブルを含む信号を受信する受信機の周波数オフセット補正方法であって、
前記プリアンブルに含まれ変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンから、前記信号点の回転速度を求める算出ステップと、
前記回転速度を基に周波数オフセットを推定する推定ステップと、
前記周波数オフセットを補正する補正ステップとを含むことを特徴とする周波数オフセット補正方法。
[Appendix 1]
A frequency offset correction method for a receiver that receives a signal including a preamble for establishing synchronization transmitted from a transmitter,
Rotation of the signal point from a frequency offset detection pattern comprising a specific pattern that is included in the preamble and modulated so that the transition for each modulation period does not pass through the zero point and the signal point in the constellation transitions to rotate in a certain direction. A calculation step for determining the speed;
An estimation step of estimating a frequency offset based on the rotation speed;
And a correction step for correcting the frequency offset.
[ 付記2]
前記周波数オフセット検出用パターンは前記プリアンブルの先頭に配置されており、
前記周波数オフセット検出用パターンの後に配置された前記プリアンブルの前記同期確立用のパターンと既知の参照パターンとの相関演算を行って同期タイミングを検出する検出ステップを更に含むことを特徴とする付記1記載の周波数オフセット補正方法。
[Appendix 2]
The frequency offset detection pattern is arranged at the beginning of the preamble,
The
[ 付記3]
前記プリアンブルの前記同期確立用のパターンは、前記周波数オフセット検出用パターンと所定シンボル数だけ間隔をあけて配置されることを特徴とする付記2記載の周波数オフセット補正方法。
[Appendix 3]
The frequency offset correction method according to
[ 付記4]
前記所定シンボル数の間隔は、前記周波数オフセットの補正処理に要する時間を基に定められていることを特徴とする付記3記載の周波数オフセット補正方法。
[Appendix 4]
4. The frequency offset correction method according to
[ 付記5]
同期確立用のプリアンブルを含む信号を送信する送信機の動作制御方法であって、
変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンを含む前記プリアンブルを生成する生成ステップを含むことを特徴とする動作制御方法。
[Appendix 5]
An operation control method of a transmitter for transmitting a signal including a preamble for establishing synchronization,
Including a generation step of generating the preamble including a frequency offset detection pattern including a specific pattern in which a transition for each modulation period is modulated so as not to pass through a zero point and a signal point in the constellation changes so as to rotate in a certain direction. An operation control method characterized by the above.
[ 付記6]
前記周波数オフセット検出用パターンは前記プリアンブルの先頭に配置されることを特徴とする付記5記載の動作制御方法。
[Appendix 6]
6. The operation control method according to
[ 付記7]
前記周波数オフセット検出用パターンの後に配置される前記プリアンブルの前記同期確立用のパターンは、前記周波数オフセット検出用パターンと所定シンボル数だけ間隔をあけて配置されることを特徴とする付記6記載の動作制御方法。
[Appendix 7]
The operation according to claim 6, wherein the synchronization establishment pattern of the preamble arranged after the frequency offset detection pattern is arranged at a predetermined number of symbols from the frequency offset detection pattern. Control method.
[ 付記8]
前記所定シンボル数の間隔は、前記周波数オフセット検出用パターンを用いて周波数オフセットを推定し前記周波数オフセットを補正する受信機における前記周波数オフセットの補正処理に要する時間を基に定められていることを特徴とする付記7記載の動作制御方法。
[Appendix 8]
The interval of the predetermined number of symbols is determined based on a time required for correction processing of the frequency offset in a receiver that estimates the frequency offset using the frequency offset detection pattern and corrects the frequency offset. The operation control method according to
1 プリアンブル生成部
2 π/2 shift BPSK変調部
3 データ生成部
4 QPSK変調部
5 D/A変換器
6,12 RF部
7,11 アンテナ
13 A/D変換器
14 周波数オフセット補正及びプリアンブル検出部
15 QPSK復調部
21,101 算出部
22,102 推定部
23 補正制御部
31,32 相関器
33,34 絶対値回路
35 加算器
36 検出部
111 生成部
121 LO
1 Preamble generator
2 π / 2 shift BPSK modulator
3 Data generator
4 QPSK modulator
5 D /
13 A / D converter
14 Frequency offset correction and preamble detector
15
23
35 Adder
36
Claims (8)
前記プリアンブルを含む信号を送信する手段と、
前記信号を受信する手段と、
受信した前記信号に含まれる前記周波数オフセット検出用パターンのコンスタレーションにおける回転速度を算出する手段と、
前記回転速度と、周波数オフセットが無い時の本来の回転速度と、の差分に基づいて周波数オフセットを推定し、前記周波数オフセットを補正する手段と、を含み、
前記周波数オフセット検出用パターンは、所定の変調方式と組み合わせることで、コンスタレーションにおいて零点の周りを一定の方向に回転する変調シンボルを生成するためのパターンである、
送受信機。 Means for generating a preamble including a frequency offset detection pattern and a synchronization timing detection pattern;
Means for transmitting a signal including the preamble;
Means for receiving the signal;
Means for calculating a rotation speed in a constellation of the frequency offset detection pattern included in the received signal;
Wherein the rotational speed, and estimates the frequency offset based on the original rotational speed and, of the difference between when the frequency offset is not, see containing and means for correcting the frequency offset,
The frequency offset detection pattern is a pattern for generating a modulation symbol that rotates around a zero point in a constant direction in a constellation by being combined with a predetermined modulation method.
Transceiver.
前記周波数オフセット検出用パターンの後に配置された前記同期タイミング検出用パターンと既知の参照パターンとの相関演算を行って同期タイミングを検出する手段を更に含むことを特徴とする請求項1記載の送受信機。 The frequency offset detection pattern is arranged at the beginning of the preamble,
2. The transceiver according to claim 1, further comprising means for detecting a synchronization timing by performing a correlation operation between the synchronization timing detection pattern arranged after the frequency offset detection pattern and a known reference pattern. .
前記周波数オフセット検出用パターンは、所定の変調方式と組み合わせることで、コンスタレーションにおいて零点の周りを一定の方向に回転する変調シンボルを生成するためのパターンである、
送信機。 It means for generating a preamble comprising a frequency offset detection pattern and synchronization timing detection pattern seen including,
The frequency offset detection pattern is a pattern for generating a modulation symbol that rotates around a zero point in a constant direction in a constellation by being combined with a predetermined modulation method.
Transmitter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010159232A JP5577904B2 (en) | 2010-07-14 | 2010-07-14 | Transceiver and transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010159232A JP5577904B2 (en) | 2010-07-14 | 2010-07-14 | Transceiver and transmitter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012023512A JP2012023512A (en) | 2012-02-02 |
| JP5577904B2 true JP5577904B2 (en) | 2014-08-27 |
Family
ID=45777410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010159232A Active JP5577904B2 (en) | 2010-07-14 | 2010-07-14 | Transceiver and transmitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5577904B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109120568A (en) * | 2018-08-31 | 2019-01-01 | 北京邮电大学 | Based on frequency shift (FS) determination, removing method, device and the electronic equipment of cluster |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065550A (en) * | 2013-09-25 | 2015-04-09 | 株式会社日立国際電気 | Wireless receiver, and synchronization control method |
| JP2015122658A (en) * | 2013-12-24 | 2015-07-02 | 沖電気工業株式会社 | Digital transmitting device, digital receiving device, digital communication system, and synchronization detection method therefor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60169963U (en) * | 1984-04-19 | 1985-11-11 | 日本電気株式会社 | Transmitter for digital signal transmission |
| JP3839292B2 (en) * | 2001-10-03 | 2006-11-01 | シャープ株式会社 | OFDM signal receiver |
| JP2004032432A (en) * | 2002-06-26 | 2004-01-29 | Matsushita Electric Ind Co Ltd | Receiver |
| JP2005039597A (en) * | 2003-07-16 | 2005-02-10 | Hitachi Kokusai Electric Inc | Timing recovery circuit |
| JP3845406B2 (en) * | 2003-10-03 | 2006-11-15 | アンリツ株式会社 | Signal analyzer |
| JP2006041722A (en) * | 2004-07-23 | 2006-02-09 | Sony Corp | Frequency offset correction method and apparatus |
-
2010
- 2010-07-14 JP JP2010159232A patent/JP5577904B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109120568A (en) * | 2018-08-31 | 2019-01-01 | 北京邮电大学 | Based on frequency shift (FS) determination, removing method, device and the electronic equipment of cluster |
| US11218354B2 (en) | 2018-08-31 | 2022-01-04 | Beijing University Of Posts And Telecommunications | Clustering-based frequency deviation determination and elimination method and device, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012023512A (en) | 2012-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3673285B1 (en) | Position determining system determining doppler-induced code phase deviation | |
| JP4979413B2 (en) | Pulse radio receiver | |
| EP3706380B1 (en) | Frequency shift keying (fsk) error detector and method therefor | |
| JP5606411B2 (en) | Wireless signal synchronization processor | |
| US11962443B2 (en) | Frequency offset estimation | |
| CN103314559A (en) | Automatic frequency offset compensation in zero-intermediate frequency receivers using minimum-shift keying (msk) signaling | |
| JP4755920B2 (en) | Carrier phase tracking device and pseudo noise code signal tracking device | |
| US20100260291A1 (en) | Carrier Recovery Device and Related Method | |
| JP2008543119A (en) | Numerical computation (CORDIC) processor with improved precision coordinate rotation | |
| JP2010200319A (en) | Method for estimating carrier frequency shift in communication signal receiver, particularly of mobile device | |
| CN100583864C (en) | Method and device for phase-domain quasi-coherent demodulation | |
| JP5577904B2 (en) | Transceiver and transmitter | |
| US7412012B2 (en) | Pattern sequence synchronization | |
| WO2000048346A3 (en) | A non-coherent, non-data-aided pseudo-noise synchronization and carrier synchronization for qpsk or oqpsk modulated cdma system | |
| US20110021155A1 (en) | Frequency control device, frequency control method, base station apparatus, and mobile station apparatus | |
| CN104378317A (en) | Burst signal frequency deviation correction method applied to satellite phones | |
| CN101366219A (en) | pulse radio receiver | |
| CN109756435B (en) | Method for estimating frequency offset of signal | |
| JP5207956B2 (en) | Synchronization detection circuit, synchronization detection method, and receiving apparatus | |
| JP2009135844A (en) | Frequency control device, frequency control method, and program | |
| JP3735619B2 (en) | Preamble pattern identification method | |
| CN116418639B (en) | Method, system and storage medium for frequency deviation resistance in wireless data link | |
| JP2000341354A (en) | Oscillator control circuit and oscillator control method | |
| JP4849037B2 (en) | Automatic frequency control method and apparatus | |
| JP4080501B2 (en) | Frequency deviation detection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130612 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140623 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5577904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |