JP5598015B2 - ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 - Google Patents

Description

本発明は、炭化珪素（以下、ＳｉＣという）を用いて構成されたショットキーバリアダイオード（以下、ＳＢＤという）を備えるＳｉＣ半導体装置およびその製造方法に関するものである。

従来、例えば特許文献１において、ＳＢＤを備えたＳｉＣ半導体装置において、耐圧向上が図れる技術が開示されている。このＳｉＣ半導体装置では、ＳｉＣにて構成された単結晶基板に存在するマイクロパイプ欠陥や微小欠陥内を酸化膜で埋め込むことで修復している。これにより、マイクロパイプ欠陥や微小欠陥とショットキー電極とが直接接触することが防止されるため、電界強度が緩和され、リーク電流の増大が防止されて、素子の耐圧向上を図ることが可能となる。

特開２００３−３３２５６２号公報

しかしながら、上記従来技術のように、マイクロパイプ欠陥や微小欠陥内を酸化膜で埋め込んだだけでは十分にリーク電流を抑制できていないことが確認された。図７は、ショットキーバリアハイトΦ_bとリーク電流Ｉ_Rとの関係の理論線に対して従来技術による効果を表したグラフである。この図に示されるように、マイクロパイプ欠陥や微小欠陥内を酸化膜で埋め込んでいない状態（図中の白丸印）と比較すると、従来技術のようにマイクロパイプ欠陥や微小欠陥内を酸化膜で埋め込んだ状態（図中ハッチングを示した丸印）とすることによってリーク電流Ｉ_Rを低減できているが、その効果は十分ではなく、まだ理論線に十分に近づいているという結果は得られていない。したがって、より理論線に近づけられるように、更なる改善が必要である。

なお、図７に示されるように、一般的に、ショットキーバリアハイトΦ_bとリーク電流Ｉ_Rとの関係は、ショットキーバリアハイトΦ_bが小さくなるほどリーク電流Ｉ_Rが大きくなるため、トレードオフの関係となる。このため、ショットキーバリアハイトΦ_bの低減とリーク電流Ｉ_Rの低減を両立することは上記関係に沿わないが、できるだけ理論線に近づけることが、これらの両立に繋がると言える。

本発明は上記点に鑑みて、ショットキーバリアハイトの低減とリーク電流の低減を両立することができるＳＢＤを備えたＳｉＣ半導体装置およびその製造方法を提供することを目的とする。

本発明者らは、従来のＳＢＤを備えるＳｉＣ半導体装置について鋭意検討を行ったところ、ショットキー電極とＳｉＣとの界面状態がリーク電流の発生の原因になっているということを確認した。図８（ａ）は、従来のＳＢＤを備えたＳｉＣ半導体装置のＳｉＣとショットキー電極との界面の断面ＴＥＭ画像および当該画像中の粒子構造を線で示した図であり、図８（ｂ）は、図８（ａ）の領域Ｒ３の部分拡大図である。図８（ａ）に示されるように、ＳｉＣとショットキー電極との界面にこれら各層とは異なる薄い界面層が形成されていることが確認できる。この界面層について電子エネルギー損失分光法（ＥＥＬＳ：Electron Energy-Loss Spectroscopy）によって調べたところ、シリコンと酸素とが結合した時に現れるピークが示された。このため、この界面層は、シリコン酸化膜（ＳｉＯ_X）によって構成されていると考えられる。このシリコン酸化膜によって構成される界面層が存在するために、リーク電流を増大させていると考えられる。

図９は、界面層が存在している場合のリーク電流増大モデルを示したエネルギーバンド図である。この図に示されるように、ショットキー電極とＳｉＣとの間に不規則かつ微量なＣを含むＳｉＯ_Xが存在するために、ＳｉＯ_X中にトラップ準位が形成され、ＳｉＯ_X（界面層）がない場合と比較して界面のバンド構造が変化してしまう。このために、逆方向電圧印加時に低電圧印加領域からトンネル電流が増大してしまい、リーク電流が増大していると想定される。

このような界面層が形成されるメカニズムは定かではないが、元々はショットキー電極とＳｉＣとの界面に酸素は存在していないことから、ショットキー電極を形成する際に装置内に残留している酸素、あるいはショットキー電極内に含まれる酸素が何らかの形で取り込まれていることが原因になっていると考えられる。従来のＳＢＤの界面構造では、図８（ｂ）に示されるようにショットキー電極を構成している金属の粒子構造がＳｉＣ表面に垂直方向に伸びる柱状構造となっているため、金属粒子の間の境界（バウンダリ）を通過して酸素が取り込まれ易くなっていると想定される。

そこで、請求項１ないし１０に記載の発明では、ＳＢＤを備えたＳｉＣ半導体装置において、ショットキー電極（４）は、ドリフト層（２）との間に界面層を形成することなくドリフト層と直接接触し、該ショットキー電極（４）を構成する金属の粒子とドリフト層（２）を構成するＳｉＣとがステップ状に格子整合していることを特徴としている。

このように、ショットキー電極（４）とＳｉＣとの界面にＳｉＯ_Xにて構成される界面層が形成されず、ショットキー電極（４）を構成する金属の各粒子がＳｉＣの表面において、原子配列が連続的となった格子整合した状態となるようにすることで、ショットキーバリアハイトの低減とリーク電流の低減の両立が図れるＳＢＤを備えたＳｉＣ半導体装置とすることができる。

請求項２に記載の発明では、ショットキー電極（４）を構成する金属の粒子構造が粒状構造であることを特徴としている。

このように、ショットキー電極（４）を構成する金属の粒子構造が粒状構造となるようにすれば、酸素が金属粒子の間の境界（バウンダリ）を通過し難くなり、ショットキー電極（４）とＳｉＣとの間に取り込まれることを抑制できるため、ショットキー電極（４）を構成する金属の各粒子がＳｉＣの表面において、原子配列が連続的となった格子整合した状態となるようにすることが可能となる。

例えば、請求項５に記載したように、ショットキー電極（４）を構成する金属としてモリブデンを採用することができる。モリブデンの各粒子がＳｉＣの表面において格子整合したときには、例えばショットキー電極（４）が（１１０）配向する。

また、請求項６に記載したように、ショットキー電極（４）をモリブデン、チタン、ニッケル、タングステン、金、白金のいずれかの金属もしくは、これらいずれかの合金によって構成することもできる。この場合、ショットキー電極（４）をこれらの金属もしくはこれらいずれかの合金の単層構造としても良いし、多層構造としても良い。

請求項７に記載したように、ショットキー電極（４）を複数の金属もしくは合金の多層構造にて構成する場合には、下層の金属もしくは合金の上に、該下層の金属もしくは合金よりも酸素との反応性が低い上層の金属もしくは合金が配置されるようにすれば、下層の金属が酸化されることをより一層抑制することが可能となる。

請求項８に記載の発明では、ショットキー電極（４）を構成する金属には添加物が含まれていることを特徴としている。

このように、ショットキー電極（４）を構成する金属に添加物を含むことで、よりショットキー電極（４）を構成する金属の粒子構造が粒状構造となり易くなるようにできる。例えば、このような添加物としてシリコン（Ｓｉ）を用いることができる。

なお、このようなＳＢＤとしては、単にショットキー電極（４）がドリフト層（２）に対してショットキー接触させられた構造に限らず、請求項１０に記載したように、ドリフト層（２）の表層部に形成された第２導電型層が配置されたジャンクションバリアショットキーダイオード（以下、ＪＢＳという）が構成されるものであっても良い。

請求項１１に記載の発明では、主表面（１ａ）および裏面（１ｂ）を有し、第１導電型のＳｉＣからなる基板（１）を用意する工程と、基板（１）の主表面（１ａ）上に、基板（１）よりも低不純物濃度とされた第１導電型のＳｉＣからなるドリフト層（２）を形成する工程と、ドリフト層（２）の上に、ドリフト層（２）の表面との間に界面層を形成することなく前記ドリフト層と直接とショットキー接触するショットキー電極（４）を形成する工程と、基板（１）の裏面（１ｂ）にオーミック電極（５）を形成する工程と、を含むＳＢＤを備えたＳｉＣ半導体装置の製造方法であって、ショットキー電極（４）を形成する工程では、ショットキー電極（４）を１５０℃以下の温度で成膜する工程と、ショットキー電極（４）の成膜後に９００℃以下の熱処理によるアニールを行う工程とを行うことを特徴としている。

このように、ショットキー電極（４）を１５０℃以下の温度で成膜することにより、ショットキー電極（４）を構成する金属の粒子の粒径が小さくなり、粒子構造が粒状構造となるようにできる。また、ショットキー電極（４）の成膜後に行うアニールの熱処理を９００℃以下とすることで、ショットキー電極（４）を構成する金属の粒子が大粒化して粒子構造が柱状構造に変化してしまうことを防止することができる。これにより、ショットキー電極（４）とＳｉＣとの界面にＳｉＯ_Xにて構成される界面層が形成されず、ショットキー電極（４）を構成する金属の各粒子がＳｉＣの表面において、原子配列が連続的となった格子整合した状態となるようにできる。したがって、ショットキーバリアハイトの低減とリーク電流の低減の両立が図れるＳＢＤを備えたＳｉＣ半導体装置とすることができる。

請求項１２に記載の発明では、ショットキー電極（４）を成膜する工程では、成膜レートを１０．０ｎｍ／ｍｉｎ以下とすることを特徴としている。

このように、少なくともショットキー電極（４）の成膜レートを１０．０ｎｍ／ｍｉｎ以下とすることで、ショットキー電極（４）を構成する金属の粒子構造が柱状構造ではなく、粒状構造になるようにできる。

以上のようなショットキー電極（４）を成膜する工程は、例えば、請求項１３に記載したように、蒸着によって行うことができる。また、スパッタによってショットキー電極（４）を形成することも可能である。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態にかかるＳＢＤを備えたＳｉＣ半導体装置の断面図である。 図１中における領域Ｒ１、つまりＳｉＣとショットキー電極４との界面の部分拡大図である。 （ａ）は、図１中における領域Ｒ１の断面ＴＥＭ画像を表した図であり、（ｂ）は、（ａ）における領域Ｒ２の部分拡大図である。 図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。 本発明の第１実施形態の構造と界面層が有る従来構造とについて、１２００Ｖの逆バイアスを掛けたときのショットキーバリアハイトΦ_bとリーク電流Ｉ_Rとの関係を調べた結果を示したグラフである。 ショットキーバリアハイトΦ_bとリーク電流Ｉ_Rとの関係に対する従来技術と本実施形態それぞれの効果を示したグラフである。 ショットキーバリアハイトΦ_bとリーク電流Ｉ_Rとの関係の理論線に対して従来技術による効果を表したグラフである。 （ａ）は、従来のＳＢＤを備えたＳｉＣ半導体装置のＳｉＣとショットキー電極との界面の断面ＴＥＭ画像および当該画像中の粒子構造を線で示した図であり、（ｂ）は、（ａ）の領域Ｒ３の部分拡大図である。 界面層が存在している場合のリーク電流増大モデルを示したエネルギーバンド図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
本発明の第１実施形態について説明する。図１に、本実施形態にかかるＳｉＣ半導体装置の断面図を示す。以下、この図を参照して、本実施形態のＳｉＣ半導体装置について説明する。

図１に示すように、ＳｉＣ半導体装置は、例えば２×１０¹⁸〜１×１０²¹ｃｍ^-3程度不純物濃度とされたＳｉＣからなるｎ⁺型基板１を用いて形成されている。ｎ⁺型基板１は、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣもしくは１５Ｒ−ＳｉＣにて構成され、オフ角を有するオフ基板にて構成されている。例えば、（０００−１）Ｃ面もしくは（０００１）Ｓｉ面に対して４°もしくは８°のオフ角が設けられた４Ｈ−ＳｉＣからなるオフ基板がｎ⁺型基板１として適用されている。

また、ｎ⁺型基板１の上面を主表面１ａ、主表面１ａの反対面である下面を裏面１ｂとすると、主表面１ａ上には、ｎ⁺型基板１よりも低いドーパント濃度、例えば５×１０¹⁵（±５０％）ｃｍ^-3程度不純物濃度とされたＳｉＣからなるｎ^-型ドリフト層２が積層されている。これらｎ⁺型基板１およびｎ^-型ドリフト層２のセル部にＳＢＤが形成されていると共に、その外周領域に終端構造が形成されることでＳｉＣ半導体装置が構成されている。

具体的には、ｎ^-型ドリフト層２の表面には、セル部において部分的に開口部３ａが形成されたシリコン酸化膜などで構成された絶縁膜３が形成され、この絶縁膜３の開口部３ａにおいてｎ^-型ドリフト層２と接触するように、例えば１００ｎｍ〜５００ｎｍの膜厚とされたショットキー電極４が形成されている。本実施形態では、ショットキー電極４をモリブデン（Ｍｏ）で形成しているが、ショットキー電極４は、その他、チタン（Ｔｉ）やニッケル（Ｎｉ）、タングステン（Ｗ）、ワイヤボンディングの電気的接続性を考慮した金（Ａｕ）や白金（Ｐｔ）、もしくはモリブデンを含めたこれらいずれかの組み合わせからなる合金によって構成され、これらの金属や合金の単層構造もしくは多層構造にて構成されている。

図２は、図１中における領域Ｒ１、つまりＳｉＣとショットキー電極４との界面の部分拡大図である。また、図３（ａ）は、領域Ｒにおける断面ＴＥＭ画像を表した図であり、図３（ｂ）は、図３（ａ）における領域Ｒ２の電子エネルギー損失分光法による分析画像図である。以下、これらの図を参照して、ショットキー電極４の詳細構造やＳｉＣとショットキー電極４との接合状態について説明する。

図２および図３に示されるように、ショットキー電極４は、ＳｉＣとが接触する部分、つまりＳｉＣとの界面部分にシリコン酸化膜（ＳｉＯ_X）が形成されておらず、ショットキー電極４がＳｉＣと直接接触した状態となっている。図２および図３（ａ）に示されるように、ショットキー電極４を構成する金属の粒子構造は、柱状構造ではなく粒状構造とされている。各粒子の粒径は、ショットキー電極４の膜厚よりも小さく（対膜厚比１．０未満）、１００ｎｍ以下となっている。また、ショットキー電極４を構成するモリブデンが例えば（１１０）に配向している。そして、このような構造とされたショットキー電極４の各粒子がＳｉＣの表面において、原子配列が連続的となった格子整合した状態となっている。

なお、ショットキー電極４の膜厚は１００ｎｍ以下であっても構わないが、ショットキー電極４を構成する金属の粒子が粒状構造となるようにするために、ある程度厚みがあった方が好ましいため、この程度の膜厚としている。勿論、ショットキー電極４を構成する金属の粒子が小さいほど、ショットキー電極４の膜厚が小さくても粒状構造となるため、ショットキー電極４の金属の粒子の粒径に応じて膜厚を設定すれば良い。また、ショットキー電極４の膜厚が厚過ぎると反りが発生することがあるため、それを抑制するために、５００ｎｍ以下としてある。

絶縁膜３に形成された開口部３ａは、例えば円形状とされており、ショットキー電極４はこの円形状の開口部３ａにおいてｎ^-型ドリフト層２にショットキー接続されている。そして、ｎ⁺型基板１の裏面と接触するように、例えばニッケル、チタン、モリブデン、タングステン等により構成されたオーミック電極５が形成されている。これにより、ＳＢＤが構成されている。

また、ＳＢＤの外周領域に形成された終端構造として、ショットキー電極４の両端位置において、ショットキー電極４と接するように、ｎ^-型ドリフト層２の表層部にｐ型リサーフ層６が形成されていると共に、ｐ型リサーフ層６の外周をさらに囲むように複数個のｐ型ガードリング層７等が配置され、終端構造が構成されている。ｐ型リサーフ層６は、例えばＡｌを不純物として用いて構成されたものであり、例えば、５×１０¹⁶〜１×１０¹⁸ｃｍ^-3程度の不純物濃度で構成されている。これらｐ型リサーフ層６やｐ型ガードリング層７は、セル部を囲むように例えば円環状とされている。これらの終端構造を配置することにより、ＳＢＤの外周において電界が広範囲に延びるようにでき、電界集中を緩和できるため、耐圧を向上させることができる。

なお、ここでは単なるＳＢＤのみが構成された場合について説明したが、例えば、終端構造を構成する部分のうち最もセル部側に位置しているｐ型リサーフ層６の内側（内周側）の端部よりもさらに内側に、ショットキー電極４とオーミック接触させたｐ型層を形成することで、ＪＢＳを構成しても良い。

このような構造のＳＢＤを備えたＳｉＣ半導体装置では、ショットキー電極４をアノード、オーミック電極５をカソードとして、ショットキー電極４に対してショットキー障壁を超える電圧を印加することにより、ショットキー電極４とオーミック電極の間に電流を流すことができる。

次に、本実施形態にかかるＳｉＣ半導体装置の製造方法について説明する。図４は、図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。なお、図４中では図を簡略化してｐ型ガードリング層７を省略してある。

まず、図４（ａ）に示す工程では、例えば、（０００−１）Ｃ面もしくは（０００１）Ｓｉ面に対して４°もしくは８°のオフ角が設けられた４Ｈ−ＳｉＣのオフ基板からなるｎ⁺型基板１を用意する。そして、このｎ⁺型基板１の裏面１ｂにニッケル、チタン、モリブデン、タングステン等により構成される金属層を形成したのち、例えば１０００℃以上の熱処理を行うことでオーミック接触させ、オーミック電極５を形成する。オーミック電極５の形成工程は、このときに以外に行っても良いが、後述するように、ショットキー電極４を構成する金属の粒子構造が柱状構造とならないようにするためには９００℃以上の温度の熱処理を行うのは好ましくない。このため、ショットキー電極４を形成する前に、オーミック電極５を形成しておくことで、ショットキー電極４を構成する金属の粒子構造が柱状構造となることを避けることができる。

次に、図４（ｂ）に示す工程では、ｎ⁺型基板１の主表面１ａに、ｎ⁺型基板１よりも低いドーパント濃度、例えば５×１０¹⁵（±５０％）ｃｍ^-3程度不純物濃度とされたＳｉＣからなるｎ^-型ドリフト層２をエピタキシャル成長させる。

続く、図４（ｃ）に示す工程では、ＬＴＯ（low-temperature oxide）等で構成されたマスク１１を配置したのち、フォトリソグラフィ・エッチング工程にてマスク１１のうちｐ型リサーフ層６およびｐ型ガードリング層７の形成予定領域を開口させる。その後、このマスク１１を用いて例えばＡｌなどのｐ型不純物をイオン注入し、熱処理などによって活性化することでｐ型リサーフ層６およびｐ型ガードリング層７を形成する。

続いて、図４（ｄ）に示す工程では、マスク１１を除去したのち、例えば、プラズマＣＶＤ法等によってシリコン酸化膜を成膜し、これをリフロー処理することで絶縁膜３を成膜し、フォトリソグラフィ・エッチング工程を経て、絶縁膜３に対して開口部３ａを形成する。

そして、図４（ｅ）に示す工程では、開口部３ａ内を含めて絶縁膜３の上にショットキー電極４を形成する。このとき、ショットキー電極４を構成する金属の各粒子がＳｉＣの表面において、原子配列が連続的となった格子整合した状態となるようにする。

例えば、絶縁膜３まで形成した後の基板を図示しない蒸着装置のチャンバー内に設置したのち、このチャンバー内において酸素雰囲気中でショットキー電極４の構成金属となるモリブデンを蒸着していく。このとき、蒸着温度が高いと、アモルファス状態から結晶状になってショットキー電極４を構成するモリブデンの粒子構造が柱状構造になり易いことから、比較的低温、例えば１５０℃以下の温度でショットキー電極４を蒸着すると良い。このような蒸着温度に設定すれば、モリブデンの各粒子の粒径が小さくなり、例えば１００ｎｍ以下となる。また、蒸着による成膜レートが早くてもショットキー電極４を構成するモリブデンの粒子構造が柱状構造になり易い。実験によれば、成膜レートが１０．０ｎｍ／ｍｉｎ以下となるようにすれば、モリブデンの粒子構造が柱状構造ではなく、粒状構造になることを確認している。

そして、この後、熱処理によるアニールを行う。このとき、熱処理温度を９００℃以下に設定している。これは、９００℃を超える熱処理を行うと、ショットキー電極４を構成する金属の粒子が大粒化し、粒子構造が柱状構造に変化する可能性があるためである。このような温度とすることで、アニール時にショットキー電極４とＳｉＣとの間にＳｉＯ_Xからなる界面層が形成されることを防止することができる。

このようなショットキー電極４の形成方法により、ショットキー電極４とＳｉＣとの界面にＳｉＯ_Xにて構成される界面層が形成されず、ショットキー電極４を構成する金属の各粒子がＳｉＣの表面において、原子配列が連続的となった格子整合した状態にできることが確認された。これは、モリブデンの粒子構造が柱状構造にならずに粒状構造となるために、柱状構造となっている場合と比較して、粒子間の境界を通じて酸素が取り込まれ難くなり、界面層が形成されないために、ショットキー電極４を構成する金属がＳｉＣと格子整合させられたと考えられる。さらに、ｎ⁺型基板１にオフ基板を用いていることから、主表面１ａに形成されているステップがｎ^-型ドリフト層２の表面にも受け継がれ、そのステップ上において良好に金属の粒子が格子整合される。例えば、ｎ⁺型基板１を４Ｈ−ＳｉＣにて構成し、オフ角を４°にすると、特に良好に金属の粒子がＳｉＣに対して格子整合させることが可能となる。このようにして、図１に示したＳＢＤを備えたＳｉＣ半導体装置が完成する。

なお、ここではショットキー電極４をモリブデンにて構成する場合について説明しているが、上述したように、他の金属もしくは合金にて構成しても良いし、これらの金属や合金の単層構造に限らず、多層構造にて構成しても良い。特に、ショットキー電極４をモリブデンのような酸化し易い金属にて構成する場合には、酸化防止を図るためにその金属の上に当該金属よりも酸素との反応性の低い金属もしくは合金を成膜すると好ましい。例えば、モリブデンよりも酸素との反応性の低い金属としてはニッケル、金、白金等が挙げられる。また、ショットキー電極４を構成する金属としては、純度の高い金属や合金に限らず、添加物を含んだ金属や合金を用いても良い。例えば、添加物としてシリコン（Ｓｉ）を添加すると、より粒子構造が粒状構造になり易くなるようにすることができる。

以上説明したように、本実施形態のＳｉＣ半導体装置では、ショットキー電極４とＳｉＣとの界面にＳｉＯ_Xにて構成される界面層が形成されることなく、ショットキー電極４を構成する金属の各粒子がＳｉＣの表面において、原子配列が連続的となった格子整合した状態となっている。

実験により、界面層が無くショットキー電極４を構成する金属の各粒子がＳｉＣの表面において格子整合している本実施形態の構造と界面層が有る従来構造とについて、１２００Ｖの逆バイアスを印加したときのショットキーバリアハイトΦ_bとリーク電流Ｉ_Rとの関係を調べた。その結果を図５に示すと共に、ショットキーバリアハイトΦ_bとリーク電流Ｉ_Rとの関係に対する従来技術と本実施形態それぞれの効果について図６に示す。なお、図５中に示した本実施形態の構造に関しては、熱処理温度を４００℃、６００℃、８００℃とした場合について示してある。

この図に示されるように、界面層が有る従来構造と比較して、界面層が無い本実施形態の構造の方が、熱処理温度に関わらず、全体的にショットキーバリアハイトΦ_bとリーク電流Ｉ_Rが低減されていることが判る。このため、図６に示すように、マイクロパイプ欠陥や微小欠陥内を酸化膜で埋め込んでいない状態（図中の白丸印）と比較して、従来技術のようにマイクロパイプ欠陥や微小欠陥内を酸化膜で埋め込んだ状態（図中ハッチングを示した丸印）とすることによってリーク電流Ｉ_Rを低減できているが、さらにその従来構造と比較しても、本実施形態の構造の方（図中の黒丸印）がより理論線に近づいている。

このように、ショットキー電極４を構成する金属の各粒子がＳｉＣの表面において、原子配列が連続的となった格子整合した状態となるようにすることで、ショットキーバリアハイトΦ_bの低減とリーク電流Ｉ_Rの低減の両立が図れるＳＢＤを備えたＳｉＣ半導体装置とすることができる。

（他の実施形態）
上記実施形態では、モリブデン等を蒸着装置にて蒸着することによりショットキー電極４を形成しているが、蒸着以外の手法により、ショットキー電極４を構成する金属の各粒子がＳｉＣの表面において、原子配列が連続的となった格子整合した状態となるようにしても良い。例えば、スパッタ条件を調整することにより、このような構造を実現しても良い。

また、上記実施形態では、ＳＢＤの構造例の一例として、例えば外周領域に終端構造が形成されたもの例に挙げたが、少なくともＳＢＤの主要素、つまりｎ⁺型基板１、ｎ^-型ドリフト層２、ショットキー電極４およびオーミック電極５が備えられているものであれば本発明を適用することができる。

また、上記実施形態では、第１導電型をｎ型とし、第２導電型をｐ型とするＳｉＣ半導体装置について説明したが、各導電型を反転させた構造としても良い。

なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（−）を付すべきであるが、パソコン出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。

１ ｎ⁺型基板
１ａ 主表面
１ｂ 裏面
２ ｎ^-型ドリフト層
３ 絶縁膜
４ ショットキー電極
５ オーミック電極
１０ ＳＢＤ

Claims (13)

1. 主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素からなる基板（１）と、
   前記基板（１）の前記主表面（１ａ）上に形成され、前記基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
   前記ドリフト層（２）の上に配置され、前記ドリフト層（２）の表面とショットキー接触するように形成されたショットキー電極（４）と、
   前記基板（１）の裏面（１ｂ）に形成されたオーミック電極（５）と、を有してなるショットキーバリアダイオードを備えた炭化珪素半導体装置において、
   前記ショットキー電極（４）は、前記ドリフト層（２）との間に界面層を形成することなく前記ドリフト層と直接接触し、該ショットキー電極（４）を構成する金属の粒子と前記ドリフト層（２）を構成する炭化珪素とが格子整合していることを特徴とするショットキーバリアダイオードを備えた炭化珪素半導体装置。
2. 前記ショットキー電極（４）を構成する金属の粒子構造が粒状構造であることを特徴とする請求項１に記載のショットキーバリアダイオードを備えた炭化珪素半導体装置。
3. 前記ショットキー電極（４）を構成する金属の粒子の粒径の該ショットキー電極（４）の膜厚に対する比が１未満であることを特徴とする請求項２に記載のショットキーバリアダイオードを備えた炭化珪素半導体装置。
4. 前記ショットキー電極（４）を構成する金属の粒子の粒径が１００ｎｍ以下であることを特徴とする請求項３に記載のショットキーバリアダイオードを備えた炭化珪素半導体装置。
5. 前記ショットキー電極（４）を構成する金属はモリブデンであり、前記ショットキー電極（４）が（１１０）配向していることを特徴とする請求項１ないし４のいずれか１つに記載のショットキーバリアダイオードを備えた炭化珪素半導体装置。
6. 前記ショットキー電極（４）は、モリブデン、チタン、ニッケル、タングステン、金、白金のいずれかの金属もしくは、これらいずれかの合金の単層構造もしくは多層構造にて構成されていることを特徴とする請求項１ないし４のいずれか１つに記載のショットキーバリアダイオードを備えた炭化珪素半導体装置。
7. 前記ショットキー電極（４）は、複数の金属もしくは合金の多層構造にて構成され、下層の金属もしくは合金の上に、該下層の金属もしくは合金よりも酸素との反応性が低い上層の金属もしくは合金が配置されていることを特徴とする請求項１ないし４のいずれか１つに記載のショットキーバリアダイオードを備えた炭化珪素半導体装置。
8. 前記ショットキー電極（４）を構成する金属には添加物が含まれていることを特徴とする請求項１ないし７のいずれか１つに記載のショットキーバリアダイオードを備えた炭化珪素半導体装置。
9. 前記添加物はシリコンであることを特徴とする請求項８に記載のショットキーバリアダイオードを備えた炭化珪素半導体装置。
10. 前記ドリフト層（２）の表層部において、前記ショットキー電極（４）と接合される第２導電型層が備えられることで、ジャンクションバリアショットキーダイオードが構成されていることを特徴とする請求項１ないし９のいずれか１つに記載のショットキーバリアダイオードを備えた炭化珪素半導体装置。
11. 主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素からなる基板（１）を用意する工程と、
    前記基板（１）の裏面（１ｂ）にオーミック電極（５）を形成する工程と、
    前記基板（１）の前記主表面（１ａ）上に、前記基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）を形成する工程と、
    前記オーミック電極（５）を形成する工程よりも後で、前記ドリフト層（２）の上に、前記ドリフト層（２）の表面との間に界面層を形成することなく前記ドリフト層と直接ショットキー接触するショットキー電極（４）を形成する工程と、を含むショットキーバリアダイオードを備えた炭化珪素半導体装置の製造方法であって、
    前記ショットキー電極（４）を形成する工程では、
    前記ショットキー電極（４）を１５０℃以下の温度で成膜する工程と、
    前記ショットキー電極（４）の成膜後に９００℃以下の熱処理によるアニールを行う工程とを行うことを特徴とするショットキーバリアダイオードを備えた炭化珪素半導体装置の製造方法。
12. 前記ショットキー電極（４）を成膜する工程では、成膜レートを１０．０ｎｍ／ｍｉｎ以下とすることを特徴とする請求項１１に記載のショットキーバリアダイオードを備えた炭化珪素半導体装置の製造方法。
13. 前記ショットキー電極（４）を成膜する工程では、該ショットキー電極（４）を蒸着によって成膜することを特徴とする請求項１１または１２に記載のショットキーバリアダイオードを備えた炭化珪素半導体装置の製造方法。