JP5604902B2 - 集積回路における外部端子の開放／短絡検査方法及び集積回路における外部端子の開放／短絡検査装置 - Google Patents

Description

本発明は、集積回路における外部端子の開放／短絡検査方法及び集積回路における外部端子の開放／短絡検査装置に関する。

特許文献１にはプリント基板に形成された配線の短絡を検出する方法が記載されている。特許文献１に記載の技術では、まず、電圧を計測するプローブを用いて、相互に対向する二枚のプリント基板の電圧分布を測定する。そして、これらのプリント基板のうち同電位となる箇所を短絡箇所として検出している。

特開平４−１７８５７１号公報

しかしながら、製品の小型化のために、プリント基板に形成される配線間の距離や集積回路が有する外部端子間の距離は短くなっている。そして、製品の小型化に伴って、プローブと接触させるパッドをプリント基板に設けることができない場合がある。

プローブを用いた検査を避ける方法として、目視による検査がある。しかしながら、例えばＢＧＡ（Ball Grid Array）型の集積回路では、基板に垂直な方向における集積回路と基板との間に外部端子が位置するため、目視では検査が困難である。

そこで、本発明は、目視やプローブによらずに集積回路の外部端子の短絡箇所を特定する集積回路における外部端子の開放／短絡検査方法及びその検査装置を提供する。

本発明にかかる集積回路における外部端子の開放／短絡検査方法の第１の態様は、外部から電源が供給される電源端子（１１，Ｐ１１）と、前記電源に基づいて動作する第１回路（１０１）と、前記第１回路に接続され、所定の方向に並んで配置され、外部からの制御によって第１電位（Ｈ）及び前記第１電位と異なる第２電位（Ｌ）とを任意に出力可能なＮ（Ｎは４以上の自然数）個の外部端子（Ｐ１０，Ｐ１〜Ｐ５）とを備える集積回路（１，１０）における外部端子の開放／短絡検査方法であって、（ａ）前記Ｎ個の外部端子のうち、前記方向の一方側からＭ（Ｍは自然数）個目までの外部端子に前記第１電位（Ｈ）を、（Ｍ＋１）個目からＮ個目までの外部端子に前記第２電位（Ｌ）を出力させるステップ（ＳＴ２）と、（ｂ）前記ステップ（ａ）の実行後に、前記電源端子を流れる電流の値が所定の基準値を超えたことを以って、前記Ｍ個目と前記（Ｍ＋１）個目の外部端子の間が短絡していると判定するステップ（ＳＴ３，ＳＴ４，ＳＴ５）と、前記Ｍを１〜（Ｎ−２）の範囲で異ならせて複数回を実行する。

本発明にかかる集積回路における外部端子の開放／短絡検査方法の第２の態様は、第１の態様にかかる集積回路における外部端子の開放／短絡検査方法であって、前記集積回路（１，１０）は、前記電源に基づいて動作する第２回路（１０２）を有し、前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子との間に短絡が生じたときに、前記ステップ（ａ）にて前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子とを流れる電流は、前記Ｎ個の外部端子に前記第１電位（Ｈ）が出力された状態で前記電源端子（１１）を流れる正常電流の最大値よりも、大きい。

本発明にかかる集積回路における外部端子の開放／短絡検査方法の第３の態様は、第１の態様にかかる集積回路における外部端子の開放／短絡検査方法であって、前記集積回路（１，１０）は、前記電源に基づいて動作する第２回路（１０２）を有し、前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子との間に短絡が生じたときに、前記ステップ（ａ）にて前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子とを流れる電流は、前記Ｎ個の外部端子が全て開放された状態で前記電源端子（１１）を流れる正常電流の最大値よりも、大きい。

本発明にかかる集積回路における外部端子の開放／短絡検査方法の第４の態様は、第１の態様にかかる集積回路における外部端子の開放／短絡検査方法であって、前記集積回路（１，１０）はクロックが入力されるクロック入力端子を備え、前記集積回路は前記クロックに基づいて動作し、前記電源端子（１１）を介して前記集積回路に流れる電流のうち、前記クロックの周波数に依存する成分は前記クロックの周波数が低いほど小さく、（ｃ）前記ステップ（ａ）に先立って実行され、前記クロックの周波数を低下して前記集積回路へと与えるステップをさらに含む。

本発明にかかる集積回路における外部端子の開放／短絡検査方法の第５の態様は、第２、第３の何れか一つの態様にかかる集積回路における外部端子の開放／短絡検査方法であって、前記第２回路（１０２）は前記外部端子に接続されないＣＭＯＳ型回路を有し、前記ステップ（ａ）は、ローパスフィルタ（２５）を介して前記電流の値を検出するステップを含む。

本発明にかかる集積回路における外部端子の開放／短絡検査装置の第１の態様は、外部から電源が供給される電源端子（１１）と、前記電源に基づいて動作する第１回路（１０１）と、前記第１回路に接続され、所定の方向に並んで配置され、外部からの制御によって第１電位（Ｈ）及び前記第１電位と異なる第２電位（Ｌ）とを任意に出力可能なＮ（Ｎは３以上の自然数）個の外部端子（Ｐ１０，Ｐ１〜Ｐ５）とを備える集積回路（１，１０）における外部端子の開放／短絡検査装置であって、前記電源端子に流れる電流の値を検出する電流検出部（２１，２２）と、前記Ｎ個の外部端子のうち、前記方向の一方側からＭ（Ｍは自然数）個目までの外部端子に前記第１電位を、（Ｍ＋１）個目からＮ個目までの外部端子に前記第２電位を出力させる信号（Ｓ１〜Ｓ４）を前記集積回路へと出力する命令部（２３）と、前記電流の値が所定の基準値を超えたことを以って、前記Ｍ個目と前記（Ｍ＋１）個目の外部端子の間が短絡していると判定する判定部（２４）とを備え、前記命令部（２３）は前記Ｍを１〜（Ｎ−２）の範囲で異ならせて前記信号（Ｓ１〜Ｓ４）を前記集積回路（１，１０）へと出力する。

本発明にかかる集積回路における外部端子の開放／短絡検査装置の第２の態様は、第１の態様にかかる集積回路における外部端子の開放／短絡検査装置であって、前記集積回路（１，１０）は、前記電源に基づいて動作する第２回路（１０２）を有し、前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子との間に短絡が生じたときに、前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子とを流れる電流は、前記Ｎ個の外部端子に前記第１電位が出力された状態で前記電源端子（１１）を流れる電流の最大値よりも大きい。

本発明にかかる集積回路における外部端子の開放／短絡検査装置の第３の態様は、第１の態様にかかる集積回路における外部端子の開放／短絡検査装置であって、前記集積回路（１，１０）は、前記電源に基づいて動作する第２回路（１０２）を有し、前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子との間に短絡が生じたときに、前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子とを流れる電流は、前記Ｎ個の外部端子が全て開放された状態で前記電源端子（１１）を流れる正常電流の最大値よりも、大きい。

本発明にかかる集積回路における外部端子の開放／短絡検査装置の第４の態様は、第１の態様にかかる集積回路における外部端子の開放／短絡検査装置であって、前記集積回路（１，１０）はクロックが入力されるクロック入力端子（１２，Ｐ１２）を備え、前記集積回路は前記クロックに基づいて動作し、前記集積回路は、前記クロックの周波数が低いほど、前記電源端子（１１）を介して前記集積回路を流れる電流のうち前記クロックの周波数に依存する成分が小さい特性を有し、前記クロックを前記クロック入力端子へと与えるクロック供給部（２６）をさらに含む。

本発明にかかる集積回路における外部端子の開放／短絡検査装置の第５の態様は、第１の態様にかかる集積回路における外部端子の開放／短絡検査装置であって、前記集積回路（１，１０）は、クロックが入力されるクロック入力端子（１２）と、前記クロック入力端から入力された前記クロックの周波数を変更する第２回路（１５〜１７）とを備え、前記集積回路は前記第２回路による変更後の前記クロックに基づいて動作し、前記集積回路は、変更後の前記クロックの周波数が低いほど、前記電源端子（１１）を介して前記集積回路を流れる電流のうち前記クロックの周波数に依存する成分が小さい特性を有し、前記第２回路における前記周波数の変更を制御する制御信号を前記第２回路に供給する周波数制御部（２７）を更に含む。

本発明にかかる集積回路における外部端子の開放／短絡検査装置の第６の態様は、第１の態様にかかる集積回路における外部端子の開放／短絡検査装置であって、前記集積回路は、クロックが入力されるクロック入力端子（１２）と、前記電源の高電位と低電位との間で相互に直列に接続され、前記クロックに応じて相補的に導通する一対のスイッチング素子とを備え、前記クロックを前記クロック入力端子へと与えるクロック供給部（２６）と、前記電流検出部が検出した値を平均する平均部（２５）とを更に含み、前記判定部（２４）は前記平均部が平均した前記電流の値が所定の基準値を超えたことを以って、前記Ｍ個目と前記（Ｍ＋１）個目の外部端子の間が短絡していると判定する。

本発明にかかる集積回路における外部端子の開放／短絡検査装置の第７の態様は、第１の態様にかかる集積回路における外部端子の開放／短絡検査装置であって、前記集積回路は、クロックが入力されるクロック入力端子（１２）と、前記クロック入力端から入力された前記クロックの周波数を変更する第２回路（１５〜１７）と、前記電源の高電位と低電位との間で相互に直列に接続され、変更後の前記クロックに応じて相補的に導通する一対のスイッチング素子とを備え、前記第２回路における前記周波数の変更を制御する制御信号を前記第２回路に供給する周波数制御部（２７）と、前記電流検出部が検出した値を平均する平均部（２５）とを更に含み、前記判定部（２４）は前記平均部が平均した前記電流の値が所定の基準値を超えたことを以って、前記Ｍ個目と前記（Ｍ＋１）個目の外部端子の間が短絡していると判定する。

本発明にかかる集積回路における外部端子の開放／短絡検査装置の第８の態様は、第１乃至第７の何れか一つの態様にかかる集積回路における外部端子の開放／短絡検査装置であって、前記命令部（２３）は前記Ｍを１からＮ−１まで順に更新して前記信号（Ｓ１〜Ｓ４）を前記集積回路（１，１０）へと出力する。

本発明にかかる集積回路における外部端子の開放／短絡検査装置の第９の態様は、第２、第３、第５の何れか一つの態様にかかる集積回路における外部端子の開放／短絡検査装置であって、前記第２回路（１０２）はＣＭＯＳ型の回路を有し、前記電流検出部（２１，２２）は、ローパスフィルタ（２５）を介して前記電流の値を検出する。

本発明にかかる集積回路における外部端子の開放／短絡検査方法の第１の態様及び集積回路における外部端子の開放／短絡検査装置の第１の態様によれば、所定の方向の一方側からＭ個目の外部端子と（Ｍ＋１）個目の外部端子との間のみ、電位差を生じさせることができる。よって、所定の方向の一方側からＭ個目の外部端子と（Ｍ＋１）個目の外部端子との間の短絡を検出できる。また、目視やプローブに依らずに短絡を検知できる。

本発明にかかる集積回路における外部端子の開放／短絡検査方法の第２及び第３の態様及び集積回路における外部端子の開放／短絡検査装置の第２又は第３の態様によれば、通常動作において、電源端子に流れる電流が変動している場合であっても（以下、この電流を正常電流と呼ぶ）、Ｎ個の外部端子の相互間のうち、隣り合う２つの間に短絡が生じて当該２つに電流が流れた場合に電源端子を流れる電流の値は、正常電流の範囲を超える。よって、かかる場合であっても、当該２つの外部端子に短絡が生じていることを検知できる。

本発明にかかる集積回路における外部端子の開放／短絡検査方法の第４の態様及び集積回路における外部端子の開放／短絡検査装置の第４乃至第６の態様によれば、電源端子を流れる電流から、第２回路の電流の変動と区別して、外部端子間を流れる電流を判別しやすい。また本発明にかかる外部端子の開放／短絡検査装置の第５の態様によれば、短絡／開放検査装置側からの制御によって、この内容を実現できる。

本発明にかかる集積回路における外部端子の開放／短絡検査装置の第７の態様によれば、Ｎ個の外部端子のうち、どの外部端子間で短絡が生じているのかを特定して、短絡を検出できる。

本発明にかかる集積回路における外部端子の開放／短絡検査方法の第５の態様及び集積回路における外部端子の開放／短絡検査装置の第８の態様によれば、ローパスフィルタによって、電源端子を流れる電流の高周波が除去される。外部端子同士の間が短絡することに起因する電流は低周波（ほぼ一定値）であって、ＣＭＯＳ型の回路による貫通電流は高周波成分を多く含む。従って、ローパスフィルタを介すことで、短絡に起因する電流を残しつつ還流電流を低減できる。これによって、外部端子の短絡を検知する精度を向上できる。

検査システムの概念的な構成の一例を示す図である。 検査システムの概念的な構成の他の一例を示す図である。 外部端子群Ｐ１０の出力パターンの一例を示す図である。 通常動作において電源端子１１を流れる電流を示す模式的な図である。 電源端子１１を流れる電流を示す模式的な図である。 外部端子群Ｐ１０の出力パターンの他の一例を示す図である。 外部端子群Ｐ１０の出力パターンの他の一例を示す図である。 外部端子群Ｐ１０の出力パターンの他の一例を示す図である。 検査方法を実行した場合に電源端子１１を流れる電流を示す模式的な図である。 検査装置の動作の一例を示すフローチャートである。 電源端子１１を流れる電流の一例を示す模式的な図である。 検査システムの他の一例を示す概念的な構成図である。 電源端子１１を流れる電流の一例を示す模式的な図である。 動作電流の一例を示す模式的な図である。 短絡電流の一例を示す模式的な図である。 電源端子１１を流れる電流の一例を示す模式的な図である。 動作電流の一例を示す模式的な図である。 検査システムの他の一例を示す概念的な構成図である。 検査システムの他の一例を示す概念的な構成図である。

第１の実施の形態．
＜検査システムの構成＞
図１に示されるように、検査システムは電気回路１と検査装置２とを備えている。

電気回路１は例えば混成集積回路（ハイブリッドＩＣ，Hybrid Integrated Circuit）である。以下、電気回路１を混成集積回路１と呼ぶ。混成集積回路１は、集積回路１０と、基板１２と、電源端子１１とを備えている。なお、実際には混成集積回路１は複数の電子部品を備えているものの、本実施の形態にかかる技術おいては本質的ではないため、これらの電子部品については図示を省略している。

基板１２は絶縁性の基板（例えばガラスエポキシやセラミックや、表面に絶縁膜が形成された金属基板等）である。基板１２には複数の配線（配線１２１以外は不図示）が形成される。かかる配線は、基板１２上に設けられる複数の電子部品（集積回路１０以外は不図示）同士を接続し、または基板１２に設けられる入出力端子（電源端子１１以外は不図示）とこれらの電子部品とを接続する。

電源端子１１は基板１２に形成された配線１２１と接続されて基板１２上に取り付けられる。

集積回路１０は、例えばパッケージ化された電子部品であって、複数の外部端子を有している。当該複数の外部端子のうちの少なくとも一部が基板１２に形成された配線と電気的に接続されて、集積回路１０が基板１２に実装される。集積回路１０は表面実装型であっても挿入実装型であってよい。また、基板１２への実装方法についても特に限定されず、例えば集積回路１０が半田付けなどで基板１２に実装される。

複数の外部端子には電源端子Ｐ１１が含まれている。電源端子Ｐ１１は基板１２に形成された配線１２１を介して電源端子１１と接続されている。

また複数の外部端子には外部端子群Ｐ１０が含まれている。外部端子群Ｐ１０は３個以上の外部端子を含んでいる。当該外部端子は所定の方向（ここでは図中の紙面上下方向）に並んで配置されている。かかる外部端子群Ｐ１０の外部端子の各々は外部からの制御によって、第１電位Ｈと、第１電位Ｈと異なる第２電位Ｌとを任意に出力可能である。以下、具体的に説明する。

外部端子群Ｐ１０は集積回路１０の内部に形成された回路１０１と接続されている。回路１０１は電源端子Ｐ１１に接続されて、電源端子Ｐ１１から電源が供給されて動作する。回路１０１は電源端子Ｐ１１及び外部端子群Ｐ１０以外の外部端子を介して指令を受け取り、当該指令に応じて外部端子群Ｐ１０の外部端子の各々に第１電位Ｈ又は第２電位Ｌを出力する。

また集積回路１０はその内部に回路１０２を備えている。回路１０２は電源端子Ｐ１１に接続されて、電源端子Ｐ１１から電源が供給されて動作する。回路１０２は電源端子Ｐ１１及び外部端子群Ｐ１０以外の所定の外部端子を介して指令を受け取り、所定の処理（例えば演算処理）を実行して他の所定の外部端子から処理の結果を出力する。

集積回路１０は、回路１０１，１０２によって、あるいは更に不図示の複数の回路によって複数の機能を発揮する。但し、これらの機能のうちいくつかが混成集積回路１の通常動作では用いられない場合がある。ここでは例えば回路１０１が実現する機能は混成集積回路１としての通常動作では必要とされない。

しかしながら、集積回路１０の通常動作において、回路１０１は電源端子Ｐ１１に接続されて動作し、これによって回路１０１の出力端子たる外部端子群Ｐ１０からは信号が出力される。換言すれば、外部端子群Ｐ１０の外部端子の間には電位差が生じる。よって、混成集積回路１の通常動作では、回路１０１の出力端子たる外部端子群Ｐ１０を、他の電子部品或いは外部装置（例えば混成集積回路１と接続される外部装置）と電気的に接続させない。簡単にいえば、外部端子群Ｐ１０は混成集積回路１の通常動作では使用されない。換言すると、外部端子群Ｐ１０から出力される信号は、他の電子部品或いは外部装置によって実質的に参照されない。

混成集積回路１の通常動作で使用されない外部端子群Ｐ１０として、他の具体例をも示す。例えば、外部端子群Ｐ１０はデバッグ用の外部端子である。デバッグ用の外部端子とは、通常動作とは別に、集積回路１０の演算結果（あるいは演算の途中結果）を作業員が確認するための外部端子である。

この場合、例えば図２に示すように、回路１０１は外部端子群Ｐ１０とは別の外部端子群Ｐ２０とも接続され、かかる外部端子群Ｐ２０を介して信号が出力される。かかる外部端子群Ｐ２０は基板１２に形成された配線１２２を介して、基板１２上に設けられた他の電子部品１３或いは外部装置（不図示）に接続される。そして、かかる外部端子群Ｐ２０から出力される信号が、他の電子部品１３或いは外部装置によって参照される。このように、回路１０１の機能は、混成集積回路１の通常動作において、外部端子群Ｐ１０とは別の外部端子群Ｐ２０を介して他の電子部品１３、或いは外部装置によって使用される。他方、外部端子群Ｐ１０の外部端子からはデバッグ用の信号が出力される（換言すれば外部端子群Ｐ１０の外部端子の間には電位差が生じる）ものの、通常動作では外部端子群Ｐ１０は他の電子部品或いは外部装置と電気的に接続されない。換言すると、外部端子群Ｐ１０から出力される信号は他の電子部品或いは外部装置によって実質的に参照されない。

外部端子群Ｐ１０の外部端子の各々の短絡を検出するための検査装置２は、シャント抵抗２１と、電圧検出回路２２と、命令部２３と、判定部２４とを備えている。

シャント抵抗２１は電源端子１１と直流電源３との間に接続されている。換言すると、シャント抵抗２１は直流電源３と電源端子１１と直列に接続される。

電圧検出回路２２はシャント抵抗２１に流れる電流によって生じる電圧降下を検出する。シャント抵抗２１の電圧降下と、シャント抵抗２１の抵抗値からシャント抵抗２１を流れる電流が把握される。シャント抵抗２１は直流電源３と電源端子１１と直列に接続されているので、シャント抵抗２１を流れる電流と電源端子１１を流れる電流とは等しい。よってシャント抵抗２１と電圧検出回路２２の一組は、電源端子１１を流れる電流を検出する電流検出部と把握できる。また図１の例示では電圧検出回路２２はローパスフィルタ２５を備えている。但し、これは必須の要件ではない。ローパスフィルタ２５については後述する。

命令部２３は、外部端子群Ｐ１０のＮ（Ｎは３以上の自然数）個の外部端子のうち、配置方向（ここでは紙面上下方向）の一方側からｘ（ｘは１からＮまでの自然数）個目までの外部端子に第１電位を、（ｘ＋１）個目からＮ個目までの外部端子に第２電位を出力させる信号Ｓｘを集積回路１０へと出力する。

図１の例示では、外部端子群Ｐ１０は５つの外部端子を含んでいる。５つの外部端子は図中上下方向に並んで配置されている。命令部２３は、図３に示すように、例えば上から１個目の外部端子に第１電位Ｈを、上から２個目の外部端子から５個目の外部端子に第２電位Ｌを出力させる信号Ｓ１を集積回路１０に出力する。例えば、回路１０１が所定の演算処理を実行して外部端子群Ｐ１０に出力する場合、命令部２３はその演算結果が上述した電位パターンとなるように、信号Ｓ１として入力データを集積回路１０（より具体的には回路１０１）に与える。なお以下において、図３に合わせて、外部端子群Ｐ１０の外部端子を上から順に外部端子Ｐ１〜Ｐ５と呼ぶ。また図３の例示では、外部端子Ｐ１〜Ｐ５がそれぞれ論理反転回路１１１〜１１５の出力と接続されている。かかる論理反転回路１１１〜１１５は回路１０１の構成要素として例示される。

判定部２４は電圧検出回路２２が検出した電圧の値が所定の基準値を超えているかどうかを判定する。これは電流検出部によって検出された電流の値を判定部２４が基準値に基づいて弁別すると把握できる。判定部２４は当該電流の値が基準値を超えていると、信号Ｓｘに基づいてｘ個目の外部端子と（ｘ＋１）個目の外部端子との間に短絡が生じていると判定する。また判定部２４は当該電流の値が基準値を下回っていると、信号Ｓｘに基づいてｘ個目の外部端子と（ｘ＋１）個目の外部端子とは開放していると判定してもよい。

なお、命令部２３及び判定部２４の機能は、例えばマイクロコンピュータと記憶装置とによって実現されてもよい。マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行する。上記記憶装置は、例えばＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ(Erasable Programmable ROM)等）、ハードディスク装置などの各種記憶装置の１つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、命令部２３及び判定部２４はこれに限らず、実行される各種手順、あるいは実現される各種手段又は各種機能の一部又は全部をハードウェアで実現しても構わない。

＜検査方法＞
かかる検査システムにおける検査方法について説明する。

まず、シャント抵抗２１を介して混成集積回路１と直流電源３とが接続される。混成集積回路１は直流電源３から電源の供給を受けて動作する。混成集積回路１の動作によって電源端子１１には電流が流れる。

次に、命令部２３は信号Ｓｘを集積回路１０に与える。ここではその一例として信号Ｓ１が集積回路１０に与えられる。集積回路１０、より具体的には回路１０１は信号Ｓ１を受け取って外部端子Ｐ１に第１電位Ｈを、外部端子Ｐ２〜Ｐ５に第２電位Ｌを出力する（図３も参照）。これによって外部端子Ｐ１，Ｐ２の間には電位差が生じ、外部端子Ｐ２〜Ｐ５の相互間には電位差が生じない。そして外部端子Ｐ１，Ｐ２が短絡していると、外部端子Ｐ１，Ｐ２の電位差によって外部端子Ｐ１，Ｐ２に短絡電流が流れる。この場合、電源端子１１を流れる電流は外部端子Ｐ１，Ｐ２を流れる短絡電流の分、増大する。なお、外部端子Ｐ２〜Ｐ５の相互間に短絡が生じていたとしても、外部端子Ｐ２〜Ｐ５の電位は全て同じ第２電位Ｌであるので、これらの間では短絡電流は流れない。

次に、電流検出部は電源端子１１に流れる電流の値を検出する。より具体的には、電圧検出回路２２がシャント抵抗２１を流れる電流に起因する電圧降下の値を検出して判定部２４へと出力する。

判定部２４は検出された電流の値が所定の基準値を超えているかどうかを判定する。そして、電流の値が基準値を超えていることを以って、信号Ｓ１に基づいて外部端子Ｐ１，Ｐ２が短絡していると判定する。

以上のように、本検査方法によれば、外部端子群Ｐ１０の外部端子の隣り合う相互間のうち、ｘ（上述の例では１）個目の外部端子と、（ｘ＋１）個目の外部端子の間にのみ電位差を生じさせることができる。よって、これらの間に短絡が生じていることを検知できる。しかも、プローブを用いることなく検知しているので、プローブと接続するパッドを混成集積回路１に設ける必要もない。また集積回路１０の外部端子が、基板１２に垂直な方向における集積回路１０と基板１２との間に位置し（例えば集積回路１０がＢＧＡ）、外部から当該外部端子を視認すること困難な状態であっても、短絡を検知できる。また外部端子群Ｐ１０が混成集積回路１の通常動作では使用されない端子であっても、短絡を検知できる。なお、通常動作で使用される端子は通常動作の検証時に短絡の有無を検査できる。

なお、外部端子群Ｐ１０がひとつの外部端子を含み、この外部端子に隣接して、電源端子Ｐ１１が配置された場合、この外部端子に電源端子Ｐ１１に印加される電位とは異なる電位を出力させることで、この外部端子と電源端子Ｐ１１との短絡の有無を検査できる。また、同様に、この外部端子に隣接して、接地された接地端子が配置された場合、この外部端子に接地電位とは異なる電位を出力させることで、この外部端子と接地端子との短絡の有無を検査できる。

但し、混成集積回路１へと電源が供給されると、外部端子群Ｐ１０に短絡が生じていない状態であっても、図４に示されるように、混成集積回路１の通常動作において電源端子１１に流れる電流が変動する場合もある。図４において、電流値Ｉｍａｘは通常動作において電源端子１１を流れる正常電流の最大値、電流値Ｉｍｉｎは通常動作において電源端子１１を流れる正常電流の最小値をそれぞれ示す。このような電流の変動は混成集積回路１の通常動作において、例えば混成集積回路１が備える複数の機能がそれぞれ実行／停止を繰り返すために引き起こされる。この場合、外部端子群Ｐ１０に流れる短絡電流による電流の増大分が、混成集積回路１の通常動作による電流の変化に埋もれることが考えられる。

そこで、外部端子群Ｐ１０の外部端子うち何れか２つの間のみに電位差を生じさせ且つ当該２つを短絡させた状態で当該２つを流れる電流（即ち外部端子群Ｐ１０を流れる短絡電流）が、外部端子群Ｐ１０が開放している状態で電源端子１１に流れる電流（即ち混成集積回路１の通常動作における正常電流）の最大値よりも大きいことが望ましい。かかる要求は、例えば外部端子群Ｐ１０と接続される回路１０１の電流容量を、回路１０２の電流容量よりも大きく設定することで実現される。例えば図３の例示において、論理反転回路１１１〜１１５がトランジスタで構成されるときはこれらトランジスタの電流容量が調整される。なお、混成集積回路１の正常電流は、外部端子群Ｐ１０の外部端子の全てに第１電位Ｈ（あるいは第２電位Ｌ）を出力させた状態で電源端子１１を流れる電流とも把握できる。

これによって、図５に示すように、外部端子群Ｐ１０を流れる短絡電流に起因して、電源端子１１を流れる電流は電流値Ｉｍａｘを越えて増大する。そして判定部２４は電源端子１１を流れる電流の値が所定の基準値（≧電流値Ｉｍａｘ）を超えたことを以って、信号Ｓｘに基づいてｘ個目の外部端子と（ｘ＋１）個目の外部端子の間に短絡が生じたと判定する。

以上のように、通常動作において電源端子１１に流れる正常電流が変動する混成集積回路１であっても、外部端子群Ｐ１０の短絡を検知することができる。

続いて、外部端子群Ｐ１０の外部端子が出力する電位を順次に変えて短絡を検出する検査方法及び命令部２３の更なる機能について述べる。

命令部２３は、Ｎ個の外部端子群Ｐ１０のうちｘ個目までの外部端子に第１電位を、（ｘ＋１）個目からＮ個目までの外部端子に第２電位を出力させる信号Ｓｘについて、ｘを１から（Ｎ−１）まで順次に更新して集積回路１０へと出力する。

まず図３を参照して説明したように、図３の電位パターンを外部端子Ｐ１〜Ｐ５に出力させて、外部端子Ｐ１，Ｐ２の間の短絡を検査する。次に、命令部２３は信号Ｓ２を集積回路１０（ひいては回路１０１）へと与える。信号Ｓ２を受け取った回路１０１は、図６に示すように、外部端子Ｐ１，Ｐ２に第１電位Ｈを、外部端子Ｐ３〜Ｐ５に第２電位Ｌをそれぞれ出力させる。これによって、隣り合う外部端子Ｐ１〜Ｐ５の相互間のうち、外部端子Ｐ２，Ｐ３の間のみに電位差を生じさせることができる。

次に、判定部２４は電圧検出回路２２が検出した電圧の値が所定の基準値を超えているかどうかを判定する。これは上述のように電源端子１１に流れる電流が基準値を超えているか否かの判定とみることができる。当該電流が基準値を超えているときは信号Ｓ２に基づいて外部端子Ｐ２，Ｐ３に短絡が生じていると判定する。また、電流の値が基準値を下回っていることを以って外部端子Ｐ２，Ｐ３が開放していると判断してもよい。

次に、命令部２３は順次に信号Ｓ３，Ｓ４を集積回路１０（ひいては回路１０１）に与える。信号Ｓ３，Ｓ４を受け取った回路１０１はそれぞれ図７，８に示すように、外部端子Ｐ１〜Ｐ５のうち外部端子Ｐ３，Ｐ４の間のみ、外部端子Ｐ４，Ｐ５の間のみに電位差をそれぞれ生じさせる。そして、その各々において、判定部２４が電源端子１１に流れる電流が基準値を超えているかどうかを判断し、超えているときには、それぞれ外部端子Ｐ３，Ｐ４に、外部端子Ｐ４，Ｐ５に短絡が生じていると判定する。またその各々において、電流の値が基準値を下回っていることを以って、外部端子Ｐ３，Ｐ４が、外部端子Ｐ４，Ｐ５が開放していると判定してもよい。

より具体的な一例として、例えば外部端子Ｐ３，Ｐ４の間に短絡が生じているときに、この検査方法を実行すると、図９に示すように電源端子１１を流れる電流は信号Ｓ３が与えられた状態でのみ正常電流の最大値（即ち電流値Ｉｍａｘ）を超えて変化する。これによって外部端子Ｐ３，Ｐ４に短絡が生じていることを検知できる。

以上のように、この検査方法によれば、隣り合う外部端子のうち、所定の２つの外部端子の間のみに電位差を生じさせることができ、またかかる電位差が生じている箇所を順次に変えることができる。そして、その各々において電源端子１１を流れる電流を検知して短絡の有無を判定している。よって、外部端子群Ｐ１０の外部端子のうち、どの外部端子間で短絡が生じているのかを特定して、短絡を検出することができる。

次に、図１０を参照して、図３，６〜８を参照して説明した検査方法を実行する検査装置のフローチャートの一例について説明する。

まずステップＳＴ１にて命令部２３は値ｘを初期値たる１に設定する。なお、値ｘは信号Ｓｘの符号ｘと一致し、ここでは値ｘは１〜５までの値を採る。

次に、ステップＳＴ２にて命令部２３は信号Ｓｘを集積回路１０へ与える。信号Ｓｘを受け取った集積回路１０は信号Ｓｘに応じて外部端子群Ｐ１０に電位を出力する。信号Ｓｘを受け取った集積回路１０は５つの外部端子Ｐ１〜Ｐ５のうち上からｘ個目までの外部端子に第１電位Ｈを、（ｘ＋１）個目から５個目までの外部端子に第２電位Ｌを出力させる。

次にステップＳＴ３にて電流検出部（シャント抵抗２１と電圧検出回路２２の一組。以下、同様）は電源端子１１に流れる電流を検出してその値を判定部２４へと出力する。次に、ステップＳＴ４にて、判定部２４は電流検出部からの電流値と所定の基準値とを比較する。当該電流値が基準値を超えている場合は、ステップＳＴ５にて、上からｘ番目の外部端子と上から（ｘ＋１）番目の外部端子とが短絡していると判定する。なお、判定部２４はｘ番目の外部端子と（ｘ＋１）番目の外部端子に短絡が生じていることを外部に表示あるいは報知してもよい。

ステップＳＴ４にて当該電流値が基準値を下回っている場合はステップＳＴ６にて、上からｘ番目の外部端子と上から（ｘ＋１）番目の外部端子とが開放していると判定する。また判定部２４はｘ番目の外部端子と（ｘ＋１）番目の外部端子とが開放していることを外部に表示あるいは報知してもよい。なお、外部の者が開放している外部端子を知る必要がないときは、ステップＳＴ６は不要である。

ステップＳＴ５，ＳＴ６のいずれかを経てステップＳＴ７にて、命令部２３は値ｘが５以上であるかどうかを判定する。値ｘが５未満であればステップＳＴ８にて命令部２３は値ｘをインクリメントしてステップＳＴ２に戻る。値ｘが５以上であれば処理を終了する。

続いて、例えば集積回路１０がＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の回路を有している場合について説明する。ＣＭＯＳ型の回路とは、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタと、ｐチャネルのＭＯＳ電界効果トランジスタとを相補的に接続した構成を有する回路である。例えば図３，６〜８で例示した論理反転回路１１１〜１１５に上記構成が設けられる。これらＭＯＳ電界効果トランジスタのゲート電極には共通の信号が入力される。そして、このゲート電極の電位が信号の立ち上がり或いは立ち下がりの間に印加される中間の電位であるときに、これらＭＯＳ電界効果トランジスタには比較的大きな貫通電流が流れる。

そして集積回路１０に例えば所定のクロック信号が入力され、このクロック信号が上記ＭＯＳ電界効果トランジスタのゲート電極に入力される場合、図１１に示すようにクロック信号の立ち上がり及び立下り（図中ではクロックエッジ）に起因して集積回路１０には貫通電流が流れる。換言すると、電源端子１１を流れる電流には、一定の周期で流れる貫通電流が含まれている。かかる貫通電流は、信号の立ち上がる短い期間又は立ち下る短い期間に流れる電流なので、多くの高調波成分を含んでいる。

この場合、図１に示すように電圧検出回路２２はローパスフィルタ２５を備えることが望ましい。電圧検出回路２２は、シャント抵抗２１を流れる電流によって生じる電圧降下を、ローパスフィルタ２５を介して検出する。これによって、シャント抵抗２１を流れる電流の高調波成分を除去して、シャント抵抗２１を流れる電流を検出できる。なお、ローパスフィルタ２５は電源端子１１と直流電源３との間でシャント抵抗２１と直列に接続されていてもよい。

外部端子群Ｐ１０に短絡が生じて外部端子群Ｐ１０を流れる短絡電流は、少なくともクロック信号が立ち上がった状態を維持する期間（クロック信号が活性化された期間）或いは立ち下がった状態を維持する期間（クロック信号が非活性化された期間）に渡って流れ続ける。よって、クロック信号の立ち上がり期間又は立下り期間のみ流れる貫通電流に比べて、外部端子群Ｐ１０を流れる短絡電流は多くの低周波成分を含む。

従って、かかる電流検出部（シャント抵抗２１と、電圧検出回路２２と、ローパスフィルタ２５の一組）によれば、電源端子Ｐ１１を流れる電流から高周波成分を除去して、換言すれば貫通電流を除去して検出できる。従って、貫通電流の影響を抑制した電流を検出できるので、短絡の検出精度を向上できる。なお、クロック信号とは無関係に信号Ｓｘに基づいて外部端子群Ｐ１０に電位が出力されることが望ましい。この場合、短絡電流はほぼ直流なので、より高精度に貫通電流から短絡電流を切り分けることができる。

第２の実施の形態．
図１２に例示する検査システムは、検査装置２の構成という点で図１に例示する検査システムと相違している。図１２の検査装置２は図１の検査装置２と比較して、クロック供給部２６を更に備えている。クロック供給部２６はクロックを混成集積回路１（より詳細な一例は集積回路１０、以下、集積回路１０を例にとって説明する）へと与える。

混成集積回路１はクロック供給部２６からクロックが入力されるクロック入力端子１３を備えている。集積回路１０はクロック入力端子１３からのクロックが入力されるクロック入力端子Ｐ１２を備えている。

集積回路１０は入力されたクロックと同期して動作する。また電源端子１１を介して集積回路１０に流れる動作電流はクロックの周波数が低いほど小さい。なおここでいう動作電流はクロックの周波数に依存するという点で第１の実施の形態で述べた短絡電流と区別される概念である。

短絡電流は、外部端子群Ｐ１０に属して隣り合う２つの外部端子に短絡が生じており、かつ信号Ｓｘに基づいて当該２つの外部端子の間に電位差が生じることによって、流れる。よって、短絡電流は当該電位差が生じている限り一定の直流成分として電源端子１１を流れ続ける。よって、短絡電流はクロックの周波数には依存しない。換言すれば、電源端子１１を流れる電流のうちクロックの周波数に依存しない成分が短絡電流である。

一方、信号Ｓｘとは無関係に集積回路１０がクロックに基づいて動作することによって流れる動作電流は、クロックの周波数に依存する。換言すれば、電源端子１１を流れる電流のうちクロックの周波数に依存する成分が動作電流である。この点について一例を説明する。集積回路１０は例えば相補的に２つのスイッチング素子が接続された構成を複数有していている。相補的に２つのスイッチング素子が接続された構成とは、当該２つのスイッチング素子が高電位端と低電位端との間で互いに直列に接続された構成である。そして、これら２つのスイッチング素子は相補的に導通する。かかる構成の一例として上述したＣＭＯＳ型の回路が挙げられる。

このような構成においては、２つのスイッチング素子の導通／非導通が切り替わる際に、２つのスイッチング素子が同時に導通する期間が存在する。かかる期間においては、高電位端から低電位端へと２つのスイッチング素子を経由して電流（貫通電流）が流れ得る。スイッチング素子の導通／非導通の切り替えの周期はクロックの周波数に依存するので、クロック周波数が低いほど同じ期間内で貫通電流が流れる回数は低減する。よって、集積回路１０を流れる動作電流（貫通電流を含む）は、単位時間で平均化された場合に小さくなる。かかる平均化は例えば集積回路１に設けられるバイパスコンデンサ１８によって実現される。バイパスコンデンサ１８は配線１２１とグランドとの間に設けられて、配線１２１に印加される直流電圧の変動を抑制するものである。

かかる検査システムにおいて、クロック供給部２６は所定のクロックを集積回路１０に与える。そして第１の実施の形態で述べたいずれかの方法により、信号Ｓｘに基づいて外部端子群Ｐ１０には電位が与えられる。ここでは、外部端子群Ｐ１０には短絡が生じており、所定の信号Ｓｘが集積回路１０に与えられることによって電源端子１１には短絡電流が流れるものと仮定する。

まずクロックの周波数が比較的高い場合について説明する。図１３は電源端子１１を流れる電流の一例を示している。図１４は電源端子１１を流れる電流のうち動作電流の一例を示している。図１５は電源端子Ｐ１１を流れる電流のうち短絡電流の一例を示している。

図１５に例示されるように、時刻ｔ１から時刻ｔ２の期間に渡って短絡電流が流れている。これは、時刻ｔ１において所定の信号Ｓｘが集積回路１０に入力され、かかる入力によって外部端子群Ｐ１０に属して短絡が生じた外部端子の間に、電位差が生じたことに起因する。そして、時刻ｔ２において所定の信号Ｓｘの入力が停止（或いは他の外部端子間に電位差を生じさせる信号へと切り替わる）されることにより、短絡電流が零になっている。

図１４に例示されるように、集積回路１０には動作電流が流れる。クロック入力端子Ｐ１２に入力されるクロックの周波数が高いほど、集積回路１０の動作電流も大きくなるところ、図１４および図１５の例示では、動作電流の最大値が短絡電流の絶対値よりも大きい。

このような周波数を有するクロックが集積回路１０に入力されれば、図１３に例示されるように、電源端子１１を流れる電流において、短絡電流が動作電流に埋もれてその存在を検知しにくい。

そこで、クロック供給部２６は比較的周波数の低いクロックをクロック入力端子１３へと供給すればよい。以下、クロックの周波数が比較的大きい場合について説明する。図１６は電源端子１１を流れる電流の一例を示している。図１７は電源端子１１を流れる電流のうち動作電流の一例を示している。なお、上述したように短絡電流はクロックの周波数に依存せずに一定であるので、その一例は図１５で示した短絡電流と同一である。

図１４と図１７との比較から容易に理解できるように、比較的低い周波数のクロックがクロック入力端子Ｐ１２に入力されることで、集積回路１０の動作電流の絶対値を低減できる。かかる例では、図１６と図１７との比較から容易に理解できるように、動作電流の最大値が短絡電流の絶対値よりも小さい。

これは以下の理由による。すなわち、クロックの周波数が低いときには貫通電流が流れる頻度が低いので、動作電流の山と谷との間の横軸の間隔（図１６を参照）が、クロックの周波数が高いときの動作電流の山と谷との間の横軸の間隔（図１４を参照）よりも広い。そして、動作電流の変動の間隔が広がれば、バイパスコンデンサ１８の積分（平均）効果によって動作電流の変動幅が低下する。この内容は、クロックの周波数が低いときの動作電流の山と谷と間の縦軸の間隔（図１６を参照）が、クロックの周波数が高いときの動作電流の山と谷との間の縦軸の間隔（図１４を参照）よりも狭いことを意味する。

一方、短絡電流はほぼ一定の直流成分のみを有しているので、バイパスコンデンサ１８によっては変化しない。

よって、クロックの周波数が所定値よりも低ければ、図１６，１７に例示するように、短絡電流の絶対値が動作電流の最大値を上回ることができる。

このような周波数を有するクロックが集積回路１０に入力されれば動作電流の最大値を超えて短絡電流が流れるので、図１６に例示されるように、電源端子１１を流れる電流において、短絡電流の存在を検知しやすい。例えば判定部２４は、電源端子１１を流れる電流と、動作電流の最大値よりも高い基準値とを比較し、かかる電流が基準値Ｉｒｅｆを超えていれば短絡が生じていると判定すればよい。

以上のように、検査装置２がクロック供給部２６を備えているので、電源端子１１を流れる電流のうちクロックの周波数に依存する成分（いわゆる動作電流）と区別して、短絡電流を判別しやすい周波数のクロックを採用することができる。

図１８に示す検査システムは、混成集積回路１および検査装置２の構成という点で図１２に例示する検査システムと相違している。

混成集積回路１は周波数を変更する回路を有している。かかる回路の一例として、分周回路１５，１６およびスイッチ１７が図１８に示されている。分周回路１６は例えばクロック入力端子Ｐ１２から入力されたクロックの周波数を低下させて分周回路１５およびスイッチ１７へと出力する。分周回路１５は分周回路１６から入力されたクロックの周波数を低下させてスイッチ１７へと出力する。分周回路１５は分周回路１６によって低下されたクロックを更に低下させるので、分周回路１５から出力されるクロックの周波数は分周回路１６から出力されるクロックの周波数に比べて低い。

スイッチ１７は分周回路１５，１６の出力のうちいずれか一方を選択的にクロック入力端子Ｐ１２と接続して、分周回路１５，１６の出力のうちいずれか一方を集積回路１０へと出力する。スイッチ１７の選択動作は例えば集積回路１０によって制御される。

検査装置２は周波数制御部２７を備えている。周波数制御部２７は集積回路１０に入力されるクロックの周波数を変更する制御信号Ｓを混成集積回路１へと出力する。なお、周波数制御部２７の機能は、命令部２３及び判定部２４と同様に、マイクロコンピュータによって実現されてもよく、ハードウェアで実現されても良い。

かかる混成集積回路１にかかる制御信号Ｓが入力されることによってスイッチ１７が制御される。より詳細な一例としては、例えば集積回路１０にかかる制御信号Ｓが入力され、かかる制御信号Ｓに基づいて集積回路１０がスイッチ１７の選択動作を制御する。より具体的にはスイッチ１７を制御して分周回路１５の出力を集積回路１０に入力する。なおスイッチ１７は必ずしも集積回路１０が制御する必要はなく、周波数制御部２７が直接にスイッチ１７を制御しても良い。

また図１８の例示では検査装置２がクロック供給部２６を有しているが、これに限らず、混成集積回路１がクロックを生成するクロック生成部を有し、これの出力が周波数を変更する回路（図１８の例示では分周回路１５，１６およびスイッチ１７）に入力されればよい。

かかる検査システムによれば、検査装置２側からの制御で、クロックの周波数を変更することができる。したがって、クロックの周波数を適切に低下させることができ、図１３〜図１７を参照して説明したように、電源端子１１を流れる電流から動作電流と区別して短絡電流を判別しやすい周波数にすることができる。より詳細には、例えば集積回路１０の製品として要求されるクロックの周波数が比較的高くとも、検査が容易な周波数を採用することができる。

なお上述した内容は、第１の実施の形態で説明した検査方法を実行するに先立って、クロックの周波数を低下して集積回路１０へと与える、という方法の発明としても把握できる。

なお図１９に例示するように、バイパスコンデンサ１８の機能を平均部２５が代用してもよい。かかる平均部２５は例えば積分回路やローパスフィルタであって検査装置２に設けられる。平均部２５は電流検出部（シャント抵抗２１と電圧検出回路２２）によって検出された電流を平均（積分）する。これにより、電源端子１１を流れる電流のうち動作電流の変動幅を低下させる。そして、判定部２４は平均部２５が平均した値と基準値とを比較して短絡の有無を判定する。これによって、容易に短絡を判定することができる。

なお図１８においてバイパスコンデンサの代わりに平均部２５を検査装置２に設けても構わない。またこれらの内容は、電源端子１１を流れる電流を平均して、平均化した値と基準値とを比較して短絡の有無を判定する、という方法の発明としても把握できる。

１ 混成集積回路
１０ 集積回路
１５，１６ 分周回路
１７ スイッチ
２１ シャント抵抗
２２ 電流検出回路
２３ 命令部
２４ 判定部
２６ クロック供給部
２７ 周波数制御部
１０１，１０２ 回路
Ｈ 第１電位
Ｌ 第２電位
Ｐ１０ 外部端子群
Ｐ１〜Ｐ５ 外部端子
ＳＴ２〜ＳＴ５，ＳＴ７，ＳＴ８ ステップ

Claims (14)

1. 外部から電源が供給される電源端子（１１，Ｐ１１）と、
   前記電源に基づいて動作する第１回路（１０１）と、
   前記第１回路に接続され、所定の方向に並んで配置され、外部からの制御によって第１電位（Ｈ）及び前記第１電位と異なる第２電位（Ｌ）とを任意に出力可能なＮ（Ｎは４以上の自然数）個の外部端子（Ｐ１０，Ｐ１〜Ｐ５）と
   を備える集積回路（１，１０）における外部端子の開放／短絡検査方法であって、
   （ａ）前記Ｎ個の外部端子のうち、前記方向の一方側からＭ（Ｍは自然数）個目までの外部端子に前記第１電位（Ｈ）を、（Ｍ＋１）個目からＮ個目までの外部端子に前記第２電位（Ｌ）を出力させるステップ（ＳＴ２）と、
   （ｂ）前記ステップ（ａ）の実行後に、前記電源端子を流れる電流の値が所定の基準値を超えたことを以って、前記Ｍ個目と前記（Ｍ＋１）個目の外部端子の間が短絡していると判定するステップ（ＳＴ３，ＳＴ４，ＳＴ５）と
   を、前記Ｍを１〜（Ｎ−２）の範囲で異ならせて複数回実行する、集積回路における外部端子の開放／短絡検査方法。
2. 前記集積回路（１，１０）は、前記電源に基づいて動作する第２回路（１０２）を有し、
   前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子との間に短絡が生じたときに、前記ステップ（ａ）にて前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子とを流れる電流は、前記Ｎ個の外部端子に前記第１電位（Ｈ）が出力された状態で前記電源端子（１１）を流れる正常電流の最大値よりも、大きい、請求項１に記載の集積回路における外部端子の開放／短絡検査方法。
3. 前記集積回路（１，１０）は、前記電源に基づいて動作する第２回路（１０２）を有し、
   前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子との間に短絡が生じたときに、前記ステップ（ａ）にて前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子とを流れる電流は、前記Ｎ個の外部端子が全て開放された状態で前記電源端子（１１）を流れる正常電流の最大値よりも、大きい、請求項１に記載の集積回路における外部端子の開放／短絡検査方法。
4. 前記集積回路（１，１０）はクロックが入力されるクロック入力端子を備え、前記集積回路は前記クロックに基づいて動作し、前記電源端子（１１）を介して前記集積回路に流れる電流のうち、前記クロックの周波数に依存する成分は前記クロックの周波数が低いほど小さく、
   （ｃ）前記ステップ（ａ）に先立って実行され、前記クロックの周波数を低下して前記集積回路へと与えるステップ
   をさらに含む、請求項１に記載の集積回路における外部端子の開放／短絡検査方法。
5. 前記第２回路（１０２）は前記外部端子に接続されないＣＭＯＳ型回路を有し、
   前記ステップ（ａ）は、ローパスフィルタ（２５）を介して前記電流の値を検出するステップを含む、請求項２，３の何れか一つに記載の集積回路における外部端子の開放／短絡検査方法。
6. 外部から電源が供給される電源端子（１１）と、
   前記電源に基づいて動作する第１回路（１０１）と、
   前記第１回路に接続され、所定の方向に並んで配置され、外部からの制御によって第１電位（Ｈ）及び前記第１電位と異なる第２電位（Ｌ）とを任意に出力可能なＮ（Ｎは４以上の自然数）個の外部端子（Ｐ１０，Ｐ１〜Ｐ５）と
   を備える集積回路（１，１０）における外部端子の開放／短絡検査装置であって、
   前記電源端子に流れる電流の値を検出する電流検出部（２１，２２）と、
   前記Ｎ個の外部端子のうち、前記方向の一方側からＭ（Ｍは自然数）個目までの外部端子に前記第１電位を、（Ｍ＋１）個目からＮ個目までの外部端子に前記第２電位を出力させる信号（Ｓ１〜Ｓ４）を前記集積回路へと出力する命令部（２３）と、
   前記電流の値が所定の基準値を超えたことを以って、前記Ｍ個目と前記（Ｍ＋１）個目の外部端子の間が短絡していると判定する判定部（２４）と
   を含み、
   前記命令部（２３）は前記Ｍを１〜（Ｎ−２）の範囲で異ならせて前記信号（Ｓ１〜Ｓ４）を前記集積回路（１，１０）へと出力する、集積回路における外部端子の開放／短絡検査装置。
7. 前記集積回路（１，１０）は、前記電源に基づいて動作する第２回路（１０２）を有し、
   前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子との間に短絡が生じたときに、前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子とを流れる電流は、前記Ｎ個の外部端子に前記第１電位（Ｈ）が出力された状態で前記電源端子（１１）を流れる電流の最大値よりも、大きい、請求項６に記載の集積回路における外部端子の開放／短絡検査装置。
8. 前記集積回路（１，１０）は、前記電源に基づいて動作する第２回路（１０２）を有し、
   前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子との間に短絡が生じたときに、前記Ｍ個目の外部端子と前記（Ｍ＋１）個目の外部端子とを流れる電流は、前記Ｎ個の外部端子が全て開放された状態で前記電源端子を流れる正常電流の最大値よりも、大きい、請求項６に記載の集積回路における外部端子の開放／短絡検査装置。
9. 前記集積回路（１，１０）はクロックが入力されるクロック入力端子（１２，Ｐ１２）を備え、前記集積回路は前記クロックに基づいて動作し、前記集積回路は、前記クロックの周波数が低いほど、前記電源端子（１１）を介して前記集積回路を流れる電流のうち前記クロックの周波数に依存する成分が小さい特性を有し、
   前記クロックを前記クロック入力端子へと与えるクロック供給部（２６）
   をさらに含む、請求項６に記載の集積回路における外部端子の開放／短絡検査装置。
10. 前記集積回路（１，１０）は、
    クロックが入力されるクロック入力端子（１２）と、
    前記クロック入力端から入力された前記クロックの周波数を変更する第２回路（１５〜１７）と
    を備え、前記集積回路は前記第２回路による変更後の前記クロックに基づいて動作し、前記集積回路は、変更後の前記クロックの周波数が低いほど、前記電源端子（１１）を介して前記集積回路を流れる電流のうち前記クロックの周波数に依存する成分が小さい特性を有し、
    前記第２回路における前記周波数の変更を制御する制御信号を前記第２回路に供給する周波数制御部（２７）
    を更に含む、請求項６に記載の集積回路における外部端子の開放／短絡検査装置。
11. 前記集積回路は、クロックが入力されるクロック入力端子（１２）と、前記電源の高電位と低電位との間で相互に直列に接続され、前記クロックに応じて相補的に導通する一対のスイッチング素子とを備え、
    前記クロックを前記クロック入力端子へと与えるクロック供給部（２６）と、
    前記電流検出部が検出した値を平均する平均部（２５）と
    を更に含み、
    前記判定部（２４）は前記平均部が平均した前記電流の値が所定の基準値を超えたことを以って、前記Ｍ個目と前記（Ｍ＋１）個目の外部端子の間が短絡していると判定する、請求項６に記載の集積回路における外部端子の開放／短絡検査装置。
12. 前記集積回路は、クロックが入力されるクロック入力端子（１２）と、前記クロック入力端から入力された前記クロックの周波数を変更する第２回路（１５〜１７）と、前記電源の高電位と低電位との間で相互に直列に接続され、変更後の前記クロックに応じて相補的に導通する一対のスイッチング素子と
    を備え、
    前記第２回路における前記周波数の変更を制御する制御信号を前記第２回路に供給する周波数制御部（２７）と、
    前記電流検出部が検出した値を平均する平均部（２５）と
    を更に含み、
    前記判定部（２４）は前記平均部が平均した前記電流の値が所定の基準値を超えたことを以って、前記Ｍ個目と前記（Ｍ＋１）個目の外部端子の間が短絡していると判定する、請求項６に記載の集積回路における外部端子の開放／短絡検査装置。
13. 前記命令部（２３）は前記Ｍを１からＮ−１まで順に更新して前記信号（Ｓ１〜Ｓ４）を前記集積回路（１，１０）へと出力する、請求項６乃至１２の何れか一つに記載の集積回路における外部端子の開放／短絡検査装置。
14. 第２回路（１０２）はＣＭＯＳ型の回路を有し、
    前記電流検出部（２１，２２）は、ローパスフィルタ（２５）を介して前記電流の値を検出する、請求項７，８，１０の何れか一つに記載の集積回路における外部端子の開放／短絡検査装置。

Images