Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5625250B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP5625250B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5625250B2
JP5625250B2 JP2009081781A JP2009081781A JP5625250B2 JP 5625250 B2 JP5625250 B2 JP 5625250B2 JP 2009081781 A JP2009081781 A JP 2009081781A JP 2009081781 A JP2009081781 A JP 2009081781A JP 5625250 B2 JP5625250 B2 JP 5625250B2
Authority
JP
Japan
Prior art keywords
layer
wiring board
multilayer wiring
opening
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009081781A
Other languages
English (en)
Other versions
JP2010238692A (ja
Inventor
健央 高田
健央 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2009081781A priority Critical patent/JP5625250B2/ja
Publication of JP2010238692A publication Critical patent/JP2010238692A/ja
Application granted granted Critical
Publication of JP5625250B2 publication Critical patent/JP5625250B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体素子のパッケージ基板等に適用される多層配線基板とそれを用いた半導体装置に関し、特にその多層配線基板の反りや、実装性、信頼性、等の対策に有効であり、多層配線基板内の電源またはグランド層に形成した開口の配置や形状に関する発明である。
近年、高度情報化時代を迎え、情報通信技術や情報処理技術などが急激に発達し、それらの技術を具現化するためのエレクトロニクス機器や、エレクトロニクス機器に部品として実装される各種半導体モジュールの高密度化、高速化が、急速に進んでいる。そのため、半導体を実装するためのインターポーザ基板や、半導体を含む電子部品を実装する半導体パッケージ用多層基板には、高密度化と高速対応が要求されてきている。一方、エレクトロニクス機器には、小型・薄型化・軽量化が要求されることが多いため、高密度化、高速対応、小型化、薄型化をバランスよく併存させることが必要となる。
このような要求を背景に、とりわけ半導体パッケージ用のインターポーザ基板や、モジュール用の基板用として、絶縁層が有機材料からなる半導体パッケージ用多層基板が主流を占めるようになってきた。これは、無機系材料に比べ、柔軟性をもち落下などの衝撃に耐える耐衝撃性がある事や、軽量で安価であることなどが評価されていることによる。
しかしながら、有機材料の絶縁層の種類によっては吸湿する量に違いがあり、半導体パッケージ用多層基板として形成された後に、吸湿した水分が、加熱工程の後などに、絶縁層上に形成されている配線層の下へ回り込み、繰り返される熱処理によって水分が気化してガスとなり、絶縁層と配線層の密着部のふくれや剥離が発生するなどの問題が生じることがある。
これは、絶縁層から大気中にガスが放散されるのを、配線層の導体が妨げるために、結果としてこのような現象が生じると考えられる。
代表例として、特に絶縁層用の有機材料の一つであるポリイミド系の材料などでは、半導体パッケージ用多層基板用の材料として一般的なエポキシ系の材料などに比べ、低い誘電率や、低い誘電正接の値などの非常に良好な電気特性を有しており高速対応に有利といえる。また、ガラス転移点の温度が、前記リフロー温度の値より高いため変形しにくく熱耐性が高い。さらに強い引っ張り強度耐性などの優れた機械的特性をもつことから薄くできる、などの優れた特徴をもつ。
しかし、ポリイミド系の材料などでは吸湿性が大きいという問題がある。
上記の問題を解決するための対策として、導体層の一部にガス抜き用の貫通開口を形成することが提案されており、例えば、配線のシグナル部および、その上下の層の一定エリア以外の部分に開口を設けたものがある(特許文献1)。
このような方策により、発生したガスを効果的に放散することができ、加熱工程においてもふくれや剥離の発生し難い半導体パッケージ用多層基板が提案されている。
一方で、前述したように半導体パッケージ用多層基板の薄化、軽量化が進むことにより半導体パッケージ用多層基板の反りが、実装性や信頼性の観点から重要な問題となってきている。
すなわち、半導体パッケージ用基板の反りによって、半導体のベアチップ実装またはマザーボードへの実装である、FC(フリップチップ)実装や、BGA実装、LGA実装などにおいて、各端子と対応する接続用パッドの接続が充分ではない状態となることがあり、これが接続信頼性を低下させる。
そこで、前記接続不良の問題を解決するための対策として、例えば、配線板の四辺を折り曲げ、外部応力に対応する方法が提案されている(特許文献2)。
しかし、この方法では、折り曲げ部から異物が発生したり、多層配線板の場合、層間剥離が起きやすくなったりする問題がある。
また他に、配線基板の絶縁層を形成する際に、予め後の工程にて掛かる熱工程を施しておき、後の工程においての反り増加を抑制する方法なども提案されている(特許文献3)。
この方法では、絶縁層の硬化収縮に伴う反りを抑制する事を目的としているが、硬化収縮するタイミングが、早い段階か遅い段階かで変わるだけであり、最終的に蓄積される内部応力に変化はなく、反りを根本的に解決する施策ではないと考えられる。
特開2005−353835号公報 特開平09−097856号公報 特開2005−183441号公報
従来は前記のように、多層配線基板のガス抜きの為に導体層の電源またはグランド部に開口を設ける対策と、反りを低減する為の対策とが別々に提案されていた。しかし、これらを同時に解決し、現実に製品を得る為のバランスの良い生産性や品質あるいは性能を備えた多層配線基板を得易い効果的な手法は提案されていなかった。
本発明は前記従来の技術の問題点に鑑みて成されたもので、ガス抜きによる多層配線基板の剥離やふくれを防ぎながら反りを抑制することができ、実装性や信頼性の高い半導体パッケージ用の多層配線基板とそれを用いた半導体装置を提供する事を目的とする。
上記の課題を解決するための手段として、請求項1に記載の発明は、導体層と絶縁層とが積層されており、該導体層は配線層及び、電源またはグランド層を有しており、該電源またはグランド層にはこれらを厚さ方向に貫く開口が形成されている多層配線基板において
第1の多層配線基板は、開口の配線層に占める割合が、前記第1の多層配線基板の導体層の面内の中央側が低く周辺側が高いという第1の多層配線基板の特徴と
第3の多層配線基板は、配線層に占める該開口の割合が、前記第3の多層配線基板の厚さ方向の中心側に在る層では低く、外側に在る層では高く形成されているという第3の多層配線基板の特徴が組み合わされていることを特徴とする半導体装置である。
導体層のシグナル部以外の開口率が面内の中央側では低く周辺側では高くしたものである。ここで、開口率が低いということは、導体が残っている割合(以下では単に「残導体率」と記す)が高い、(導体が多く残っている)ということである。中央側では、弾性率が高く主に金属で形成された導体が多く残されていることにより、中央側の剛性が高くなる。一方、周辺側では剛性が低くなる。
具体例としては、図1や表1に示すように、導体面を幾つかの領域に分け、それらの領域ごとに開口率を規定する事が有効である。中央側の剛性が高い事により、基板中央付近の反りが抑えられる。
Figure 0005625250
この結果として、基板全体の反り量が低減される。これは、図2に示すように、もし同一の曲率で多層配線基板が反ったとした場合に、中央側のみが反った場合の方が反り量が大きい為である。
なお、この開口率は開口のサイズ、数、ピッチ、又、配置などを適宜変更する事により調整が出来る。本発明では、この開口率は5〜60%が良好であり、また10〜30%がさらに好適である。本発明では、位置ごとに他の領域と比較して開口率を高く、あるいは低く設定する事が出来るが、導体層や絶縁層の材質、また配線パターンに応じて、適宜、最適化することが望ましい。
また半導体装置は、第2の多層配線基板の特徴として、開口が形成されている領域である形成領域の輪郭が成す形状と、該開口が形成されていない領域である非形成領域の輪郭が成す形状の、いずれか片方か又は両方を、前記第2の多層配線基板の導体層の面内の中心側から外側に向かう放射状に設けることを組み合わせても良い。
すなわち、図3(a)、(b)に示すように、意識的に開口を設ける部分と設けない部分を用いることによって、反りの抑制を行うものである。図3(a)に示すように導体層内の中心から放射状に導体部を残す事で、その部分の剛性を高め、反りを低減している。イメージとしては開口の非形成領域に剛体棒を貼り付け反りを抑制している様なものである。一方、図3(b)に示すように、開口の形成領域を規定する方法においても、効果としては図3(a)の場合と同様である。しかし、開口の規定のし易さとして非形成領域を規定するよりも形成領域を規定した方が分りやすい場合も有る為である。これらは本質的には同じ事であるので、設計者の使用の便において任意に使い分ける事が出来る。
図4と表2に示すように、本発明では、開口率を中心部の層で低く、外側の層で高くすることによって、中心部の層の剛性を高め、外側の層で剛性を低くしている。図5は開口の径を変えて開口率を変化させた例である。また、図10は前述の場合の配線板の断面イメージ図である。シグナル部ではない、電源層もしくはグランド部にて該開口を形成している。
Figure 0005625250
多層基板の場合、一般的に層数が増加し、積層回数が多くなると共に内部応力が増加するが、外側の層の剛性が中心層にくらべて低い為、積層されても中心層の形状に引きずられて、反り量が大きく増加する事はない。開口率としては、5〜60%が良好であり、10〜30%がさらに好適であり、層ごとに他の層と比較して開口率を高く、あるいは低く設定する事が出来るが、導体層、絶縁層の材質、配線パターン応じて種々最適化することが望ましい。
また半導体装置は、第4の多層配線基板の特徴として、開口の個々の形状は長手方向と短手方向を有しており、該長手方向が、前記第4の多層配線基板の導体層の面内の中心側から外側へ放射状に向かう方向であることを組み合わせても良い。
また半導体装置は、第5の多層配線基板の特徴として、開口の個々の形状は長手方向と短手方向を有しており、該長手方向が、導体層の面内の中心側と多層配線基板の辺との間の該辺に近い区域では該辺の方向に垂直な方向であることを組み合わせても良い。
第4の多層配線基板や第5の多層配線基板によると、図6(a)に示すように開口103の個々の形状が中心からの放射方向を向いている。開口103は方向性が判り易いように短線で模式的に描いている。
尚、第4の多層配線基板や第5の多層配線基板、また後述する第6の多層配線基板に係る発明は、技術思想としては、第2の多層配線基板と共通するところがある。第2の多層配線基板の場合は開口の配置をマクロ的に放射状としたものであり、一方この場合は、ミクロ的に個別の開口が放射方向を向いたものである。効果としても同等であり、残導体部が放射状に走っているために、剛性の高い領域が反りの抑制を担っている。
また半導体装置は、第6の多層配線基板の特徴として、開口の個々の形状は長手方向と短手方向を有しており、該長手方向が、導体層の面内の中心側から外側へ放射状に向かう方向に垂直な方向であることを組み合わせても良い。
第6の多層配線基板は、第4の多層配線基板や第5の多層配線基板と対照的な構成要件を提供している。図6(b)に示すように開口の個々の形状が中心からの放射方向から垂直な方向を向いているものである。この場合は同心円方向に剛性の高い部分が出来る為、基板端部でのうねりが大きい場合に、うねりを抑制する事が出来、有効である。第4の多層配線基板から第6の多層配線基板に関わる形状はそれぞれの基板の反りの状態に応じて種々適用する事が望ましい。
第4の多層配線基板から第6の多層配線基板の発明によると、図6(a)に示すように開口の個々の形状が中心からの放射方向を向いている。これは、思想としては、第2の多層配線基板と共通するところがある。第2の多層配線基板の場合は開口の配置をマクロ的に放射状としたものであり、一方この場合は、ミクロ的に個別の開口が放射方向を向いたものである。効果としても同等であり、残導体部が放射状に走っているために、剛性の高い領域が反りの抑制を担っている。
尚、第4の多層配線基板から第6の多層配線基板の発明では、開口の方向性をもった個々の形状の例としては長丸、楕円、平行四辺形、長方形、又は菱形などの多角形、あるいは、それらを組み合わせた複合形状、等のいずれかであることが好ましい。
即ち、開口の形状は設計、加工、配置の便を考慮して、図7に例示したように種々に適宜変形する事が出来る。図7の矢印が方向性を表しており、開口の形成領域および開口の残し部(非形成領域)にてミクロ領域での剛性を規定するものである。
般にシグナル層とも呼ばれ1MHzより高い高周波数領域での信号伝送に関係する部分を除いた配線層の部分である、電源、グラウンド部分、多層配線板において機械的強度を保持する為のパターンであるいわゆるダミーパターン、又は、エッチングなどのパターニングの補正のために用いる電気的には通電されないダミーパターン、等に、選択的に開口を配置することにより、高周波電気特性を低下させることのない多層プリント配線板を提供できる。
また、高周波伝送の信号伝送部は、高密度な配線ルールとなることが多く、配線が細いため、この部分に開口を配置すると、機械的な強度が低下する。このため、上記部分に選択的に開口を配置しない事によって信頼性が高い多層基板を提供できる。
又、これまでの項ではあえて、高速信号が流れるシグナル部の領域を意識しないで、残導体率(1―開口率)を記述してきたが、反りを効果的に抑制する為には、シグナル層を含めて残導体率を算出することが望ましい。
第1の多層配線基板から第6の多層配線基板の構成を組み合わせる事により、個々の反り抑制効果の相乗作用により飛躍的に反りを低減する事が出来る。図8と表3は第1の多層配線基板、第の多層配線基板を組み合わせた例に関するもので、基板の(面内のおよび厚さ方向の)中心側に行くにつれて開口率が小さく、外側では大きくなっている。
Figure 0005625250
尚、本発明では、多層配線基板の絶縁層の少なくとも一層にポリイミドからなる層を含むことが好ましい。ポリイミド系材料は、半導体パッケージ用多層基板の絶縁層用材料として一般的なエポキシ系の材料などに比べ、低い誘電率や、低い誘電正接の値などの非常に良好な電気特性を有して高速対応に有利であり、かつガラス転移点の温度が高いため熱耐性が高く、引っ張り強度耐性が良いなどの優れた機械的特性を持つ。
これらの特性により、絶縁機能を維持した上で、薄くすることができる。これにより、基板の薄化、軽量化に有効である。
本発明の請求項1の多層配線基板を利用している結果、これらに半導体素子が実装された半導体装置は、実装性や信頼性に優れたものとなる。
本発明によれば、電気的特性を損なわないまま、基板中のガスを効果的に放散することができ、加熱工程等においてもふくれや剥離の発生し難く、かつ反りを抑制することで、実装性、信頼性の高い半導体パッケージ用多層基板が提案することが出来る。
本発明に係る多層配線基板の導体部を模式的に描いた説明用の平面図。 多層配線基板が同一曲率で曲がった場合の反りの様子を模式的に描いた説明図。 本発明に係る多層配線基板の開口が配される領域を模式的に描いた説明図。(a)非形成領域を規定する場合 (b)形成領域を規定する場合 本発明に係る多層配線基板の層ごとの開口率を模式的に描いた説明図。 開口率を変えた場合の開口を模式的に描いた説明図。(図4の補足説明用) 本発明に係る多層配線基板の開口の形状や方向性について模式的に描いた説明図。(a)開口形状の長手方向が面内で外側に向かう方向の場合(b)開口形状の長手方向が面内で辺に並行な方向の場合 本発明に係る多層配線基板の開口の形状や方向性について模式的に描いた説明図。 本発明に係る多層配線基板の構成要件を組み合わせた例を模式的に描いた説明図。 本発明に係る多層配線基板の一例の断面を模式的に描いた説明図。 本発明に係る多層配線基板の配線引き回しの一例の断面を模式的に描いた説明図。
図9は本発明に係る多層配線基板の代表的な構成につき、ここでは6層の場合の断面を模式的に描いたものである。
本発明に係る多層配線基板は、導体から成る配線層11,21,31,41,51、61と、有機材料から成る絶縁層12、22、32、42、52と、有機材料から成り最表層に形成されるソルダーレジスト105、によって構成される。そして、ビア14,24,34,44,54により層間接続が行われる。
また本発明に用いられる積層される絶縁層の有機材料としては、ポリイミド系材料、エポキシ系材料、ポリオレフィン系材料、又は液晶ポリマー構造の有機材料などや、ガラスエポキシ材料などの複合材料などを用いることができる。
本発明に関わる配線層の材料としては、銅やアルミニウムなどの金属や、カーボンナノチューブ、あるいは導電性高分子のような導電性材料を用いることができる。
また、ソルダーレジストとしては、半導体パッケージ用として各社から販売されている公知のものを用いる事が出来る。
図9において、絶縁層32の上下に、配線層31と41とが配置され、パターニングされる。さらに、配線層31の上に絶縁層22を、また、配線層41の下に絶縁層42を配置する。この時、加熱しながら圧力をかけることで、配線層31,41のパターンの間にそれぞれの絶縁層22,42の有機材料が充填され、パターン間の隙間が埋められる。
次に、配線層21と配線層51をそれぞれ配置し、パターニングを行う。同様の方法で絶縁層12、52が形成され、配線層11、61も形成される。
配線層のパターンを形成するには、めっき工法などにより金属等の導電性の膜を形成し、フォトリソグラフィー法などにより、パターニングすることができる。
具体的には、最初に厚くめっきして形成した金属膜をフォトリソグラフィー法でパターニングして配線パターンを形成するサブトラクティブ工法や、薄く無電解めっきをして形成した金属膜の上に、フォトリソグラフィー法によりレジストのパターンを形成し、該レジストのないところに電解めっきにより厚く金属パターンを形成した後にレジストを除去し、さらに全体をエッチングして、薄い無電解めっき層を除去することで、配線パターンを形成するセミアディティブ工法などを適用して形成してもよい。また、カーボンナノチューブや、導電性有機高分子材料などを、コーティングなどの工法や、スパッタなどの装置を用いた工法で膜形成し、フォトリソグラフィー法などによって、配線パターンを形成してもよい。
配線層のパターンを形成する場合に、本発明に係る開口を同時に設ける事が望ましい。本発明に係る開口は、製造工程中に発生する気体のガス抜き孔であると同時に、(非開口との協力の下で)反り抑制の効果を担っている。導体層、絶縁層の材質、配線パターン、等を考慮した上で、本発明の効果が高まるよう、開口率および残導体率を決定する事が望ましい。
絶縁層32に配線層31、41を積層する方法については、ラミネート法、接着法、熱融着法、キャスト法、スパッタリング法などを用いることが出来る。
その後、配線層31、41間の導通を取る為のビア34を形成する。フォトリソグラフィー法を用いてエッチングを円形に部分的に行って導体部を除去し、その除去した部分にUV−YAGレーザを用いたレーザ加工に絶縁層32に開口を形成した後、絶縁層32の孔の内部のレーザの熱により変性した残渣をデスミア処理によって除去する。前記開口に無電解銅めっきによって下地めっきを施した後に、フィルドビア用銅めっき液を用いて、電解銅めっきを行って銅を貫通孔に充填し配線層31と配線層41を接続するビア34を形成する。また、ビアを完全に埋めず残った部分に有機物等を充填するコンフォーマルビアを形成しても良い。
前記絶縁層32,配線層31,41と同様にして絶縁層22,42,配線層21,51を形成した。また、前記ビア34と同様にして、ビア24、44を形成した。さらに、前記配線層31、41のパターニングと同様にして、配線層21、51のパターニングを行った。このようにして4層の多層配線板を作成した。
同様にして、絶縁層と、配線層の形成を行い絶縁層12,52、配線層11,61ビア14,54を形成し、6層多層配線板を作成した。本実施の形態においては積層を逐次行ったが、パターニングされた配線層、絶縁層をそれぞれ用意し一括にて積層、層間接続を行ってもよい。
このようにして作成した6層配線板の最外層上にソルダーレジスト105を印刷により形成した。形成方法にはスプレーコート、ディップコート、ドライフィルム型ソルダーレジストのラミネートなどを用いる事ができる。
その後、配線層11の側にベアの半導体チップを実装するための表面処理を行い、半導体チップの実装側とした。
すなわち、まず、該半導体チップと該多層プリント配線板とを電気的に接続するため、配線層11、61に、配置された接続部となるパッドの部分にソルダーレジスト105の開口を設けた。全体を金めっき浴につけることにより、該パッド用開口に選択的に金メッキを行った。開口の表面処理には銀やパラジウム合金などのめっきを施して用いてもよい。また、これらの金属が、下地となる導体に拡散するのを防止するためや、硬度を高めるために、ニッケルまたはニッケル合金などのめっきを前記金や銀やパラジウム合金などのめっきの前に施してもよい。
次に配線層11の該パッド上にSn−Ag−Cu系はんだを印刷して形成した後、前記はんだリフローを行い、該半導体チップと接続するためのはんだバンプの形成を行った
本発明においては絶縁層はすべてポリイミド材料を用いた。まず、両面銅箔付きポリイミド基材を用意し、UVレーザーによりビア孔を形成した。その後、ビア孔内の洗浄を過マンガン酸塩により行い、無電会めっき、電解めっきを行う事でビアフィルドを行った。めっき後には化学研磨処理により銅の厚さを所望の値までおとし、フォトリソグラフィー、塩化第二鉄によるエッチングにてパターンを両面同時に形成した。なお本発明の開口も同時に形成した。開口の形成状態については後述する。
続いて、接着剤付きポリイミド銅箔(銅/ポリイミド/接着剤)を先ほど作製した2層基材の上下に配置し、一括プレスにより積層を行った。同様の方法で、ビア形成、パターニングを行い4層基材を作製した。
その後さらに、積層、ビア形成、パターニングを行い6層基材を作製した。また、最表面にソルダーレジストのパターンを形成し、表面処理としてはNi/Auめっきを行った。半導体チップ側にハンダバンプを形成した。基板のサイズは40mm角とした。
実施例1における各層の開口の状態を以下に示す。層内の領域を2つに分け中心部の開口率を30%とし、外周部の開口率を40%とした。さらに、図3(a)の用に開口の非形成領域をX字状に形成し、個々の形状を図6(a)の用に放射状の菱形として配置した。中心部の開口率が30%の領域を20mm角とし、非線形領域の幅を2mmとした。
実施例1の開口の配置や開口の形状に関わる方向性を変更した事以外は、実施例1と同様にして、実施例2の6層の多層配線基板を形成した。
層内の配置は図6(b)の様に個々の開口は、多層配線基板の領域それぞれで、多層配線基板の面の中心から各辺に向かう方向の垂直方向に向いた長丸形状として、層ごとの開口率を規定した。多層配線基板の断面の様子を模式的に描くと図9の様になり、各層の開口率を、導体層11,61については40%に、導体層21,51については30%に、また導体層31,41については20%とした。
比較例
比較例として、実施例1に対して、開口の配置や開口の形状に関わる方向性を変更した事以外は、実施例1の場合と同様として、6層の配線基板を形成した。開口率は多層配線基板内で一律に30%として、開口は多層配線基板の面内で均等に配置した。
上記のように製造した多層配線基板について、実装前後の反りや実装性を評価した。まず、実装工程前の反り量を測定した。反り量は、レーザ変位計にて、測定器のステージ面を基準として、基板範囲内にて最もステージ面から離れている点と近い面との差を、基板全体の仮想平面を計算して傾き成分を除去した後に計測した。各10枚測定し、反りの平均値が実施例1にて95μm、実施例2にて100μm、比較例にて160μmであった。
その後、ダミーチップへ一次実装を行い、実装前と同様の方法にて反りを測定した。実装後の反りは、実施例1にて180μm、実施例2にて195μm、比較例にて280μmであった。また、はんだ接合不良については、実施例1、実施例2では全10個の基板の内で発生はゼロ個であったが(発生しなかったが)、比較例では全10個の基板に対して1個発生してしまった。
結局、本発明によると、反りを有効に低減する事が出来、また実装性も向上させる事が出来た。
1A、1B、1C、9I、9II ・・・開口の形成領域の区分けの一つ
4A、4B、4C、9A、9B ・・・開口を形成する層の区分けの一つ
100 ・・・基板
11、21、31、41、51、61 ・・・配線層
102、12、22、32、42、52、62 ・・・絶縁層
103、13、23、33、43、53、63 ・・・開口
14、24、34、44、54 ・・・ビア
105 ・・・ソルダーレジスト
106 ・・・シグナル層
107 ・・・電源もしくはグランド層
r ・・・曲率半径

Claims (1)

  1. 導体層と絶縁層とが積層されており、該導体層は配線層及び、電源またはグランド層を有しており、該電源またはグランド層にはこれらを厚さ方向に貫く開口が形成されている多層配線基板において
    第1の多層配線基板は、開口の配線層に占める割合が、前記第1の多層配線基板の導体層の面内の中央側が低く周辺側が高いという第1の多層配線基板の特徴と
    第3の多層配線基板は、配線層に占める該開口の割合が、前記第3の多層配線基板の厚さ方向の中心側に在る層では低く、外側に在る層では高く形成されているという第3の多層配線基板の特徴が組み合わされていることを特徴とする半導体装置。
JP2009081781A 2009-03-30 2009-03-30 半導体装置 Expired - Fee Related JP5625250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009081781A JP5625250B2 (ja) 2009-03-30 2009-03-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009081781A JP5625250B2 (ja) 2009-03-30 2009-03-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2010238692A JP2010238692A (ja) 2010-10-21
JP5625250B2 true JP5625250B2 (ja) 2014-11-19

Family

ID=43092801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009081781A Expired - Fee Related JP5625250B2 (ja) 2009-03-30 2009-03-30 半導体装置

Country Status (1)

Country Link
JP (1) JP5625250B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5836751B2 (ja) * 2011-10-28 2015-12-24 京セラ株式会社 薄膜配線基板
JP6132692B2 (ja) 2013-07-19 2017-05-24 株式会社東芝 アンテナ装置
JP2015119090A (ja) * 2013-12-19 2015-06-25 京セラ株式会社 配線基板および多層配線基板
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP2016025338A (ja) * 2014-07-25 2016-02-08 京セラサーキットソリューションズ株式会社 配線基板
JP6258805B2 (ja) * 2014-07-25 2018-01-10 京セラ株式会社 配線基板
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
JP6374338B2 (ja) * 2015-03-24 2018-08-15 京セラ株式会社 配線基板
JP6950747B2 (ja) 2017-11-16 2021-10-13 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
CN114204124B (zh) * 2020-08-28 2025-05-23 郡是株式会社 用于电气/电子设备或部件的缠绕体
CN119653579B (zh) * 2024-03-14 2025-11-14 华为技术有限公司 柔性电路板、中框组件、电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270088A (ja) * 1990-03-19 1991-12-02 Nec Corp プリント基板
JP2000114676A (ja) * 1998-10-05 2000-04-21 Hitachi Media Electoronics Co Ltd 高周波モジュール
JP2002261402A (ja) * 2001-03-01 2002-09-13 Alps Electric Co Ltd 電子回路ユニットの回路基板
JP4680410B2 (ja) * 2001-04-24 2011-05-11 日本特殊陶業株式会社 配線基板
JP2003136623A (ja) * 2001-08-22 2003-05-14 Tdk Corp モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法
JP2005019730A (ja) * 2003-06-26 2005-01-20 Kyocera Corp 配線基板およびそれを用いた電子装置
JP2005317587A (ja) * 2004-04-27 2005-11-10 Kyocera Corp 多層配線基板
JP5230157B2 (ja) * 2006-09-27 2013-07-10 三星電子株式会社 反り防止のための回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2010238692A (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
JP5625250B2 (ja) 半導体装置
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
TWI451536B (zh) 多層配線基板及其製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
US8785789B2 (en) Printed circuit board and method for manufacturing the same
KR101281410B1 (ko) 다층 배선기판
KR20130028861A (ko) 배선 기판 및 그 제조 방법
JP6226167B2 (ja) 多層配線板
US9332658B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
TWI530238B (zh) 晶片封裝基板及其製作方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
TWI455268B (zh) 封裝載板及其製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
CN107666770A (zh) 具焊垫的电路板及其制作方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP2010226075A (ja) 配線板及びその製造方法
US11277910B2 (en) Wiring substrate
CN107770946A (zh) 印刷布线板及其制造方法
JP2017152477A (ja) プリント配線板
CN104105340A (zh) 一种封装基板导通孔结构及制作方法
KR101109277B1 (ko) 인쇄회로기판의 제조방법
JP7338991B2 (ja) 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140915

R150 Certificate of patent or registration of utility model

Ref document number: 5625250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees