Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6374338B2 - 配線基板 - Google Patents
[go: Go Back, main page]

JP6374338B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP6374338B2
JP6374338B2 JP2015060296A JP2015060296A JP6374338B2 JP 6374338 B2 JP6374338 B2 JP 6374338B2 JP 2015060296 A JP2015060296 A JP 2015060296A JP 2015060296 A JP2015060296 A JP 2015060296A JP 6374338 B2 JP6374338 B2 JP 6374338B2
Authority
JP
Japan
Prior art keywords
conductor
semiconductor element
power supply
insulating layer
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015060296A
Other languages
English (en)
Other versions
JP2016181574A (ja
Inventor
広樹 松若
広樹 松若
久義 和田
久義 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015060296A priority Critical patent/JP6374338B2/ja
Priority to TW105108656A priority patent/TWI618199B/zh
Priority to KR1020160033839A priority patent/KR101893839B1/ko
Priority to CN201610169283.1A priority patent/CN106024723B/zh
Priority to US15/078,061 priority patent/US9741648B2/en
Publication of JP2016181574A publication Critical patent/JP2016181574A/ja
Application granted granted Critical
Publication of JP6374338B2 publication Critical patent/JP6374338B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Description

本発明は、半導体素子を搭載するための配線基板に関するものである。
図3に、半導体集積回路素子等の半導体素子Sを搭載するために用いられる従来の配線基板40を示す。配線基板40は、コア用の絶縁層21aの上下面にビルドアップ用の絶縁層21bを複数積層して形成した絶縁基板21と、この絶縁基板21の内部および上下面に配設された配線導体22と、絶縁基板21の上下面およびその上の配線導体22上に被着されたソルダーレジスト層23とを備えている。
配線基板40の上面中央部には搭載部40Aが設けられている。搭載部40Aは、半導体素子Sを搭載するための四角形状の領域である。搭載部40Aには、多数の半導体素子接続パッド24が二次元的な並びに配列されている。半導体素子接続パッド24は、絶縁基板21の上面に被着させた配線導体22の一部を、ソルダーレジスト層23に設けた開口部から露出させることにより形成されている。半導体素子接続パッド24には、半導体素子Sの電極Tがフリップチップ接続により接続される。
配線基板40の下面は、外部電気回路基板との接続面となっている。配線基板40の下面には、その略全領域にわたり多数の外部接続パッド25が二次元的な並びに配列されている。外部接続パッド25は、絶縁基板21の下面に被着させた配線導体22の一部を、下面側のソルダーレジスト層23に設けた開口部から露出させることにより形成されている。外部接続パッド25は、外部電気回路基板の配線導体に例えば半田ボールを介して接続される。
絶縁層21aには、多数のスルーホール26が形成されている。スルーホール26内には貫通導体27が被着されている。この貫通導体27を介して絶縁層21aの上下面の配線導体22同士が接続されている。
各絶縁層21bには、それぞれ多数のビアホール28が形成されている。ビアホール28内には、貫通導体29が被着されている。この貫通導体29を介して絶縁層21bを挟んで上下に位置する配線導体22同士が接続されている。
半導体素子接続パッド24および外部接続パッド25を含む配線導体22には、信号用と接地用と電源用とがある。信号用の半導体素子接続パッド24は、その多くが搭載部40Aの外周部に配設されている。接地用の半導体素子接続パッド24および電源用の半導体素子接続パッド24は、その多くが搭載部40Aの中央部に配設されている。これに対応して信号用の外部接続パッド25は、その多くが絶縁基板21の下面外周部に配設されている。また、接地用の外部接続パッド25および電源用の外部接続パッド25は、絶縁基板21の下面中央部および外周部に配設されている。
信号用の半導体素子接続パッド24と信号用の外部接続パッド25とは、信号用の配線導体22により互いに接続されている。信号用の配線導体22は、絶縁層21aの上面側に積層された絶縁層21bの表面を搭載部40Aに対応する領域から絶縁基板21の外周部に向けて延びる帯状パターン30を有している。この帯状パターン30と信号用の半導体素子接続パッド24とは、搭載部40Aに対応する領域において、直接あるいは貫通導体29を介して接続されている。また、この帯状パターン30と信号用の外部接続パッド25とは、絶縁基板21の外周部において、貫通導体27および29を介して接続されている。
接地用の半導体素子接続パッド24と接地用の外部接続パッド25とは、接地用の配線導体22により互いに接続されている。電源用の半導体素子接続パッド24と電源用の外部接続パッド25とは、電源用の配線導体22により互いに接続されている。接地用の配線導体22および電源用の配線導体22は、信号用の配線導体22と対向するようにして配置された広面積のベタ状パターン31を有している。このベタ状パターン31は、絶縁層21aの上面側に積層された内層の絶縁層21bの表面に形成されている。ベタ状パターン31は、搭載部40Aに対応する領域から絶縁基板21の外周部にかけての広い領域にわたり形成されている。このベタ状パターン31と接地用または電源用の半導体素子接続パッド24とは、搭載部40Aの直下の領域において、貫通導体29を介して接続されている。また、このベタ状パターン31と接地用または電源用の外部接続パッド25とは、絶縁基板21の中央部から外周部にかけた領域において、貫通導体27および29を介して接続されている。
ここで、接地用または電源用のベタ状パターン31の要部平面図を図4に示す。なお、図4では、接地用または電源用の外部接続パッド25の位置を点線で示している。また、図4において、2点鎖線で示した左上の領域が搭載部40Aに対応する領域である。
ベタ状パターン31は、搭載部40Aに対応する領域に多数のランド用開口部32を有している。ランド用開口部32の中には、ビアランド33が形成されている。ベタ状パターン31とビアランド33との間には、所定の間隔が設けられている。それにより、ベタ状パターン31とビアランド33とは、互いに電気的に絶縁されている。このビアランド33上には、上層の絶縁層21bの貫通導体29が接続されている。ビアランド33は、その上に接続された貫通導体29を介して半導体素子接続パッド24に接続されている。ビアランド33に接続される半導体素子接続パッド24は、ベタ状パターン31と異なる電位の接地用または電源用の半導体素子接続パッド24、あるいは信号用の半導体素子接続パッド24である。
ベタ状パターン31は、搭載部40Aに対応する領域において破線の円で示す位置に上層の導体層22とのビア接続部34を有している。ビア接続部34上には、上層の絶縁層21bの貫通導体29が接続されている。ベタ状パターン31は、ビア接続部34上に接続された貫通導体29を介して半導体素子接続パッド24に接続されている。ベタ状パターン31に接続される半導体素子接続パッド24は、ベタ状パターン31と同電位の接地用または電源用の半導体素子接続パッド24である。
ベタ状パターン31は、配線基板40の外周部に対応する領域において破線の円で示す位置に下層の導体層22とのビア接続部35を有している。ビア接続部35の下には、下層の絶縁層21bの貫通導体29が接続されている。ベタ状パターン31は、ビア接続部35に接続された貫通導体29を介して外部接続パッド25に接続されている。ベタ状パターン31に接続される外部接続パッド25は、ベタ状パターン31と同電位の接地用または電源用の外部接続パッド25である。
また、ベタ状パターン31には、ガス抜き用開口部36が形成されている。ガス抜き用開口部36は、ランド用開口部32が形成されていない領域の全面にわたり多数が分散して配設されている。このガス抜き用開口部36は、絶縁層21aや21bから発生するアウトガスを外部に排出するために設けられている。ガス抜き用開口部36を設けない場合、アウトガスにより絶縁層21aや21bとその上の配線導体22との間に膨れや剥がれが発生してしまう危険性が高くなる。このような膨れや剥がれの発生は、配線基板40の正常な機能を損なってしまうことに繋がる。したがって、ガス抜き用開口部36は、このような配線基板40にとって不可欠である。
ところで近時は、半導体素子Sにおける作動電圧が下がるとともに、作動に要する電流が大きくなってきている。このように作動電圧が低くいとともに作動電流が大きな半導体素子Sを搭載する配線基板40おいては、接地用の配線導体22および電源用の配線導体22における半導体素子接続パッド24と外部接続パッド25との間の電圧降下(IR Drop)ができるだけ小さいことが望ましい。
ところが、ベタ状パターン31に設けられた多数のガス抜き用開口部36は、ベタ状パターン31の電気抵抗値を大きくする方向に作用する。その結果、接地用の配線導体22および電源用の配線導体22における半導体素子接続パッド24と外部接続パッド25との間の電圧降下が大きくなる。このような従来の配線基板40に、作動電圧が低くいとともに作動電流が大きな半導体素子Sを搭載すると、半導体素子Sに対して十分な電源供給ができなくなり、半導体素子Sを正常に作動させることができない場合があった。
特開2011−249734号公報
本発明が解決しようとする課題は、搭載する半導体素子に対して十分な電源供給ができ、それにより搭載する半導体素子を正常に作動させることが可能な配線基板を提供することにある。
本発明の配線基板は、内層の絶縁層および外層の絶縁層を含む複数の絶縁層が積層されて成り、上面中央部に搭載部を有する絶縁基板と、該絶縁基板の前記搭載部内に二次元的な並びに配列された接地用と電源用と信号用とを含む多数の半導体素子接続パッドと、前記絶縁基板の下面の中央部から外周部にかけての領域に二次元的な並びに配列された接地用と電源用と信号用とを含む多数の外部接続パッドと、内層の前記絶縁層上に、前記搭載部に対応する領域から前記絶縁基板の外周部にかけて形成されており、前記搭載部の直下において接地用または電源用の前記半導体素子接続パッドに前記絶縁層を貫通する第1の貫通導体を介して接続されているとともに、前記搭載部よりも外周側において接地用または電源用の前記外部接続パッドに前記絶縁層を貫通する第2の貫通導体を介して接続された接地用または電源用のベタ状パターンとを具備して成る配線基板であって、前記ベタ状パターンは、ガス抜き用開口部が多数形成されているとともに前記第1の貫通導体と前記第2の貫通導体との間に前記開口部が介在しない直線状の電流経路が設けられていることを特徴とするものである。
本発明の配線基板によれば、ベタ状パターンは、接地用または電源用の半導体素子接続パッドに接続された第1の貫通導体と、接地用または電源用の外部接続パッドに接続された第2の貫通導体との間にガス抜き用の開口部が介在しない直線状の電流経路が設けられている。したがって、ベタ状パターンにおける第1の貫通導体と第2の貫通導体との間では、電流の流れがガス抜き用開口部により阻害されることがない。その結果、搭載する半導体素子に対して十分な電源供給ができ、それにより搭載する半導体素子を正常に作動させることが可能な配線基板を提供することができる。
図1は、本発明の配線基板の実施形態の一例を示す概略断面図である。 図2は、図1に示す配線基板におけるベタ状パターンを示す要部概略上面図である。 図3は、従来の配線基板を示す概略断面図である。 図4は、従来の配線基板におけるベタ状パターンを示す要部概略上面図である。
次に、本発明の配線基板の実施形態の一例を図1および図2を基にして詳細に説明する。図1は、本発明の実施形態の一例である配線基板20を示す概略断面図である。図1において、1は絶縁基板、2は配線導体、3はソルダーレジスト層、4は半導体素子接続パッド、5は外部接続パッドである。
本例の配線基板20は、コア用の絶縁層1aの上下面にビルドアップ用の絶縁層1bを複数積層して成る絶縁基板1と、絶縁層1aの上下面および各絶縁層1b上に被着された配線導体2と、最表層の絶縁層1bおよび配線導体2の上に被着されたソルダーレジスト層3とを有している。
配線基板20の上面中央部には搭載部20Aが設けられている。搭載部20Aは、半導体素子Sを搭載するための四角形状の領域である。搭載部20Aには、多数の半導体素子接続パッド4が二次元的な並びに配列されている。半導体素子接続パッド4は、絶縁基板1の上面に被着させた配線導体2の一部を、ソルダーレジスト層3に設けた開口部から露出させることにより形成されている。半導体素子接続パッド4には、半導体素子Sの電極Tがフリップチップ接続により接続される。半導体素子接続パッド4の直径は50〜100μm程度である。半導体素子接続パッド4の配列ピッチは、100〜250μm程度である。
配線基板20の下面は、外部電気回路基板との接続面となっている。配線基板20の下面には、その略全領域にわたり多数の外部接続パッド5が二次元的な並びに配列されている。外部接続パッド5は、絶縁基板1の下面に被着させた配線導体2の一部を、下面側のソルダーレジスト層3に設けた開口部から露出させることにより形成されている。外部接続パッド5は、外部電気回路基板の配線導体に例えば半田ボールを介して接続される。外部接続パッド5の直径は、300〜500μm程度である。外部接続パッド5の配列ピッチは、600〜1000μm程度である。
絶縁基板1を構成する絶縁層1aは、本例の配線基板20におけるコア部材である。絶縁層1aは、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。絶縁層1aの厚みは、0.1〜1mm程度である。絶縁層1aには、その上面から下面にかけて多数のスルーホール6が形成されている。スルーホール6の直径は、0.1〜1mm程度である。スルーホール6内には、貫通導体7が被着されている。この貫通導体7を介して絶縁層1a上下面の配線導体2同士が接続されている。
このような絶縁層1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。絶縁層1a上下面の配線導体2は、絶縁層1a用の絶縁シートの上下全面に銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。スルーホール6内の貫通導体7は、絶縁層1aにスルーホール6を設けた後に、このスルーホール6内面に無電解めっき法および電解めっき法により銅めっき膜を析出させることにより形成される。
さらに、貫通導体7が被着されたスルーホール6は、その内部が孔埋め樹脂8で充填されている。孔埋め樹脂8は、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。孔埋め樹脂8は、スルーホール6を塞ぐことによりスルーホール6の直上および直下に配線導体2および各絶縁層1bを形成可能とするためのものである。孔埋め樹脂8は、未硬化のペースト状の熱硬化性樹脂をスルーホール6内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。
絶縁層1aの上下面に積層された各絶縁層1bは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。絶縁層1bの厚みは、それぞれの厚みが20〜60μm程度である。絶縁層1bは、各層の上面から下面にかけて複数のビアホール9を有している。ビアホール9の直径は、30〜100μm程度である。ビアホール9内には貫通導体10が充填されている。そして、上層の配線導体2と下層の配線導体2とが貫通導体10を介して互いに接続されている。
このような各絶縁層1bは、厚みが20〜60μm程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁層1aの上下面または下層の絶縁層1b上に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール9を穿孔することによって形成される。各絶縁層1bの表面の配線導体2およびビアホール9内の貫通導体10は、各絶縁層1bを形成する毎に各絶縁層1bの表面およびビアホール9内に銅めっきを被着させることによって形成される。銅めっきの被着には、周知のセミアディティブ法を用いる。
ソルダーレジスト層3は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成る。ソルダーレジスト層3の厚みは、10〜50μm程度である。ソルダーレジスト層3は、最表層における配線導体2を保護するとともに、開口部を介して半導体素子接続パッド4や外部接続パッド5と半導体素子Sや外部電気回路基板との接続を可能としている。
このようなソルダーレジスト層3は、感光性を有する樹脂ペーストまたは樹脂フィルムを最上層および最下層の絶縁層1bの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して所定パターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
本例の配線基板20においては、半導体素子接続パッド4および外部接続パッド5を含む配線導体2には、信号用と接地用と電源用とがある。信号用の半導体素子接続パッド4は、その多くが搭載部20Aの外周部に配設されている。接地用の半導体素子接続パッド4および電源用の半導体素子接続パッド4は、その多くが搭載部20Aの中央部に配設されている。これに対応して信号用の外部接続パッド5は、その多くが絶縁基板1の下面外周部に配設されている。また、接地用の外部接続パッド5および電源用の外部接続パッド5は、絶縁基板1の下面中央部および外周部に配設されている。
信号用の半導体素子接続パッド4と信号用の外部接続パッド5とは、信号用の配線導体2により互いに接続されている。信号用の配線導体2は、絶縁層1aの上面側に積層された絶縁層2bの表面を搭載部20Aに対応する領域から絶縁基板1の外周部に向けて延びる帯状パターン11を有している。この帯状パターン11と信号用の半導体素子接続パッド4とは、搭載部20Aに対応する領域において、直接あるいは貫通導体10を介して接続されている。また、この帯状パターン11と信号用の外部接続パッド5とは、絶縁基板1の外周部において、貫通導体7および10を介して接続されている。
接地用の半導体素子接続パッド4と接地用の外部接続パッド5とは、接地用の配線導体2により互いに接続されている。電源用の半導体素子接続パッド4と電源用の外部接続パッド5とは、電源用の配線導体2により互いに接続されている。接地用の配線導体2および電源用の配線導体2は、信号用の配線導体2と対向するようにして配置された広面積のベタ状パターン12を有している。このベタ状パターン12は、絶縁層1aの上面側に積層された内層の絶縁層1bの表面に形成されている。ベタ状パターン12は、搭載部20Aに対応する領域から絶縁基板1の外周部にかけての広い領域にわたり形成されている。このベタ状パターン12と接地用または電源用の半導体素子接続パッド4とは、搭載部20Aの直下において、貫通導体10を介して接続されている。また、このベタ状パターン12と接地用または電源用の外部接続パッド5とは、絶縁基板1の中央部から外周部にかけた領域において、貫通導体7および10を介して接続されている。
ここで、接地用または電源用のベタ状パターン12の要部平面図を図2に示す。なお、図2では、接地用または電源用の外部接続パッド5の位置を点線で示している。また、図2において、2点鎖線で示した左上の領域が搭載部20Aに対応する領域である。
ベタ状パターン12は、搭載部20Aに対応する領域に多数のランド用開口部13を有している。ランド用開口部13の中には、ビアランド14が形成されている。ベタ状パターン12とビアランド14との間には、所定の間隔が設けられている。それにより、ベタ状パターン12とビアランド14とは、互いに電気的に絶縁されている。このビアランド14上には、上層の絶縁層1bの貫通導体10が接続されている。ビアランド14は、その上に接続された貫通導体10を介して半導体素子接続パッド4に接続されている。ビアランド14に接続される半導体素子接続パッド4は、ベタ状パターン12と異なる電位の接地用または電源用の半導体素子接続パッド4、あるいは信号用の半導体素子接続パッド4である。
ベタ状パターン12は、搭載部20Aに対応する領域において図中に破線の円で示す位置にビア接続部15を有している。ビア接続部15上には、上層の絶縁層1bの貫通導体10が接続されている。ベタ状パターン12は、ビア接続部15上に形成された貫通導体10を介して半導体素子接続パッド4に接続されている。ベタ状パターン12に接続される半導体素子接続パッド4は、ベタ状パターン12と同電位の接地用または電源用の半導体素子接続パッド4である。
ベタ状パターン12は、配線基板20の外周部に対応する領域において破線の円で示す位置に下層導体層2とのビア接続部16を有している。ビア接続部16の下には、下層の絶縁層1bの貫通導体10が接続されている。ベタ状パターン12は、ビア接続部16に接続された貫通導体10を介して外部接続パッド5に接続されている。ベタ状パターン12に接続される外部接続パッド5は、ベタ状パターン12と同電位の接地用または電源用の外部接続パッド5である。
また、ベタ状パターン12には、搭載部20Aに対応する領域の外周部から配線基板10の外周部にかけて多数のガス抜き用開口部17が形成されている。ガス抜き用開口部17は、この例では正方形をしている。ガス抜き用開口部17の大きさは1辺が70〜150μm程度である。ガス抜き用開口部17の配列ピッチは、150〜600μm程度である。このようなガス抜き用開口部16を設けることにより、ベタ状パターン12に膨れや剥がれが発生することを有効に防止することができる。なお、搭載部20Aに対応する領域の中央部では、ランド用開口部13が多数形成されており、このランド用開口部13を介してアウトガスが外部に放出される。
ところで、本例の配線基板20においては、ベタ状パターン12における接地用または電源用の半導体素子接続パッド4に接続する貫通導体10が接続されるビア接続部15と接地用または電源用の半導体素子接続パッド5に接続する貫通導体10が接続されるビア接続部16との間に、ガス抜き用開口部17が介在しない直線状の電流経路Pが設けられている。すなわち、この電流経路P上には、ガス抜き用開口部17が設けられていない。
そのため、接地用または電源用の半導体素子接続パッド4に接続する貫通導体10と接地用または電源用の半導体素子接続パッド5に接続する貫通導体10との間のベタ状パターン12においては、電流の流れがガス抜き用開口部17により阻害されることがない。したがって、ベタ状パターン12における電圧降下を効果的に小さいものとすることができる。その結果、搭載する半導体素子Sに対して十分な電源供給ができ、それにより搭載する半導体素子Sを正常に作動させることが可能な配線基板20を提供することができる。
1・・・・・・・絶縁基板
1a,1b・・・絶縁層
2・・・・・・・配線導体
4・・・・・・・半導体素子接続パッド
5・・・・・・・外部接続パッド
7,10・・・・貫通導体
12・・・・・・・ベタ状パターン
17・・・・・・・ガス抜き用開口部
20・・・・・・・配線基板
20A・・・・・・搭載部
P・・・・・・・・電流経路

Claims (1)

  1. 内層の絶縁層および外層の絶縁層を含む複数の絶縁層が積層されて成り、上面中央部に搭載部を有する絶縁基板と、該絶縁基板の前記搭載部内に二次元的な並びに配列された接地用と電源用と信号用とを含む多数の半導体素子接続パッドと、前記絶縁基板の下面の中央部から外周部にかけての領域に二次元的な並びに配列された接地用と電源用と信号用とを含む多数の外部接続パッドと、内層の前記絶縁層上に、前記搭載部に対応する領域から前記絶縁基板の外周部にかけて形成されており、前記搭載部の直下において接地用または電源用の前記半導体素子接続パッドに前記絶縁層を貫通する第1の貫通導体を介して接続されているとともに、前記搭載部よりも外周側において接地用または電源用の前記外部接続パッドに前記絶縁層を貫通する第2の貫通導体を介して接続された接地用または電源用のベタ状パターンとを具備して成る配線基板であって、前記ベタ状パターンは、ガス抜き用開口部が多数形成されているとともに前記第1の貫通導体と前記第2の貫通導体との間に前記開口部が介在しない直線状の電流経路が設けられていることを特徴とする配線基板。
JP2015060296A 2015-03-24 2015-03-24 配線基板 Active JP6374338B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015060296A JP6374338B2 (ja) 2015-03-24 2015-03-24 配線基板
TW105108656A TWI618199B (zh) 2015-03-24 2016-03-21 佈線基板
KR1020160033839A KR101893839B1 (ko) 2015-03-24 2016-03-22 배선 기판
CN201610169283.1A CN106024723B (zh) 2015-03-24 2016-03-23 布线基板
US15/078,061 US9741648B2 (en) 2015-03-24 2016-03-23 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060296A JP6374338B2 (ja) 2015-03-24 2015-03-24 配線基板

Publications (2)

Publication Number Publication Date
JP2016181574A JP2016181574A (ja) 2016-10-13
JP6374338B2 true JP6374338B2 (ja) 2018-08-15

Family

ID=56975787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060296A Active JP6374338B2 (ja) 2015-03-24 2015-03-24 配線基板

Country Status (5)

Country Link
US (1) US9741648B2 (ja)
JP (1) JP6374338B2 (ja)
KR (1) KR101893839B1 (ja)
CN (1) CN106024723B (ja)
TW (1) TWI618199B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6542685B2 (ja) * 2016-01-25 2019-07-10 京セラ株式会社 配線基板
TW201816967A (zh) * 2016-10-28 2018-05-01 京瓷股份有限公司 佈線基板以及使用了該佈線基板的電子裝置
KR102262073B1 (ko) * 2018-07-26 2021-06-08 교세라 가부시키가이샤 배선 기판
JP7485517B2 (ja) * 2020-02-20 2024-05-16 上銀科技股▲分▼有限公司 回路基板装置
KR102900856B1 (ko) * 2020-11-20 2025-12-16 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
WO2022108386A1 (ko) * 2020-11-20 2022-05-27 엘지이노텍 주식회사 회로 기판
TWI838067B (zh) * 2023-01-06 2024-04-01 創意電子股份有限公司 中介層佈線結構及半導體封裝裝置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5788968U (ja) * 1980-11-21 1982-06-01
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
US5763947A (en) * 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
US6106923A (en) * 1997-05-20 2000-08-22 Fujitsu Limited Venting hole designs for multilayer conductor-dielectric structures
JP2001007469A (ja) * 1999-06-23 2001-01-12 Sony Corp プリント配線板およびプリント配線板の製造方法
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
JP4680410B2 (ja) * 2001-04-24 2011-05-11 日本特殊陶業株式会社 配線基板
JP4540262B2 (ja) * 2001-06-28 2010-09-08 京セラ株式会社 配線基板およびこれを用いた半導体装置
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP4478567B2 (ja) * 2002-07-05 2010-06-09 富士通株式会社 ポストビアを有する薄膜基板
US6793500B1 (en) * 2003-09-18 2004-09-21 International Business Machines Corporation Radial contact pad footprint and wiring for electrical components
JP2005150643A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd ランドグリッドアレイ型パッケージ
US7152313B2 (en) * 2003-11-26 2006-12-26 Intel Corporation Package substrate for integrated circuit and method of making the substrate
JP4559163B2 (ja) 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
JP5378707B2 (ja) * 2008-05-29 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5625250B2 (ja) * 2009-03-30 2014-11-19 凸版印刷株式会社 半導体装置
JP2011187683A (ja) * 2010-03-09 2011-09-22 Fujitsu Semiconductor Ltd 配線基板及び半導体装置
JP5586328B2 (ja) * 2010-05-31 2014-09-10 京セラSlcテクノロジー株式会社 配線基板
JP5473074B2 (ja) * 2010-10-29 2014-04-16 京セラSlcテクノロジー株式会社 配線基板

Also Published As

Publication number Publication date
TWI618199B (zh) 2018-03-11
JP2016181574A (ja) 2016-10-13
US9741648B2 (en) 2017-08-22
CN106024723B (zh) 2019-02-22
KR101893839B1 (ko) 2018-08-31
CN106024723A (zh) 2016-10-12
TW201703206A (zh) 2017-01-16
US20160284636A1 (en) 2016-09-29
KR20160114520A (ko) 2016-10-05

Similar Documents

Publication Publication Date Title
JP6374338B2 (ja) 配線基板
JP2012054297A (ja) 配線基板およびその製造方法
CN108024441B (zh) 布线基板以及使用了该布线基板的电子装置
JP2012054295A (ja) 配線基板およびその製造方法
TW201519715A (zh) 配線基板
JP2016127134A (ja) 配線基板
JP5959395B2 (ja) 配線基板
JP5992825B2 (ja) 配線基板
JP2017028182A (ja) 配線基板
JP5370883B2 (ja) 配線基板
JP2016127132A (ja) 配線基板
JP2018082070A (ja) 配線基板およびこれを用いた電子装置
JP6542685B2 (ja) 配線基板
JP6215784B2 (ja) 配線基板
JP5835732B2 (ja) 配線基板
JP2009290044A (ja) 配線基板
JP6247353B2 (ja) 配線基板の製造方法
JP6626781B2 (ja) 配線基板
JP5430002B2 (ja) 配線基板およびその製造方法
JP6062872B2 (ja) 配線基板
JP6259054B2 (ja) 配線基板の製造方法
JP6466722B2 (ja) 配線基板
JP2018041750A (ja) インターポーザ、モジュールおよびインターポーザの製造方法
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2016157719A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180719

R150 Certificate of patent or registration of utility model

Ref document number: 6374338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150