Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5664656B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP5664656B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5664656B2
JP5664656B2 JP2012536098A JP2012536098A JP5664656B2 JP 5664656 B2 JP5664656 B2 JP 5664656B2 JP 2012536098 A JP2012536098 A JP 2012536098A JP 2012536098 A JP2012536098 A JP 2012536098A JP 5664656 B2 JP5664656 B2 JP 5664656B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
front surface
manufacturing
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012536098A
Other languages
English (en)
Other versions
JPWO2012042653A1 (ja
Inventor
中嶋　経宏
経宏 中嶋
中澤　治雄
治雄 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2012042653A1 publication Critical patent/JPWO2012042653A1/ja
Application granted granted Critical
Publication of JP5664656B2 publication Critical patent/JP5664656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7412—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7434—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7436—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to support a device or a wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
    • H10P72/7442—Separation by peeling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing
    • H10W46/503—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

この発明は、半導体装置の製造方法に関する。
従来、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などのパワーデバイスにおいて、エネルギー損失の低減や放熱性の向上などのために、半導体ウエハを薄板化する技術が提案されている。しかし、例えば直径６インチの半導体ウエハを８０μｍ程度の厚さまで薄板化した場合、半導体ウエハに割れや反りが発生するという問題が生じる。このような問題を解消するために、半導体ウエハ表面に形成される金属薄膜の成膜条件や、半導体ウエハの製造設備におけるハンドリング技術などが提案されている。
また、半導体ウエハの、例えば直径８インチなどの大口径化やさらなる薄板化を進めるために、半導体ウエハの裏面側の外周端部を補強部（リブ部）として残して中央部を薄くするＴＡＩＫＯ（登録商標）技術や、集積回路やＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）を薄板化するために他の部材で補強するＷＳＳ（Ｗａｆｅｒ Ｓｕｐｐｏｒｔ Ｓｙｓｔｅｍ）技術が提案されている。
ＴＡＩＫＯ技術を用いた半導体装置の製造方法について説明する（以下、従来例１とする）。図７は、従来の半導体装置の製造方法について示すフローチャートである。また、図８〜図１１は、従来の半導体装置の製造方法について順に示す説明図である。まず、半導体ウエハ１のおもて面側におもて面表面構造２を形成する（ステップＳ１０１、図８）。このとき、半導体ウエハ１のおもて面の表面には、半導体ウエハ１の水平方向の位置をフォトマスクの位置と合わせるための目印（アライメントマーカ）３が形成される。
ついで、半導体ウエハ１のおもて面に、おもて面表面構造２を保護するレジスト（以下、おもて面保護レジストとする）１１１を塗布する（ステップＳ１０２、図９）。ついで、半導体ウエハ１の裏面側の外周端部を補強部（リブ部）１０２として残して中央部のみを薄く研削し、半導体ウエハ１の裏面に凹部を設けたウエハ（以下、リブウエハとする）１０１を作製する（ステップＳ１０３、図９）。ついで、リブウエハ１０１の裏面に、レジスト（以下、裏面レジストとする）１１３を塗布する（ステップＳ１０４、図１０）。
ついで、裏面レジスト１１３に回路パターンをパターニングする。パターニング工程では、まず、露光装置のステージ２１の下方に備えられたカメラ２２と、ステージ２１の上方に備えられたフォトマスク２４の位置を合わせる。ついで、露光装置のステージ２１上に、おもて面側を下にしてリブウエハ１０１を載置する（図１１）。
ついで、カメラ２２によって、ステージ２１の下方からリブウエハ１０１のおもて面のアライメントマーカ３を認識し、カメラ２２とリブウエハ１０１の位置を合わせる。これにより、リブウエハ１０１とフォトマスク２４の位置が正確に合わせられる。ステージ２１には、リブウエハ１０１のおもて面に形成されたアライメントマーカ３に対応する位置に開口部２３が設けられている。このため、カメラ２２は、ステージ２１の開口部２３からリブウエハ１０１を観察する。
ついで、露光および現像によって、裏面レジスト１１３にフォトマスク２４のマスクパターンを転写する（ステップＳ１０５、図１１）。フォトマスク２４には、リブウエハ１０１の裏面表面構造の回路パターンに対応した開口部２５が形成されている。ついで、裏面レジスト１１３を焼き固めることで、パターニング工程が終了する。
ついで、裏面レジスト１１３をマスクとして、イオン注入および熱拡散によって、リブウエハ１０１の裏面側に裏面表面構造（不図示）を形成する（ステップＳ１０６）。ついで、裏面レジスト１１３を除去する。ついで、リブウエハ１０１をダイシングしてチップ状にし、ダイシングテープを剥離することで半導体装置が完成する。
つぎに、ＷＳＳ技術を用いた半導体装置の製造方法について説明する（以下、従来例２とする）。図１２〜図１４は、従来の半導体装置の製造方法の別の一例について順に示す説明図である。まず、従来例１と同様にステップＳ１０１の処理を行う（図７，８参照）。ついで、半導体ウエハ１のおもて面に、例えば紫外線（ＵＶ）硬化性の接着剤１４１によって支持基板１４３を貼付する（図１２）。ここで、支持基板１４３の、接着剤１４１で接着される側の表面には、例えば半導体ウエハ１からの剥離を容易に行うためにレーザ光を吸収する材料からなる黒色層１４２が塗られている。
ついで、半導体ウエハ１の裏面全体を研削し、半導体ウエハ１を薄板化する（図１２）。ついで、半導体ウエハ１の裏面にレジスト（以下、裏面レジストとする）１４４を塗布する（図１３）。ついで、裏面レジスト１４４に回路パターンをパターニングする（図１４）。パターニング工程では、まず、露光装置のステージ１５１の上方に備えられた赤外線カメラ１５２と、ステージ１５１と赤外線カメラ１５２の間に備えられたフォトマスク１５３の位置を合わせる。ついで、露光装置のステージ１５１上に、おもて面側を下にして半導体ウエハ１を載置する。
ついで、赤外線カメラ１５２によって、フォトマスク１５３の上方から半導体ウエハ１を透過して、半導体ウエハ１のおもて面に形成されたアライメントマーカ３を認識し、赤外線カメラ１５２と半導体ウエハ１の位置を合わせる。これにより、赤外線カメラ１５２と半導体ウエハ１の位置が合わせられ、半導体ウエハ１とフォトマスク１５３の位置が正確に合わせられる。
フォトマスク１５３には、半導体ウエハ１の裏面表面構造の回路パターンに対応した開口部１５４と、半導体ウエハ１のおもて面に形成されたアライメントマーカ３に対応した位置に開口部１５５が設けられている。このため、赤外線カメラ１５２は、フォトマスク１５３の開口部１５５から半導体ウエハ１にレーザを照射し、半導体ウエハ１を観察する。
ついで、露光および現像によって、裏面レジスト１４４にフォトマスク１５３のマスクパターンを転写する（図１４）。ついで、裏面レジスト１４４を焼き固め、パターニング工程が終了する。ついで、従来例１と同様に、裏面レジスト１４４をマスクとして、イオン注入および熱拡散によって、半導体ウエハ１の裏面側に裏面表面構造（不図示）を形成する。ついで、裏面レジスト１４４を除去する。
ついで、半導体ウエハ１の裏面に、例えばダイシングテープを貼付する。ついで、半導体ウエハ１のおもて面側からレーザを照射して接着剤１４１を昇華し、半導体ウエハ１から支持基板１４３を剥離する。ついで、半導体ウエハ１をダイシングしてチップ状にし、ダイシングテープを剥離することで半導体装置が完成する。
このように、半導体ウエハに支持基板を貼付した後、例えばダイシングテープに半導体ウエハを貼りかえる方法として、外的要因によって粘着力が低下する粘着層を有する粘着テープを介在させて板状物支持基板に半導体ウエハの表面を粘着し、その状態で半導体ウエハの裏面を研削し、研削後の半導体ウエハの裏面にダイシングテープを粘着するとともに、ダイシングテープの外周をダイシングフレームで支持し、粘着層に外的要因を作用させて粘着層の粘着力を低下させることにより、半導体ウエハまたは半導体チップを損傷させずに板状物支持基板と粘着テープとを取り外す方法が提案されている（例えば、下記特許文献１参照。）。
国際公開第０３／０４９１６４号パンフレット
しかしながら、上述した従来例１では、リブ部１０２によって半導体ウエハ１の裏面に凹部が形成されているため、裏面レジスト１１３を均一に塗布することができない。このため、図１０に示すように、リブ部１０２近傍において、裏面レジスト１１３が厚くなる部分１３１が生じてしまう。また、裏面レジスト１１３が厚くなる部分１３１では、現像によって裏面レジスト１１３を完全に溶かしきることができない。このため、図１１に示すように、フォトマスク２４の開口部２５に対応した回路パターンを、裏面レジスト１１３に転写することができない。
また、上述した従来例１では、図１１に示すように、リブウエハ１０１とフォトマスク２４との間隔（以下、ギャップとする）１３２を、リブ部１０２の高さより大きく空ける必要がある。ギャップ１３２が広くなるほど解像度が低下したり、アライメントの精度が低下してしまう。また、上述したＴＡＩＫＯ技術を用いた場合、半導体ウエハ１のさらなる大口径化を図ると、リブウエハ１０１のリブ部１０２と中央部との段差部分からの割れや欠けが懸念される。
図１５は、従来の半導体装置の製造方法の別の一例について順に示す説明図である。図１５に、ＷＳＳ技術を用いて半導体ウエハ１に支持基板を接着し（従来例２参照）、カメラ２２をステージ２１の下方に備えた通常の露光装置（従来例１参照）を用いて露光および現像をおこなった場合について示す。従来例２に示すＷＳＳ技術では、接着剤１４１および支持基板１４３として、例えばＴ−ＭＡＴ（登録商標）によって製品化されている不透明な接着剤や、スリーエム（３Ｍ Ｃｏｍｐａｎｙ：登録商標）によって製品化されている黒色層１４２を有するガラス材、シリコン（Ｓｉ）からなる支持基板などが用いられており、これらは透明ではない。
このため、図１５に示すように、通常の露光装置を用いた場合、ステージ２１の下方に備えられたカメラ２２では、ステージ２１の開口部２３から支持基板１４３の表面１３４しか観察することができない。つまり、カメラ２２によって、半導体ウエハ１のおもて面に形成されたアライメントマーカ３を認識することができない。このため、ＷＳＳ技術を用いる場合には、上述した従来例２に示すような、赤外線カメラ１５２を備えた特殊な露光装置が用いられている（図１４参照）。しかしながら、このような露光装置は高価であるため、コストが増大してしまう。さらに、半導体ウエハ１のおもて面に、レーザ光を吸収する材料を用いてアライメントマーカ３を形成する必要がある。
また、フォトマスク１５３に、赤外線カメラ１５２からのレーザ（赤外線）を通過させるための開口部１５５を設ける必要がある。このため、裏面レジスト１４４としてポジ型レジストを用いた場合、開口部１５５によって裏面レジスト１４４に必要のないパターニング１３３が施されてしまう。また、赤外線カメラ１５２によって、透明でない部材（半導体ウエハ１）を通してアライメントマーカ３を認識するため、アライメントマーカ３の像を鮮明にとらえることができず、アライメントの精度が低下してしまう。
この発明は、上述した従来技術による問題点を解消するため、半導体ウエハの位置合わせの精度を向上した半導体装置の製造方法を提供することを目的とする。また、パターニングの精度を向上した半導体装置の製造方法を提供することを目的とする。また、半導体ウエハの割れや欠けを防止することができる半導体装置の製造方法を提供することを目的とする。また、コストを低減することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体ウエハの裏面に、該半導体ウエハのおもて面の表面形状に対応したパターニングを行う半導体装置の製造方法であって、前記半導体ウエハのおもて面に回路パターンを形成するおもて面パターン形成工程と、前記おもて面パターン形成工程の後に、前記半導体ウエハのおもて面に、該半導体ウエハのおもて面が透けて見える透明度を有する接着剤によって、該半導体ウエハのおもて面が透けて見える透明度を有する支持基板を貼付する貼付工程と、カメラの位置と整合するように、回路パターンを転写するためのマスクの位置を固定するマスク固定工程と、前記マスク固定工程の後、ステージ上に前記半導体ウエハを載置する載置工程と、前記載置工程の後、前記カメラの位置と整合するように前記半導体ウエハの位置を合わせる位置合わせ工程と、前記位置合わせ工程の後、前記マスクを用いて、前記半導体ウエハの裏面上に、前記半導体ウエハの裏面の回路パターンが転写されたパターニング用マスクを形成するマスク形成工程と、前記パターニング用マスクを用いて、前記半導体ウエハの裏面に、前記半導体ウエハのおもて面の回路パターンに対応したパターニングを行う裏面パターン形成工程と、前記裏面パターン形成工程の後に、前記半導体ウエハを前記支持基板から剥離する剥離工程と、を含むことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記載置工程では、前記ステージ上に、前記支持基板側を下にして前記半導体ウエハを載置し、前記位置合わせ工程では、前記ステージの下方から前記半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印を検出し、該半導体ウエハの位置を合わせることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記位置合わせ工程では、前記支持基板および前記接着剤を通して前記半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印を検出することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記位置合わせ工程では、前記カメラによって、前記半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印を検出することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記位置合わせ工程では、前記カメラによって、前記ステージの下方から、該ステージに備えられた開口部から見える前記半導体ウエハのおもて面を撮像し、該カメラによって撮像された画像に基づいて該半導体ウエハの位置合わせのための目印を検出することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記貼付工程の後、前記裏面パターン形成工程の前に、前記半導体ウエハの裏面を研削し、該半導体ウエハを薄板化する薄板化工程をさらに含むことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記おもて面パターン形成工程では、第１導電型の前記半導体ウエハのおもて面側に、絶縁ゲート型バイポーラトランジスタのおもて面表面構造の回路パターンを形成し、前記裏面パターン形成工程では、前記半導体ウエハの裏面の表面層に、互いに接する第２導電型の第１の半導体領域および第１導電型の第２の半導体領域を選択的に形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記おもて面パターン形成工程では、前記半導体ウエハのおもて面に、絶縁ゲート型バイポーラトランジスタのおもて面表面構造の回路パターンを形成し、前記裏面パターン形成工程では、前記半導体ウエハの外周端部に、該半導体ウエハの裏面から凹部を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記接着剤は、前記半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印が透けて見える透明度を有することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記接着剤は、透明であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記接着剤の厚さは、１５μｍ以上４０μｍ以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記支持基板は、前記半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印が透けて見える透明度を有することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記支持基板は、透明であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記支持基板の厚さは、５ｍｍ以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記支持基板の厚さは、１ｍｍ以下であることを特徴とする。
上述した発明によれば、半導体ウエハのおもて面に、接着剤によって支持基板を貼付する。接着剤および支持基板は、半導体ウエハのおもて面が透けて見える透明度を有する。このため、ステージの下方から、半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印を正確に認識することができる。これにより、半導体ウエハの裏面に、半導体ウエハのおもて面表面構造の回路パターンに対応したパターニングを正確におこなうことができる。
また、通常の露光装置を用いる場合に、薄板化された半導体ウエハをＷＳＳ技術によって補強することができる。また、薄板化された半導体ウエハを支持基板によって補強することができるため、半導体ウエハの外周端部にリブ部を形成して該半導体ウエハを補強する必要がなくなる。これにより、半導体ウエハにリブ部が形成されることによって、リブ部近傍においてレジストが厚くなる部分が生じてしまうことや、半導体ウエハとフォトマスクとの間隔（ギャップ）が広くなること、リブ部と中央部との段差部分からの割れや欠けが生じるなどの問題を解消することができる。
また、通常の露光装置を用いることができるため、赤外線カメラをステージの上方に備えた特殊な露光装置（従来例２：図１４参照）を用いる必要がなくなる。これにより、従来に比べて製造コストを低減することができる。
本発明にかかる半導体装置の製造方法によれば、パターニングの精度を向上することができるという効果を奏する。また、半導体ウエハの位置合わせの精度を向上することができるという効果を奏する。また、半導体ウエハの割れや欠けを防止することができるという効果を奏する。また、製造コストを低減することができるという効果を奏する。
実施の形態にかかる半導体装置の製造方法について示すフローチャートである。 実施の形態にかかる半導体装置の製造方法について順に示す説明図である。 実施の形態にかかる半導体装置の製造方法について順に示す説明図である。 実施の形態にかかる半導体装置の製造方法について順に示す説明図である。 実施の形態にかかる半導体装置の要部を示す断面図である。 実施の形態にかかる半導体装置の要部を示す断面図である。 従来の半導体装置の製造方法について示すフローチャートである。 従来の半導体装置の製造方法について順に示す説明図である。 従来の半導体装置の製造方法について順に示す説明図である。 従来の半導体装置の製造方法について順に示す説明図である。 従来の半導体装置の製造方法について順に示す説明図である。 従来の半導体装置の製造方法の別の一例について順に示す説明図である。 従来の半導体装置の製造方法の別の一例について順に示す説明図である。 従来の半導体装置の製造方法の別の一例について順に示す説明図である。 従来の半導体装置の製造方法の別の一例について順に示す説明図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
図１は、実施の形態にかかる半導体装置の製造方法について示すフローチャートである。また、図２〜図４は、実施の形態にかかる半導体装置の製造方法について順に示す説明図である。半導体ウエハ１の裏面に、半導体ウエハ１のおもて面の表面構造に対応したパターニングを行い、おもて面および裏面にそれぞれ回路パターンが形成された半導体装置を作製する製造方法について説明する。
まず、イオン注入および熱拡散によって、半導体ウエハ１のおもて面の表面層に、例えばベース領域やエミッタ領域、ゲート電極、エミッタ電極などのおもて面表面構造２の回路パターンを形成する（ステップＳ１、図２：第１のパターン形成工程）。このとき、おもて面表面構造２の回路パターンが形成されるとともに、例えばダイシングライン上に、半導体ウエハ１の水平方向の位置をフォトマスクの位置と合わせるための目印（アライメントマーカ）３が形成される。これにより、半導体ウエハ１のおもて面には、エミッタ電極などの表面構造やアライメントマーカ３などによる凹凸形状（表面形状）が形成される。
ついで、半導体ウエハ１のおもて面に、たとえばゲル状の接着剤１１をスピン塗布して焼き固める。ついで、接着剤１１に支持基板１２を接着する。ここで、シート状の接着剤１１を用いてもよい。ついで、加熱しながら、半導体ウエハ１側および支持基板１２側から圧力をかけ、半導体ウエハ１と支持基板１２とを圧着する。これにより、半導体ウエハ１のおもて面に、接着剤１１によって支持基板１２が貼付される（ステップＳ２、図２：貼付工程）。
貼付工程では、半導体ウエハ１のおもて面が透けて見える透明度を有する接着剤１１および支持基板１２を用いる。つまり、接着剤１１および支持基板１２は、光を通過させ、光を吸収または拡散する度合いが低く、透過率の高い材料からなる。また、支持基板１２は、薄板化した半導体ウエハ１の平坦性を維持する程度の硬度を有する。ここで、光とは、主に可視光線である。
具体的には、接着剤１１および支持基板１２は、例えば露光装置のカメラ（図４参照）によって支持基板１２側から半導体ウエハ１を撮像したときに、接着剤１１および支持基板１２を通して半導体ウエハ１のおもて面が透けて見える程度の透明度を有する。また、接着剤１１および支持基板１２は、半導体ウエハ１のおもて面の表面形状、つまり半導体ウエハ１のおもて面に形成されたアライメントマーカ３が透けて見える程度の透明度を有する。好適には、接着剤１１および支持基板１２は、透明であるのが望ましい。
接着剤１１として、例えばＨＤ−３００７（商標）などのポリイミド系の透明な接着剤を用いてもよい。接着剤１１によって半導体ウエハ１と支持基板１２とが圧着された後の、接着剤１１の厚さ（以下、単に接着剤１１の厚さとする）は、１５μｍ以上４０μｍ以下であることが望ましい。その理由は、次のとおりである。
接着剤１１の厚さが１５μｍ未満である場合、半導体ウエハ１のおもて面表面構造２の凹凸を接着剤１１によって平坦に埋めることができず、おもて面表面構造２が支持基板１２に接してしまう部分が生ずる。このため、接着剤１１によって、おもて面表面構造２を保護することができないからである。また、接着剤１１の厚さが４０μｍより大きい場合、半導体ウエハ１のおもて面が透けて見えないからである。さらに、接着剤１１の厚さが４０μｍより大きい場合、支持基板１２上に半導体ウエハ１が傾いて圧着される虞があるからである。このため、接着剤１１の厚さは、おもて面表面構造２を保護することができる程度の厚さを有し、半導体ウエハ１のおもて面が透けて見える程度に薄いのが望ましい。
支持基板１２として、例えば、二酸化ケイ素（ＳｉＯ2）からなる鉱物（石英）や、パイレックス（登録商標）やテンパックス（登録商標）などの耐熱ガラス、透明な炭化ケイ素（ＳｉＣ）基板を用いてもよい。支持基板１２の厚さは、５ｍｍ以下であることが望ましい。その理由は、支持基板１２の厚さが５ｍｍ以上である場合、半導体ウエハ１のおもて面が透けて見えないからである。
また、支持基板１２の厚さは、１ｍｍ以下であるのが望ましい。その理由は、支持基板１２の厚さが１ｍｍ以上である場合、例えば、一般的に用いられているウエハカセットに半導体ウエハ１を収納することができない虞があるからである。したがって、接着剤１１および支持基板１２の厚さを含む半導体ウエハ１の厚さは、搬送ハンドによって半導体ウエハ１をウエハカセットに収納することができ、かつ、搬送ハンドによって半導体ウエハ１を取り出すことができる厚さであるのが望ましい。
ついで、半導体ウエハ１の裏面全体を研削し、半導体ウエハ１を薄板化する（ステップＳ３、図２：薄板化工程）。ついで、半導体ウエハ１の裏面にレジスト（裏面レジスト）１３を塗布する（ステップＳ４、図３）。
ついで、裏面レジスト１３に回路パターンをパターニングする。パターニング工程では、まず、露光装置のステージ２１の下方に備えられたカメラ２２と、ステージ２１の上方に備えられたフォトマスク２４の水平方向の位置を、例えば予め設定された位置に合わせる。ついで、ステージ２１上に、おもて面側を下にして半導体ウエハ１を載置する（図４：載置工程）。詳細には、上述したように支持基板１２が貼付された半導体ウエハ１を、例えば搬送ハンドによってウエハカセットから取り出し、ステージ２１上に支持基板１２側が接するように載置する。
ついで、カメラ２２によって、ステージ２１の下方から半導体ウエハ１のおもて面を撮像し、この撮像された画像に基づいてアライメントマーカ３を検出する。つまり、カメラ２２によって撮像された画像から、例えばスクラブライン上に形成された突起状または溝状のアライメントマーカ３を検出する。露光装置は、半導体ウエハ１の水平方向の位置を例えばＸ軸方向およびＹ軸方向に移動させる位置合わせ機構を備え、この位置合わせ機構によって、アライメントマーカ３に基づきカメラ２２と半導体ウエハ１の位置を合わせる（位置合わせ工程）。これにより、半導体ウエハ１とフォトマスク２４の位置が正確に合わせられる。具体的には、半導体ウエハ１の裏面に塗布されるレジストをパターニングする際に、半導体ウエハ１のおもて面表面構造２の回路パターンに対応したパターニングが施されるように、位置合わせ機構によって半導体ウエハ１を水平方向に移動する。位置合わせ工程を行う前に、カメラ２２に合わせてフォトマスク２４の位置が固定されているため、カメラ２２によってアライメントマーカ３を検出し、アライメントマーカ３に基づいて半導体ウエハ１を移動することで、半導体ウエハ１とフォトマスク２４の位置が正確に合わせられる。
ステージ２１には、半導体ウエハ１のおもて面に形成されたアライメントマーカ３に対応する位置に開口部２３が設けられている。このため、カメラ２２は、ステージ２１の開口部２３から、支持基板１２および接着剤１１を通して透けて見える半導体ウエハ１のおもて面を観察し、アライメントマーカ３を認識する。
ここで、カメラ２２として、例えば、主に可視光線が照射された物体を観察するＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）カメラが用いられる。カメラ２２は、例えば露光装置の設置された室内の光によって半導体ウエハ１を観察してもよいし、支持基板１２側から半導体ウエハ１に光を照射して、半導体ウエハ１を観察してもよい。
ついで、半導体ウエハ１の裏面に形成された裏面レジスト１３に、フォトマスク２４を通して光（紫外光）を照射する（露光）。そして、例えば、裏面レジスト１３の露光部を溶剤で溶かす（現像）。これにより、裏面レジスト１３にフォトマスク２４のマスクパターンが転写される。ついで、裏面レジスト１３を焼き固めることで、パターニング工程が終了する（ステップＳ５、図４：第２のパターン形成工程）。
フォトマスク２４には、半導体ウエハ１の裏面表面構造の回路パターンに対応した開口部２５が形成されている。パターニング工程では、フォトマスク２４の上方に設けられた光源の光を、さまざまなレンズを用いて、フォトマスク２４を通して例えば等倍投影法で半導体ウエハ１に露光する。これにより、裏面レジスト１３に、半導体ウエハ１の裏面表面構造の回路パターンが転写される。
ついで、裏面レジスト１３をマスクとして、イオン注入および熱拡散によって、半導体ウエハ１の裏面の表面層に、例えばｐコレクタ領域とｎコレクタ領域が交互に形成された裏面表面構造（不図示）などを形成する（ステップＳ６）。ついで、裏面レジスト１３を除去する。
上述した位置合わせ工程において、半導体ウエハ１のおもて面に形成されたアライメントマーカ３に合わせて、フォトマスク２４と半導体ウエハ１の位置を合わせている。このため、ステップＳ６の処理において、半導体ウエハ１の裏面には、半導体ウエハ１のおもて面の表面形状に対応したパターニングが行われる。つまり、半導体ウエハ１の裏面に、半導体ウエハ１のおもて面表面構造２の回路パターンに対応したパターニングが行われる。ステップＳ６では、エッチングによって、半導体ウエハ１の裏面からおもて面に達する凹部を形成してもよい。
ついで、半導体ウエハ１の裏面に、例えばダイシングテープを貼付する。ついで、半導体ウエハ１の支持基板１２側からレーザを照射して接着剤１１を昇華し、半導体ウエハ１から支持基板１２を剥離する。接着剤１１に用いる材料によっては、溶剤を用いて接着剤１１を溶解してもよいし、加熱によって接着剤１１をやわらかくしてもよい。ついで、半導体ウエハ１をダイシングしてチップ状にし、ダイシングテープを剥離することで、おもて面および裏面にそれぞれ回路パターンが形成された半導体装置が完成する。
支持基板１２は、耐薬品性および耐熱性を有する。このため、半導体ウエハ１から剥離した支持基板１２は、接着剤残渣や炭化残渣が残るので有機溶剤などで洗浄した後に再利用することができる。
また、ＣＣＤカメラに代えて、例えば赤外線カメラを用いてもよい。この場合、支持基板１２として、シリコン（Ｓｉ）基板を半導体ウエハ１の補強材として用いることができる。また、再利用されることで透明度が低下した支持基板１２をさらに利用することができる。
図５，６は、実施の形態にかかる半導体装置の要部を示す断面図である。上述した実施の形態にかかる半導体装置の製造方法を用いることによって、例えば、逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）や、逆阻止型ＩＧＢＴ（ＲＢ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ ＩＧＢＴ）を作製することができる。
図５は、ＲＣ−ＩＧＢＴの一例の要部を示す断面図である。図５に示すように、ＲＣ−ＩＧＢＴ４０は、ｎ-ドリフト領域となる半導体ウエハ３１のおもて面の表面層に、おもて面表面構造２としてｐベース領域３２やｎ+エミッタ領域３３、ゲート電極３４、エミッタ電極３５などの縦型のＩＧＢＴのおもて面表面構造が形成される。半導体ウエハ３１の裏面の表面層には、ｐ+コレクタ領域（第１の半導体領域）３６とｎ+コレクタ領域（第２の半導体領域）３７が交互に形成される。
詳細には、半導体ウエハ３１の裏面には、ＩＧＢＴの裏面表面構造であるｐ+コレクタ領域３６が選択的に形成され、半導体ウエハ３１上にＩＧＢＴ領域４１が形成される。また、ｐ+コレクタ領域３６に接するｎ+コレクタ領域３７が選択的に形成され、半導体ウエハ３１上に、ＩＧＢＴ領域４１と隣り合うダイオード領域４２が形成される。
つまり、上述した実施の形態にかかる半導体装置の製造方法を用いて、半導体ウエハ３１の裏面の表面層に、ＩＧＢＴのおもて面表面構造に対応したパターンでｐ+コレクタ領域３６およびｎ+コレクタ領域３７が設けられたＲＣ−ＩＧＢＴ４０を作製することができる。
図６は、ＲＢ−ＩＧＢＴの要部を示す断面図である。図６に示すように、ＲＢ−ＩＧＢＴ５０は、ｎ-ドリフト領域となる半導体ウエハ５１のおもて面側に、縦型のＩＧＢＴ５２のおもて面表面構造および耐圧を維持する領域（耐圧構造領域）５３のｐ+領域がそれぞれ形成される。半導体ウエハ５１の裏面には、ＩＧＢＴ５２のｐコレクタ領域が形成されている。また、耐圧構造領域５３に、裏面側から凹部５４が形成され、耐圧構造領域５３側の半導体ウエハ５１は、ＩＧＢＴ５２側の半導体ウエハ５１の厚さよりも薄くなっている。ＩＧＢＴ５２のおもて面表面構造と耐圧構造領域５３との間には簡略化して示したが、拡散で形成されたｐ型のガードリング領域と、ガードリング領域に接しガードリング領域より外側又は内側に延ばされたフィールドプレートが複数本リング状に設けられる。
ＩＧＢＴ５２のｐコレクタ領域は、凹部５４の側壁に形成されたｐ領域によって、耐圧構造領域５３のｐ+領域と連結されている。凹部５４は、半導体ウエハ５１の裏面からおもて面まで貫通していてもよいし、耐圧構造領域５３のｐ+領域に達する深さで形成されていてもよい。つまり、上述した実施の形態にかかる半導体装置の製造方法を用いて、半導体ウエハ５１の裏面に、おもて面表面構造に対応したパターンで凹部５４が設けられたＲＢ−ＩＧＢＴ５０を作製することができる。
また、上述した実施の形態にかかる半導体装置の製造方法を用いて、半導体ウエハのおもて面から裏面に貫通する貫通孔を、半導体ウエハのおもて面の回路パターンに対応させて形成してもよい。これにより、例えば、複数の半導体ウエハを積層して実装するＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）技術を用いた半導体装置を作製することができる。
以上、説明したように、実施の形態によれば、半導体ウエハ１のおもて面に、接着剤１１によって支持基板１２を貼付する。接着剤１１および支持基板１２は、半導体ウエハ１のおもて面が透けて見える透明度を有する。なお、透けて見える透明度とは、ステージ２１の下方から、半導体ウエハ１のおもて面に形成されたアライメントマーク３をＣＣＤカメラで認識できる透明度である。このため、ステージ２１の下方から、半導体ウエハ１のおもて面に形成されたアライメントマーク３を正確に認識することができる。これにより、半導体ウエハ１の位置合わせ（アライメント）の精度を向上することができる。したがって、半導体ウエハ１の裏面に、半導体ウエハ１のおもて面表面構造２の回路パターンに対応したパターニングを正確におこなうことができる。つまり、パターニングの精度を向上することができる。
また、通常の露光装置を用いる場合に、薄板化された半導体ウエハ１をＷＳＳ技術によって補強することができる。これにより、半導体ウエハ１の割れや欠け、反りなどを防止することができる。したがって、半導体ウエハ１の大口径化やさらなる薄板化を図ることができる。また、薄板化された半導体ウエハ１をＷＳＳ技術によって補強することができるため、半導体ウエハ１の外周端部にリブ部を形成するＴＡＩＫＯ技術を用いる必要がなくなる。これにより、半導体ウエハ１にリブ部が形成されることによって生じていた問題を解消することができる。
また、支持基板１２として、上述したように石英などのガラス基板を用いることで、半導体ウエハ１の裏面に形成される例えば金属電極などによって、工程中に半導体ウエハ１に反りなどが生じることを防止し、半導体ウエハ１の平坦性を維持することができる。
また、通常の露光装置を用いることができるため、赤外線カメラをステージの上方に備えた特殊な露光装置（従来例２：図１４参照）を用いる必要がなくなる。これにより、従来に比べてコストを低減することができる。
また、載置工程の前に、半導体ウエハ１は支持基板１２によって補強される。このため、ステージ２１の開口部２３の幅を従来に比べて広くした場合でも、ステージ２１の開口部２３によって半導体ウエハ１の平坦性が損なわれることはない。これにより、ステージ２１の開口部２３の幅を従来に比べて広くすることができ、カメラ２２が開口部２３から観察することができる範囲が広がる。このため、カメラ２２によって観察することができる半導体ウエハ１表面の範囲が広がり、回路パターン設計の自由度が広がる。また、ステージ２１の開口部２３内の空気を吸引し、半導体ウエハ１を吸着して固定する場合、半導体ウエハ１を安定的に固定することができる。
以上において本発明では、半導体ウエハの裏面に、おもて面表面構造の回路パターンに対応した回路パターンを形成する方法を例に説明しているが、上述した実施の形態に限らず、半導体ウエハをステージ上に載置した後、半導体ウエハの位置合わせが行われるさまざまな工程に適用することが可能である。
以上のように、本発明にかかる半導体装置の製造方法は、集積回路やＭＥＭＳを薄板化するために他の部材で補強するＷＳＳ技術を用いたパワー半導体装置の製造に有用である。
１ 半導体ウエハ
２ おもて面表面構造
３ アライメントマーカ
１１ 透明度の高い接着剤
１２ 透明度の高い支持基板
１３ レジスト
２１ 露光装置のステージ
２２ 露光装置のカメラ
２３ 露光装置のステージの開口部
２４ フォトマスク
２５ フォトマスクの開口部

Claims (15)

  1. 半導体ウエハの裏面に、該半導体ウエハのおもて面の表面形状に対応したパターニングを行う半導体装置の製造方法であって、
    前記半導体ウエハのおもて面に回路パターンを形成するおもて面パターン形成工程と、
    前記おもて面パターン形成工程の後に、前記半導体ウエハのおもて面に、該半導体ウエハのおもて面が透けて見える透明度を有する接着剤によって、該半導体ウエハのおもて面が透けて見える透明度を有する支持基板を貼付する貼付工程と、
    カメラの位置と整合するように、回路パターンを転写するためのマスクの位置を固定するマスク固定工程と、
    前記マスク固定工程の後、ステージ上に前記半導体ウエハを載置する載置工程と、
    前記載置工程の後、前記カメラの位置と整合するように前記半導体ウエハの位置を合わせる位置合わせ工程と、
    前記位置合わせ工程の後、前記マスクを用いて、前記半導体ウエハの裏面上に、前記半導体ウエハの裏面の回路パターンが転写されたパターニング用マスクを形成するマスク形成工程と、
    前記パターニング用マスクを用いて、前記半導体ウエハの裏面に、前記半導体ウエハのおもて面の回路パターンに対応したパターニングを行う裏面パターン形成工程と、
    前記裏面パターン形成工程の後に、前記半導体ウエハを前記支持基板から剥離する剥離工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記載置工程では、前記ステージ上に、前記支持基板側を下にして前記半導体ウエハを載置し、
    前記位置合わせ工程では、前記ステージの下方から前記半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印を検出し、該半導体ウエハの位置を合わせることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記位置合わせ工程では、前記支持基板および前記接着剤を通して前記半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印を検出することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記位置合わせ工程では、前記カメラによって、前記半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印を検出することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  5. 前記位置合わせ工程では、前記カメラによって、前記ステージの下方から、該ステージに備えられた開口部から見える前記半導体ウエハのおもて面を撮像し、該カメラによって撮像された画像に基づいて該半導体ウエハの位置合わせのための目印を検出することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記貼付工程の後、前記裏面パターン形成工程の前に、
    前記半導体ウエハの裏面を研削し、該半導体ウエハを薄板化する薄板化工程をさらに含むことを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
  7. 前記おもて面パターン形成工程では、第１導電型の前記半導体ウエハのおもて面側に、絶縁ゲート型バイポーラトランジスタのおもて面表面構造の回路パターンを形成し、
    前記裏面パターン形成工程では、前記半導体ウエハの裏面の表面層に、互いに接する第２導電型の第１の半導体領域および第１導電型の第２の半導体領域を選択的に形成することを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
  8. 前記おもて面パターン形成工程では、前記半導体ウエハのおもて面に、絶縁ゲート型バイポーラトランジスタのおもて面表面構造の回路パターンを形成し、
    前記裏面パターン形成工程では、前記半導体ウエハの外周端部に、該半導体ウエハの裏面から凹部を形成することを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
  9. 前記接着剤は、前記半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印が透けて見える透明度を有することを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
  10. 前記接着剤は、透明であることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置の製造方法。
  11. 前記接着剤の厚さは、１５μｍ以上４０μｍ以下であることを特徴とする請求項１〜１０のいずれか一つに記載の半導体装置の製造方法。
  12. 前記支持基板は、前記半導体ウエハのおもて面に形成された該半導体ウエハの位置合わせのための目印が透けて見える透明度を有することを特徴とする請求項１〜１１のいずれか一つに記載の半導体装置の製造方法。
  13. 前記支持基板は、透明であることを特徴とする請求項１〜１２のいずれか一つに記載の半導体装置の製造方法。
  14. 前記支持基板の厚さは、５ｍｍ以下であることを特徴とする請求項１〜１３のいずれか一つに記載の半導体装置の製造方法。
  15. 前記支持基板の厚さは、１ｍｍ以下であることを特徴とする請求項１〜１４のいずれか一つに記載の半導体装置の製造方法。
JP2012536098A 2010-09-30 2010-09-30 半導体装置の製造方法 Active JP5664656B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/067169 WO2012042653A1 (ja) 2010-09-30 2010-09-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2012042653A1 JPWO2012042653A1 (ja) 2014-02-03
JP5664656B2 true JP5664656B2 (ja) 2015-02-04

Family

ID=45892157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012536098A Active JP5664656B2 (ja) 2010-09-30 2010-09-30 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8962405B2 (ja)
EP (1) EP2624286B1 (ja)
JP (1) JP5664656B2 (ja)
CN (1) CN103119698B (ja)
WO (1) WO2012042653A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101917720B1 (ko) 2017-07-31 2019-02-08 한미반도체 주식회사 웨이퍼 마킹 장치 및 웨이퍼 마킹방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6096515B2 (ja) * 2013-01-15 2017-03-15 株式会社アドテックエンジニアリング Ｉｔｏパターン露光装置
CN103969943A (zh) * 2013-01-25 2014-08-06 北京京东方光电科技有限公司 一种对基板进行标记的方法
CN103151371A (zh) 2013-03-05 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
CN103199104B (zh) 2013-03-05 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
FR3008543B1 (fr) * 2013-07-15 2015-07-17 Soitec Silicon On Insulator Procede de localisation de dispositifs
US9286726B2 (en) * 2013-08-20 2016-03-15 Ricoh Company, Ltd. Mobile information gateway for service provider cooperation
US10089684B2 (en) 2013-08-20 2018-10-02 Ricoh Company, Ltd. Mobile information gateway for customer identification and assignment
US9665901B2 (en) 2013-08-20 2017-05-30 Ricoh Company, Ltd. Mobile information gateway for private customer interaction
US9763071B2 (en) 2013-09-22 2017-09-12 Ricoh Company, Ltd. Mobile information gateway for use in emergency situations or with special equipment
US10095833B2 (en) 2013-09-22 2018-10-09 Ricoh Co., Ltd. Mobile information gateway for use by medical personnel
JP2015233034A (ja) * 2014-06-09 2015-12-24 三菱電機株式会社 半導体装置の製造方法
JP2016018139A (ja) * 2014-07-10 2016-02-01 株式会社ディスコ 露光マスクの製造方法
JP6728638B2 (ja) * 2015-11-10 2020-07-22 富士電機株式会社 半導体デバイスの製造方法
CN105428220B (zh) * 2015-12-22 2017-12-05 上海华虹宏力半导体制造有限公司 太鼓减薄工艺的环切工艺方法
DE102016110378B4 (de) 2016-06-06 2023-10-26 Infineon Technologies Ag Entfernen eines Verstärkungsrings von einem Wafer
JP6849468B2 (ja) * 2017-02-13 2021-03-24 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN108511318B (zh) * 2017-02-28 2020-12-25 上海微电子装备（集团）股份有限公司 基于透明基板的背面加工工艺和器件加工工艺
JP2019054150A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法および半導体ウェハ
JP7298752B2 (ja) * 2017-12-28 2023-06-27 富士電機株式会社 半導体装置の製造方法
JP2020038939A (ja) * 2018-09-05 2020-03-12 トレックス・セミコンダクター株式会社 縦型化合物半導体デバイスの製造方法
CN109524316B (zh) * 2018-10-25 2021-09-21 通富微电子股份有限公司 一种半导体芯片封装方法和半导体芯片封装用载盘
CN111668109A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 一种半导体芯片的封装方法及其封装过程中的两种结构
CN111952364B (zh) * 2019-05-14 2024-01-26 芯恩（青岛）集成电路有限公司 一种逆导型绝缘栅双极型晶体管及其制备方法
CN112133734B (zh) * 2020-09-29 2022-08-30 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
JP7676957B2 (ja) * 2021-05-28 2025-05-15 富士電機株式会社 半導体装置の製造方法
JP2025029758A (ja) * 2023-08-22 2025-03-07 メルテックス株式会社 密着性向上領域を備えるウェハ基板、保護フィルム層付ウェハ基板及び密着性向上領域を備えるウェハ基板製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7000A (en) * 1850-01-08 Smut-machine
JP3601513B2 (ja) * 2000-12-27 2004-12-15 凸版印刷株式会社 凹版、それを用いたプラズマディスプレイ背面板の製造方法、およびプラズマディスプレイパネル
JP2005056917A (ja) * 2003-08-05 2005-03-03 Sharp Corp 半導体装置の製造方法
JP2005268238A (ja) * 2004-03-16 2005-09-29 Sony Corp 裏面照射型固体撮像装置及びその製造方法
JP2006019556A (ja) * 2004-07-02 2006-01-19 Toyota Motor Corp 半導体装置とその製造方法
JP2008286925A (ja) * 2007-05-16 2008-11-27 V Technology Co Ltd 露光用マスクの初期位置及び姿勢調整方法
JP2009188148A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2010092021A (ja) * 2008-09-11 2010-04-22 Nsk Ltd 露光装置及び露光方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141889A (en) * 1990-11-30 1992-08-25 Motorola, Inc. Method of making enhanced insulated gate bipolar transistor
JPH09283426A (ja) * 1996-04-10 1997-10-31 Nikon Corp 位置計測装置
KR970072024A (ko) 1996-04-09 1997-11-07 오노 시게오 투영노광장치
TWI241674B (en) 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
JP2004165403A (ja) * 2002-11-13 2004-06-10 Ricoh Co Ltd アライメント接着方法およびアライメント接着装置
US7253040B2 (en) * 2003-08-05 2007-08-07 Sharp Kabushiki Kaisha Fabrication method of semiconductor device
JP2005129653A (ja) 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
KR100555559B1 (ko) * 2004-03-03 2006-03-03 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US20070000595A1 (en) * 2005-06-29 2007-01-04 Intel Corporation Adhesive substrate and method for using
US20070004171A1 (en) * 2005-06-30 2007-01-04 Arana Leonel R Method of supporting microelectronic wafer during backside processing using carrier having radiation absorbing film thereon
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US7989304B2 (en) * 2006-03-28 2011-08-02 Sharp Kabushiki Kaisha Method for transferring semiconductor element, method for manufacturing semiconductor device, and semiconductor device
JP4413935B2 (ja) * 2007-02-13 2010-02-10 株式会社 日立ディスプレイズ 液晶表示装置
DE102008003953A1 (de) * 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements
US7936014B2 (en) * 2009-05-18 2011-05-03 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes having separated gate metal pads to avoid breakdown voltage degradation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7000A (en) * 1850-01-08 Smut-machine
JP3601513B2 (ja) * 2000-12-27 2004-12-15 凸版印刷株式会社 凹版、それを用いたプラズマディスプレイ背面板の製造方法、およびプラズマディスプレイパネル
JP2005056917A (ja) * 2003-08-05 2005-03-03 Sharp Corp 半導体装置の製造方法
JP2005268238A (ja) * 2004-03-16 2005-09-29 Sony Corp 裏面照射型固体撮像装置及びその製造方法
JP2006019556A (ja) * 2004-07-02 2006-01-19 Toyota Motor Corp 半導体装置とその製造方法
JP2008286925A (ja) * 2007-05-16 2008-11-27 V Technology Co Ltd 露光用マスクの初期位置及び姿勢調整方法
JP2009188148A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2010092021A (ja) * 2008-09-11 2010-04-22 Nsk Ltd 露光装置及び露光方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101917720B1 (ko) 2017-07-31 2019-02-08 한미반도체 주식회사 웨이퍼 마킹 장치 및 웨이퍼 마킹방법

Also Published As

Publication number Publication date
US20130196457A1 (en) 2013-08-01
EP2624286B1 (en) 2020-11-11
EP2624286A1 (en) 2013-08-07
US8962405B2 (en) 2015-02-24
WO2012042653A1 (ja) 2012-04-05
CN103119698A (zh) 2013-05-22
EP2624286A4 (en) 2014-04-02
JPWO2012042653A1 (ja) 2014-02-03
CN103119698B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
JP5664656B2 (ja) 半導体装置の製造方法
US9059225B2 (en) Semiconductor device and the method of manufacturing the same
US20100003779A1 (en) Method of producing solid-state imaging device
JP5985880B2 (ja) ウエーハの分割方法
CN104380437A (zh) 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割
WO2010029876A1 (ja) 固体撮像装置の製造方法
CN104145330A (zh) 用于临时接合超薄晶片的方法和装置
JP2018049904A (ja) ウェーハの加工方法
CN112309906B (zh) 处理基板的方法
JP5375328B2 (ja) 半導体装置の製造方法及び半導体装置の製造に用いられる治具
TWI582843B (zh) The manufacturing method of the attached wafer
CN105529303A (zh) 键合工艺中去除气泡区域的方法
US20220367273A1 (en) Element chip manufacturing method and substrate processing method
TW201935549A (zh) 晶圓之加工方法
JP2020167413A (ja) 基板処理方法
JP6524564B2 (ja) 素子チップの製造方法および基板加熱装置
JP7286250B2 (ja) 保護部材形成装置
CN107039481B (zh) 半导体结构的制造方法
JP2005129653A (ja) 半導体装置の製造方法
KR20180032184A (ko) 웨이퍼의 가공 방법
JP2006049700A (ja) 固体撮像装置の製造方法
CN107309555B (zh) 晶片的加工方法
JP5034488B2 (ja) 半導体装置の製造方法
JP2010153607A (ja) 半導体装置およびその製造方法
TW202308020A (zh) 保護構件形成裝置及保護構件的形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5664656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250