JP5677679B2 - 電波時計用受信回路 - Google Patents

Description

本発明は、標準電波を受信して時刻修正を行なう電波時計用受信回路に関する。

従来から、標準電波に含まれる時刻情報に基づいて内部時刻を自動的に修正して表示する電波時計として、各種の構成が知られている。これら電波時計には、標準電波を受信してアナログ処理し、時刻情報を出力する受信回路が設けられている。この受信回路は、アンテナで受信した受信信号を、増幅及び復調し、所定の判定しきい値と比較して２値化して、時刻情報として出力するものであり、一般的には、図９に示すように、受信アンテナ１０１、同調部１０２、増幅回路１０３、ＢＰＦ（Band Pass Filter：バンドパスフィルタ）を含むフィルタ回路１０４、検波回路１０５、ＬＰＦ（Low Pass Filter：ローパスフィルタ）１０６、２値化回路１０７、ＡＧＣ（Auto Gain Control：オートゲインコントロール）１０８を備えている。また、増幅回路として差動増幅回路を採用した構成（例えば特許文献１参照）や、ろ波した受信信号と基準電圧とから２値化信号を生成出力する比較部と、制御信号に基づいて前記比較部に出力する基準電圧を切り替える基準電圧切替部と、基準電圧の切替状態を記憶する記憶手段とを備え、切替状態情報に基づいた制御信号により、前記基準電圧切替部が、受信した標準電波に適した基準電圧を前記比較部に出力する構成（特許文献２参照）も知られている。

特開２００４−６４２６２号公報 特開２００８−２０２９１号公報

しかし、これら従来の電波時計用受信回路は、復調や２値化をアナログ回路で処理しているため、次のような問題を有している。
第１に、検波回路はダイオードを使用した全波整流を行なうため、検波波形には大きなリップルが発生し、このリップルを除去するために外付け部品を使った時定数の大きなＬＰＦが不可欠となり、ＩＣ化した際に全てをオンチップ化できないので、安価な受信回路を提供することができない。
第２に、検波波形に対してＡＧＣ処理を施す際に、ＡＧＣ出力値の保持はコンデンサで行なうため、長時間一定の値を保持できない。また、コンデンサの機能に起因して、任意レベルのＡＧＣ出力を、受信回路ＩＣ単体で設定することができないし、待機時にＡＧＣの出力レベルを長時間保持することもできない。加えて、ＡＧＣ処理の時定数を可変にすることはコストアップにつながるため困難であり、このためＡＧＣ追従時間を可変にすることが困難である。またさらに、ＡＧＣ処理に際しては、ＢＰＦの高いＱにより検波波形が遅延するため、ＡＧＣ安定性を満たすためにはＡＧＣ出力の追従の時定数を常に大きくしなければならないので、起動時にＡＧＣ出力を高速に収束させることが困難である。また、受信プロトコルによっては、ＡＧＣ出力の収束が最適とならない事態も生じている。このような不都合は、図１０に示す、ＡＧＣ動作波形図から明らかである。
第３に、２値化の判定しきい値は、アナログ回路で作られその精度が求められるとともに、アナログ回路で作られるのでコストアップにつながる。また、検波波形の振幅が判定しきい値を下回ると、２値化信号が出力されない事態を生じる。
本発明は、このようなアナログ処理に起因する多くの問題をデジタル処理を行なうことで解決した電波時計用受信回路を提供することを目的とする。

本発明者らは、デジタル処理の検波手段として、当初、二乗演算で行なう構成を採用して研究した。デジタル回路で二乗演算を行なう場合は、乗算とその後の平方演算を行なう必要があり、図５に示す電波時計用受信回路（第１比較例）に想到した。この第１比較例である電波時計用受信回路は、受信アンテナ５１、同調部である可変容量素子５２、増幅回路であるＶＧＡ（Variable
Gain Amplifier：ゲイン可変アンプ）５３、バンドパスフィルタの前後にバッファを備えたフィルタ回路５４、Ａ／Ｄ変換回路５５、検波手段を構成する二乗演算回路５６と平方演算回路５７、ＬＰＦ５８、２値化回路５９、ＡＧＣ６０、Ｄ／Ａ変換回路６１を備えるものである。図示しないが、Ｄ／Ａ変換回路６１の出力はＬＰＦ（ローパスフィルタ）を通して前記ＶＧＡ５３に入力される。

ところが、第１比較例の構成によると、二乗演算回路５６と平方演算回路５７で構成される検波手段におけるデジタル的な処理が重く、図６（ｅ）に示すように、リップル、とりわけ２倍波成分が残るので、これを除去するためのＬＰＦ５８を重くしなければならず、これによって、図６（ｃ）に示すように、ＬＰＦ５８で処理された検波波形が鈍ってしまうものであった。

上述の検波後のフィルタ処理における不都合を解消するために、本発明者らは次に、図７に示す電波時計用受信回路（第２比較例）を検討した。この第２比較例である電波時計用受信回路は、前記二乗演算回路５６に換えて一対の二乗演算回路７６ａ，７６ｂを設け、Ａ／Ｄ変換回路７５から出力されるデジタル化した受信信号にローカル周波数生成回路８２で生成されたローカル信号周波数のＩ成分とＱ成分をそれぞれミキシングし、異なる周波数に変換した信号を、前記各二乗演算回路７６ａ，７６ｂに入力して二乗演算処理したうえ加算して、平方演算回路７７に入力するよう構成したものである。すなわち、この第２比較例は、前記Ｉ，Ｑ成分を利用して検波時に生じる２倍波成分の低減化を図ったものである。なお、他の構成は図５に示す第１比較例と同一であるため説明は省略する。

ところが、図７の構成によると、一対の二乗演算回路７６ａ，７６ｂを用いて、さらなる乗算、加算処理を行なうため、確かにフィルタ処理は軽くなるが、回路規模が大きくなるとともに、消費電流も多くなるという不都合を生じる。なお、図８は図７に示す電波時計用受信回路のデジタル処理における波形図である。

上述の不都合を解消して、上述の目的を達成するため本発明に係る電波時計用受信回路は、外付けしたアンテナにより受信する時刻情報を含む長波標準電波から２値化した時刻情報を生成、出力する電波時計用受信回路であって、受信する長波標準電波の周波数に前記アンテナの同調容量値を設定する同調部と、この同調部の設定によって受信した信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号をデジタル信号に変換するＡ／Ｄ変換回路と、変換されたデジタル信号を絶対値検波する絶対値検波回路と、絶対値検波されたデジタル信号のスプリアス（Spurious）を除去する櫛形フィルタと、このスプリアスが除去されたデジタル信号に基づいて前記受信する長波標準電波のゲインを制御するＡＧＣと、このＡＧＣの出力をアナログ信号に変換するＤ／Ａ変換回路と、スプリアスが除去されたデジタル信号を２値化する判定しきい値であるスライスレベルの変更が可能な２値化回路とを備える。

２値化回路は、スライスレベルを求めるための検波波形のピークレベルおよびボトムレベルはともに検波波形に追従するよう構成すると好適である。また、前記２値化回路のスライスレベルはヒステリシス幅が存するように構成するとより好適である。また、前記２値化回路は、デジタル回路により構成されたデューティ調整機構を有するとより好適である。またさらに、櫛形フィルタによってスプリアスが除去されたデジタル信号に基づいて、受信する長波標準電波の信号を増幅する可変ゲインアンプとそのゲインを制御する信号を生成するゲイン調整機構を有するとより好適である。またさらに、ゲイン調整機構は、特定のゲイン制御信号の設定値を保持するゲイン制御信号保持部を有し、待機状態から復帰時または外部信号による制御時に、保持された前記ゲイン制御信号の設定値により前記可変ゲインアンプのゲインを制御するとより好適である。またさらに、櫛形フィルタの出力するデジタル信号は、ＬＰＦを通して２値化回路に入力するとより好適である。

本発明に係る電波時計用受信回路によれば、デジタル処理を行なうことによって、従来のアナログ処理にともなう問題点を解消し、特に、絶対値検波を行なうとともに、この絶対値検波の際に生成されるスプリアスを、スプリアスの周波数で大きな減衰を有する櫛形フィルタで除去することにより、きれいな検波波形を得ることができ、後段のフィルタ処理も簡単なものにできるため、回路規模と消費電流を大幅に縮小することができる。また、デジタル処理のため、ＡＧＣ出力の時定数を自由に可変できるので、起動時のみ時定数を短くしてＡＧＣ出力の高速な収束を実現でき、また、受信プロトコルに応じて前記時定数を変更することで、全てのプロトコルで最適なＡＧＣ出力の収束動作を実現できる。さらに、デジタル処理のため、２値化のスライスレベルを検波波形に応じて変更できるので、デューティ調整が容易であり、検波波形のピークとボトムに追従するよう、スライスレベルを求めるためのピークレベルとボトムレベルを設定することにより、検波波形の振幅が変動しても、常に最適なスライスレベルで２値化が可能となり、電波時計用受信回路の感度を向上することができる。

本発明の好適な実施形態を示すブロック図。 絶対値検波回路と櫛形フィルタの動作を示す波形図。 ＡＧＣの動作を示す波形図。 ２値化回路の動作を示す波形図。 第１比較例を示すブロック図。 第１比較例の検波手段とフィルタの動作を示す波形図。 第２比較例を示すブロック図。 第２比較例の検波手段とフィルタの動作を示す波形図。 一般的な従来例を示すブロック図。 同従来例におけるＡＧＣの動作を示す波形図。

以下、本発明の好適な実施形態を図１〜図４に基づいて説明する。
図１に示すように、電波時計用受信回路は、外付けしたアンテナ１と、このアンテナ１の同調容量値を受信する電波信号の周波数に同調させる同調部たる可変容量素子２と、前記アンテナ１で受信した電波信号を増幅するＶＧＡ（可変ゲインアンプ）３と、このＶＧＡ３の増幅信号から受信する長波標準波の周波数のみを取得するフィルタ回路４と、このフィルタ回路４を通過した中間受信信号をデジタル化するＡ／Ｄ変換回路５と、デジタル化した前記中間受信信号を絶対値検波する絶対値検波回路６と、絶対値検波回路６による検波で発生したスプリアスを除去する櫛形フィルタ７と、この櫛形フィルタ７の出力信号をより平滑化するＬＰＦ８と、このＬＰＦ８から入力した信号に基づいて前記ＶＧＡ３で受信信号を増幅する際のゲインを制御する信号を出力するＡＧＣ９と、このＡＧＣ９の出力をアナログ信号に変換して前記ＶＧＡ３に入力するＤ／Ａ変換回路１０と、前記ＬＰＦ８の出力を２値化処理して時刻情報として出力する２値化回路１１とから構成される。図示しないが、Ｄ／Ａ変換回路１０の出力は、ＬＰＦ（ローパスフィルタ）を通して前記ＶＧＡ３に入力される。

次に、主たる構成をより詳細に説明する。図１に示すように、フィルタ回路４は、第１のバッファ４ａと第２のバッファ４ｂを備え、前記第１のバッファ４ａの出力は、ＢＰＦ４ｃを介して前記第２のバッファ４ｂへ入力するよう構成している。

絶対値検波回路６は、Ａ／Ｄ変換回路５でデジタル化されて入力した中間受信信号を絶対値検波するものである（図２（ａ）、（ｂ）参照）。この絶対値検波に際しては、図２（ｆ）の絶対値波形スペクトルに示すように、絶対値演算によりＤＣ成分と２倍波成分が発生するとともに、サンプリング周波数と検波前の搬送波周波数の関係で生成される周波数成分であるスプリアス成分が発生する（図２（ｆ）実線参照）。ここで、前記スプリアス成分の周波数は、その発生原因である既知の前記各周波数から求められるため、周波数特性が前記スプリアス成分の周波数で大きな減衰（図２（ｆ）破線参照）を有する櫛形フィルタ７で処理することにより、前記スプリアス成分を除去した検波出力（図２（ｃ）参照）が得られる。なお、図２（ｅ）,（ｆ）,（ｇ）,（ｈ）はそれぞれ図２（ａ）,（ｂ）,（ｃ）,（ｄ）の波形のスペクトルである。

櫛形フィルタ７からの検波出力が入力されるＬＰＦ８は、検波出力を平滑化するものである（図２（ｄ）参照）。ＬＰＦ８の出力が入力するＡＧＣ９は、ＶＧＡ３で受信信号を増幅する際のゲインを制御する信号をデジタル出力するもので、ゲイン調整機構を構成する。この出力されるデジタル信号は、起動時における時定数を短く設定して立ち上がりを速くし、その後通常の時定数に設定することで、短時間でのＡＧＣ９の出力電圧の収束を可能とする（図３参照）。また、間欠動作時には、収束後のＡＧＣ９の出力電圧をデジタル的に保持して記憶しておくことで、待機状態からの復帰直後からほぼ収束状態に移行することが可能となる（図３参照）。このＡＧＣ９の出力電圧をデジタル的に保持するために、ＡＧＣ９はその内部にゲイン制御信号保持部（図示せず）を有している。また、ゲイン制御信号保持部に保持される信号は、外部からの制御信号によって、受信信号のレベルに拘らず任意の設定値に固定することができ、この固定機能を使うことで受信回路全体に対するテスタビリティが向上する。

一方、ＬＰＦ８の出力が入力する２値化回路１１は、図４（ａ）に示すように、あらかじめ任意に設定した時定数で検波波形に追従するピークレベルとボトムレベルからスライスレベルを求め、２値化を行なうものである。すなわち、ピークレベルは、現状値よりも検波波形値が大きい場合は、検波波形値に修正し、それ以外の場合にはピークレベルを設定した時定数で減衰し、ボトムレベルは、現状値よりも検波波形値が小さい場合は、検波波形値に修正し、それ以外の場合にはボトムレベルを設定した時定数で増加するよう構成している。そして、２値化に際しては、グリッチを低減させるために所定のヒステリシス幅をもたせたスライスレベル１とスライスレベル２を設定している。これらスライスレベル１，２はピークレベルとボトムレベルの差に所定の係数を乗じて求める。スライスレベル１が検波波形の立ち上がり領域と交差したところで「１」から「０」に反転し、スライスレベル２が検波波形の立ち下がり領域と交差したところで「０」から「１」に反転することによって、図４（ｂ）に示す２値化波形を得ることができる。

続いて、上述した実施形態の動作を説明する。まず、可変容量素子２はアンテナ１の同調周波数をあらかじめ指定された受信する標準電波の周波数に同調させる。アンテナ１で受信された所定周波数の標準電波信号は、ＶＧＡ３で増幅されて、フィルタ回路４で受信する周波数のみが取得され、その選択された中間受信信号はＡ／Ｄ変換回路５でデジタル変換され、絶対値検波回路６に入力する。

絶対値検波回路６では、デジタル化された中間受信信号を絶対値検波し、櫛形フィルタ７で検波信号のスプリアス成分を除去し（図２参照）、さらにＬＰＦ８で平滑化して、ノイズを抑制した時刻情報を含んだデジタル復調信号として出力する。この復調信号は２値化回路１２でデジタル処理して２値化される（図４（ｂ）参照）が、各スライスレベル１，２は検波波形に追従するため、検波波形の振幅が変動しても常に最適なスライスレベルで２値化できる。また、スライスレベルを変更するデジタル回路からなるデューティ調整機構をもたせることで、デューティ調整を容易に行なうことができる。このデューティ調整によって、さまざまな検波波形に対して最適な復調信号を得ることができる。２値化された復調信号は、図示していない制御部に送られて時刻情報に変換され、この時刻情報が電波時計の時刻の修正に利用される。

一方、ＬＰＦ８からのデジタル信号はＡＧＣ９にも入力し、ＡＧＣ９は、その出力電圧をＶＧＡ３で受信信号を増幅する際のゲインを決定するデジタル信号として出力する。このデジタル信号は、任意の時定数に設定可能なので、高速に収束させることが可能である。また、前記デジタル信号は、Ｄ／Ａ変換回路１０でアナログ信号に変換されて前記ＶＧＡ３に入力し、アンテナ１で受信した信号が前記ＡＧＣ９で決定された所定のゲインで増幅される。そして、受信信号はフィルタ回路４を経てＡ／Ｄ変換回路５へ入力し、上述した動作を繰り返し、時刻情報を含んだ２値化情報として、２値化回路１２から出力される。

なお、本発明は上述の実施形態に限定されるものではなく、周波数変換を行なわない、いわゆるストレート検波方式に換えて、ヘテロダイン方式を採用してもよいものである。このヘテロダイン方式を採用した場合には、局部発振回路を設けて所定周波数のローカル信号を生成し、ローカル信号と受信した標準電波信号とをミキシングして中間周波数信号を生成する。そして、この中間周波数信号をＢＰＦを経てＡ／Ｄ変換回路５でデジタル化し、絶対値検波回路６に入力すればよい。

１ アンテナ
２ 可変容量素子
３ ＶＧＡ
４ フィルタ回路
５ Ａ／Ｄ変換回路
６ 絶対値検波回路
７ 櫛形フィルタ
８ ＬＰＦ
９ ＡＧＣ
１０ Ｄ／Ａ変換回路
１１ ２値化回路

Claims (7)

1. 外付けしたアンテナにより受信する時刻情報を含む長波標準電波から２値化した時刻情報を生成、出力する電波時計用受信回路であって、受信する長波標準電波の周波数に前記アンテナの同調容量値を設定する同調部と、この同調部の設定によって受信した信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号をデジタル信号に変換するＡ／Ｄ変換回路と、変換されたデジタル信号を絶対値検波する絶対値検波回路と、絶対値検波されたデジタル信号のスプリアスを除去する櫛形フィルタと、この櫛形フィルタでスプリアスが除去されたデジタル信号を２値化するスライスレベルの変更が可能な２値化回路とを備えることを特徴とする電波時計用受信回路。
2. 前記２値化回路は、スライスレベルを求めるための検波波形のピークレベル及びボトムレベルをともに検波波形に追従するよう構成したことを特徴とする請求項１記載の電波時計用受信回路。
3. 前記２値化回路は、ヒステリシスをもったスライスレベルを設定するよう構成したことを特徴とする請求項２記載の電波時計用受信回路。
4. 前記２値化回路は、デジタル回路により構成されたデューティ調整機構を有することを特徴とする請求項２または３記載の電波時計用受信回路。
5. 前記櫛形フィルタによってスプリアスが除去されたデジタル信号に基づいて、前記受信した長波標準波の信号を増幅する可変ゲインアンプと、そのゲインを制御する信号を生成するゲイン調整機構を有することを特徴とする請求項１記載の電波時計用受信回路。
6. 前記ゲイン調整機構は、特定のゲイン制御信号の設定値を保持するゲイン制御信号保持部を有し、待機状態から復帰時または外部信号による制御時に、保持された前記ゲイン制御信号の設定値により前記可変ゲインアンプのゲインを制御することを特徴とする請求項５記載の電波時計用受信回路。
7. 前記櫛形フィルタの出力するデジタル信号は、ＬＰＦを通して２値化回路に入力されることを特徴とする請求項１記載の電波時計用受信回路。
   

Images