JP5713651B2 - 光電変換装置、カメラシステム及び光電変換装置の駆動方法 - Google Patents

Description

本発明は、光電変換装置、カメラシステム及び光電変換装置の駆動方法に関する。

従来、位相差検出型の焦点検出装置は一対のラインセンサの光電変換信号を相関演算することで、被写体のデフォーカス量を算出してオートフォーカスを行っている。特許文献１によると、焦点検出領域を複数にしようとした場合、蓄積制御領域も相対する複数に配置して、それぞれに構成されるセンサ手段には記憶手段が付随していた。また、特許文献１には、大デフォーカス時の焦点検出にかかる時間を短くするために該センサ手段に付随する記憶手段を２個具備している。通常デフォーカス時は、第１の記憶手段に記憶された蓄積信号を相関演算し、大デフォーカス時は第２の記憶手段に記憶された蓄積信号を相関演算する。

一方、特許文献２には、イメージセンサのダイナミックレンジを拡大させるために、ピクセル内容量を具備し、露光の終了時刻が異なる２つの露光を行うことが開示されている。最初の露光終了でフォトダイオードに蓄積された光電荷をピクセル内容量に転送し、次の露光終了でフォトダイオードに蓄積された光電荷とピクセル内容量の電荷とを混合して読み出す。

また、特許文献３には、センサから読み出された光電変換信号のＳ/Ｎを改善するリセットノイズの低減手段が記載されている。

特開２００６−２２０６８４号公報 特開２００２−７７７３７号公報 特開平９−２００６１４号公報

特許文献１の技術において、ダイナミックレンジを拡大するために特許文献２に記載のピクセル内容量を具備し、低感度モードと高感度モードとに切り換えられるような駆動を行った場合を考える。この場合、低感度モードと高感度モードのそれぞれのリセットノイズを保持するための記憶手段がさらに２つ必要となる。蓄積制御領域が異なる２つの領域の信号を保持するための２つの記憶手段と、低感度モードと高感度モードと異なる感度モードの信号を保持するための２つの記憶手段とが必要になり、合計で１画素当り４個の記憶手段を具備する。特許文献３の技術を利用しても１画素当り４個の記憶手段は必要である。このように領域モード及び感度モードの２つの機能に対応するために、必要な記憶手段が増えたことにより、チップ面積が増大し、コストアップとなる。

一方、異なるデフォーカス量を持った複数の被写体に対して、蓄積制御領域が異なる場合にも複数の記憶手段が必要となる。例えば遠近競合となる被写体で、蓄積制御領域をそれぞれにおいて少なくとも２つ設ける場合には１画素当り４個の記憶手段を具備することになる。即ち測距点配置方法を４種類設けたため、各種類に対して１画素当り４個の記憶手段が必要になる。

本発明の目的は、少ないメモリセル部の数で焦点検出を行うことができる光電変換装置、カメラシステム及び光電変換装置の駆動方法を提供することである。

本発明の光電変換装置は、共通出力線と、光電変換素子により光電変換された信号を前記共通出力線に出力するセンサセル部と、前記共通出力線に接続され、前記共通出力線の信号を転送容量に蓄積して転送する転送回路部と、前記共通出力線に接続された第１メモリセル部と、前記共通出力線に接続された第２メモリセル部と、前記共通出力線に接続された第３メモリセル部とを有し、前記センサセル部は、低感度モード及び高感度モードを切り換えるための感度切換部を有し、前記第１メモリセル部は、前記低感度モードにおいて、前記光電変換素子、前記転送回路部、前記第１メモリセル部、前記第２メモリセル部及び前記第３メモリセル部を同時にリセットしたことに起因するリセットノイズ信号を保持し、前記第２メモリセル部及び第３メモリセル部は、前記高感度モードにおいて、前記光電変換素子、前記転送回路部、前記第１メモリセル部、前記第２メモリセル部及び前記第３メモリセル部のリセットに起因するリセットノイズ信号を保持し、前記低感度モードでは、前記第３メモリセル部は、前記第１メモリセル部に保持され、前記第１メモリセル部から出力されたリセットノイズ信号を保持し、その後、前記第２メモリセル部は、前記第３メモリセル部から出力された前記リセットノイズ信号を保持することを特徴とする。

少ないメモリセル部の数で焦点検出を行うことができるので、小型で安価な光電変換装置を提供することができる。

本発明の第１の実施形態による光電変換装置のブロック図である。 本発明の第１の実施形態による光電変換装置の回路図である。 図２の光電変換装置の駆動タイミングチャートである。 第１の実施形態における最大値及び最小値検出回路図である。 第１の実施形態におけるＰＢ比較器の模式的な回路図である。 第１の実施形態におけるＰＫ比較器の模式的な回路図である。 第１の実施形態における動作フローチャートである。 本発明の第２の実施形態による光電変換装置の回路図である。 図８の光電変換装置の駆動タイミングチャートである。 第１の実施形態における第１〜第４の測距点配置方法を示す図である。 本発明の第３の実施形態による一眼レフカメラを示す図である。 光電変換装置のリセットノイズ低減駆動の簡略説明図である。 異なる２つの蓄積制御領域とメモリセル領域を説明する概略図である。

（第１の実施形態）
光電変換装置の基本動作を理解するために、まず、図１２の光電変換装置のリセットノイズ低減駆動の簡略説明図を用いてその動作を説明する。図１２において、センサセル部101は転送回路部201を介してメモリセル部301と共通出力線102で接続されている。基本動作は順番に、センサセル部101及びメモリセル部301をリセットし、センサセル部101のリセットノイズNをメモリセル部301へ書き込む。それと同時に、センサセル部101では光信号Sを蓄積する。メモリセル部301のリセットノイズNとセンサセル部101の蓄積信号（S＋N）を順次に転送回路部201へ転送する。そして、蓄積信号（S＋N）からリセットノイズNを差分処理（S＋N−N）して、蓄積信号のＳ／Ｎ比を改善した蓄積信号Sのみをメモリセル部301へ書き込む。後段の処理回路ではこの蓄積信号を利用してＡＦ信号処理を行う。

図１は、本発明の第１の実施形態による光電変換装置のブロック図である。本実施形態では、３個のメモリセル部301、401、501を設けている。２つの異なる感度モードと２つの露光時間に対して、３個のメモリセル部301、401、501で感度モードによってはリセットノイズを上書きすることで対応している。リセット動作は基本動作と同様であるが、低感度モードにおけるリセットノイズN1を第１メモリセル部301へ保持し、高感度モードにおけるリセットノイズN2を第２メモリセル部401と第３メモリセル部501へ保持する。蓄積時間の異なる蓄積制御領域に対応して２つのメモリセル部のリセットノイズを使うことが特徴である。第１の動作モード（低輝度環境下の高感度モード）では、第２メモリセル部401と第３メモリセル部501に保持されたリセットノイズN2を使ってS−N動作を行う。第２の動作モード（高輝度環境下の低感度モード）では、第１メモリセル部301に保持しているリセットノイズN1を一旦第３メモリセル部501に上書きして−N1'とする。その後、第３メモリセル部501に保持している−N1'を第２メモリセル部401へ上書きすることでN1"となる。そのため、第１メモリセル部301に保持したN1と第２メモリセル部401に保持したN1"とはほぼ同一のリセットノイズN1として扱うことができる。従って、第１及び第２の動作モードにおいて、蓄積時間の異なる２つの蓄積制御領域に対応して、第１の蓄積制御領域の光信号をS1、第２の蓄積制御領域の光信号をS2とすると、S1−N1動作及びS2−N1"動作がなされ、Ｓ／Ｎ比の高い信号が得られる。

次に、異なる２つの蓄積制御領域について説明する。図１３は、異なる２つの蓄積制御領域とそれに対応するメモリセル領域を説明する概略図である。図１３において第１の蓄積制御領域1301と第２の蓄積制御領域1302とそれぞれに対応した第１のメモリセル領域1303と第２のメモリセル領域1304とがある。蓄積制御領域は自動焦点検出領域に相当し、いわゆる測距点に対応している。蓄積制御領域内で区切られたセルはセンサセル部である。また、メモリセル領域で区切られたセルはメモリセル部である。センサセル部がライン配置されることで蓄積制御領域を形成している。1301と1302とがオーバーラップしているため、メモリセル領域1303と1304とが必要になる。このように蓄積制御領域を複数配置することで測距点数を増加させているのである。

図２は、本実施形態による光電変換装置を表す回路構成図である。図２において、共通出力線102にセンサセル部101、転送回路部201が各１つと第１メモリセル部301と第２メモリセル部401と第３メモリセル部501とが接続されている。本実施形態においては、メモリセル部はセンサセル部１つに対応して３つ設けられている。また、センサセル部及びメモリセル部は複数配置してエリアセンサとして機能することができる。

次に、センサセル部101、第１メモリセル部301、第２メモリセル部401、第３メモリセル部501、転送回路部201の各ブロックについて説明する。センサセル部101はフォトダイオード（PD）116及び感度切換のための容量素子（CP）117、PMOSトランジスタ111〜115で構成される。PMOSトランジスタ115は、低感度モード及び高感度モードを信号φSWによって切り換える感度切換スイッチ（感度切換部）として機能する。高感度モード時には図示しないPD116の寄生容量Cpdが検出容量として感度を決定する。一方、低感度モード時には感度切換スイッチ115をオンすることでCpdとCP117とが電源電圧VDDに対して並列に接続されるため検出容量が（Cpd+CP）となって感度を決定する。PMOSトランジスタ112は信号φSL1によって複数のセンサセル部を選択するセレクトスイッチとして機能する。また、PMOSトランジスタ114とPMOSトランジスタ115は信号φPS1と信号φSWによってフォトダイオード（PD）116の残留電荷のリセット及びオートゲインコントロール時の画素部リセットノイズの書き込みスイッチとして機能する。ここにリセットレベルは後述の転送回路部201の定電圧VRSである。センサセル部101は増幅ゲインが−１の反転アンプを有する。反転アンプはPMOSトランジスタ111及び負荷PMOSトランジスタ113で構成され、PMOSトランジスタ113は信号φL1で制御される。PD116は光電変換により光を電気信号に変換する光電変換素子である。センサセル部101は、PD116により光電変換された信号を共通出力線102に出力する。

第１メモリセル部301はPMOSトランジスタ331〜334及び第１メモリ容量（CM₁）335から構成される。第２メモリセル部401はPMOSトランジスタ441〜444及び第２メモリ容量（CM₂）445で構成される。更に第３メモリセル部501はPMOSトランジスタ541〜544及び第３メモリ容量（CM₃）545で構成される。PMOSトランジスタ332、442及び542はそれぞれ信号φSL21、φSL22及びφSL23によって各メモリセル部を選択するセレクトスイッチとして機能する。PMOSトランジスタ334、444及び544はそれぞれ信号φPS21、φPS22及びφPS23によりメモリ容量335、445及び545のリセットとセンサセル部101のリセットノイズの書き込みスイッチとして機能する。メモリセル部301、401、501は、それぞれ増幅ゲインが−１の反転アンプを有する。第１メモリセル部301の反転アンプはPMOSトランジスタ331及び負荷PMOSトランジスタ333で構成され、PMOSトランジスタ333は信号φL2で制御される。第２メモリセル部401の反転アンプはPMOSトランジスタ441及び負荷PMOSトランジスタ333で構成され、第３メモリセル部501の反転アンプはPMOSトランジスタ541及び負荷PMOSトランジスタ333で構成される。反転アンプは、負荷PMOSトランジスタ333を第１メモリセル部301と第２メモリセル部401及び第３メモリセル部501とで共有しているが、個別に設けても良い。第１メモリセル部301は、共通出力線102に接続され、共通出力線102の信号を第１メモリ容量（CM₁）335に記憶し、第１メモリ容量（CM₁）335の信号を反転アンプにより反転増幅して共通出力線102に出力する。第２メモリセル部401は、共通出力線102に接続され、共通出力線102の信号を第２メモリ容量（CM₂）445に記憶し、第２メモリ容量（CM₂）445の信号を反転アンプにより反転増幅して共通出力線102に出力する。第３メモリセル部501は、共通出力線102に接続され、共通出力線102の信号を第３メモリ容量（CM₃）545に記憶し、第３メモリ容量（CM₃）545の信号を反転増幅して共通出力線102に出力する。

転送回路部201は、トランスファースイッチ226とフィードバックスイッチ227と共通出力線102に接続される転送容量（CT）228とCT228の電位を読み出すためのNMOSソースフォロワから成る。トランスファースイッチ226及びフィードバックスイッチ227は、共通出力線102との接続をオン／オフするためのスイッチである。トランスファースイッチ226及びフィードバックスイッチ227はMOSトランジスタであり、PMOS、NMOS、CMOSのいずれでも良い。また、トランスファースイッチ226及びフィードバックスイッチ227はそれぞれ信号φFT及び信号φFBによってオン／オフ制御される。該ソースフォロワは入力MOSトランジスタ221と定電流源225で構成される。CT228とMOSトランジスタ221のゲートは定電圧VGRでリセットされる。リセットするためのスイッチMOSトランジスタ223は信号φGRでオン／オフ制御される。定電圧VGRは、MOSトランジスタ221の閾値電圧をVthとすると、VGR=VRS+Vthの関係がある。一方、PD116及びCM₁335、CM₂445とを定電圧VRSでリセットするためのスイッチMOSトランジスタ222は信号φRSでオン／オフ制御される。メモリセル部からの光信号読出しは反転アンプ出力で、シフトレジスタのシフトパルスφHによってMOSトランジスタ224がオン／オフして順次出力線に読み出される。光信号は最終的にバッファアンプ204を介して出力ノード202に出力される。転送回路部201は、共通出力線102に接続され、共通出力線102の信号をCT228に蓄積して転送する。

図３（Ａ）及び（Ｂ）は、図２の光電変換装置の動作を示す駆動タイミングチャートである。PMOSトランジスタに入力される信号は/（バー）信号表記としてハイレベルで導通することを表現している。高感度モードにおける動作については図３（Ａ）に示し、低感度モードにおける動作については図３（Ｂ）に示す。期間（１）から期間（１０）までの動作は図３（Ａ）、（Ｂ）ともに共通の動作である。図３（Ａ）、（Ｂ）の駆動タイミングチャートを用いて図２の回路の動作を説明する。

期間（１）では、まず低感度モードにするため/φSWをハイレベルにし、信号φRS及びφFT及び/φPS1、/φPS21、/φPS22、/φPS23をハイレベルにする。これにより、センサセル部101のPD116及び第１メモリセル部301のCM₁335と第２メモリセル部401のCM₂445と第３メモリセル部501のCM₃545とをリセットする。同時に、信号φGRの逆相信号である/φGRもハイレベルとしてCT228もリセットする。

次に、信号φRS及び/φGR及び/φPS1、/φPS21、/φPS22、/φPS23をローレベルにした後、信号φSL1の逆相信号である/φSL1と信号φL1の逆相信号である/φL1をハイレベルにする。これにより、センサセル部101のリセット後のセンサノイズを共通出力線102に読み出してCT228に書き込む。書き込み終了時に信号φFTをローレベルにする。このときのセンサノイズをNs1とする。

期間（２）では、MOSトランジスタ221のゲートに入力される電位はVGR+Ns1となっており、信号φFBをハイレベルにしてソースフォロワで共通出力線102に電位VRS+Ns1が出力される。その直後信号φPS1をハイレベルにしてノイズレベルとしてはセンサノイズNs1に転送回路部201のノイズNt_Lを加えたノイズ(Ns1+Nt_L)がセンサセル部101に入力される。

次に、期間（３）では、信号φFTをハイレベルとし、センサセル部101の反転アンプを動作させるため信号/φSL1、/φL1をハイレベルにする。これにより、センサセル部101からは反転アンプ出力−(Ns1+Nt_L)にNs1が加算された信号、即ち−Nt_Lが出力される。このとき/φGRがハイレベルになるため、CT228間にはVGR+Nt_Lの信号が保持される。さらに/φGRをローレベルにし、CT228の片側の電極をフローティングにする。

次に、期間（４）では、信号φFBをハイレベルにし、信号φRS及びCM₁335へノイズを書き込むために信号φPS21をハイレベルにする。すると、転送容量（CT）228の共通出力線102側の電極はVRSの電位となり、ノイズNt_L分変動するため、転送容量（CT）228の他方電極もNt_L分変動する。これによりソースフォロワから出力されて第１メモリセル部301に入力されるノイズは2Nt_Lとなる。この期間に低感度時のノイズが第１メモリセル部301のCM₁335に書き込まれる。すなわち、第１メモリセル部301は、低感度モードにおいて、PD116、CT228、CM₁335、CM₂445及びCM₃545のリセットに起因するリセットノイズ信号を第１メモリ容量（CM₁）335に書き込む。

期間（５）では、信号φRS及びφFT及び/φPS1をハイレベルにしてセンサセル部101をリセットする。同時に信号φGRの逆相信号である/φGRもハイレベルとしてCT228もリセットする。

高感度モードにするため/φSWをローレベル、信号φRS及び/φGR及び/φPS1をローレベルにした時に確定するセンサノイズをNs2とする。Ns2はCpdとCP117とが並列に接続されていない時のノイズである。その後、信号/φSL1と信号/φL1をハイレベルとしてセンサセル部101のセンサノイズNs2を共通出力線102に読み出してCT228に書き込む。書き込み終了時に信号φFTをローレベルにする。

期間（６）では、MOSトランジスタ221のゲートに入力される電位はVGR+Ns2となっており、信号φFBをハイレベルにしてソースフォロワで共通出力線102に電位VRS+Ns2が出力される。その直後信号/φPS1をハイレベルにしてノイズレベルとしてはセンサノイズNs2に転送回路部201のノイズNt_Hを加えたノイズ(Ns2+Nt_H)がセンサセル部101に入力される。

次に、期間（７）では、信号φFTをハイレベルとし、センサセル部101の反転アンプを動作させるため信号/φSL1、/φL1をハイレベルにする。これにより、センサセル部101からは反転アンプ出力−(Ns2+Nt_H)にNs2が加算された信号、即ち−Nt_Hが出力される。このとき/φGRがハイレベルになるため、CT228間にはVGR+Nt_Hの信号が保持される。さらに/φGRをローレベルにし、CT228の片側の電極をフローティングにする。

次に、期間（８）では、信号φFBと信号φRSをハイレベルにし、CM₂445とCM₃545へノイズを書き込むために信号φPS22と信号φPS23をハイレベルにする。すると、CT228の共通出力線102側の電極はVRSの電位となり、ノイズNt_H分変動するため、CT228の他方電極もNt_H分変動する。これによりソースフォロワから出力されて第２メモリセル部401と第３メモリセル部501とに同時に入力されるノイズは2Nt_Hとなる。この期間に高感度時のノイズがメモリセル部401のCM₂445及びメモリセル部501のCM₃545に同時に書き込まれる。すなわち、第２メモリセル部401は、高感度モードにおいて、PD116、CT228、CM₁335、CM₂445及びCM₃545のリセットに起因するリセットノイズ信号を第２メモリ容量（CM₂）445に書き込む。第３メモリセル部501は、高感度モードにおいて、PD116、CT228、CM₁335、CM₂445及びCM₃545のリセットに起因するリセットノイズ信号を第３メモリ容量（CM₃）545に書き込む。

次に、期間（９）では、センサセル部101は光蓄積動作期間に入り、光信号をリアルタイムモニタして出力設定ゲインを制御するリアルタイムＡＧＣ動作を行う。ここでセンサセル部101に蓄積される光信号をS₁とする。以下にリアルタイムＡＧＣ期間中の動作を説明する。

ソースフォロワの入力を定電圧VGRに固定するための信号/φGR及び共通出力線102を定電圧VRSに固定するために信号φFTをハイレベルにし、信号φRSはハイレベルを維持し、CT228の両電極の電位をそれぞれ定電圧VGR、VRSにする。さらに信号/φGRをローレベルにしてCT228の他方電極をフローティングにする。

その後、期間（１０）では、信号/φSL1及び/φL1をハイレベルとすると、センサセル部101から反転出力−(S₁+Ns2+Nt_H)にセンサノイズNs2が加算され、結果として−(S₁+Nt_H)が出力され、転送回路部201に入力される。CT228の共通出力線102側の電位は−(S₁+Nt_H)分変動するためCT228の他方電極はVGR−(S₁+Nt_H)となる。転送回路部201から出力する際、転送回路部201のノイズNt_Hが加算されるため、出力ノード203からは光信号−S₁が出力される。以上で光信号−S₁をモニタし、リアルタイムＡＧＣをする。リアルタイムＡＧＣでは光信号の最大値検出及び最小値検出を行い、光出力に最適なゲイン設定を行う。

図２の光電変換装置は、位相差検出型オートフォーカスを行う光電変換装置として用いられる。例えば、光電変換装置は、デジタル一眼レフカメラ等に用いられるオートフォーカス用光電変換装置（ＡＦセンサ）として用いられる。焦点検出する際にＡＦセンサに要求されることは、コントラストを検出し、そのコントラストの山が何ビット目にあるかという位置情報を提供することである。コントラストは最大値（ピーク：PEAK）検出及び最小値（ボトム：BTM）検出を行って、その差分を取ることで検出できる。

図４は、最大値及び最小値検出回路を説明するための回路図を示す。最大値検出回路が31、最小値検出回路が32である。複数のセンサセル部101からの光信号が各増幅器314〜316に入力される。図では３画素分の光信号311〜313が最大値検出回路31の増幅器314〜316に入力され、同時に最小値検出回路32の増幅器324〜326に入力される。最大値検出回路31において増幅器314〜316の出力信号をゲートで受けるNMOSトランジスタ341〜343に対して１つの定電流源負荷319を持つNMOSソースフォロワで最大値検出を行い、その最大値をPEAK出力318として出力する。一方、最小値検出は最小値検出回路32において増幅器324〜326の出力信号をゲートで受けるPMOSトランジスタ351〜353に対して１つの定電流源負荷329を持つPMOSソースフォロワで最小値検出を行う。そして、その最小値をBTM出力328として出力する。このときの蓄積制御領域はＡＧＣ制御選択スイッチ317及び327によってオンされた領域のみ選択され、前記選択された範囲内で比較された最大値検出信号及び最小値検出信号が出力される。

図５は、最大値（PEAK）検出信号と最小値（BTM）検出信号との差信号ＰＢを取り出すための比較器（ＰＢ比較器）の模式的な回路図を示す。最大値検出された信号をPEAK413、最小値検出された信号をBTM414として差動増幅器411の非反転入力及び反転入力に入力させる。差動増幅器411の出力信号（差信号）ＰＢと図示しないデジタル・アナログ（ＤＡ）変換器で設定された定電圧VDAC415とをコンパレータ412で比較し、反転出力416にて蓄積終了判定を行う。この反転出力416をＰＢ反転信号と呼ぶことにする。ここでVDAC415の値は例えばＡＧＣのゲイン設定値×5、×10、×20、×40に対応して1.6V、0.8V、0.4V、0.2Vと可変できるようになっている。

自然界の被写体では必ずしも上記のようなコントラスト検出ができるわけではない。なぜなら、高輝度下で低コントラストの状態及び低輝度下で低コントラストの状態が存在するからである。この場合にも蓄積終了判定を行う必要があり、前者は光信号が飽和打ち切り電圧に達した際に蓄積終了判定を行い、後者は十分な光信号が得られないため或る一定時間で強制蓄積終了する。

図６は、光信号の飽和打ち切り電圧に達した際に反転信号を出力する比較器であるＰＫ比較器を示す図である。最大値検出信号（PEAK）513と飽和打ち切り電圧（VBB）515とを比較するコンパレータ511の反転出力512をモニターすることで蓄積終了判定を行う。この反転出力512をＰＫ反転信号と呼ぶことにする。

図７は、蓄積終了判定の動作フローチャートである。ＡＦセンサの動作がスタートすると、ステップS701では、リセットノイズの書き込みを行う。リセットノイズの書き込み動作は図２の駆動タイミングチャートで説明したとおりである。FMEM1は第１のメモリセル部301群に相当する。また、FMEM2は第２メモリセル部401群に相当し、FMEM3は第３メモリセル部501群に相当する。低感度モードにおけるリセットノイズはFMEM1に書き込まれ、高感度モードにおけるリセットノイズはFMEM2とFMEM3に同時に書き込まれる。

次に、ステップS702では、リセットノイズ書き込み動作終了後、まず高感度モード且つ低倍ゲイン×5の設定で蓄積開始を行う。このとき蓄積モニターをする蓄積制御領域をAREA1及びAREA2とする。AREA1とAREA2は１本のラインセンサにおいて複数のＡＦ測距点に対応するために分割された領域のことを言う。ステップS703及びS704では、AREA1において蓄積モニターで十分なコントラスト像が得られた場合、ＰＢ反転信号が得られるため、この時点で蓄積終了判定され、蓄積が終了する。次に、ステップS705では、蓄積終了した蓄積制御領域の光信号はノイズ除去動作S−Nされてフレームメモリに書き込まれるが、この動作については後で説明する。動作フローチャートにおいてはS−N信号がFMEM2に書き込まれている。次に、ステップS706では、同様に、AREA2においても蓄積モニターにおいて十分なコントラスト像が得られた場合、ＰＢ反転信号が得られるため、この時点で蓄積終了判定され、蓄積が終了する。その後、ステップS707では、同様にノイズ除去動作S−Nがなされて、S−N信号がFMEM3に書き込まれ、ステップS723で最終的にS−N信号がS読出しされる。

ところが、ステップS708及びS709において、低輝度低コントラストの環境下ではＰＢ反転信号もＰＫ反転信号も得られない場合、ステップS709の或る一定時間で強制蓄積終了した後、ステップS710でゲインアップ切換し、ステップS702に戻る。最終的に、ステップS703において、ＰＢ反転信号が得られた時点で蓄積終了判定されるため、前記同様に、ステップS704でAREA1において蓄積終了されて、ステップS705でノイズ除去動作S−Nがなされて、S−N信号がFMEM2に書き込まれる。ステップS706では、同様に、AREA2においても蓄積モニターにおいて十分なコントラスト像が得られた場合、ＰＢ反転信号が得られるため、この時点で蓄積終了判定され、蓄積が終了する。その後、ステップS707で、同様に、ノイズ除去動作S−Nがなされて、S−N信号がFMEM3に書き込まれて、ステップS723で最終的にS−N信号がS読出しされる。

ここで、本実施形態における、FMEM1からFMEM2への上書き動作がなされるポイントについて明確にする。高輝度低コントラストの環境下では、ステップS703でＰＢ反転はしないが、ステップS708でＰＫ反転信号が得られるため、ステップS711では、低感度モードに感度切換を行う。次に、ステップS712では、低感度モードの設定で蓄積開始を行う。次に、ステップS713でＡＧＣゲインの切り換えを行う場合には、ステップS714でゲインアップし、ステップS712に戻る。低感度モードでは高輝度下でも蓄積時間がある程度取れるようになるため十分なコントラスト像が得られる。そのため、ステップＳ715では、ＰＢ反転信号が得られて蓄積終了判定がなされ、蓄積が終了する。ＰＢ反転している場合にはステップS717でAREA1の蓄積を終了し、ＰＢ反転していない場合にはステップS716で強制蓄積終了する。ここで蓄積モニターしていた蓄積制御領域はAREA1であったが、ＡＦ測距点数を増加させるべくAREA2についても低感度モードでＳ／Ｎ比の良い読出しを行うためにはFMEM1のリセットノイズ信号をFMEM2へ上書きする必要がある。なぜなら、蓄積開始時には低感度モードのリセットノイズはFMEM1にのみ書き込まれており、高感度モードのリセットノイズがFMEM2及びFMEM3へ書き込まれているためである。本実施形態によれば、低感度モードのリセットノイズをFMEM2へ上書きすることにより、メモリセル部の数を増加させること無くＡＦ測距点数を増加させることができる。ステップS718では、FMEM1のノイズ信号をFMEM3に上書きする。次に、ステップS719では、FMEM3のノイズ信号をFMEM2に上書きする。動作フローチャートにおいて、わざわざFMEM3を経由してFMEM2に上書きしているのは、第１〜第３メモリセル部301、401、501の反転アンプの増幅ゲインが−1だからである。即ちFMEM2からS−N信号をS読出しする際にノイズ信号を引き算するためにFMEM3において符号がマイナスのノイズ信号を保持する必要があるためである。その後、ステップS720では、ノイズ除去動作S−Nがなされて、S−N信号がFMEM1に書き込まれる。次に、ステップS721では、同様に、AREA2においても、蓄積モニターにおいて十分なコントラスト像が得られた場合、ＰＢ反転信号が得られるため、この時点で蓄積終了判定され、蓄積が終了する。その後、ステップS722では、ノイズ除去動作S−Nがなされて、S−N信号がFMEM2に書き込まれる。最終的に、ステップS723では、S−N信号がS読出しされ、動作が終了する。

ここで、図３（Ａ）のタイミングチャートに戻り、高感度モードにおける読出し動作について説明する。

期間（１１）では、AREA1における光蓄積動作期間が終了後の光信号を−S₂₁とし、信号/φSL1、/φL1、/φGRをハイレベルにする。すると、CT228の他方電極は定電圧VGRに固定され、CT228の共通出力線102側の電極は電位VRSから−(S₂₁+Nt_H)分変動する。

次に、期間（１２）に、信号φSL22の逆相信号である/φSL22、信号/φL2をハイレベルとして第２メモリセル部401に蓄えられていたノイズ2Nt_Hを反転アンプで読み出す。第２メモリセル部401のノイズNm2が加算されるため、結果として−2Nt_H+Nm2がCT228の共通出力線102側の電極に読み出される。ここで、CT228には−2Nt_H+Nm2−(−(S₂₁+Nt_H))=S₂₁−Nt_H+Nm2分の電位変動量が書き込まれている。

期間（１３）において、信号φFTをローレベル、信号φFBをハイレベルにして、信号φFB、φPS22をハイレベルにする。すると、転送回路部201から第２メモリセル部401のCM₂445には転送回路部201のノイズNt_Hを加算してS₂₁+Nm3が書き込まれる。

期間（１４）では、AREA2における光蓄積動作期間が終了後の光信号を−S₂₂とし、信号/φSL1、/φL1、/φGRをハイレベルにする。すると、CT228の他方電極は定電圧VGRに固定され、CT228の共通出力線102側の電極は電位VRSから−(S₂₂+Nt_H)分変動する。

次に、期間（１５）に、信号φSL22の逆相信号である/φSL22、信号/φL2をハイレベルとして第３メモリセル部501に蓄えられていたノイズ2Nt_Hを反転アンプで読み出す。第３メモリセル部501のノイズNm3が加算されるため、結果として−2Nt_H+Nm3がCT228の共通出力線102側の電極に読み出される。ここで、CT228には−2Nt_H+Nm3−(−(S₂₂+Nt_H))=S₂₂−Nt_H+Nm3分の電位変動量が書き込まれている。

期間（１６）において、信号φFTをローレベル、信号φFBをハイレベルにして、信号φFB、/φPS23をハイレベルにする。すると。転送回路部201から第３メモリセル部501のCM₃545には転送回路部201のノイズNt_Hを加算してS₂+Nm3が書き込まれる。

期間（１７）では、第２メモリセル部401の読出し動作を行う。信号φFBはローレベルにして、第２メモリセル部401の反転アンプを動作させるための信号/φSL22、/φL2及び共通出力線102からMOSトランジスタ224までの間を導通させるための信号φFTをハイレベルとする。第２メモリセル部401から反転信号−(S₂₁+Nm2)に第２メモリセル部401のノイズNm2が加算されて、最終的にノイズ成分が除去された−S₂₁が出力される。これを列ごとに順次、信号φHをハイレベルにして読み出す。

同様に、期間（１８）では、第３メモリセル部501の読出し動作を行う。信号φFBはローレベルにして、第３メモリセル部501の反転アンプを動作させるための信号/φSL23、/φL2及び共通出力線102からMOSトランジスタ224までの間を導通させるための信号φFTをハイレベルとする。第３メモリセル部501から反転信号−(S₂₂+Nm3)に第３メモリセル部501のノイズNm3が加算されて、最終的にノイズ成分が除去された−S₂₂が出力される。これを列ごとに順次、信号φHをハイレベルにして読み出す。

低感度モードにおけるノイズ除去動作及び読出し動作については図３（Ｂ）を参照しながら説明する。期間（１１）以降のタイミングは本実施形態においてＡＦ測距点数を増加させて使う上で重要な動作である。以下、低感度モードにおける動作を説明する。

期間（１１）では、第１メモリセル部301に保持されていた低感度モード時のリセットノイズ2Nt_Lを第３メモリセル部501へ上書きするために信号/φSL21、/φL2をハイレベルにて反転アンプを駆動させる。その後、書き込みスイッチ/φPS23をハイレベルにする。この際、第３メモリセル部501のCM₃545には第１メモリセル部301のノイズNm1が加算されて−2Nt_L+Nm1が書き込まれる。このとき、反転アンプの増幅ゲインが−1であるために、第３メモリセル部501のCM₃545に書き込まれるリセットノイズ信号の符号がマイナスであることに注意されたい。すなわち、低感度モードでは、第３メモリセル部501は、第１メモリセル部301が第１メモリ容量（CM₁）335に書き込まれているリセットノイズ信号を反転増幅したリセットノイズ信号を第３メモリ容量（CM₃）545に書き込む。

次に、期間（１２）では、再度、第３メモリセル部501に保持されていたノイズ信号を第２メモリセル部401へ上書きするために信号/φSL23、/φL2をハイレベルにて反転アンプを駆動させてから書き込みスイッチ/φPS22をハイレベルにする。第１〜３メモリセル部は同一レイアウトであるため、メモリセル部で発生するノイズNmはNm1≒Nm2≒Nm3とみなすことができる。そのため、第３メモリセル部501から反転アンプで出力される際には−(−2Nt_L+Nm1)+Nm3となって第２メモリセル部401のCM₂445には2Nt_Lが書き込まれる。ここで書き込まれるリセットノイズ信号は再度−1のゲインが掛かるため第１メモリセル部301と同じリセットノイズ信号となる。第２メモリセル部401は、第３メモリセル部501が第３メモリ容量（CM₃）545に書き込まれているリセットノイズ信号を反転増幅したリセットノイズ信号を第２メモリ容量（CM₂）445に書き込む。

期間（１３）では、AREA1における光蓄積動作期間が終了後の光信号を−S₃₁とし、信号/φSL1、/φL1、/φGRをハイレベルにする。すると、センサセル部101は信号−S₃₁を共通出力線102に出力し、CT228の他方電極は定電圧VGRに固定され、CT228の共通出力線102側の電極は電位VRSから−(S₃₁+Nt_L)分変動する。

次に、期間（１４）に、信号φSL21の逆相信号である/φSL21、信号/φL2をハイレベルとして第１メモリセル部301に蓄えられていたノイズ2Nt_Lを反転アンプで読み出す。すなわち、第１メモリセル部301は、CM₁335に書き込まれているリセットノイズ信号2Nt_Lを反転増幅して共通出力線102に出力する。第１メモリセル部301のノイズNm1が加算されるため、結果として−2Nt_L+Nm1がCT228の共通出力線102側の電極に読み出される。ここで、CT228には−2Nt_L+Nm1−(−(S₃₁+Nt_L))=S₃₁−Nt_L+Nm1分の電位変動量が書き込まれている。すなわち、転送回路部201は、第１メモリセル部301がCM₁335に書き込まれているリセットノイズ信号を反転増幅した信号とセンサセル部101が出力する信号とが加算された信号をCT228に書き込む。

期間（１５）において、信号φFTをローレベル、信号φFBをハイレベルにして、信号φFB、/φPS21をハイレベルにする。すると、転送回路部201から第１メモリセル部301のCM₁335には転送回路部201のノイズNt_Lを加算してS₃₁+Nm1が書き込まれる。すなわち、第１メモリセル部301は、転送回路部201のCT228に書き込まれている加算信号を第１メモリ容量（CM₁）335に書き込む。

期間（１６）では、AREA2における光蓄積動作期間が終了後の光信号を−S₃₂とし、信号/φSL1、/φL1、/φGRをハイレベルにする。すると、センサセル部101は信号−S₃₂を共通出力線102に出力し、CT228の他方電極は定電圧VGRに固定され、CT228の共通出力線102側の電極は電位VRSから−(S₃₂+Nt_L)分変動する。

次に、期間（１７）に、信号φSL22の逆相信号である/φSL22、信号/φL2をハイレベルとして第２メモリセル部401に蓄えられていたノイズ2Nt_Lを反転アンプで読み出す。すなわち、第２メモリセル部401は、CM₂445に書き込まれているリセットノイズ信号2Nt_Lを反転増幅して共通出力線102に出力する。第２メモリセル部401のノイズNm2が加算されるため、結果として−2Nt_L+Nm2がCT228の共通出力線102側の電極に読み出される。ここで、CT228には−2Nt_L+Nm2−(−(S₃₂+Nt_L))=S₃₂−Nt_L+Nm2分の電位変動量が書き込まれている。すなわち、転送回路部201は、第２メモリセル部401がCM₂445に書き込まれているリセットノイズ信号を反転増幅した信号とセンサセル部101が出力する信号とが加算された信号をCT228に書き込む。

期間（１８）において、信号φFTをローレベル、信号φFBをハイレベルにして、信号φFB、/φPS22をハイレベルにする。すると、転送回路部201から第２メモリセル部401のCM₂445には転送回路部201のノイズNt_Lを加算してS₃₂+Nm2が書き込まれる。すなわち、第２メモリセル部401は、転送回路部201のCT228に書き込まれている加算信号を第２メモリ容量（CM₂）445に書き込む。

期間（１９）では、第１メモリセル部301の読出し動作を行う。信号φFBはローレベルにして、第１メモリセル部301の反転アンプを動作させるための信号/φSL21、/φL2及び共通出力線102からMOSトランジスタ224までの間を導通させるための信号φFTをハイレベルとする。第１メモリセル部301から反転信号−(S₃₁+Nm1)に第１メモリセル部301のノイズNm1が加算されて、最終的にノイズ成分が除去された−S₃₁が出力される。これを列ごとに順次、信号φHをハイレベルにして読み出す。

同様に、期間（２０）では、第２メモリセル部401の読出し動作を行う。信号φFBはローレベルにして、第２メモリセル部401の反転アンプを動作させるための信号/φSL22、/φL2及び共通出力線102からMOSトランジスタ224までの間を導通させるための信号φFTをハイレベルとする。第２メモリセル部401から反転信号−(S₃₂+Nm2)に第２メモリセル部401のノイズNm2が加算されて、最終的にノイズ成分が除去された−S₃₂が出力される。これを列ごとに順次、信号φHをハイレベルにして読み出す。

以上のように、１つのセンサセル部101に対してメモリセル部301、401、501を少なくとも３個具備することで高感度モードでも低感度モードでも測距点数を増加させることができる。前記効果と同時に高感度モードと低感度モードとを切換ることでダイナミックレンジの広い高Ｓ／Ｎ比の信号を得ることができることは勿論である。更に本実施形態であれば、リアルタイムＡＧＣ動作時に、もし高輝度条件下だと判断されれば再度蓄積すること無しに低感度モードに移行するため、焦点検出にかかる時間を短縮できる。本実施形態は、焦点検出に要する時間の短縮及びダイナミックレンジの拡大を両立させることができる。

（第２の実施形態）
図８は、本発明の第２の実施形態による光電変換装置を表す回路構成図である。図８において、共通出力線102にセンサセル部101、転送回路部201が各１つと第１メモリセル部301と第２メモリセル部401と第３メモリセル部501とが接続されている。本実施形態においては、メモリセル部はセンサセル部１つに対応して３つ設けられている。また、センサセル部及びメモリセル部は複数配置してエリアセンサとして機能することができる。図８では第１の実施形態に記載の感度切換機能を省略している。そのため図１における感度切換スイッチに相当するMOSトランジスタ115はない。センサセル部101、第１メモリセル部301、第２メモリセル部401、第３メモリセル部501、転送回路部201の各ブロックは第１の実施形態と同様の機能を果たすため説明は省略する。

図９は、図８の光電変換装置の動作を示す駆動タイミングチャートである。図９の駆動タイミングチャートを用いて図８の回路の動作を説明する。図９においてPMOSトランジスタに入力される信号は/（バー）信号表記としてハイレベルで導通することを表現している。

期間（１）では、信号φRS及びφFT及び/φPS1、/φPS21、/φPS22、/φPS23をハイレベルにする。これにより、センサセル部101のPD116及び第１メモリセル部301のCM₁335と第２メモリセル部401のCM₂445と第３メモリセル部501のCM₃545とをリセットする。同時に、信号φGRの逆相信号である/φGRもハイレベルとしてCT228もリセットする。

次に、信号φRS及び/φGR及び/φPS1、/φPS21、/φPS22、/φPS23をローレベルにした後、信号φSL1の逆相信号である/φSL1と信号φL1の逆相信号である/φL1をハイレベルにする。これにより、センサセル部101のリセット後のセンサノイズを共通出力線102に読み出してCT228に書き込む。書き込み終了時に信号φFTをローレベルにする。このときのセンサノイズをNs1とする。

期間（２）では、MOSトランジスタ221のゲートに入力される電位はVGR+Ns1となっており、信号φFBをハイレベルにしてソースフォロワで共通出力線102に電位VRS+Ns1が出力される。その直後、信号φPS1をハイレベルにしてノイズレベルとしてはセンサノイズNs1に転送回路部201のノイズNtを加えたノイズ(Ns1+Nt)がセンサセル部101に入力される。

次に、期間（３）では、信号φFTをハイレベルとし、センサセル部101の反転アンプを動作させるため信号/φSL1、/φL1をハイレベルにする。すると、センサセル部101からは反転アンプ出力−(Ns1+Nt)にNs1が加算された信号、即ち−Ntが出力される。このとき/φGRがハイレベルになるため、CT228間にはVGR+Ntの信号が保持される。さらに、/φGRをローレベルにし、CT228の片側の電極をフローティングにする。

次に、期間（４）では、信号φFBをハイレベルにし、信号φRS及びCM₁335、CM₂445とCM₃545へノイズを書き込むために信号/φPS21、/φPS22と/φPS23をハイレベルにする。すると、転送容量CT228の共通出力線102側の電極はVRSの電位となり、ノイズNt分変動するため、転送容量CT228の他方電極もNt分変動する。これにより、ソースフォロワから出力されて第１メモリセル部301のCM₁335、第２メモリセル部401のCM₂445と第３メモリセル部501のCM₃545に書き込まれるノイズは等しく2Ntとなる。

期間（５）では、信号φRS及びφFT及びφPS1をハイレベルにしてセンサセル部101をリセットする。同時に、信号φGRの逆相信号である/φGRもハイレベルとしてCT228もリセットする。

次に、期間（６）では、センサセル部101は光蓄積動作期間に入り、光信号をリアルタイムモニタして出力設定ゲインを制御するリアルタイムＡＧＣ動作を行う。ここでセンサセル部101に蓄積される光信号をS₄とする。以下にリアルタイムＡＧＣ期間中の動作を説明する。

ソースフォロワの入力を定電圧VGRに固定するための信号/φGR及び共通出力線102を定電圧VRSに固定するために信号φFTをハイレベルにし、信号φRSはハイレベルを維持し、CT228の両電極の電位をそれぞれ定電圧VGR、VRSにする。さらに、信号/φGRをローレベルにしてCT228の他方電極をフローティングにする。

その後、信号/φSL1及び/φL1をハイレベルとすると、センサセル部101から反転出力−(S₄+Ns2+Nt)にセンサノイズNs2が加算され、結果として−(S₄+Nt)が出力され、転送回路201に入力される。CT228の共通出力線102側の電位は−(S₄+Nt)分変動するためCT228の他方電極はVGR−(S₄+Nt)となる。転送回路部201から出力する際、転送回路部201のノイズNtが加算されるため、出力203からは光信号−S₄が出力される。以上で光信号−S₄を蓄積モニタしてリアルタイムＡＧＣをする。

図１０は、１ラインにおける測距点配置方法が異なる４パターンである場合を示している。測距点配置の変更は時分割制御によって行われる。以下、図１０について説明する。ハッチなしの白い画素群領域は蓄積制御領域であり、ＡＦの測距点に相当しているのに対し、ハッチありの画素群領域は蓄積無効領域であることを示している。第１の測距点配置方法901は非常に広い範囲を１つの測距点と見なした配置方法である。第２の測距点配置方法902は１ラインにおいて４つの測距点を配置した場合の分割方法である。第３の測距点配置方法903は１ラインにおいて６つの測距点を配置した場合の分割方法である。第４の測距点配置方法904は第３の測距点配置方法903と同様に１ラインにおいて６つの測距点を配置した場合であるが、より狭い範囲で、いわゆるスポットＡＦを行うための分割方法である。

ここで、図９のタイミングチャートに戻り、第１の測距点配置方法901における蓄積制御領域の蓄積が終了判定されたものと仮定して動作を説明する。

期間（７）では、第１メモリセル部301に保持されていたリセットノイズ2Ntを第３メモリセル部501へ上書きするために信号/φSL21、/φL2をハイレベルにて反転アンプを駆動させてから書き込みスイッチ/φPS23をハイレベルにする。この際、第３メモリセル部501のCM₃545には第１メモリセル部301のノイズNm1が加算されて、−2Nt+Nm1が書き込まれる。

次に、期間（８）では、再度、第３メモリセル部501に保持されていたノイズ信号を第２メモリセル部401へ上書きするために信号/φSL23、/φL2をハイレベルにて反転アンプを駆動させてから書き込みスイッチ/φPS22をハイレベルにする。第１〜３メモリセル部は同一レイアウトであるため、メモリセル部で発生するノイズNmはNm1≒Nm2≒Nm3とみなすことができる。そのため、第３メモリセル部501から反転アンプで出力される際には−(−2Nt+Nm1)+Nm3となって第２メモリセル部401のCM₂445には2Ntが書き込まれる。

期間（９）では、第１の測距点配置方法901における光蓄積動作期間が終了後の光信号を−S₄₁とし、信号/φSL1、/φL1、/φGRをハイレベルにする。すると、CT228の他方電極は定電圧VGRに固定され、CT228の共通出力線102側の電極は電位VRSから−(S₄₁+Nt)分変動する。

次に、期間（１０）に、信号φSL21の逆相信号である/φSL21、信号/φL2をハイレベルとして第１メモリセル部301に蓄えられていたノイズ2Ntを反転アンプで読み出す。第１メモリセル部301のノイズNm1が加算されるため、結果として−2Nt+Nm1がCT228の共通出力線102側の電極に読み出される。ここで、CT228には−2Nt+Nm1−(−(S₄₁+Nt))=S₄₁−Nt+Nm1分の電位変動量が書き込まれている。

期間（１１）において、信号φFTをローレベル、信号φFBをハイレベルにして、信号φFB、/φPS21をハイレベルにする。すると、転送回路部201から第１メモリセル部301のCM₁335には転送回路部201のノイズNtを加算してS₄₁+Nm1が書き込まれる。

期間（１２）では、第１メモリセル部301の読出し動作を行う。信号φFBはローレベルにして、第１メモリセル部301の反転アンプを動作させるための信号/φSL21、/φL2及び共通出力線102からMOSトランジスタ224までの間を導通させるための信号φFTをハイレベルとする。第１メモリセル部301から反転信号−(S₄₁+Nm1)に第１メモリセル部301のノイズNm1が加算されて、最終的にノイズ成分が除去された−S₄₁が出力される。これを列ごとに順次、信号φHをハイレベルにして読み出す。

次に、第２の測距点配置方法902における蓄積制御領域の蓄積が終了判定されたものと仮定して動作を説明する。

期間（１３）では、第２メモリセル部401に保持されていたリセットノイズ2Ntを第３メモリセル部501へ上書きするために信号/φSL22、/φL2をハイレベルにて反転アンプを駆動させてから書き込みスイッチ/φPS23をハイレベルにする。この際、第３メモリセル部501のCM₃545には第１メモリセル部301のノイズNm1が加算されて、−2Nt+Nm1が書き込まれる。

次に、期間（１４）では、再度、第３メモリセル部501に保持されていたノイズ信号を第１メモリセル部301へ上書きするために信号/φSL23、/φL2をハイレベルにて反転アンプを駆動させてから書き込みスイッチ/φPS21をハイレベルにする。第１〜３メモリセル部は同一レイアウトであるため、メモリセル部で発生するノイズNmはNm1≒Nm2≒Nm3とみなすことができる。そのため、第３メモリセル部501から反転アンプで出力される際には−(−2Nt+Nm1)+Nm3となって第１メモリセル部301のCM₁335には2Ntが書き込まれる。

期間（１５）では、第２の測距点配置方法902における光蓄積動作期間が終了後の光信号を−S₄₂とし、信号/φSL1、/φL1、/φGRをハイレベルにする。すると、CT228の他方電極は定電圧VGRに固定され、CT228の共通出力線102側の電極は電位VRSから−(S₄₂+Nt)分変動する。

次に、期間（１６）では、信号φSL21の逆相信号である/φSL21、信号/φL2をハイレベルとして第１メモリセル部301に蓄えられていたノイズ2Ntを反転アンプで読み出す。第１メモリセル部401のノイズNm1が加算されるため、結果として−2Nt+Nm1がCT228の共通出力線102側の電極に読み出される。ここで、CT228には−2Nt+Nm1−(−(S₄₂+Nt))=S₄₂−Nt+Nm1分の電位変動量が書き込まれている。

期間（１７）において、信号φFTをローレベル、信号φFBをハイレベルにして、信号φFB、/φPS21をハイレベルにする。すると、転送回路部201から第１メモリセル部301のCM₁335には転送回路部201のノイズNtを加算してS₄₂+Nm1が書き込まれる。

期間（１８）では、第１メモリセル部301の読出し動作を行う。信号φFBはローレベルにして、第１メモリセル部301の反転アンプを動作させるための信号/φSL21、/φL2及び共通出力線102からMOSトランジスタ224までの間を導通させるための信号φFTをハイレベルとする。第１メモリセル部301から反転信号−(S₄₂+Nm1)に第１メモリセル部301のノイズNm1が加算されて、最終的にノイズ成分が除去された−S₄₂が出力される。これを列ごとに順次、信号φHをハイレベルにして読み出す。

次に、第３の測距点配置方法903における蓄積制御領域の蓄積が終了判定されたものと仮定して動作を説明する。

期間（１９）では、第２メモリセル部401に保持されていたリセットノイズ2Ntを第３メモリセル部501へ上書きするために信号/φSL22、/φL2をハイレベルにて反転アンプを駆動させてから書き込みスイッチ/φPS23をハイレベルにする。この際、第３メモリセル部501のCM₃545には第１メモリセル部301のノイズNm1が加算されて、−2Nt+Nm1が書き込まれる。

次に、期間（２０）では、再度、第３メモリセル部501に保持されていたノイズ信号を第１メモリセル部301へ上書きするために信号/φSL23、/φL2をハイレベルにて反転アンプを駆動させてから書き込みスイッチ/φPS21をハイレベルにする。第１〜３メモリセル部は同一レイアウトであるため、メモリセル部で発生するノイズNmはNm1≒Nm2≒Nm3とみなすことができる。そのため、第３メモリセル部501から反転アンプで出力される際には−(−2Nt+Nm1)+Nm3となって第１メモリセル部301のCM₁335には2Ntが書き込まれる。

期間（２１）では、第３の測距点配置方法903における光蓄積動作期間が終了後の光信号を−S₄₃とし、信号/φSL1、/φL1、/φGRをハイレベルにする。すると、CT228の他方電極は定電圧VGRに固定され、CT228の共通出力線102側の電極は電位VRSから−(S₄₃+Nt)分変動する。

次に、期間（２２）では、信号φSL21の逆相信号である/φSL21、信号/φL2をハイレベルとして第１メモリセル部301に蓄えられていたノイズ2Ntを反転アンプで読み出す。第１メモリセル部401のノイズNm1が加算されるため、結果として−2Nt+Nm1がCT228の共通出力線102側の電極に読み出される。ここで、CT228には−2Nt+Nm1−(−(S₄₃+Nt))=S₄₃−Nt+Nm1分の電位変動量が書き込まれている。

期間（２３）において、信号φFTをローレベル、信号φFBをハイレベルにして、信号φFB、/φPS21をハイレベルにする。すると、転送回路部201から第１メモリセル部301のCM₁335には転送回路部201のノイズNtを加算してS₄₃+Nm1が書き込まれる。

期間（２４）では、第１メモリセル部301の読出し動作を行う。信号φFBはローレベルにして、第１メモリセル部301の反転アンプを動作させるための信号/φSL21、/φL2及び共通出力線102からMOSトランジスタ224までの間を導通させるための信号φFTをハイレベルとする。第１メモリセル部301から反転信号−(S₄₃+Nm1)に第１メモリセル部301のノイズNm1が加算されて、最終的にノイズ成分が除去された−S₄₃が出力される。これを列ごとに順次、信号φHをハイレベルにして読み出す。

次に、第４の測距点配置方法904における蓄積制御領域の蓄積が終了判定されたものと仮定して動作を説明する。

期間（２５）では、第２メモリセル部401に保持されていたリセットノイズ2Ntを第３メモリセル部501へ上書きするために信号/φSL22、/φL2をハイレベルにて反転アンプを駆動させてから書き込みスイッチ/φPS23をハイレベルにする。この際、第３メモリセル部501のCM₃545には第１メモリセル部301のノイズNm1が加算されて、−2Nt+Nm1が書き込まれる。

次に、期間（２６）では、再度、第３メモリセル部501に保持されていたノイズ信号を第１メモリセル部301へ上書きするために信号/φSL23、/φL2をハイレベルにて反転アンプを駆動させてから書き込みスイッチ/φPS21をハイレベルにする。第１〜３メモリセル部は同一レイアウトであるため、メモリセル部で発生するノイズNmはNm1≒Nm2≒Nm3とみなすことができる。そのため、第３メモリセル部501から反転アンプで出力される際には−(−2Nt+Nm1)+Nm3となって第１メモリセル部301のCM₁335には2Ntが書き込まれる。

期間（２７）では、第４の測距点配置方法904における光蓄積動作期間が終了後の光信号を−S₄₄とし、信号/φSL1、/φL1、/φGRをハイレベルにする。すると、CT228の他方電極は定電圧VGRに固定され、CT228の共通出力線102側の電極は電位VRSから−(S₄₄+Nt)分変動する。

次に、期間（２８）では、信号φSL21の逆相信号である/φSL21、信号/φL2をハイレベルとして第１メモリセル部301に蓄えられていたノイズ2Ntを反転アンプで読み出す。第１メモリセル部401のノイズNm1が加算されるため、結果として−2Nt+Nm1がCT228の共通出力線102側の電極に読み出される。ここで、CT228には−2Nt+Nm1−(−(S₄₄+Nt))=S₄₄−Nt+Nm1分の電位変動量が書き込まれている。

期間（２９）において、信号φFTをローレベル、信号φFBをハイレベルにして、信号φFB、/φPS21をハイレベルにする。すると、転送回路部201から第１メモリセル部301のCM₁335には転送回路部201のノイズNtを加算してS₄₄+Nm1が書き込まれる。

期間（３０）では、第１メモリセル部301の読出し動作を行う。信号φFBはローレベルにして、第１メモリセル部301の反転アンプを動作させるための信号/φSL21、/φL2及び共通出力線102からMOSトランジスタ224までの間を導通させるための信号φFTをハイレベルとする。第１メモリセル部301から反転信号−(S₄₄+Nm1)に第１メモリセル部301のノイズNm1が加算されて、最終的にノイズ成分が除去された−S₄₄が出力される。これを列ごとに順次、信号φHをハイレベルにして読み出す。

以上のように、リセット時のノイズ信号を他方のメモリセル部に上書きして読み出すことで、１つのセンサセル部に対してメモリセル部を複数具備することと同等となるため測距点数を増加させることができる。本実施形態では４つのパターンの測距点配置方法であるが、更に多くのパターンの測距点配置方法にも対応できることは勿論である。また、本実施形態であれば、測距点配置方法のパターンを変えながら連続的に焦点検出できるため、焦点検出にかかる時間を短縮できる。

（第３の実施形態）
図１１は、本発明の第３の実施形態によるTTL-SIR型オートフォーカスシステムを搭載したデジタル一眼レフカメラシステムの光学系概略図を示している。40は被写体の光像をフィルム又はイメージセンサ48及び光電変換装置44上に結像させるための撮影レンズ、41はファインダースクリーン42へ光を反射させるためのクイックリターンミラーであり、光を数10％透過するハーフミラーとなっている。43はＡＦ系へ光を導くためのサブミラーである。44は第１及び第２の実施形態の自動焦点検出用光電変換装置（ＡＦセンサ）である。45はＡＦセンサ44上に被写体像を再結像させるための二次結像レンズ（メガネレンズ）である。46はＡＦセンサ44へ光を導く反射ミラーである。47はフォーカルプレーンシャッターである。48はフィルム又はイメージセンサである。49は光線の主軸である。

本実施形態において、第１及び第２の実施形態の自動焦点検出用光電変換装置を用いることで、測距点数を多点化することができ、且つ合焦スピードを低下させることなく、低輝度限界性能が優れた一眼レフカメラの実現が可能となる。第１〜第３の実施形態によれば、異なる複数の蓄積時間の信号を用いた焦点検出と、異なる複数の蓄積制御領域での焦点検出との両立を最小限のメモリ数で実現できるため、チップ面積の増大を防いで安価な光電変換装置（ＡＦセンサ）を提供することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

101 センサセル部、102 共通出力線、116 光電変換素子、201 転送回路部、228 転送容量、301 第１メモリセル部、335 第１メモリ容量、401 第２メモリセル部、445 第２メモリ容量、501 第３メモリセル部、545 第３メモリ容量

Claims (9)

1. 共通出力線と、
   光電変換素子により光電変換された信号を前記共通出力線に出力するセンサセル部と、
   前記共通出力線に接続され、前記共通出力線の信号を転送容量に蓄積して転送する転送回路部と、
   前記共通出力線に接続された第１メモリセル部と、
   前記共通出力線に接続された第２メモリセル部と、
   前記共通出力線に接続された第３メモリセル部とを有し、
   前記センサセル部は、低感度モード及び高感度モードを切り換えるための感度切換部を有し、
   前記第１メモリセル部は、前記低感度モードにおいて、前記光電変換素子、前記転送回路部、前記第１メモリセル部、前記第２メモリセル部及び前記第３メモリセル部を同時にリセットしたことに起因するリセットノイズ信号を保持し、
   前記第２メモリセル部及び第３メモリセル部は、前記高感度モードにおいて、前記光電変換素子、前記転送回路部、前記第１メモリセル部、前記第２メモリセル部及び前記第３メモリセル部のリセットに起因するリセットノイズ信号を保持し、
   前記低感度モードでは、前記第３メモリセル部は、前記第１メモリセル部に保持され、前記第１メモリセル部から出力されたリセットノイズ信号を保持し、その後、前記第２メモリセル部は、前記第３メモリセル部から出力された前記リセットノイズ信号を保持する
   ことを特徴とする光電変換装置。
2. 前記第１メモリセル部、前記第２メモリセル部及び前記第３メモリセル部の増幅ゲインは−１であることを特徴とする請求項１記載の光電変換装置。
3. 前記第２メモリセル部は、前記転送回路部の前記転送容量に保持された加算信号を保持することを特徴とする請求項１又は２記載の光電変換装置。
4. 請求項１〜３のいずれか１項に記載の光電変換装置と、
   前記光電変換装置に光像を結像させるためのレンズとを有することを特徴とするカメラシステム。
5. 共通出力線と、
   光電変換素子により光電変換された信号を前記共通出力線に出力するセンサセル部と、
   前記共通出力線に接続され、前記共通出力線の信号を転送容量に蓄積して転送する転送回路部と、
   前記共通出力線に接続された第１メモリセル部と、
   前記共通出力線に接続された第２メモリセル部と、
   前記共通出力線に接続された第３メモリセル部とを有する光電変換装置の駆動方法であって、
   前記第１メモリセル部は、前記光電変換素子、前記転送回路部、前記第１メモリセル部、前記第２メモリセル部及び前記第３メモリセル部を同時にリセットしたことに起因するリセットノイズ信号を保持し、
   前記第３メモリセル部は、前記第１メモリセル部が前記リセットノイズ信号を保持した後、前記第１メモリセル部が出力する前記リセットノイズ信号を保持し、
   前記第２メモリセル部は、前記第３メモリセル部が前記リセットノイズ信号を保持した後、前記第３メモリセル部が出力する前記リセットノイズ信号を保持し、
   前記転送回路部は、前記第２メモリセル部が前記リセットノイズ信号を保持した後、前記第２メモリセル部が出力する前記リセットノイズ信号と前記センサセル部が出力する信号とが加算された信号を保持し、
   前記第２メモリセル部は、前記転送回路部が前記加算された信号を保持した後、前記転送回路部が出力する前記加算された信号を保持することを特徴とする光電変換装置の駆動方法。
6. 共通出力線と、
   光電変換素子により光電変換された信号を前記共通出力線に出力するセンサセル部と、
   前記共通出力線に接続され、前記共通出力線の信号を転送容量に蓄積して転送する転送回路部と、
   前記共通出力線に接続された第１メモリセル部と、
   前記共通出力線に接続された第２メモリセル部と、
   前記共通出力線に接続された第３メモリセル部とを有する光電変換装置の駆動方法であって、
   前記第１メモリセル部により、前記光電変換素子、前記転送回路部のリセットに起因するリセットノイズ信号を保持し、
   前記第１メモリセル部が出力する前記リセットノイズ信号に基づく信号は、前記第３メモリセル部を介して、前記第２メモリセル部に出力されるとともに前記第２メモリセル部に保持され、
   前記転送回路部により、前記第１メモリセル部から出力された前記リセットノイズ信号と、前記センサセル部が出力する信号とが加算された加算信号を前記第１メモリセル部に出力し、
   前記第１メモリセル部の保持する信号が前記加算信号に上書きされ、
   前記第１メモリセル部が前記加算信号を保持している期間に、前記第２メモリセル部には前記リセットノイズ信号に基づく信号が保持されていることを特徴とする光電変換装置の駆動方法。
7. 前記センサセル部は、低感度モード及び高感度モードを切り換えるための感度切換部を有し、
   前記第１メモリセル部は、前記低感度モードにおいて、前記光電変換素子、前記転送回路部、前記第１メモリセル部、前記第２メモリセル部及び前記第３メモリセル部を同時にリセットしたことに起因するリセットノイズ信号を保持し、
   前記第２メモリセル部及び第３メモリセル部は、前記高感度モードにおいて、前記光電変換素子、前記転送回路部、前記第１メモリセル部、前記第２メモリセル部及び前記第３メモリセル部のリセットに起因するリセットノイズ信号を保持し、
   前記低感度モードでは、前記第３メモリセル部は、前記第１メモリセル部に保持され、前記第１メモリセル部から出力されたリセットノイズ信号を保持し、その後、前記第２メモリセル部は、前記第３メモリセル部から出力された前記リセットノイズ信号を保持する
   ことを特徴とする請求項５又は６記載の光電変換装置の駆動方法。
8. 前記第１メモリセル部、前記第２メモリセル部及び前記第３メモリセル部の増幅ゲインは−１であることを特徴とする請求項５〜７のいずれか１項に記載の光電変換装置の駆動方法。
9. 前記第２メモリセル部は、前記転送回路部の前記転送容量に保持された加算信号を保持することを特徴とする請求項５〜８のいずれか１項に記載の光電変換装置の駆動方法。

Images