JP5720124B2

JP5720124B2 - 液晶表示素子

Info

Publication number: JP5720124B2
Application number: JP2010140078A
Authority: JP
Inventors: 伸一下牧; 石井　裕満; 裕満石井
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2010-06-21
Filing date: 2010-06-21
Publication date: 2015-05-20
Anticipated expiration: 2030-06-21
Also published as: JP2012003164A

Description

本発明は、補助容量電極が薄膜トランジスタに重なるように配置された液晶表示素子に関する。

近年、スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型の液晶表示素子が開発されている。アクティブマトリクス型の液晶表示素子では、画素電極に書き込んだ表示信号電圧を次の書き込みタイミングまで保持するために補助容量が形成されている。そして、この補助容量は、画素電極との間に絶縁層が介在するように配置された補助容量電極によって形成されている。

ところで、薄膜トランジスタに逆スタガ構造（ボトムゲート構造）のものを適用したものにおいて、液晶層側から該薄膜トランジスタに向かって入射してくる光によって発生する光リークを防止するために、該光に対する遮光膜として補助容量電極を兼用するものが知られている（例えば、特許文献１−図５）。即ち、薄膜トランジスタに重ねるようにしてクロムやモリブデン等の遮光性の金属からなる補助容量電極をソース／ドレイン電極層と画素電極層との間に形成したものが知られている。

特開２００４−３４１１８５号公報

しかし、補助容量電極は、平坦に形成された絶縁層上に該補助容量電極の下面が絶縁層に接するようにスパッタ法などにより成膜されるため、補助容量電極の下面は鏡面として形成されてしまう。

このため、薄膜トランジスタが形成された基板側から液晶層に向かう光のうち、該薄膜トランジスタの近傍を通過して補助容量電極に向かう光が、高い光量を維持したまま補助容量電極によって反射され、たとえ逆スタガ構造であったとしてもこの反射光が薄膜トランジスタの半導体層に入射してしまい、ソース電極とドレイン電極との間で光リーク電流が発生してしまうという問題があった。

そこで、本発明は、補助容量電極を薄膜トランジスタに重ねる構造とした場合であっても、光リーク電流の発生を抑制することができる液晶表示素子を提供することを目的とする。

上記の目的を達成するために、本発明の液晶表示素子の一様態は、薄膜トランジスタの上層側に、第２の絶縁層を介して補助容量電極が当該薄膜トランジスタと重なるように配置され、前記補助容量電極の上層側に、第３の絶縁層を介して画素電極が配置され、前記画素電極の上層側に、液晶層が配置され、前記薄膜トランジスタのソース電極またはドレイン電極として成膜された導電層の下層側に、第１の絶縁層を介して前記薄膜トランジスタのゲート電極及び走査線が配置され、前記薄膜トランジスタの前記ソース電極または前記ドレイン電極として成膜された前記導電層と同層に、信号線が配置され、前記補助容量電極は、光を吸収する光吸収層と、前記光吸収層の上層側に成膜された遮光性を有した金属層と、を備え、前記光吸収層と前記薄膜トランジスタの前記ソース電極または前記ドレイン電極として成膜された前記導電層との間には前記液晶層はなく、前記補助容量電極は、開口部を有する格子形状に形成され、当該開口部以外の領域が前記走査線及び前記信号線を覆うように形成され、前記画素電極は、前記補助容量電極の前記開口部を覆うように形成されるとともに、前記薄膜トランジスタの前記ソース電極と前記ドレイン電極とのうちの、一方の電極に接続され、前記金属層は、前記薄膜トランジスタの前記ソース電極と前記ドレイン電極とのうちの、前記画素電極に接続していない他方の電極の全体と平面視して重なり、且つ、当該他方の電極から当該他方の電極側に前記画素電極と隣接する別の画素電極に向かう方向に沿って伸び、且つ、当該別の画素電極の一部と平面視して重なるように配置され、且つ、前記第２の絶縁層と前記第３の絶縁層との間に形成されている、ことを特徴とする。

本発明によれば、補助容量電極を薄膜トランジスタに重ねる構造とした場合であっても、光リーク電流の発生を抑制することができる。

液晶表示素子の説明図であり、（ａ）は概略平面図、（ｂ）概略断面図。薄膜トランジスタアレイの等価回路的平面図。第１の基板に形成される多層膜の平面図。図３のＡ−Ａ’線に沿う領域の断面図。第１の基板に形成する多層膜の形成方法の説明図であり、第１の基板に第１の導電層を成膜した状態。第１の基板に形成する多層膜の形成方法の説明図であり、第１の導電層をパターニングした状態。第１の基板に形成する多層膜の形成方法の説明図であり、第１の絶縁層、半導体層及びエッチング防止層を成膜した状態。第１の基板に形成する多層膜の形成方法の説明図であり、エッチング防止層をパターニングした状態。第１の基板に形成する多層膜の形成方法の説明図であり、オーミックコンタクト層及び第１の金属層を成膜した状態。第１の基板に形成する多層膜の形成方法の説明図であり、第２の導電層をパターニングした状態。第１の基板に形成する多層膜の形成方法の説明図であり、第２の絶縁層上に第３の導伝層を成膜した状態。第１の基板に形成する多層膜の形成方法の説明図であり、第３の導電層を補助容量電極としてパターニングした状態。第１の基板に形成する多層膜の形成方法の説明図であり、第３の絶縁層上にコンタクトホール形成用のフォトレジストをパターニングした状態。第１の基板に形成する多層膜の形成方法の説明図であり、第２の絶縁層及び第３の絶縁層にコンタクトホールを形成した状態。第１の基板に形成する多層膜の形成方法の説明図であり、第４の導電層を成膜した状態。

以下、本発明を実施するための形態を、図面を参照して説明する。
図１（ａ）及び図１（ｂ）に示すように、アクティブマトリクス型の液晶表示素子１は、第１の基板２と第２の基板３とが互いに対向するように配置されている。第１の基板２と第２の基板３とは、枠形状に形成されたシール材４により貼りあわされている。また、第１の基板２と第２の基板３との間には、シール材４に囲まれた領域に液晶が充填されることにより、液晶層５が形成されている。そして、液晶表示素子１は、表示領域６に、複数の表示画素がマトリクス状に配列されている。

図２は、第１の基板２に形成される薄膜トランジスタアレイの等価回路的平面図である。第１の基板２には、１つの表示画素に対して１つの画素電極７が対応するようにして、表示領域６に、複数の画素電極７がマトリクス状に配列されている。そして、複数の画素電極７のそれぞれは、それぞれに対応した薄膜トランジスタ８におけるソース・ドレイン電極のうちの一方、例えば、ソース電極Ｓに接続されている。また、薄膜トランジスタ８におけるソース・ドレイン電極のうちの他方、例えばドレイン電極Ｄは、列方向に沿って延伸する信号線１０に接続されている。さらに、薄膜トランジスタ８におけるゲート電極Ｇは、行方向に沿って延伸する走査線９に接続されている。また、画素電極７との間に補助容量Ｃｓを形成するための補助容量電極１１が薄膜トランジスタ８と重なるように且つ画素電極７の周縁部７ａと重なるように格子形状に形成されている。ここで、薄膜トランジスタ８は、スイッチング素子として機能し、例えばｎＭＯＳ型の薄膜トランジスタを用いることができる。また、走査線９は、薄膜トランジスタ８のゲート電極Ｇに対して薄膜トランジスタ８をオン／オフ制御するための走査信号を供給するためのものであり、信号線１０は、薄膜トランジスタ８を介して画素電極７にデータ信号を供給するためのものである。

また、走査線９、信号線１０及び補助容量電極１１は、表示領域６の外側の領域にまで延出されている。そして、走査線９は表示領域６の外側の領域に設けられた第１の外部接続端子１２に接続され、信号線１０は、表示領域６の外側の領域に設けられた第２の外部接続端子１３に接続され、補助容量電極１１は、表示領域６の外側の領域に設けられた第３の外部接続端子１４に接続されている。なお、補助容量電極１１は、各表示画素間で等しい電位になるように互いに電気的に接続されているとともに、トランスパッド１５を介して後述の共通電極１８に電気的に接続される。即ち、補助容量電極１１は、共通電極１８と等しい電位に設定されている。ここで、第１の外部接続端子１２、第２の外部接続端子１３及び第３の外部接続端子１４は、フレキシブル配線基板などの部材が接続されることにより、このフレキシブル配線基板を介して外部回路と電気的に接続される。

第２の基板３には、図１（ｂ）に示すように、各表示画素間で等しい電位に設定される共通電極１８が形成されている。そして、共通電極１８と画素電極７との間に液晶層５が形成されるように、シール材４で囲まれた領域に液晶が充填されている。

次に、図３及び図４に基づいて第１の基板２に成膜される各薄膜の層構成について説明する。なお、表示領域の外側の領域に対してはその説明を省略する。ガラス等の透明な部材からなる第１の基板２上には、第１の導電層として、ゲート電極Ｇ及び走査線９が形成されている。第１の導電層は、例えば、クロム、アルミニウム、モリブデン、チタン等の遮光性金属を材料にして形成されている。そして、第１の導電層は、絶縁性の材料からなる第１の絶縁層２０により覆われている。第１の絶縁層２０は、ゲート絶縁膜としても機能するものであり、例えば、窒化シリコン（ＳｉＮまたはＳｉ₃Ｎ₄）または酸化シリコン（ＳｉＯ₂）等の無機材料で形成されている。

第１の絶縁層２０上には、第２の導電層として、ソース電極Ｓ、ソース電極Ｓから延伸された接続パッド部Ｓａ、ドレイン電極Ｄ及び信号線１０が形成されている。第２の導電層は、半導体層２１とオーミックコンタクト層２２と第１の金属層２３とが、順に積層された多層構造に形成されている。そして、半導体層２１は、アモルファスシリコンまたはポリシリコンなどの半導体により形成されている。オーミックコンタクト層２２は、アモルファスシリコンまたはポリシリコンに不純物がドープされた比較的低抵抗な半導体により形成されている。第１の金属層２３は、例えば、クロム、アルミニウム、モリブデン、チタン等の遮光性金属を材料にして形成されている。

なお、薄膜トランジスタ８におけるチャネルに対応する領域には、半導体層２１が形成されるとともに、半導体層２１とオーミックコンタクト層２２との間の層として、絶縁性材料からなるエッチング防止層２４が設けられている。

第２の導電層及び薄膜トランジスタ８は、絶縁性の材料からなる第２の絶縁層２５により覆われている。第２の絶縁層２５は、薄膜トランジスタ８や信号線１０によって生じる段差を平坦化する平坦化層としても機能し、例えば、窒化シリコン（ＳｉＮまたはＳｉ₃Ｎ₄）または酸化シリコン（ＳｉＯ₂）等の無機材料で形成されている。

第２の絶縁層２５上には、第３の導電層として補助容量電極１１が形成されている。補助容量電極１１は、走査線９や信号線１０、さらには、薄膜トランジスタ８と重なるように格子形状に形成されている。第３の導電層は、光吸収層２６と第２の金属層２７とが順に積層された２層構造に形成されている。そして、光吸収層２６は、例えばアモルファスシリコンなどの光の吸収率が高い半透過性の材料により形成されている。第２の金属層２７は、例えば、クロム、アルミニウム、モリブデン、チタン等の遮光性金属を材料にして形成されている。

第３の導電層は、絶縁性の材料からなる第３の絶縁層２８により覆われている。第３の絶縁層２８は、薄膜トランジスタ８や信号線１０によって生じる段差、さらには、補助容量電極１１によって生じる段差を平坦化する平坦化層としても機能し、例えば、窒化シリコン（ＳｉＮまたはＳｉ₃Ｎ₄）または酸化シリコン（ＳｉＯ₂）等の無機材料で形成されている。

第３の絶縁層２８上には、第４の導電層として画素電極７が形成されている。第４の導電層は、例えば、ＩＴＯ（Indium Tin Oxide）などの透明な導電性材料により形成されている。そして、画素電極７は、第２の絶縁層２５と第３の絶縁層２８とに連続的に設けられたコンタクトホール２５ａ，２８ａで接続パッド部Ｓａにおける第１の金属層２３の上面に接触することにより、ソース電極Ｓに対して電気的に接続されている。ここで、画素電極７は、格子形状に形成された補助容量電極１１の開口部１１ａに重なるように且つ該画素電極の周縁部７ａが補助容量電極１１に重なるように形成されている。また、画素電極７は、隣接する画素電極との間の間隙が補助容量電極１１に重なるように配置されている。

以上のような構成の液晶表示素子では、第２の基板３を通過して薄膜トランジスタ８における半導体層２１に向かう光Ｌ１を補助容量電極１１における第２の金属層２６で反射させることができるため、この光Ｌ１に基づいてソース電極Ｓとドレイン電極Ｄとの間に発生する光リーク電流を効果的に抑制することができる。また、第１の基板２を通過して直接的に薄膜トランジスタ８における半導体層２１に向かう光Ｌ２をゲート電極Ｇで反射させることができるため、この光Ｌ２に基づいてソース電極Ｓとドレイン電極Ｄとの間に発生する光リーク電流を効果的に抑制することができる。さらに、第１の基板２を通過するとともに補助容量電極１１を介して薄膜トランジスタ８における半導体層２１に向かう光Ｌ３を光吸収層２６で減衰させることができるため、この光Ｌ３に基づいてソース電極Ｓとドレイン電極Ｄとの間に発生する光リーク電流を効果的に抑制することができる。

次に、上述したように第１の基板２上に形成されている多層膜の形成方法について図５−図１５に基づいて説明する。なお、図５−図１５は、図３に示したＡ−Ａ’線に沿った領域に対応する断面図である。まず、ガラス等の透明な部材からなる第１の基板２を準備し、図５に示すように、第１の基板２の一面に、例えば、クロム、アルミニウム、モリブデン、チタン等の遮光性の金属をスパッタ法またはＣＶＤ（Chemical Vapor Deposition）法により第１の導電層４０として成膜する。ここで、第１の導電層４０は、層厚が例えば１００〜５００ｎｍになるように成膜する。

次に、第１の導電層４０上にフォトレジストを塗布するとともに、露光及び現像によりこの塗布したフォトレジストをパターニングする。そして、パターニングされたフォトレジストをマスクとしてこのフォトレジストから露出された部分の第１の導電層４０をエッチングし、その後、フォトレジストを剥離することにより、図６に示すように、パターニングされた第１の導電層４０として、ゲート電極Ｇと走査線９とが形成される。

次に、パターニングされた第１の導電層４０を覆うようにして、第１の基板２上に、窒化シリコン（ＳｉＮまたはＳｉ₃Ｎ₄）または酸化シリコン（ＳｉＯ₂）等の無機絶縁材料をプラズマＣＶＤ法等により第１の絶縁層２０として成膜する。ここで、例えば、第１の絶縁層２０を窒化シリコンにより形成する場合、プロセスガスは、主原料ガスとしてシラン（ＳｉＨ₄）、副原料ガスとしてアンモニア（ＮＨ₃）、希釈ガスとして窒素（Ｎ₂）が用いられる。また、第１の絶縁層２０は、層厚が例えば２００〜８００ｎｍになるように成膜する。ただし、第１の絶縁層２０は、第１の導電層４０よりも層厚が厚くなるように成膜することが好ましい。

次に、図７に示すように、第１の絶縁層２０上にプラズマＣＶＤ法等によりアモルファスシリコンまたはポリシリコンからなる半導体層２１を成膜し、その後、半導体層２１上に窒化シリコン（ＳｉＮまたはＳｉ₃Ｎ₄）等の無機絶縁材料をプラズマＣＶＤ法等によりエッチング防止層２４として成膜する。なお、第１の絶縁層２０、半導体層２１及びエッチング防止層２４は、連続的に成膜されることが好ましい。ここで、半導体層２１は、層厚が例えば２０〜６０ｎｍになるように成膜する。また、エッチング防止層２４は、層厚が例えば１００〜２００ｎｍになるように成膜する。

次に、エッチング防止層２４上にフォトレジストを塗布するとともに、露光及び現像によりこの塗布したフォトレジストをパターニングする。そして、パターニングされたフォトレジストをマスクとしてこのフォトレジストから露出された部分のエッチング防止層２４をエッチングし、その後、フォトレジストを剥離することにより、チャネルに対応する領域に残存するようにパターニングされたエッチング防止層２４が形成される（図８）。

次に、パターニングされたエッチング防止層２４を覆うようにして、第１の基板２上にアモルファスシリコンまたはポリシリコンに不純物がドープされた比較的低抵抗な半導体をオーミックコンタクト層２２として成膜し、その後、オーミックコンタクト層２２上に、例えば、クロム、アルミニウム、モリブデン、チタン等の遮光性の金属からなる第１の金属層２３をスパッタ法またはＣＶＤ法により成膜する（図９）。なお、第１の金属層２３は、必ずしも、遮光性の金属に限定するものではなく、例えばＩＴＯ等の透明性の導電材料であってもよい。ここで、オーミックコンタクト層２２は、層厚が例えば１０〜４０ｎｍになるように成膜する。また、第１の金属層２３は、層厚が例えば１００〜５００ｎｍになるように成膜する。

そして、上述のように、半導体層２１、オーミックコンタクト層２２及び第１の金属層２３が順次成膜されることによって、半導体層２１、オーミックコンタクト層２２及び第１の金属層２３の積層膜としての第２の導電層４１が形成される。

次に、第１の金属層２３上にフォトレジストを塗布するとともに、露光及び現像によりこの塗布したフォトレジストをパターニングする。そして、パターニングされたフォトレジストをマスクとしてこのフォトレジストから露出された部分の半導体層２１、オーミックコンタクト層２２及び第１の金属層２３を一括的にまたは連続的にエッチングし、その後、フォトレジストを剥離することにより、パターニングされた第２の導電層４１として、ソース電極Ｓ、接続パッド部Ｓａ、ドレイン電極Ｄ及び信号線１０が形成される（図１０）。なお、エッチング防止層２４により覆われている領域における半導体層２１は、エッチング防止層２４により保護されることによってエッチングされずに残存する。そして、半導体層２１、ゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄを有した薄膜トランジスタ８が形成される。

次に、パターニングされた第２の導電層４１を覆うようにして、第１の基板２上に、窒化シリコン（ＳｉＮまたはＳｉ₃Ｎ₄）または酸化シリコン（ＳｉＯ₂）等の無機絶縁材料をプラズマＣＶＤ法等により第２の絶縁層２５として成膜する。ここで、第２の絶縁層２５を窒化シリコンにより形成する場合、プロセスガスは、主原料ガスとしてシラン（ＳｉＨ₄）、副原料ガスとしてアンモニア（ＮＨ₃）、希釈ガスとして窒素（Ｎ₂）を用いることができる。ここで、第２の絶縁層２５は、層厚が例えば２００〜８００ｎｍになるように成膜する。

次に、第２の絶縁層２５上にプラズマＣＶＤ法等によりアモルファスシリコンからなる光吸収層２６を成膜し、その後、光吸収層２６上に、例えば、クロム、アルミニウム、モリブデン、チタン等の遮光性の金属からなる第２の金属層２７をスパッタ法またはＣＶＤ法により成膜する（図１１）。ここで、上述のように、光吸収層２６と第２の金属層２７とが順次成膜されることによって、光吸収層２６と第２の金属層２７の積層膜としての第３の導電層４２が形成される。なお、光吸収層２６をアモルファスシリコンにより形成する場合には、層厚が５０〜４００ｎｍの範囲に収まるように、より好ましくは、１００〜３００ｎｍの範囲に収まるように成膜する。この範囲の層厚であれば、可視光の波長領域において光を９０％以上吸収させることができるとともに、成膜時間を比較的短い時間に抑えることができる。また、第２の金属層２７は、層厚が例えば１００〜５００ｎｍになるように成膜する。

次に、第２の金属層２７上にフォトレジストを塗布するとともに、露光及び現像によりこの塗布したフォトレジストをパターニングする。そして、パターニングされたフォトレジストをマスクとしてこのフォトレジストから露出された部分の光吸収層２６及び第２の金属層２７を一括的にまたは連続的にエッチングし、その後、フォトレジストを剥離することにより、パターニングされた第３の導電層４２として、補助容量電極１１が形成される（図１２）。

次に、パターニングされた第３の導電層４２を覆うようにして、第１の基板２上に、窒化シリコン（ＳｉＮまたはＳｉ₃Ｎ₄）または酸化シリコン（ＳｉＯ₂）等の無機絶縁材料をプラズマＣＶＤ法等により第３の絶縁層２８として成膜する。ここで、第３の絶縁層２８を窒化シリコンにより形成する場合、プロセスガスは、主原料ガスとしてシラン（ＳｉＨ₄）、副原料ガスとしてアンモニア（ＮＨ₃）、希釈ガスとして窒素（Ｎ₂）を用いることができる。ここで、第３の絶縁層２８は、層厚が例えば１００〜６００ｎｍになるように成膜する。

次に、第３の絶縁層２８上にフォトレジストを塗布するとともに、露光及び現像によりこの塗布したフォトレジストをパターニングする。このとき、図１３に示すように、パターニングされたフォトレジスト５０は、接続パッド部Ｓａの一部が該フォトレジスト５０から露出するように形成される。

次に、フォトレジスト５０をマスクにしてフォトレジスト５０から露出された部分の第２の絶縁層２５及び第３の絶縁層２８をドライエッチングにより一括的にエッチングすることで、図１４に示すように、第２の絶縁層２５にコンタクトホール２５ａが形成されるとともに第３の絶縁層２８にコンタクトホール２８ａが形成される。なお、エッチングガスには、例えば、ＣＦ₄、ＳＦ₆、Ｏ₂、Ｈｅ等の混合ガスを用いることができる。

次に、フォトレジスト５０を剥離し、コンタクトホールが形成された第３の絶縁層２７を覆うようにして、第１の基板２上に、ＩＴＯ等の透明性の導電材料をスパッタ法等により第４の導電層４３として成膜する（図１５）。ここで、第４の導電層４３は、層厚が例えば３０〜３００ｎｍになるように成膜する。

次に、第４の導電層４３上にフォトレジストを塗布するとともに、露光及び現像によりこの塗布したフォトレジストをパターニングする。そして、パターニングされたフォトレジストをマスクとしてこのフォトレジストから露出された部分の第４の導電層４３をエッチングし、その後、フォトレジストを剥離することにより、パターニングされた第４の導電層４３として画素電極７が形成され、図４に示したような多層膜が得られる。

なお、上述の実施の形態では、第１の絶縁層２０、第２の絶縁層２５及び第３の絶縁層２８を無機絶縁材料により形成する場合について説明したが、第１の絶縁層２０、第２の絶縁層２５及び第３の絶縁層２８はポリイミド系やアクリル系の有機材料で形成してもよい。

また、上述の実施の形態では、補助容量電極１１を光吸収層２６と第２の金属層２７との２層構造にした場合について説明したが、３層以上の積層構造としてもよい。いずれにしても、補助容量電極の最下層が光吸収層として形成され、この光吸収層よりも上層側に金属層が積層されている構造となっていればよい。

また、上述の実施の形態では、補助容量電極１１は、光吸収層２６の平面形状と第２の金属層２７の平面形状が等しくなるように形成した場合について説明したが、補助容量電極と薄膜トランジスタが重なる領域及びその近傍において、光吸収層と金属層とが重なるように形成されていれば、光吸収層に対して金属層が大きくまたは小さく形成されていてもよい。

上述の実施の形態では、光吸収層２６をアモルファスシリコンで形成した場合について説明したが、光吸収特性を有する他の材料で形成されていてもよい。

１…液晶表示素子、２，３…基板、５…液晶層、７…画素電極、８…薄膜トランジスタ、９…走査線、１０…信号線、１１…補助容量電極、２０，２５，２８…絶縁層、２６…光吸収層、２３，２７…金属層、Ｇ…ゲート電極、Ｄ…ドレイン電極、Ｓ…ソース電極

Claims

薄膜トランジスタの上層側に、第２の絶縁層を介して補助容量電極が当該薄膜トランジスタと重なるように配置され、
前記補助容量電極の上層側に、第３の絶縁層を介して画素電極が配置され、
前記画素電極の上層側に、液晶層が配置され、
前記薄膜トランジスタのソース電極またはドレイン電極として成膜された導電層の下層側に、第１の絶縁層を介して前記薄膜トランジスタのゲート電極及び走査線が配置され、
前記薄膜トランジスタの前記ソース電極または前記ドレイン電極として成膜された前記導電層と同層に、信号線が配置され、
前記補助容量電極は、
光を吸収する光吸収層と、
前記光吸収層の上層側に成膜された遮光性を有した金属層と、
を備え、
前記光吸収層と前記薄膜トランジスタの前記ソース電極または前記ドレイン電極として成膜された前記導電層との間には前記液晶層はなく、
前記補助容量電極は、開口部を有する格子形状に形成され、当該開口部以外の領域が前記走査線及び前記信号線を覆うように形成され、
前記画素電極は、前記補助容量電極の前記開口部を覆うように形成されるとともに、前記薄膜トランジスタの前記ソース電極と前記ドレイン電極とのうちの、一方の電極に接続され、
前記金属層は、前記薄膜トランジスタの前記ソース電極と前記ドレイン電極とのうちの、前記画素電極に接続していない他方の電極の全体と平面視して重なり、且つ、当該他方の電極から当該他方の電極側に前記画素電極と隣接する別の画素電極に向かう方向に沿って伸び、且つ、当該別の画素電極の一部と平面視して重なるように配置され、且つ、前記第２の絶縁層と前記第３の絶縁層との間に形成されている、
ことを特徴とする液晶表示素子。
前記光吸収層は、アモルファスシリコンを含むことを特徴とする請求項１に記載の液晶表示素子。
前記金属層は、モリブデン又はチタンを含むことを特徴とする請求項１又は２に記載の液晶表示素子。
前記薄膜トランジスタは、ゲート電極の上層側にゲート絶縁膜が形成されたボトムゲート型の薄膜トランジスタであることを特徴とする請求項１から３の何れかに記載の液晶表示素子。
前記光吸収層の層厚は、可視光の波長領域において光を９０％以上吸収させることができるように設定されていることを特徴とする請求項１から４の何れかに記載の液晶表示素子。
前記光吸収層は、層厚が５０〜４００ｎｍであることを特徴とする請求項５に記載の液晶表示素子。
前記光吸収層は、層厚が１００〜３００ｎｍであることを特徴とする請求項６に記載の液晶表示素子。
前記金属層は、層厚が１００〜５００ｎｍであることを特徴とする請求項１から７の何れかに記載の液晶表示素子。
前記補助容量電極は、最下層が前記光吸収層として形成され、前記光吸収層よりも上層側に前記金属層が積層されている３層以上の積層構造であることを特徴とする請求項１から８の何れかに記載の液晶表示素子。
前記補助容量電極において、前記光吸収層の平面形状と前記金属層の平面形状とは、同一であることを特徴とする請求項１から９の何れかに記載の液晶表示素子。
前記補助容量電極において、前記光吸収層の平面形状は、前記金属層の平面形状よりも大きいことを特徴とする請求項１から９の何れかに記載の液晶表示素子。