Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3439444B2 - 液晶表示装置 - Google Patents
[go: Go Back, main page]

JP3439444B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP3439444B2
JP3439444B2 JP2000272232A JP2000272232A JP3439444B2 JP 3439444 B2 JP3439444 B2 JP 3439444B2 JP 2000272232 A JP2000272232 A JP 2000272232A JP 2000272232 A JP2000272232 A JP 2000272232A JP 3439444 B2 JP3439444 B2 JP 3439444B2
Authority
JP
Japan
Prior art keywords
tft
liquid crystal
light
shielding film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000272232A
Other languages
English (en)
Other versions
JP2002083969A (ja
Inventor
英和 松下
秀人 元島
秀作 城戸
Original Assignee
鹿児島日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鹿児島日本電気株式会社 filed Critical 鹿児島日本電気株式会社
Priority to JP2000272232A priority Critical patent/JP3439444B2/ja
Publication of JP2002083969A publication Critical patent/JP2002083969A/ja
Application granted granted Critical
Publication of JP3439444B2 publication Critical patent/JP3439444B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、液晶表示装置に
係り、詳しくは、TFT(Thin Film Transistor:薄膜
トランジスタ)基板上のTFTを覆うように遮光膜が形
成される液晶表示装置に関する。
【0002】
【従来の技術】各種の情報機器等のディスプレイ装置と
して液晶表示装置が広く用いられている。図17は、液
晶表示装置の一例の概略的構成を示す断面図である。同
液晶表示装置は、同図に示すように、液晶を駆動するス
イッチング素子(駆動素子)として動作するTFT10
0が形成されたTFT基板101と、対向基板102
と、両基板101、102間に挟持された液晶103と
から構成されている。TFT100は、ゲート電極10
5、ゲート絶縁膜106、半導体層107、ドレイン電
極111及びソース電極112等から構成されている。
【0003】上述したような液晶表示装置において、T
FT基板上のTFTを覆うように遮光膜を形成した構成
のものが知られている。図11は、従来のこの種の液晶
表示装置の構成を示す平面図、図12は図11のE−
E’及びF−F’矢視断面図、図13及び図14は同液
晶表示装置の製造方法を工程順に示す工程図である。な
お、同液晶表示装置は、TFT基板の構成についてのみ
示している。同液晶表示装置は、図11及び図12に示
すように、TFT基板101が、ガラス等から成る透明
絶縁基板104と、透明絶縁基板104上に形成された
アルミニウム(Al)、クロム(Cr)、モリブデン
(Mo)等から成るゲート電極105と、ゲート電極1
05上に形成されたSiO2(酸化シリコン)及びSi
X(窒化シリコン)の積層膜から成るゲート絶縁膜1
06と、ゲート絶縁膜106上に形成されたアモルファ
スシリコン(a−Si)から成る半導体層107と、半
導体層107の両端部にオーミック層(n+型層)10
8d及び108sを介して接続されたCr、Mo等から
成るドレイン電極111及びソース電極112と、半導
体層107を含む全面に形成されたSiNXから成る保
護膜(パッシベーション膜)113と、半導体層107
の上方の保護膜113上に形成されたアモルファスシリ
コンから成る遮光膜114とから構成されている。ゲー
ト電極105、ゲート絶縁膜106、半導体層107、
ドレイン電極111及びソース電極112等によりTF
T110が構成されている。また、ソース電極112に
はITO(Indium-Tin-Oxide)から成る透明な画素電極
(図示せず)が接続されている。ここで、TFT110
を覆うように形成された遮光膜114は、対向基板側か
らの入射光を遮ることによって、TFT110のチャネ
ル(バックチャネル)に流れるリーク電流を防止するた
めに設けられている。
【0004】次に、図13及び図14を参照して、同液
晶表示装置の製造方法について工程順に説明する。ま
ず、図13(a)に示すように、ガラス等から成る透明
絶縁基板104を用いて、スパッタ法等により、全面に
Al、Cr、Mo等から成る膜厚が100〜300nm
の導電膜を形成した後、周知のフォトリソグラフィ法に
より導電膜をパターニングしてゲート電極105を形成
する。
【0005】次に、図13(b)に示すように、CVD
(Chemical Vapor Deposition)法等により、全面に順次
にSiO2及びSiNXを形成して両積層膜から成る膜厚
が200〜400nmのゲート絶縁膜106を形成す
る。次に、CVD法等により、全面にアモルファスシリ
コンから成る膜厚が100〜400nmの半導体層10
7を形成した後、この半導体層の表面にP(燐)等のn
型不純物をイオン注入してn+型層108を形成する。
【0006】次に、図13(c)に示すように、スパッ
タ法等により、全面にCr、Mo等から成る膜厚が10
0〜300nmの導電膜を形成した後、フォトリソグラ
フィ法により導電膜をパターニングして、ドレイン電極
111及びソース電極112を形成する。
【0007】次に、図14(d)に示すように、ドレイ
ン電極111及びソース電極112で覆われていないn
+型層108の表面を選択的にエッチングすることによ
り、半導体層107のチャネル(バックチャネル)とな
る領域を露出して、TFT110を完成させる。
【0008】次に、図14(e)に示すように、スパッ
タ法等により、全面にSiNX等から成る膜厚が200
〜400nmの保護膜113を形成する。次に、CVD
法等により全面にアモルファスシリコンから成る膜厚が
200〜400nmの導電膜を形成した後、この導電膜
をパターニングして遮光膜114を形成して、図11及
び図12のTFT基板101を完成させる。
【0009】上述したような製造方法で製造された従来
の液晶表示装置によれば、図11及び図12に示したよ
うに、TFT110の上方には遮光膜114が存在して
いるため、対向基板側からの入射光は遮光膜114によ
り遮られてTFT110に入射しないので、TFT11
0によるリーク電流を防止、あるいはリーク電流の増加
を抑制することができ、それゆえTFT110のリーク
特性を改善することができる。このようにTFTへの光
入射を防止するために、TFTを覆うように遮光膜を形
成した構成の液晶表示装置は従来から一般に知られてお
り、例えば特開2000−131716号公報に開示さ
れている。同公報に示された液晶表示装置は、TFTの
上方に遮光膜を形成するだけでなく、TFTの下方にも
遮光膜を形成して、対向基板側からTFTへの光入射を
防止すると共に、TFT基板の裏側からTFTに入射す
る戻り光も防止するようにしている。
【0010】
【発明が解決しようとする課題】しかしながら、従来の
液晶表示装置では、TFT基板上に形成されたTFTを
覆うように遮光膜を形成しても、スイッチング素子とし
てのTFTがオフしている、特にゲート電圧が低い領域
においてはTFTのリーク特性が劣化する、という問題
がある。
【0011】図15は、図11及び図12に示した従来
の液晶表示装置のTFTのリーク特性を説明する図で、
同(a)はTFT基板101上に形成されたTFT11
0を示す断面図、同(b)は遮光膜114の有無による
TFT110のリーク特性の相違を示す図である。な
お、図15(b)において、縦軸はリーク電流I、横軸
はゲート電圧Vgを示し、各リーク特性は、TFT11
0に対して光を照射しない条件(例えばTFT110を
暗室内に収容して)で測定した例で示している。Aは遮
光膜有りのTFTのリーク特性を示し、Bは遮光膜無し
のTFTのリーク特性を示し、それぞれドレイン電圧V
dを+10Vに固定して印加した例で示している。図15
(b)から明らかなように、従来の液晶表示装置では、
スイッチング素子としてTFT110がオフしている特
にゲート電圧Vgの低い領域(−14V〜−20V)にお
いては、遮光膜有りの特性Aのリーク電流が増加して遮
光膜無しの特性Bよりもリーク電流が大きくなって、リ
ーク特性が劣化していることを示している。加えて、電
流特性の立上りしきい電圧(Vth)も低くなっているこ
とがあげられる。
【0012】本来なら、特にゲート電圧Vgの低い領域
では、スイッチング素子として働くTFTがオフするの
で、リーク電流は略0になる筈である。それにも拘ら
ず、特にゲート電圧Vgの低い領域において、遮光膜有
りの特性Aのリーク電流が増加しているのは、何らかの
原因が存在しているためであると考えられる。したがっ
て、その原因を明らかにすることが望まれている。
【0013】この発明は、上述の事情に鑑みてなされた
もので、TFT基板上にTFTを覆うように遮光膜を形
成する場合、特にゲート電圧が低い領域においてもTF
Tのリーク特性を改善することができるようにした液晶
表示装置を提供することを目的としている。
【0014】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、TFT基板と対向基板との
間に液晶が挟持され、前記TFT基板上のTFTを覆う
ように遮光膜が形成されている液晶表示装置に係り、
記遮光膜は、前記TFTの周囲まで延長するように形成
された張出し部を有すると共に、該張出し部が、ゲート
絶縁膜を含む絶縁膜を介して、ゲート電極とオーバラッ
プするように形成されていて、かつ、前記ゲート絶縁膜
の上に形成された容量電極に接続されていることを特徴
としている。
【0015】また、請求項2記載の発明は、請求項1記
載の液晶表示装置に係り、前記遮光膜と前記ゲート電極
との間に形成される容量が、前記遮光膜と前記TFTの
ソース及びドレイン電極との間に形成される容量よりも
大きくなるように構成されていることを特徴としてい
る。
【0016】また、請求項3記載の発明は、TFT基板
と対向基板との間に液晶が挟持され、前記TFT基板上
のTFTを覆うように遮光膜が形成されている液晶表示
装置に係り、前記TFT基板に、ゲート電極を覆うゲー
ト絶縁膜を介して表面にドレイン電極及びソース電極が
設けられた半導体層が形成され、前記ドレイン電極及び
ソース電極を含む前記半導体層の表面を覆う保護膜とし
ての絶縁膜を介して前記遮光膜が形成され、該遮光膜
は、前記TFTの周囲まで延長するように形成された張
出し部を有すると共に、該張出し部が、ゲート絶縁膜を
含む絶縁膜を介してゲート電極とオーバラップするよう
に形成されていて、かつ、前記ゲート絶縁膜の上に形成
された容量電極に接続されていることを特徴としてい
る。
【0017】また、請求項4記載の発明は、請求項3記
載の液晶表示装置に係り、前記遮光膜と前記ゲート電極
との間に形成される容量が、前記遮光膜と前記TFTの
前記ソース及び前記ドレイン電極との間に形成される容
量よりも大きくなるように構成されていることを特徴と
している。
【0018】
【0019】
【0020】
【0021】
【発明の実施の形態】前提 まず、この発明の完成のきっかけとなった実験結果につ
いて説明する。この出願に係わる発明者は、実験の結
果、TFT基板上にTFTを覆うように遮光膜を形成す
る場合、スイッチング素子としてのTFTがオフしてい
る、特にゲート電圧が低い領域においてTFTのリーク
特性が劣化するのは、ドレイン電極に印加されている+
電圧が、保護膜の容量を介して実質的に遮光膜に印加さ
れた状態になることが原因であることを解明した。した
がって、上記容量による影響を排除することにより、特
にゲート電圧が低い領域においてもTFTのリーク特性
を改善することができるようになる。以下、実験結果に
基づきこの発明の原理について説明する。
【0022】実験結果 図15(a)に示したTFT110の遮光膜114に導
電針(プローブ)を当てて、強制的に試験電圧Vbgを印
加したところ、図16(a)に示すように、試験電圧V
bgの値に応じてC〜Eに示すような各リーク特性が得ら
れた。ここで、Cは試験電圧Vbg=0V(グランド)に
おけるTFTのリーク特性を示し、Dは試験電圧Vbg=
+5VにおけるTFTのリーク特性を示し、Eは試験電
圧Vbg=+10VにおけるTFTのリーク特性を示して
いる。一方、Fは遮光膜無しのTFTのリーク特性を示
している。
【0023】図16(a)から明らかなように、スイッ
チング素子としてのTFT110がオフしている特にゲ
ート電圧Vgの低い領域(−1V〜−20V)において、
遮光膜有りの特性C(試験電圧Vbg=0V)が最もリー
ク電流が小さくなっており、以下、遮光膜有りの特性D
(試験電圧Vbg=+5V)、特性E(試験電圧Vbg=+
10V)の順でリーク電流が大きくなっている。すなわ
ち、TFT110を覆うように遮光膜114を形成する
場合、遮光膜114に印加する試験電圧Vbgが大きくな
るほどリーク電流は増加する傾向にあることが確かめら
れた。
【0024】この事実は、TFT110を覆うように遮
光膜114を設けた場合でも、特にゲート電圧Vgの低
い領域において、遮光膜114に何らかの原因で大きい
電圧が印加された状態になったときは、リーク電流が増
加してしまうことを示している。
【0025】上記の結果から、従来の液晶表示装置にお
いて、図16(b)に示したように、TFT110に光
を照射しない条件下で、遮光膜114には電圧が印加さ
れていないにも拘らず、TFT110がオフしている特
にゲート電圧Vgの低い領域でリーク電流が増加するの
は、保護膜113を介して対向している遮光膜114と
ソース・ドレイン電極111、112との間に形成され
る容量C1が影響して、ドレイン電極111に印加され
ている+電圧(例えば上述した10V)がその容量C1
を介して実質的に遮光膜114に印加された状態になる
ことが原因であると推定される。そして、遮光膜114
に印加されたその+電圧によって、半導体層107のバ
ックチャネル109Aに電荷が誘起されて、リーク電流
が増加する。それゆえ、遮光膜114に印加される電圧
が小さくなるような工夫を施すことにより、バックチャ
ネルに誘起される電子をなくして、特にゲート電圧Vg
の低い領域でもリーク電流を防止することができるよう
になる。
【0026】以下、図面を参照して、上述の実験結果に
基づいて、この発明の実施の形態について説明する。説
明は実施例を用いて具体的に行う。 ◇第1実施例 図1は、この発明の第1実施例である液晶表示装置の構
成を示す平面図、図2は図1のA−A’及びB−B’矢
視断面図、図3及び図4は同液晶表示装置の製造方法を
工程順に示す工程図である。この例の液晶表示装置は、
図1及び図2に示すように、TFT基板1が、ガラス等
から成る透明絶縁基板4と、透明絶縁基板4上に形成さ
れたAl、Cr、Mo等から成るゲート電極(以下、ゲ
ート配線も含めて称するものとする)5と、ゲート電極
5上に形成されたSiO2及びSiNXの積層膜から成る
ゲート絶縁膜6と、ゲート絶縁膜6上に形成されたアモ
ルファスシリコンから成る半導体層7と、半導体層7の
両端部にオーミック層(n+型層)8d及び8sを介し
て接続されたCr、Mo等から成るドレイン電極11及
びソース電極12と、半導体層7を含む全面に形成され
たのSiNXから成る保護膜13と、半導体層7の上方
の保護膜13上に形成されたアモルファスシリコンから
成る遮光膜14とから構成されている。ゲート電極5、
ゲート絶縁膜6、半導体層7、ドレイン電極11及びソ
ース電極12等によりTFT10が構成されている。ま
た、ソース電極12にはITOから成る透明な画素電極
(図示せず)が接続されている。
【0027】遮光膜14は、図1及び図2に示すよう
に、TFT10の周囲まで延長するように形成された張
出し部14Aを有し、この張出し部14Aはゲート絶縁
膜6及び保護膜13を介してゲート電極5とオーバラッ
プするように形成されている。すなわち、TFT基板1
には、遮光膜14とゲート電極5とがゲート絶縁膜6及
び保護膜13のみを介して対向する部分が形成されてい
る。これにより、広い対向面積のゲート絶縁膜6及び保
護膜13を介して対向している遮光膜14とゲート電極
5との間に形成される容量C2を、保護膜13を介して
対向している遮光膜14とソース・ドレイン電極11、
12との間に形成される容量C1よりも大きくなるよう
に、すなわち、容量C2>容量C1の関係を満足させ
る。この構成により、後述するように、上記容量C1に
よる影響を排除して、遮光膜14に印加される電圧を小
さくすることができるようになる。
【0028】遮光膜14の張出し部14Aとゲート電極
5とのオーバラップする面積は大きいほど効果的となる
が、画素面積内に形成しなければならないという制約が
あるので、あまり大きくとることはでず、一例としてT
FT10を覆っている部分の遮光膜14の面積と略同一
面積に形成される。少なくとも、このオーバラップする
面積は、上述の容量C2>容量C1の関係を満足させる
ような大きさが確保できていればよい。
【0029】次に、図3及び図4を参照して、同液晶表
示装置の製造方法について工程順に説明する。まず、図
3(a)に示すように、ガラス等から成る透明絶縁基板
4を用いて、スパッタ法等により、全面にAl、Cr、
Mo等から成る膜厚が100〜300nmの導電膜を形
成した後、周知のフォトリソグラフィ法により導電膜を
パターニングしてゲート電極5を形成する。
【0030】次に、図3(b)に示すように、CVD法
等により、全面に順次にSiO2及びSiNXを形成して
両積層膜から成る膜厚が200〜400nmのゲート絶
縁膜6を形成する。次に、CVD法等により、全面にア
モルファスシリコンから成る膜厚が100〜400nm
の半導体層を形成した後、この半導体層の表面にP
(燐)等のn型不純物をイオン注入してn+型層8とし
た後にパターニング形成する。
【0031】次に、図3(c)に示すように、スパッタ
法等により、全面にCr、Mo等から成る膜厚が100
〜300nmの導電膜を形成した後、フォトリソグラフ
ィ法により導電膜をパターニングして、ドレイン電極1
1及びソース電極12を形成する。
【0032】次に、図4(d)に示すように、ドレイン
電極11及びソース電極12で覆われていないn+型層
8の表面を選択的にエッチングすることにより、半導体
層7のチャネル(バックチャネル)となる領域を露出し
て、TFT10を完成させる。
【0033】次に、図4(e)に示すように、スパッタ
法等により、全面にSiNX等から成る膜厚が200〜
400nmの保護膜13を形成する。次に、CVD法等
により全面に、P(燐)等のn型不純物がドーピングさ
れてn+型化されたアモルファスシリコンから成る膜厚
が200〜400nmの導電膜を形成した後、この導電
膜をパターニングして遮光膜14を形成する。この遮光
膜14のパターニング時、予め形成されているゲート電
極5とオーバラップするように張出し部14Aを形成す
る。これにより、ゲート絶縁膜6及び保護膜13を介し
て対向している遮光膜14とゲート電極5との間に容量
C2が形成される。以上により、図1及び図2のTFT
基板1を完成させる。
【0034】図5は、この例の液晶表示装置のTFTの
リーク特性を説明する図で、同(a)はTFT基板1上
に形成されたTFT10を示す断面図、同(b)は遮光
膜14の張出し部14Aの有無によるTFT10のリー
ク特性の相違を示す図である。各リーク特性は、TFT
10に対して光を照射しない条件で測定した例で示して
いる。Aは遮光膜の張出し部14A無しのTFTのリー
ク特性を示し、Bは遮光膜の張出し部14A有りのTF
Tのリーク特性を示し、それぞれドレイン電圧Vdを+
10Vに固定して印加した例で示している。
【0035】図5(b)から明らかなように、この例の
液晶表示装置は、ゲート電圧Vgの全領域(−18V〜1
9V)にわたって、遮光膜の張出し部14A有りの特性
Bが遮光膜の張出し部14A無しの特性Aよりもリーク
電流が小さくなり、遮光膜の張出し部14Aを設けた効
果が発揮されてリーク特性に優れていることを示してい
る。
【0036】このように、特にゲート電圧Vgの低い領
域においてリーク特性が改善されたのは、以下のような
理由によるものと推定される。この例のように、遮光膜
14にゲート電極5とオーバラップするように張出し部
14Aを形成することによって、前述したように容量C
2>容量C1の関係が満足されている。そして、この例
では、実質的に遮光膜14には容量C1を介してドレイ
ン電極11からの+電圧が印加されようとすると同時
に、容量C2を介してゲート電極5からTFTオフ時の
十分に大きい−電圧が印加されようとすると考えられ
る。しかしながら、容量C2>容量C1の関係により、
容量C2を介したゲート電極5による−電圧の印加が支
配的に行われる結果、実質的に遮光膜14にはゲート電
極5の−電圧が印加された状態になる。
【0037】したがって、遮光膜14と対向した位置に
ある半導体層7のバックチャネル9Aに誘起される電荷
はなくなるので、TFT10のリーク電流は増加しな
い。一方、ゲート電極4の−電圧により誘起される電荷
は、フロントチャネル9B側を流れるようになるので、
リーク電流の増加には寄与しない。また、リーク特性が
改善されるのに伴って、電流特性の立上りしきい電圧
(Vth)を高くすることができる。
【0038】このように、この例の液晶表示装置の構成
によれば、TFT基板1上のTFT10を覆うように形
成される遮光膜14が、TFT10の周囲まで延長する
ように形成された張出し部14Aを有し、この張出し部
14Aはゲート絶縁膜6及び保護膜13を介してゲート
電極5とオーバラップするように形成されているので、
ゲート絶縁膜6及び保護膜13を介して対向している遮
光膜14とゲート層との間に形成される容量C2を、保
護膜13を介して対向している遮光膜14とソース・ド
レイン電極11、12との間に形成される容量C1より
大きく形成することができる。したがって、TFT基板
上にTFTを覆うように遮光膜を形成する場合、特にゲ
ート電圧が低い領域においてもTFTのリーク特性を改
善することができる。
【0039】◇第2実施例 図6は、この発明の第2実施例である液晶表示装置の構
成を示す平面図、図7は図6のC−C’及びD−D’矢
視断面図、図8及び図9は同液晶表示装置の製造方法を
工程順に示す工程図である。この発明の第2実施例であ
る液晶表示装置の構成が、上述した第1実施例の構成と
大きく異なるところは、遮光膜とゲート層との間により
大きな容量を形成するようにした点である。この例の液
晶表示装置は、図6及び図7に示すように、TFT基板
20には、遮光膜14とゲート電極5とがゲート絶縁膜
6のみを介して対向する部分が形成されている。すなわ
ち、遮光膜14はTFT10の周囲まで延長するように
形成された張出し部14Aを有し、この張出し部14A
はゲート絶縁膜6を介してゲート電極5とオーバラップ
するように形成されると共に、ゲート絶縁膜6上に形成
された容量電極15に接続されている。
【0040】この構成により、容量電極15とゲート電
極5とはゲート絶縁膜6だけを介して対向しているの
で、ゲート絶縁膜6を介して対向している遮光膜14と
ゲート電極5との間に形成される容量C3を、第1実施
例の容量C2よりも大きく形成することができ、かつ、
容量C3>容量C1の関係を、より容易に満足させてい
る。したがって、第1実施例の場合と同様に、上記容量
C1による影響を排除して、遮光膜14に印加される電
圧を小さくすることができるようになる。これ以外は、
上述した第1実施例と略同様である。それゆえ、図6〜
図9において、図1〜図4の構成部分と対応する各部に
は、同一の番号を付してその説明を省略する。
【0041】次に、図8及び図9を参照して、同液晶表
示装置の製造方法について工程順に説明する。まず、図
8(a)に示すように、ガラス等から成る透明絶縁基板
4を用いて、スパッタ法等により、全面にAl、Cr、
Mo等から成る膜厚が100〜300nmの導電膜を形
成した後、周知のフォトリソグラフィ法により導電膜を
パターニングしてゲート電極5を形成する。
【0042】次に、図8(b)に示すように、CVD法
等により、全面に順次にSiO2及びSiNXを形成して
両積層膜から成る膜厚が200〜400nmのゲート絶
縁膜6を形成する。次に、CVD法等により、全面にア
モルファスシリコンから成る膜厚が100〜400nm
の半導体層を形成した後、この半導体層の表面にP
(燐)等のn型不純物をイオン注入してn+型層8を形
成する。
【0043】次に、図8(c)に示すように、スパッタ
法等により、全面にCr、Mo等から成る膜厚が100
〜300nmの導電膜を形成した後、フォトリソグラフ
ィ法により導電膜をパターニングして、ドレイン電極1
1及びソース電極12を形成すると同時に、ソース電極
12の周囲のゲート絶縁膜6上に容量電極15を形成す
る。
【0044】次に、図9(d)に示すように、ドレイン
電極11及びソース電極12で覆われていないn+型層
8の表面を選択的にエッチングすることにより、半導体
層7のチャネル(バックチャネル)となる領域を露出し
て、TFT10を完成させる。
【0045】次に、図9(e)に示すように、スパッタ
法等により、全面にSiNX等から成る膜厚が200〜
400nmの保護膜13を形成する。保護膜13には容
量電極15に達するコンタクトホールが開けられる。次
に、CVD法等により全面に、P(燐)等のn型不純物
がドーピングされてn+型されたアモルファスシリコン
から成る膜厚が200〜400nmの導電膜を形成した
後、この導電膜をパターニングして遮光膜14を形成す
る。この遮光膜14のパターニング時、予め形成されて
いるゲート電極5とオーバラップするように張出し部1
4Aを形成する。このときに上記コンタクトホールを介
して張出し部14Aと容量電極15とが接続される。こ
れにより、ゲート絶縁膜6を介して対向している遮光膜
14とゲート電極5との間に容量C3が形成される。以
上により、図6及び図7のTFT基板1を完成させる。
【0046】この例の液晶表示装置によれば、上述のよ
うに容量C3を第1実施例の容量C2よりも大きく形成
することができるので、遮光膜14に対する容量C3を
介したゲート電極5による−電圧の印加を、より支配的
に行うことができるようになる。したがって、特にゲー
ト電圧が低い領域におけるTFTのリーク特性の改善を
より確実に行うことができる。
【0047】このように、この例の構成によっても、第
1実施例において述べたのと略同様の効果を得ることが
できる。加えて、この例の構成によれば、特にゲート電
圧が低い領域におけるTFTのリーク特性の改善をより
確実に行うことができる。
【0048】◇第3実施例 図10は、この発明の第3実施例である液晶表示装置の
構成を示す断面図である。この発明の第3実施例である
液晶表示装置の構成が、上述した第2実施例の構成と異
なるところは、異なる構成によって遮光膜とゲート層と
の間により大きな容量を形成するようにした点である。
この例の液晶表示装置は、図10に示すように、TFT
基板30には、遮光膜14とゲート電極5とが保護膜1
3のみを介して対向する部分が形成されている。すなわ
ち、遮光膜14はTFT10の周囲まで延長するように
形成された張出し部14Aを有し、この張出し部14A
は保護膜13を介してゲート電極5とオーバラップする
ように形成される一方、ゲート電極5はゲート絶縁膜6
に形成されたコンタクトホール17を介して、ゲート絶
縁膜6上に形成された容量電極15に接続されている。
【0049】この構成により、容量電極15と遮光膜1
4とは広い対向面積の保護膜13だけを介して対向して
いるので、保護膜13を介して対向している遮光膜14
とゲート電極5との間に形成される容量C4を、第2実
施例の場合と同様に、第1実施例の容量C2よりも大き
く形成することができ、かつ、容量C4>容量C1の関
係を満足させている。
【0050】この例の液晶表示装置を製造するには、第
2実施例の図8(b)の工程において、ゲート絶縁膜6
を形成した後、ゲート電極5上のゲート絶縁膜6にコン
タクトホール17を形成して、このコンタクトホール1
7内にCr、Mo、W(タングステン)等から成る導電
膜を埋め込むように形成すればよい。そして、半導体層
7及びn+型層8を形成した後、図8(c)の工程にお
いて、容量電極15を形成すればよい。これ以外は、上
述した第1実施例と略同様である。それゆえ、図10に
おいて、図6〜図9の構成部分と対応する各部には、同
一の番号を付してその説明を省略する。
【0051】このように、この例の構成によっても、第
2実施例において述べたのと略同様の効果を得ることが
できる。
【0052】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、遮光膜
はアモルファスシリコンを用いる例で説明したが、これ
に限らず導電材料であれば多結晶シリコン、Ti(チタ
ン)、Cr等の他の材料を用いることができる。但し、
製造方法の観点からは一つの工程で成膜可能な導電材料
を用いることが望ましい。また、ゲート電極、ドレイン
電極及びソース電極等も各実施例で示した金属材料に限
ることはない。同様にして、ゲート絶縁膜、保護膜等も
各実施例で示した絶縁材料に限ることはない。
【0053】また、TFT基板上に形成するTFTの半
導体層としてはアモルファスシリコンを用いる例で説明
したが、これに限らず多結晶シリコン等の他の半導体材
料を用いるようにしてもよい。また、各導電膜、各絶縁
膜の成膜方法、膜厚の値は一例を示したものであり、目
的、用途等に応じて任意に変更することができる。ま
た、遮光膜はドレイン又はソース電極と連なっていなく
とも、互いに容量を形成するような構成になっていれば
よい。
【0054】
【発明の効果】以上説明したように、この発明の液晶表
示装置の構成によれば、TFT基板上のTFTを覆うよ
うに形成される遮光膜が、TFTの周囲まで延長するよ
うに形成された張出し部を有し、この張出し部は絶縁膜
のみを介してゲート電極とオーバラップするように形成
されているので、絶縁膜を介して対向している遮光膜と
ゲート層との間に形成される容量を、絶縁膜を介して対
向している遮光膜とソース・ドレイン電極との間に形成
される容量より大きく形成することができる。したがっ
て、TFT基板上にTFTを覆うように遮光膜を形成す
る場合、特にゲート電圧が低い領域においてもTFTの
リーク特性を改善することができる。
【図面の簡単な説明】
【図1】この発明の第1実施例である液晶表示装置の構
成を示す平面図である。
【図2】図1のA−A’及びB−B’矢視断面図であ
る。
【図3】同液晶表示装置の製造方法を工程順に示す工程
図である。
【図4】同液晶表示装置の製造方法を工程順に示す工程
図である。
【図5】同液晶表示装置のTFTのリーク特性を説明す
る図である。
【図6】この発明の第2実施例である液晶表示装置の構
成を示す平面図である。
【図7】図6のC−C’及びD−D’矢視断面図であ
る。
【図8】同液晶表示装置の製造方法を工程順に示す工程
図である。
【図9】同液晶表示装置の製造方法を工程順に示す工程
図である。
【図10】この発明の第3実施例である液晶表示装置の
構成を示す断面である。
【図11】従来の液晶表示装置の構成を示す平面図であ
る。
【図12】図11のE−E’及びF−F’矢視断面図で
ある。
【図13】同液晶表示装置の製造方法を工程順に示す工
程図である。
【図14】同液晶表示装置の製造方法を工程順に示す工
程図である。
【図15】同液晶表示装置のTFTのリーク特性を説明
する図である。
【図16】この発明の原理となるTFTのリーク特性を
説明する図である。
【図17】従来の液晶表示装置の概略的に示す断面図で
ある。
【符号の説明】
1、20、30 TFT基板 4 透明絶縁基板 5 ゲート電極 6 ゲート絶縁膜 7 半導体層 8 n+型層 8d、8s オーミック層 10 TFT 11 ドレイン電極 12 ソース電極 13 保護膜(パッシベーション膜) 14 遮光膜 14A 遮光膜の張出し部 15 容量電極 17 コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−70277(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 G02F 1/1368

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 TFT基板と対向基板との間に液晶が挟
    持され、前記TFT基板上のTFTを覆うように遮光膜
    が形成されている液晶表示装置であって、前記遮光膜は、前記TFTの周囲まで延長するように形
    成された張出し部を有すると共に、該張出し部が、ゲー
    ト絶縁膜を含む絶縁膜を介してゲート電極とオーバラッ
    プするように形成されていて、かつ、前記ゲート絶縁膜
    の上に形成された容量電極に接続されている ことを特徴
    とする液晶表示装置。
  2. 【請求項2】前記遮光膜と前記ゲート電極との間に形成
    される容量が、前記遮光膜と前記TFTのソース及びド
    レイン電極との間に形成される容量よりも大きくなるよ
    うに構成されていることを特徴とする請求項1記載の液
    晶表示装置。
  3. 【請求項3】 TFT基板と対向基板との間に液晶が挟
    持され、前記TFT基板上のTFTを覆うように遮光膜
    が形成されている液晶表示装置であって、 前記TFT基板に、ゲート電極を覆うゲート絶縁膜を介
    して表面にドレイン電極及びソース電極が設けられた半
    導体層が形成され、前記ドレイン電極及びソース電極を
    含む前記半導体層の表面を覆う保護膜としての絶縁膜
    介して前記遮光膜が形成され、該遮光膜は、前記TFT
    の周囲まで延長するように形成された張出し部を有する
    と共に、該張出し部が、ゲート絶縁膜を含む絶縁膜を介
    してゲート電極とオーバラップするように形成されてい
    て、かつ、前記ゲート絶縁膜の上に形成された容量電極
    に接続されていることを特徴とする液晶表示装置。
  4. 【請求項4】前記遮光膜と前記ゲート電極との間に形成
    される容量が、前記遮光膜と前記TFTの前記ソース及
    び前記ドレイン電極との間に形成される容量よりも大き
    くなるように構成されていることを特徴とする請求項3
    記載の液晶表示装置。
JP2000272232A 2000-09-07 2000-09-07 液晶表示装置 Expired - Fee Related JP3439444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000272232A JP3439444B2 (ja) 2000-09-07 2000-09-07 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000272232A JP3439444B2 (ja) 2000-09-07 2000-09-07 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2002083969A JP2002083969A (ja) 2002-03-22
JP3439444B2 true JP3439444B2 (ja) 2003-08-25

Family

ID=18758386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000272232A Expired - Fee Related JP3439444B2 (ja) 2000-09-07 2000-09-07 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3439444B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5743407B2 (ja) 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
JP5720124B2 (ja) * 2010-06-21 2015-05-20 カシオ計算機株式会社 液晶表示素子

Also Published As

Publication number Publication date
JP2002083969A (ja) 2002-03-22

Similar Documents

Publication Publication Date Title
EP0338822B1 (en) A liquid crystal active-matrix display device
KR100918138B1 (ko) 표시 장치 및 그 제조 방법
USRE43079E1 (en) Thin film transistors for liquid crystal displays
US7701521B2 (en) Array substrate having particular storage capacitance structure for liquid crystal display device and method of manufacturing the same
US7960221B2 (en) Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate
CN100526962C (zh) 显示装置及其制造方法
US8018013B2 (en) Pixel structure and method for manufacturing thereof
JP4141309B2 (ja) 半導体装置およびその製造方法
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
JPH0954342A (ja) アクティブマトリクス液晶表示パネル及びその製造方法
JP2859784B2 (ja) アクティブマトリクス基板
KR100244043B1 (ko) 디스플레이 왜곡을 억제할 수 있는 차광층을 갖는 능동 매트릭스형 액정 디스플레이 장치
JPH08179355A (ja) アクティブマトリクス基板
US7459725B2 (en) Thin film transistor array substrate and fabrication method thereof
KR100272266B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR20070042249A (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법
JP3439444B2 (ja) 液晶表示装置
JPH0618921A (ja) マトリックス型表示装置
JPH0548096A (ja) 薄膜トランジスタ
JPH05235398A (ja) 薄膜光センサ
JPH1090702A (ja) 液晶表示装置
JPH04132263A (ja) 薄膜トランジスタおよびその製造方法
JP3419073B2 (ja) 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
JP3030751B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees