JP5790708B2

JP5790708B2 - 電力変換装置及び電力変換方法

Info

Publication number: JP5790708B2
Application number: JP2013107418A
Authority: JP
Inventors: 高弘平野
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2013-05-21
Filing date: 2013-05-21
Publication date: 2015-10-07
Anticipated expiration: 2033-05-21
Also published as: US20140347890A1; CN104184329A; JP2014230372A; US9300219B2; CN104184329B

Description

本発明は、１次側回路と、１次側回路と変圧器を介して磁気結合する２次側回路との間で電力変換する装置及び方法に関する。

従来、１次側回路のスイッチングと２次側回路のスイッチングとの位相差を変更することによって、１次側回路に構成される入出力ポートと２次側回路に構成される入出力ポートとの間の電力伝送量を調整可能な、電力変換装置が知られている（例えば、特許文献１を参照）。

特開２０１１−１９３７１３号公報

しかしながら、入出力ポートに流れる電流が設計想定値を超えると（例えば、負荷がユーザによって入出力ポートに後付けされた場合など）、入出力ポートにおけるポート電圧が落ち込む可能性がある。本発明は、ポート電圧の落ち込みを抑制できる、電力変換装置及び電力変換方法の提供を目的とする。

上記目的を達成するため、本発明は、
１次側回路と、
前記１次側回路と変圧器で磁気結合する２次側回路と、
前記１次側回路に構成される１次側ポートと前記２次側回路に構成される２次側ポートのうち片方のポートのポート電圧が目標電圧に収束するように、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差を変更して、前記１次側回路と前記２次側回路との間で伝送される伝送電力を調整する制御部とを備える電力変換装置であって、
前記制御部は、前記位相差が上限値に等しく且つ前記ポート電圧が設定閾値未満であるとき、前記目標電圧を減少させることを特徴とする、電力変換装置を提供するものである。

また、上記目的を達成するため、本発明は、
１次側回路に構成される１次側ポートと前記１次側回路と変圧器で磁気結合する２次側回路に構成される２次側ポートのうち片方のポートのポート電圧が目標電圧に収束するように、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差を変更して、前記１次側回路と前記２次側回路との間で伝送される伝送電力を調整する、電力変換方法であって、
前記位相差が上限値に等しく且つ前記ポート電圧が設定閾値未満であるとき、前記目標電圧を減少させることを特徴とする、電力変換方法を提供するものである。

本発明によれば、ポート電圧の落ち込みを抑制できる。

電力変換装置の実施形態である電源装置の構成例を示したブロック図制御部の構成例を示したブロック図１次側回路及び２次側回路のスイッチング例を示したタイミングチャート制御部の一構成例を示したブロック図電力変換方法の一例を示したフローチャート

＜電源装置１０１の構成＞
図１は、電力変換装置の実施形態である電源装置１０１の構成例を示したブロック図である。電源装置１０１は、例えば、電源回路１０と、制御部５０と、センサ部７０とを備えた電源システムである。

電源装置１０１は、例えば、１次側高電圧系負荷６１ａが接続される第１入出力ポート６０ａと、１次側低電圧系負荷６１ｃ及び１次側低電圧系電源６２ｃが接続される第２入出力ポート６０ｃとを、１次側ポートとして有している。１次側低電圧系電源６２ｃは、１次側低電圧系電源６２ｃと同じ電圧系（例えば、１２Ｖ系）で動作する１次側低電圧系負荷６１ｃに電力を供給する。また、１次側低電圧系電源６２ｃは、１次側低電圧系電源６２ｃと異なる電圧系（例えば、１２Ｖ系よりも高い４８Ｖ系）で動作する１次側高電圧系負荷６１ａに、電源回路１０に構成される１次側変換回路２０によって昇圧された電力を供給する。１次側低電圧系電源６２ｃの具体例として、鉛バッテリ等の二次電池が挙げられる。

電源装置１０１は、例えば、２次側高電圧系負荷６１ｂ及び２次側高電圧系電源６２ｂが接続される第３入出力ポート６０ｂと、２次側低電圧系負荷６１ｄが接続される第４入出力ポート６０ｄとを、２次側ポートとして有している。２次側高電圧系電源６２ｂは、２次側高電圧系電源６２ｂと同じ電圧系（例えば、１２Ｖ系及び４８Ｖ系よりも高い２８８Ｖ系）で動作する２次側高電圧系負荷６１ｂに電力を供給する。また、２次側高電圧系電源６２ｂは、２次側高電圧系電源６２ｂと異なる電圧系（例えば、２８８Ｖ系よりも低い７２Ｖ系）で動作する２次側低電圧系負荷６１ｄに、電源回路１０に構成される２次側変換回路３０によって降圧された電力を供給する。２次側高電圧系電源６２ｂの具体例として、リチウムイオン電池等の二次電池が挙げられる。

電源回路１０は、上述の４つの入出力ポートを有し、それらの４つの入出力ポートのうちから任意の２つの入出力ポートが選択され、当該２つの入出力ポートの間で電力変換を行う機能を有する電力変換回路である。

ポート電力Ｐａ，Ｐｃ，Ｐｂ，Ｐｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電力（入力電力又は出力電力）である。ポート電圧Ｖａ，Ｖｃ，Ｖｂ，Ｖｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電圧（入力電圧又は出力電圧）である。ポート電流Ｉａ，Ｉｃ，Ｉｂ，Ｉｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電流（入力電流又は出力電流）である。

電源回路１０は、第１入出力ポート６０ａに設けられるキャパシタＣ１と、第２入出力ポート６０ｃに設けられるキャパシタＣ３と、第３入出力ポート６０ｂに設けられるキャパシタＣ２と、第４入出力ポート６０ｄに設けられるキャパシタＣ４とを備えている。キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４の具体例として、フィルムコンデンサ、アルミニウム電解コンデンサ、セラミックコンデンサ、固体高分子コンデンサなどが挙げられる。

キャパシタＣ１は、第１入出力ポート６０ａの高電位側の端子６１３と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ３は、第２入出力ポート６０ｃの高電位側の端子６１６と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ２は、第３入出力ポート６０ｂの高電位側の端子６１８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０との間に挿入される。キャパシタＣ４は、第４入出力ポート６０ｄの高電位側の端子６２２と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０との間に挿入される。

キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４は、電源回路１０の内部に設けられてもよいし、電源回路１０の外部に設けられてもよい。

電源回路１０は、１次側変換回路２０と、２次側変換回路３０とを含んで構成された電力変換回路である。なお、１次側変換回路２０と２次側変換回路３０とは、１次側磁気結合リアクトル２０４及び２次側磁気結合リアクトル３０４を介して接続され、且つ、変圧器４００（センタータップ式変圧器）で磁気結合されている。

１次側変換回路２０は、１次側フルブリッジ回路２００と、第１入出力ポート６０ａと、第２入出力ポート６０ｃとを含んで構成された１次側回路である。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを含んで構成された１次側電力変換部である。ここで、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。

１次側フルブリッジ回路２００は、第１入出力ポート６０ａの高電位側の端子６１３に接続される１次側正極母線２９８と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４に接続される１次側負極母線２９９とを有している。

１次側正極母線２９８と１次側負極母線２９９との間には、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１とを直列接続した１次側第１アーム回路２０７が取り付けられている。１次側第１アーム回路２０７は、１次側第１上アームＵ１及び１次側第１下アーム／Ｕ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第１電力変換回路部（１次側Ｕ相電力変換回路部）である。さらに、１次側正極母線２９８と１次側負極母線２９９との間には、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを直列接続した１次側第２アーム回路２１１が１次側第１アーム回路２０７と並列に取り付けられている。１次側第２アーム回路２１１は、１次側第２上アームＶ１及び１次側第２下アーム／Ｖ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第２電力変換回路部（１次側Ｖ相電力変換回路部）である。

１次側第１アーム回路２０７の中点２０７ｍと１次側第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、１次側第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。それから、１次側第２リアクトル２０４ｂの他方端が１次側第２アーム回路２１１の中点２１１ｍに接続される。なお、１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、１次側第１リアクトル２０４ａと結合係数ｋ_１で磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。

中点２０７ｍは、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１との間の１次側第２中間ノードである。

第１入出力ポート６０ａは、１次側正極母線２９８と１次側負極母線２９９との間に設けられるポートである。第１入出力ポート６０ａは、端子６１３と端子６１４とを含んで構成される。第２入出力ポート６０ｃは、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられるポートである。第２入出力ポート６０ｃは、端子６１４と端子６１６とを含んで構成される。

センタータップ２０２ｍは、第２入出力ポート６０ｃの高電位側の端子６１６に接続されている。センタータップ２０２ｍは、１次側コイル２０２に構成される１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点である。

２次側変換回路３０は、２次側フルブリッジ回路３００と、第３入出力ポート６０ｂと、第４入出力ポート６０ｄとを含んで構成された２次側回路である。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、２次側磁気結合リアクトル３０４と、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを含んで構成された２次側電力変換部である。ここで、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。

２次側フルブリッジ回路３００は、第３入出力ポート６０ｂの高電位側の端子６１８に接続される２次側正極母線３９８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０に接続される２次側負極母線３９９とを有している。

２次側正極母線３９８と２次側負極母線３９９との間には、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２とを直列接続した２次側第１アーム回路３０７が取り付けられている。２次側第１アーム回路３０７は、２次側第１上アームＵ２及び２次側第１下アーム／Ｕ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第１電力変換回路部（２次側Ｕ相電力変換回路部）である。さらに、２次側正極母線３９８と２次側負極母線３９９との間には、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを直列接続した２次側第２アーム回路３１１が２次側第１アーム回路３０７と並列に取り付けられている。２次側第２アーム回路３１１は、２次側第２上アームＶ２及び２次側第２下アーム／Ｖ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第２電力変換回路部（２次側Ｖ相電力変換回路部）である。

２次側第１アーム回路３０７の中点３０７ｍと２次側第２アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２と２次側磁気結合リアクトル３０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、２次側第１アーム回路３０７の中点３０７ｍには、２次側磁気結合リアクトル３０４の２次側第１リアクトル３０４ａの一方端が接続される。そして、２次側第１リアクトル３０４ａの他方端には、２次側コイル３０２の一方端が接続される。さらに、２次側コイル３０２の他方端には、２次側磁気結合リアクトル３０４の２次側第２リアクトル３０４ｂの一方端が接続される。それから、２次側第２リアクトル３０４ｂの他方端が２次側第２アーム回路３１１の中点３１１ｍに接続される。なお、２次側磁気結合リアクトル３０４は、２次側第１リアクトル３０４ａと、２次側第１リアクトル３０４ａと結合係数ｋ_２で磁気結合する２次側第２リアクトル３０４ｂとを含んで構成される。

中点３０７ｍは、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２との間の２次側第２中間ノードである。

第３入出力ポート６０ｂは、２次側正極母線３９８と２次側負極母線３９９との間に設けられるポートである。第３入出力ポート６０ｂは、端子６１８と端子６２０とを含んで構成される。第４入出力ポート６０ｄは、２次側負極母線３９９と２次側コイル３０２のセンタータップ３０２ｍとの間に設けられるポートである。第４入出力ポート６０ｄは、端子６２０と端子６２２とを含んで構成される。

センタータップ３０２ｍは、第４入出力ポート６０ｄの高電位側の端子６２２に接続されている。センタータップ３０２ｍは、２次側コイル３０２に構成される２次側第１巻線３０２ａと２次側第２巻線３０２ｂとの中間接続点である。

図１において、電源装置１０１は、センサ部７０を備えている。センサ部７０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙを所定の検出周期で検出し、その検出した入出力値Ｙに対応する検出値Ｙｄを制御部５０に対して出力する検出手段である。検出値Ｙｄは、入出力電圧を検出して得られた検出電圧でもよいし、入出力電流を検出して得られた検出電流でもよいし、入出力電力を検出して得られた検出電力でもよい。センサ部７０は、電源回路１０の内部に備えられても外部に備えられてもよい。

センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに生ずる入出力電圧を検出する電圧検出部を有している。センサ部７０は、例えば、入出力電圧Ｖａと入出力電圧Ｖｃの少なくとも一方の検出電圧を１次側電圧検出値として出力する１次側電圧検出部と、入出力電圧Ｖｂと入出力電圧Ｖｄの少なくとも一方の検出電圧を２次側電圧検出値として出力する２次側電圧検出部とを有している。

センサ部７０の電圧検出部は、例えば、少なくとも一つのポートの入出力電圧値をモニタする電圧センサと、該電圧センサによってモニタされた入出力電圧値に対応する検出電圧を制御部５０に対して出力する電圧検出回路とを有している。

センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに流れる入出力電流を検出する電流検出部を有している。センサ部７０は、例えば、入出力電流Ｉａと入出力電流Ｉｃの少なくとも一方の検出電流を１次側電流検出値として出力する１次側電流検出部と、入出力電流Ｉｂと入出力電流Ｉｄの少なくとも一方の検出電流を２次側電流検出値として出力する２次側電流検出部とを有している。

センサ部７０の電流検出部は、例えば、少なくとも一つのポートの入出力電流値をモニタする電流センサと、該電流センサによってモニタされた入出力電流値に対応する検出電流を制御部５０に対して出力する電流検出回路とを有している。

電源装置１０１は、制御部５０を備えている。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。制御部５０は、電源回路１０の内部に備えられても外部に備えられてもよい。

制御部５０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙの検出値Ｙｄが、該ポートに設定された目標値Ｙｏに収束するように、電源回路１０による電力変換動作をフィードバック制御する。目標値Ｙｏは、例えば、各入出力ポートに接続される負荷（例えば、１次側低電圧系負荷６１ｃ等）毎に規定される駆動条件に基づいて、制御部５０又は制御部５０以外の所定の装置によって設定される指令値である。目標値Ｙｏは、電力がポートから出力されるときには出力目標値として機能し、電力がポートに入力されるときには入力目標値として機能し、目標電圧値でもよいし、目標電流値でもよいし、目標電力値でもよい。

また、制御部５０は、１次側変換回路２０と２次側変換回路３０との間で変圧器４００を介して伝送される伝送電力Ｐが、設定された目標伝送電力Ｐｏに収束するように、電源回路１０による電力変換動作をフィードバック制御する。伝送電力は、電力伝送量とも呼ばれる。目標伝送電力Ｐｏは、例えば、いずれかのポートにおける検出値Ｙｄと目標値Ｙｏとの偏差に基づいて、制御部５０又は制御部５０以外の所定の装置によって設定される指令値である。

制御部５０は、所定の制御パラメータＸの値を変化させることによって、電源回路１０で行われる電力変換動作をフィードバック制御し、電源回路１０の第１乃至第４の各入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄにおける入出力値Ｙを調整できる。主な制御パラメータＸとして、位相差φ及びデューティ比Ｄ（オン時間δ）の２種類の制御変数が挙げられる。

位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。デューティ比Ｄ（オン時間δ）は、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００に構成される各電力変換回路部でのスイッチング波形のデューティ比（オン時間）である。

これらの２つの制御パラメータＸは、互いに独立に制御されることが可能である。制御部５０は、位相差φ及びデューティ比Ｄ（オン時間δ）を用いた１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００のデューティ比制御及び／又は位相制御によって、電源回路１０の各入出力ポートにおける入出力値Ｙを変化させる。

図２は、制御部５０のブロック図である。制御部５０は、１次側変換回路２０の１次側第１上アームＵ１等の各スイッチング素子と２次側変換回路３０の２次側第１上アームＵ２等の各スイッチング素子のスイッチング制御を行う機能を有する制御部である。制御部５０は、電力変換モード決定処理部５０２と、位相差φ決定処理部５０４と、オン時間δ決定処理部５０６と、１次側スイッチング処理部５０８と、２次側スイッチング処理部５１０とを含んで構成される。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。

電力変換モード決定処理部５０２は、例えば、所定の外部信号（例えば、いずれかのポートにおける検出値Ｙｄと目標値Ｙｏとの偏差を表す信号）に基づいて、次に述べる電源回路１０の電力変換モードＡ〜Ｌの中から動作モードを選択して決定する。電力変換モードは、第１入出力ポート６０ａから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＡと、第１入出力ポート６０ａから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＢと、第１入出力ポート６０ａから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＣがある。

そして、第２入出力ポート６０ｃから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＤと、第２入出力ポート６０ｃから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＥと、第２入出力ポート６０ｃから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＦがある。

さらに、第３入出力ポート６０ｂから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＧと、第３入出力ポート６０ｂから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＨと、第３入出力ポート６０ｂから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＩがある。

それから、第４入出力ポート６０ｄから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＪと、第４入出力ポート６０ｄから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＫと、第４入出力ポート６０ｄから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＬがある。

位相差φ決定処理部５０４は、電源回路１０をＤＣ−ＤＣコンバータ回路として機能させるために、１次側変換回路２０と２次側変換回路３０との間でのスイッチング素子のスイッチング周期運動の位相差φを設定する機能を有する。

オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０をそれぞれ昇降圧回路として機能させるために、１次側変換回路２０と２次側変換回路３０のスイッチング素子のオン時間δを設定する機能を有する。

１次側スイッチング処理部５０８は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する機能を有する。

２次側スイッチング処理部５１０は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する機能を有する。

＜電源装置１０１の動作＞
上記電源装置１０１の動作について、図１及び図２を用いて説明する。例えば、電源回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合には、制御部５０の電力変換モード決定処理部５０２は、電源回路１０の電力変換モードをモードＦとして決定する。このとき、第２入出力ポート６０ｃに入力された電圧が１次側変換回路２０の昇圧機能によって昇圧され、その昇圧された電圧の電力が電源回路１０のＤＣ−ＤＣコンバータ回路としての機能によって第３入出力ポート６０ｂ側へと伝送され、さらに、２次側変換回路３０の降圧機能によって降圧されて第４入出力ポート６０ｄから出力される。

ここで、１次側変換回路２０の昇降圧機能について詳細に説明する。第２入出力ポート６０ｃと第１入出力ポート６０ａについて着目すると、第２入出力ポート６０ｃの端子６１６は、１次側第１巻線２０２ａと、１次側第１巻線２０２ａに直列接続される１次側第１リアクトル２０４ａを介して、１次側第１アーム回路２０７の中点２０７ｍに接続される。そして、１次側第１アーム回路２０７の両端は、第１入出力ポート６０ａに接続されているため、第２入出力ポート６０ｃの端子６１６と第１入出力ポート６０ａとの間には昇降圧回路が取り付けられていることとなる。

さらに、第２入出力ポート６０ｃの端子６１６は、１次側第２巻線２０２ｂと、１次側第２巻線２０２ｂに直列接続される１次側第２リアクトル２０４ｂを介して、１次側第２アーム回路２１１の中点２１１ｍに接続される。そして、１次側第２アーム回路２１１の両端は、第１入出力ポート６０ａに接続されているため、第２入出力ポート６０ｃの端子６１６と第１入出力ポート６０ａとの間には、昇降圧回路が並列に取り付けられていることとなる。なお、２次側変換回路３０は、１次側変換回路２０とほぼ同様の構成を有する回路であるため、第４入出力ポート６０ｄの端子６２２と第３入出力ポート６０ｂとの間には、２つの昇降圧回路が並列に接続されていることとなる。したがって、２次側変換回路３０は、１次側変換回路２０と同様に昇降圧機能を有する。

次に、電源回路１０のＤＣ−ＤＣコンバータ回路としての機能について詳細に説明する。第１入出力ポート６０ａと第３入出力ポート６０ｂについて着目すると、第１入出力ポート６０ａには、１次側フルブリッジ回路２００が接続され、第３入出力ポート６０ｂは、２次側フルブリッジ回路３００が接続されている。そして、１次側フルブリッジ回路２００のブリッジ部分に設けられる１次側コイル２０２と、２次側フルブリッジ回路３００のブリッジ部分に設けられる２次側コイル３０２とが結合係数ｋ_Ｔで磁気結合することで、変圧器４００が巻き数１：Ｎのセンタータップ式変圧器として機能する。したがって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００でのスイッチング素子のスイッチング周期運動の位相差φを調整することで、第１入出力ポート６０ａに入力された電力を変換して第３入出力ポート６０ｂに伝送させ、あるいは、第３入出力ポート６０ｂに入力された電力を変換して第１入出力ポート６０ａに伝送させることができる。

図３は、制御部５０の制御によって、電源回路１０に構成される各アームのオンオフのスイッチング波形のタイミングチャートを示す図である。図３において、Ｕ１は、１次側第１上アームＵ１のオンオフ波形であり、Ｖ１は、１次側第２上アームＶ１のオンオフ波形であり、Ｕ２は、２次側第１上アームＵ２のオンオフ波形であり、Ｖ２は、２次側第２上アームＶ２のオンオフ波形である。１次側第１下アーム／Ｕ１、１次側第２下アーム／Ｖ１、２次側第１下アーム／Ｕ２、２次側第２下アーム／Ｖ２のオンオフ波形は、それぞれ、１次側第１上アームＵ１、１次側第２上アームＶ１、２次側第１上アームＵ２、２次側第２上アームＶ２のオンオフ波形を反転した波形である（図示省略）。なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられているとよい。また、図３において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。

ここで、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを変更することで、１次側変換回路２０と２次側変換回路３０の昇降圧比を変更することができる。例えば、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくすることで、１次側変換回路２０の昇降圧比と２次側変換回路３０の昇降圧比を等しくできる。

オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０の昇降圧比が互いに等しくなるように、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくする（各オン時間δ＝１次側オン時間δ１１＝２次側オン時間δ１２＝時間値α）。

１次側変換回路２０の昇降圧比は、１次側フルブリッジ回路２００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。同様に、２次側変換回路３０の昇降圧比は、２次側フルブリッジ回路３００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。１次側変換回路２０の昇降圧比は、第１入出力ポート６０ａと第２入出力ポート６０ｃとの間の変圧比であり、２次側変換回路３０の昇降圧比は、第３入出力ポート６０ｂと第４入出力ポート６０ｄとの間の変圧比である。

したがって、例えば、
１次側変換回路２０の昇降圧比
＝第２入出力ポート６０ｃの電圧／第１入出力ポート６０ａの電圧
＝δ１１／Ｔ＝α／Ｔ
２次側変換回路３０の昇降圧比
＝第４入出力ポート６０ｄの電圧／第３入出力ポート６０ｂの電圧
＝δ１２／Ｔ＝α／Ｔ
と表される。つまり、１次側変換回路２０と２次側変換回路３０の昇降圧比は互いに同じ値（＝α／Ｔ）である。

なお、図３のオン時間δは、１次側第１上アームＵ１及び１次側第２上アームＶ１のオン時間δ１１を表すとともに、２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間δ１２を表す。また、１次側フルブリッジ回路２００に構成されるアームのスイッチング周期Ｔと２次側フルブリッジ回路３００に構成されるアームのスイッチング周期Ｔは等しい時間である。

また、Ｕ１とＶ１との位相差は、１８０度（π）で動作させ、Ｕ２とＶ２との位相差も１８０度（π）で動作させる。さらに、Ｕ１とＵ２の位相差φを変更することで、１次側変換回路２０と２次側変換回路３０の間の電力伝送量Ｐを調整することができ、位相差φ＞０であれば、１次側変換回路２０から２次側変換回路３０に伝送し、位相差φ＜０であれば、２次側変換回路３０から１次側変換回路２０に伝送することができる。

位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。例えば、位相差φは、１次側第１アーム回路２０７と２次側第１アーム回路３０７との間でのスイッチングタイミングのずれであり、１次側第２アーム回路２１１と２次側第２アーム回路３１１との間でのスイッチングタイミングのずれである。それらのずれは互いに等しいまま制御される。つまり、Ｕ１とＵ２の位相差φ及びＶ１とＶ２の位相差φは、同じ値に制御される。

したがって、例えば、電源回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合に、電力変換モード決定処理部５０２はモードＦを選択することを決定する。そして、オン時間δ決定処理部５０６は、１次側変換回路２０を第２入出力ポート６０ｃに入力された電圧を昇圧して第１入出力ポート６０ａに出力する昇圧回路として機能させる場合の昇圧比を規定するオン時間δを設定する。なお、２次側変換回路３０では、オン時間δ決定処理部５０６によって設定されたオン時間δによって規定された降圧比で第３入出力ポート６０ｂに入力された電圧を降圧して第４入出力ポート６０ｄに出力する降圧回路として機能する。さらに、位相差φ決定処理部５０４は、第１入出力ポート６０ａに入力された電力を所望の電力伝送量Ｐで第３入出力ポート６０ｂに伝送するための位相差φを設定する。

１次側スイッチング処理部５０８は、１次側変換回路２０を昇圧回路として、かつ、１次側変換回路２０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する。

２次側スイッチング処理部５１０は、２次側変換回路３０を降圧回路として、かつ、２次側変換回路３０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する。

上記のように、１次側変換回路２０および２次側変換回路３０を昇圧回路あるいは降圧回路として機能させることができ、かつ、電源回路１０を双方向ＤＣ−ＤＣコンバータ回路としても機能させることができる。したがって、電力変換モードＡ〜Ｌの全てのモードの電力変換を行うことができ、換言すれば、４つの入出力ポートのうちから選択された２つの入出力ポート間で電力変換をすることができる。

制御部５０により位相差φに応じて調整される伝送電力Ｐ（電力伝送量Ｐともいう）は、１次側変換回路２０と２次側変換回路３０において一方の変換回路から他方の変換回路に変圧器４００を介して送られる電力であり、
Ｐ＝（Ｎ×Ｖａ×Ｖｂ）／（π×ω×Ｌ）×Ｆ（Ｄ，φ）
・・・式１
で表される。

なお、Ｎは、変圧器４００の巻き数比、Ｖａは、第１入出力ポート６０ａの入出力電圧、Ｖｂは、第３入出力ポート６０ｂの入出力電圧、πは円周率、ω（＝２π×ｆ＝２π／Ｔ）は１次側変換回路２０及び２次側変換回路３０のスイッチングの角周波数、ｆは、１次側変換回路２０及び２次側変換回路３０のスイッチング周波数、Ｔは、１次側変換回路２０及び２次側変換回路３０のスイッチング周期、Ｌは、磁気結合リアクトル２０４，３０４と変圧器４００の電力伝送に関わる等価インダクタンス、Ｆ（Ｄ，φ）は、デューティ比Ｄと位相差φを変数とする関数であり、デューティ比Ｄに依存せずに、位相差φが増加するにつれて単調増加する変数である。デューティ比Ｄ及び位相差φは、所定の上下限値に挟まれた範囲内で変化するように設計された制御パラメータである。

制御部５０は、１次側ポートと２次側ポートのうち少なくとも一つの所定のポートにおけるポート電圧Ｖｐが目標電圧Ｖｏに収束するように、位相差φを変更することによって、伝送電力Ｐを調整する。したがって、当該所定のポートに接続される負荷の消費電流が増えても、制御部５０は、位相差φを変化させることにより伝送電力Ｐを調整することによって、ポート電圧Ｖｐが目標電圧Ｖｏに対して落ち込むことを防止できる。

例えば、制御部５０は、１次側ポートと２次側ポートのうち伝送電力Ｐの伝送先である片方のポートにおけるポート電圧Ｖｐが目標電圧Ｖｏに収束するように、位相差φを変更することによって、伝送電力Ｐを調整する。したがって、伝送電力Ｐの伝送先のポートに接続される負荷の消費電流が増えても、制御部５０は、位相差φを上昇変化させることにより伝送電力Ｐを増加方向に調整することによって、ポート電圧Ｖｐが目標電圧Ｖｏに対して落ち込むことを防止できる。

ところで、伝送電力Ｐの伝送先ポートに流れる電流が設計想定値を超えると（例えば、負荷が当該ポートに後付けで追加された場合など）、制御部５０は伝送電力Ｐが増えるように位相差φを大きくするため、位相差φは上限値φｍａｘに到達する可能性がある。しかしながら、制御部５０は、位相差φを上限値φｍａｘよりも大きくすることができないため、位相差φが上限値φｍａｘに等しいときに生成される伝送電力Ｐが当該ポートに必要な電力よりも不足していると、ポート電圧Ｖｐが目標電圧Ｖｏに対して低下する。

そこで、制御部５０は、位相差φが上限値φｍａｘに等しく且つ伝送先ポートのポート電圧Ｖｐが設定閾値Ｖｔｈ未満であることが検出されたとき、目標電圧Ｖｏを減少させる減少手段を有している。

ポート電圧Ｖｐの目標値である目標電圧Ｖｏが減少すると、制御部５０により、実際のポート電圧Ｖｐも目標電圧Ｖｏの減少に追従して減少する。例えばバッテリ等の電源が伝送先ポートに接続される場合、伝送先ポートのポート電圧Ｖｐが減少すると、電源の電源電圧及びインピーダンスと、伝送先ポートのポート電圧Ｖｐ及びインピーダンスとのバランスにより、伝送先ポートから出力されるポート電流Ｉｐが減少する。ポート電流Ｉｐが減少することにより、伝送先ポートに接続される電源から出力される電源電流Ｉｓが増加するため、伝送先ポートに接続される負荷の消費電流が増加しても、伝送先ポートにおけるポート電圧Ｖｐの落ち込みを防止できる。

制御部５０は、例えば、位相差φが上限値φｍａｘに等しい場合において、伝送電力Ｐの２つの伝送先ポートのうち、一方のポートのポート電圧が設定閾値未満Ｖｔｈ未満であるとき、他方のポートの目標電圧を減少させる。

例えば、制御部５０は、位相差φが上限値φｍａｘに等しい場合において、第１入出力ポート６０ａのポート電圧Ｖａが設定閾値Ｖｔｈ未満であるとき、第２入出力ポート６０ｃのポート電圧Ｖｃの目標電圧Ｖｃｏを減少させる。目標電圧Ｖｃｏの減少により、実際のポート電圧Ｖｃも減少するため、第２入出力ポート６０ｃから１次側低電圧系負荷６１ｃに出力される電力も減少する。したがって、第１入出力ポート６０ａに接続される１次側高電圧系負荷６１ａの消費電流が過剰に上昇しても、第２入出力ポート６０ｃから１次側低電圧系負荷６１ｃに出力される電力の減少分を第１入出力ポート６０ａに振り替えることができるため、ポート電圧Ｖａの落ち込みを抑制できる。

また、例えば、制御部５０は、位相差φが上限値φｍａｘに等しい場合において、第２入出力ポート６０ｃのポート電圧Ｖｃが設定閾値Ｖｔｈ未満であるとき、第１入出力ポート６０ａのポート電圧Ｖａの目標電圧Ｖａｏを減少させてもよい。目標電圧Ｖａｏの減少により、実際のポート電圧Ｖａも減少するため、第１入出力ポート６０ａから１次側高電圧系負荷６１ａに出力される電力も減少する。したがって、第２入出力ポート６０ｃに接続される１次側低電圧系負荷６１ｃの消費電流が過剰に上昇しても、第１入出力ポート６０ａから１次側高電圧系負荷６１ａに出力される電力の減少分を第２入出力ポート６０ｂに振り替えることができるため、ポート電圧Ｖｃの落ち込みを抑制できる。

図４は、制御部５０の構成例を示したブロック図である。制御部５０は、ＰＩＤ制御部５１と、上限値検出部５２と、設定閾値検出部５３と、目標電圧調整部５４とを有している。

ＰＩＤ制御部５１は、ＰＩＤ制御によって、伝送電力Ｐの伝送先ポートのうち第１のポートのポート電圧Ｖｐ１を第１の目標電圧Ｖｏ１に収束させるための位相差φの指令値φｏを、スイッチング周期Ｔ毎に生成する位相差指令値生成部を有している。

例えば、ＰＩＤ制御部５１の位相差指令値生成部は、伝送電力Ｐの伝送先ポートのうち高電位側のポートである第１入出力ポート６０ａのポート電圧Ｖａを目標電圧Ｖａｏに収束させるための位相差φの指令値φｏを生成する。位相差指令値生成部は、ポート電圧Ｖａの目標電圧Ｖａｏとセンサ部７０によって取得されたポート電圧Ｖａの検出電圧Ｖａｄとの偏差に基づいてＰＩＤ制御を行うことによって、当該偏差を零に収束させるための指令値φｏをスイッチング周期Ｔ毎に生成する。

制御部５０は、ＰＩＤ制御部５１によって生成された指令値φｏに従って、１次側変換回路２０及び２次側変換回路３０のスイッチング制御を行うことによって、ポート電圧Ｖｐ１が第１の目標電圧Ｖｏ１に収束するように、伝送電力Ｐを調整する。例えば、制御部５０は、ポート電圧Ｖａの検出電圧Ｖａｄがポート電圧Ｖａの目標電圧Ｖａｏに収束するように、位相差φの指令値φｏを変更することによって、式１によって定められる伝送電力Ｐを調整する。

また、ＰＩＤ制御部５１は、ＰＩＤ制御によって、伝送電力Ｐの伝送先ポートのうち第２のポートのポート電圧Ｖｐ２を第２の目標電圧Ｖｏ２に収束させるためのデューティ比Ｄの指令値Ｄｏを、スイッチング周期Ｔ毎に生成するデューティ比指令値生成部を有している。

例えば、ＰＩＤ制御部５１のデューティ比指令値生成部は、伝送電力Ｐの伝送先ポートのうち低電位側のポートである第２入出力ポート６０ｃのポート電圧Ｖｃを目標電圧Ｖｃｏに収束させるためのデューティ比Ｄの指令値Ｄｏを生成する。デューティ比指令値生成部は、ポート電圧Ｖｃの目標電圧Ｖｃｏとセンサ部７０によって取得されたポート電圧Ｖｃの検出電圧Ｖｃｄとの偏差に基づいてＰＩＤ制御を行うことによって、当該偏差を零に収束させるための指令値Ｄｏをスイッチング周期Ｔ毎に生成する。

制御部５０は、ＰＩＤ制御部５１によって生成された指令値Ｄｏに従って、１次側変換回路２０及び２次側変換回路３０のスイッチング制御を行うことによって、ポート電圧Ｖｐ２が第２の目標電圧Ｖｏ２に収束するように、昇降圧比を調整する。この昇降圧比は、伝送電力Ｐの伝送先ポートのうちの第１のポートと第２のポートとの間の変圧比である。例えば、制御部５０は、ポート電圧Ｖｃの検出電圧Ｖｃｄがポート電圧Ｖｃの目標電圧Ｖｃｏに収束するように、デューティ比Ｄの指令値Ｄｏを変更することによって、第１入出力ポート６０ａと第２入出力ポート６０ｃとの間の昇降圧比を調整する。

なお、ＰＩＤ制御部５１は、デューティ比Ｄの指令値Ｄｏに代えて、オン時間δの指令値δｏを生成するオン時間指令値生成部を有してもよい。

上限値検出部５２は、位相差φの指令値φｏが上限値φｍａｘに等しいか否かを検出する手段である。

設定閾値検出部５３は、伝送電力Ｐの伝送先ポートのうち第１のポートのポート電圧Ｖｐ１の検出電圧が設定閾値Ｖｔｈ未満であるか否かを検出する手段である。例えば、設定閾値検出部５３は、ポート電圧Ｖａの検出電圧Ｖａｄが設定閾値Ｖｔｈよりも小さいか否かを検出する。

目標電圧調整部５４は、上限値検出部５２及び設定閾値検出部５３の検出結果に基づいて、伝送電力Ｐの伝送先ポートのうち第２のポートのポート電圧Ｖｐ２の第２の目標電圧Ｖｏ２を調整する手段である。例えば、目標電圧調整部５４は、ポート電圧Ｖｃの検出電圧Ｖｃｄに比較されるポート電圧Ｖｃの目標電圧Ｖｃｏを調整する手段である。

図５は、電力変換方法の一例を示したフローチャートである。図５の電力変換方法は、制御部５０によって実行される。

ステップＳ１０において、目標電圧調整部５４は、位相差φの指令値φｏが上限値φｍａｘに等しいか否かを判定する。位相差φの指令値φｏが上限値φｍａｘに等しいか否かを判定することによって、制御上、指令値φｏが上限値φｍａｘに張り付いているか否かを判定できる。

目標電圧調整部５４は、位相差φの指令値φｏが上限値φｍａｘに等しいことが上限値検出部５２により検出された場合、指令値φｏが上限値φｍａｘで固定されているため、ステップＳ２０の処理を実行する。一方、目標電圧調整部５４は、位相差φの指令値φｏが上限値φｍａｘに等しくない（つまり、上限値φｍａｘ未満である）ことが上限値検出部５２により検出された場合、指令値φｏが上限値φｍａｘ未満の値であるため、ステップＳ４０の処理を実行する。

ステップＳ２０において、目標電圧調整部５４は、ポート電圧Ｖａの検出電圧Ｖａｄが設定閾値Ｖｔｈ未満であるか否かを判定する。目標電圧調整部５４は、ポート電圧Ｖａの検出電圧Ｖａｄが設定閾値Ｖｔｈ未満であることが設定閾値検出部５３により検出された場合、ステップＳ３０の処理を実行する。指令値φｏが上限値φｍａｘに一致している場合において、ポート電圧Ｖａの検出電圧Ｖａｄが設定閾値Ｖｔｈ未満である状態とは、伝送電力Ｐの出力が最大であっても、第１入出力ポート６０ａでの電力不足によって、ポート電圧Ｖａが落ち込んでいることを表す。

そこで、目標電圧調整部５４は、ステップＳ３０において、ポート電圧Ｖａの落ち込みを抑制するため、ポート電圧Ｖｃの目標電圧Ｖｃｏを減少させる。

通常時、目標電圧Ｖｃｏは１次側低電圧系電源６２ｃの電源電圧よりも十分高い値に設定されているため、１次側低電圧系負荷６１ｃに流れる電流は、１次側低電圧系電源６２ｃからほとんど供給されずに、第２入出力ポート６０ｃから供給される（図１参照）。つまり、通常時では、１次側低電圧系電源６２ｃは、第２入出力ポート６０ｃのポート電圧Ｖｃによって充電されている。

ポート電圧Ｖｃの目標値である目標電圧Ｖｃｏが通常時から減少すると、図４のＰＩＤ制御部５１のデューティ比指令値生成部により、実際のポート電圧Ｖｃも目標電圧Ｖｃｏの減少に追従して減少する。ポート電圧Ｖｃの減少により、１次側低電圧系電源６２ｃの電源電圧及びインピーダンスと、第２入出力ポート６０ｃのポート電圧Ｖｃ及びインピーダンスとのバランスにより、第２入出力ポート６０ｃから出力されるポート電流Ｉｃが減少する。ポート電流Ｉｃが減少し始めることにより、第２入出力ポート６０ｃに接続される１次側低電圧系電源６２ｃから出力される電源電流Ｉｃｓが増加し始める。

特に、目標電圧調整部５４は、目標電圧Ｖｃｏを１次側低電圧系電源６２ｃの電源電圧よりも減少させると、１次側低電圧系負荷６１ｃに流れる電流は、第２入出力ポート６０ｃからほとんど供給されずに、１次側低電圧系電源６２ｃから供給される。つまり、目標電圧Ｖｃｏが１次側低電圧系電源６２ｃの電源電圧よりも低い状態では、１次側低電圧系電源６２ｃは、放電されている。

つまり、目標電圧Ｖｃｏを減少させることによって、電源回路１０全体の消費電力（消費電流）を低減できるため、位相差φが上限値φｍａｘに固定されたままの状態を回避できる。そして、１次側低電圧系電源６２ｃから出力される電源電流Ｉｃｓが増加するため、１次側低電圧系負荷６１ｃの消費電流が増加し且つ第２入出力ポート６０ｃから出力されるポート電流Ｉｃが減少しても、ポート電圧Ｖｃの落ち込みを抑制できる。また、第２入出力ポート６０ｃは１次側低電圧系電源６２ｃが接続されているため、ポート電圧Ｖｃが１次側低電圧系電源６２ｃの電源電圧よりも落ち込みにくい。

一方、第１入出力ポート６０ａは１次側高電圧系負荷６１ａのみが接続され電源が接続されていない。しかしながら、第２入出力ポート６０ｃから出力される電力が減るため、１次側高電圧系負荷６１ａの消費電流が増加しても、変圧器４００を介して第１入出力ポート６０ａから供給される伝送電力Ｐによって、ポート電圧Ｖａの落ち込みを抑制できる。つまり、第２入出力ポート６０ｃから出力される電力の減少分を、第１入出力ポート６０ａから出力される電力に振り替えることができる。

図５のステップＳ２０及びＳ３０において、目標電圧調整部５４は、ポート電圧Ｖａの検出電圧Ｖａｄが設定閾値Ｖｔｈ以上に少なくとも上昇するまで、ポート電圧Ｖｃの目標電圧Ｖｃｏを減少させる。目標電力Ｖｃの減少によって、第２入出力ポート６０ｃから出力される電力が減少し、第１入出力ポート６０ａから出力される電力が上昇する。これにより、落ち込んだポート電圧Ｖａが上昇する。

また、ステップＳ３０において、目標電圧調整部５４は、目標電圧Ｖｃｏを所定の電圧減少幅ΔＶ毎に漸減させる。目標電圧を漸減させることにより、その目標電圧に比較されるポート電圧が急変することを防止できる。目標電圧調整部５４は、目標電圧Ｖｃｏを電圧減少幅ΔＶだけ減少させる毎に、ステップＳ２０の処理を実行する。

ステップＳ２０において、目標電圧調整部５４は、ポート電圧Ｖａの検出電圧Ｖａｄが設定閾値Ｖｔｈ以上であることが設定閾値検出部５３により検出された場合、ポート電圧Ｖａの落ち込み量が減少したため、ステップＳ１０の処理を実行する。

一方、ステップＳ４０において、目標電圧調整部５４は、ポート電圧Ｖｃの目標電圧Ｖｃｏが目標電圧Ｖｃｏの初期値未満であるか否かを判定する。目標電圧Ｖｃｏの初期値は、例えば、通常時に通常値として設定される基準値であり、１次側低電圧系電源６２ｃの通常時の電源電圧よりも高い電圧である。目標電圧調整部５４は、目標電圧Ｖｃｏがその初期値未満であることが検出された場合、目標電圧Ｖｃｏがその初期値以上に上昇するまで、目標電圧Ｖｃｏを上昇させる（ステップＳ４０及びＳ５０）。これにより、ステップＳ３０で減少させた目標電圧Ｖｃｏを元の値に戻すことができる。

また、ステップＳ５０において、目標電圧調整部５４は、目標電圧Ｖｃｏを所定の電圧増加幅ΔＶ毎に漸増させる。目標電圧を漸増させることにより、その目標電圧に比較されるポート電圧が急変することを防止できる。

目標電圧調整部５４は、目標電圧Ｖｃｏを電圧増加幅ΔＶだけ増加させると、ステップＳ１０の処理を実行する。

以上、電力変換装置及び電力変換方法を実施形態例により説明したが、本発明は上記実施形態例に限定されるものではない。他の実施形態例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、上述の実施形態では、スイッチング素子の一例として、オンオフ動作する半導体素子であるＭＯＳＦＥＴを挙げた。しかしながら、スイッチング素子は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。

また、第１入出力ポート６０ａに電源が接続されてもよいし、第４入出力ポート６０ｄに電源が接続されてもよい。また、第２入出力ポート６０ｃに電源が接続されなくてもよいし、第３入出力ポート６０ｂに電源が接続されなくてもよい。

また、図１において、第２入出力ポート６０ｃに１次側低電圧系電源６２ｃが接続されているが、第１入出力ポート６０ａと第２入出力ポート６０ｃのいずれにも電源が接続されなくてもよい。

また、２次側ポートから１次側ポートに電力を伝送する場合に限らず、１次側ポートから２次側ポートに電力を伝送する場合への適用も可能である。

１０電源回路
２０１次側変換回路
３０２次側変換回路
５０制御部
５１ＰＩＤ制御部
５２上限値検出部
５３設定閾値検出部
５４目標電圧調整部
６０ａ第１入出力ポート
６０ｂ第３入出力ポート
６０ｃ第２入出力ポート
６０ｄ第４入出力ポート
７０センサ部
１０１電源装置（電力変換装置の一例）
２００１次側フルブリッジ回路
２０２１次側コイル
２０４１次側磁気結合リアクトル
２０７１次側第１アーム回路
２１１１次側第２アーム回路
２０７ｍ，２１１ｍ中点
２９８１次側正極母線
２９９１次側負極母線
３００２次側フルブリッジ回路
３０２２次側コイル
３０４２次側磁気結合リアクトル
３０７２次側第１アーム回路
３１１２次側第２アーム回路
３０７ｍ，３１１ｍ中点
３９８２次側正極母線
３９９２次側負極母線
４００変圧器
Ｕ＊，Ｖ＊上アーム
／Ｕ＊，／Ｖ＊下アーム

Claims

１次側回路と、
前記１次側回路と変圧器で磁気結合する２次側回路と、
前記１次側回路に構成される１次側ポートと前記２次側回路に構成される２次側ポートのうち片方のポートのポート電圧が目標電圧に収束するように、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差を変更して、前記１次側回路と前記２次側回路との間で伝送される伝送電力を調整する制御部とを備える電力変換装置であって、
前記片方のポートは、第１のポートと第２のポートとを含み、
前記制御部は、前記第１のポートのポート電圧が第１の目標電圧に収束するように、前記伝送電力を調整し、且つ、前記第２のポートのポート電圧が第２の目標電圧に収束するように、前記第１のポートと前記第２のポートとの間の変圧比を調整するものであり、
前記制御部は、前記位相差が上限値に等しく且つ前記第１のポートと前記第２のポートのうち一方のポートのポート電圧が設定閾値未満であるとき、他方のポートの目標電圧を減少させる、ことを特徴とする、電力変換装置。
前記制御部は、前記一方のポートのポート電圧が前記設定閾値以上になるまで、前記他方のポートの目標電圧を減少させる、請求項１に記載の電力変換装置。
前記制御部は、前記他方のポートの目標電圧を漸減させる、請求項１又は２に記載の電力変換装置。
前記制御部は、前記位相差が前記上限値未満であり且つ前記他方のポートの目標電圧が基準値未満であるとき、前記他方のポートの目標電圧を増加させる、請求項１から３のいずれか一項に記載の電力変換装置。
前記制御部は、前記他方のポートの目標電圧が前記基準値以上になるまで、前記他方のポートの目標電圧を増加させる、請求項４に記載の電力変換装置。
前記制御部は、前記他方のポートの目標電圧を漸増させる、請求項４又は５に記載の電力変換装置。
１次側回路に構成される１次側ポートと前記１次側回路と変圧器で磁気結合する２次側回路に構成される２次側ポートのうち片方のポートのポート電圧が目標電圧に収束するように、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差を変更して、前記１次側回路と前記２次側回路との間で伝送される伝送電力を調整する、電力変換方法であって、
前記片方のポートは、第１のポートと第２のポートとを含み、
前記第１のポートのポート電圧が第１の目標電圧に収束するように、前記伝送電力を調整し、且つ、前記第２のポートのポート電圧が第２の目標電圧に収束するように、前記第１のポートと前記第２のポートとの間の変圧比を調整し、
前記位相差が上限値に等しく且つ前記第１のポートと前記第２のポートのうち一方のポートのポート電圧が設定閾値未満であるとき、他方のポートの目標電圧を減少させる、ことを特徴とする、電力変換方法。