JP5831002B2 - 発振器および電子機器 - Google Patents

Description

本発明は、発振器における起動時の周波数ドリフトを抑制する技術に関する。

電子機器において、ある温度範囲において安定した周波数で発振する温度補償発振器が知られている。特許文献１は、圧電振動子を用いた、小型の圧電デバイスを開示している。圧電振動子は例えばＡＴカットとして常温付近に変曲点を持つ３次曲線の温度特性を描く。この圧電振動子の３次の温度特性を精度よく補正するため、ＩＣチップ内部には周囲温度変化を検出する温度センサや温度補正回路が搭載されている。温度センサは例えばダイオード等で構成され、周囲温度に応じて変化するダイオードの電圧値を温度変化として検出する。温度センサによって得られる温度変化の情報をもとに、温度補正電圧を生成し、この補正電圧を電圧制御型の発振回路に加えることで、圧電振動子の３次の温度特性をキャンセルし安定した周波数を得ることができる。また、特許文献２は、起動時の温度補償誤差を補償する起動時補正電圧を用いる温度補償発振器を開示している。特許文献３は、補助容量を用いて発振周波数を制御する発振装置を開示している。特許文献４および５は、スイッチドキャパシタ回路を用いた温度補償発振器を開示している。

特開２００８−１３６１６９号公報 特開２００８−２７１３５５号公報 特開２００７−３１８２０３号公報 実開平５−２０４０７号公報 特開平５−７５０３６号公報

特許文献１においては、起動時に発振回路や出力ドライバ周辺の能動素子が発熱することでＩＣチップ周辺と圧電振動子との間に微小な温度誤差が生じ、起動直後において周波数がドリフト（時間経過とともに周波数がわずかに変動する現象）が起きてしまい、安定した周波数を得るのが困難である。ＧＰＳシステムに使用される温度補償発振器としては、起動直後の周波数ドリフトを数十ｐｐｂ以下（たとえば５０ｐｐｂ以下）に抑える必要がある。
特許文献２は、この問題を解決するためのものであって、起動時のＩＣチップの発熱と圧電振動子の動作温度との間の温度誤差によって生じる周波数ドリフトを予め計測しておき、これを補正する起動時補正電圧を生成して発振回路内の可変容量素子に印加することで、周波数ドリフトの低減を図るものである。
ところが、特許文献２のような構成だと、起動時補正電圧を生成するクロック発生回路が常に動作しており、低消費電力化が難しいという課題がある。
これに対し本発明は、より低消費電力で、起動時の周波数ドリフト変動を低減し、極めて安定な周波数を得る方法を提供するものである。

本発明は、振動子と可変容量素子とを有し、前記可変容量素子に入力される制御電圧に応じた周波数で発振した発振信号を出力する発振回路と、前記発振信号の周波数を補正するための補正データを生成する補正回路とを有し、前記補正回路は、前記発振信号を分周した信号を出力すると共に、前記分周の動作を停止させるためのイネーブル信号が入力される分周器と、前記分周器の出力信号をカウントすると共に、前記イネーブル信号を前記分周器に出力するカウンター回路と、前記分周器の出力信号をクロック信号としてｐビット（ただしｐは正の整数）のパラレルデータを生成するシフトレジスターと、前記パラレルデータをエンコードしてｑビット（ただしｑは正の整数）の前記補正データを生成するエンコーダとを備えたことを特徴とする発振器を提供する。
この発振器によれば、分周器が停止しない構成と比較してより低消費電力で、起動時からの経過時間に応じた補正データを出力することができる。

好ましい態様において、この発振器は、前記エンコーダの出力する前記補正データをアナログ信号に変換し、補正信号として出力するデジタル／アナログ変換器と、温度センサーから入力された信号に基づいて前記制御電圧を生成すると共に、前記補正信号に基づいて前記制御電圧を補正して出力する制御電圧発生回路とを備えてもよい。
この発振器によれば、補正データに応じた制御電圧を用いて、起動時からの経過時間に応じた制御を行うことができる。

別の好ましい態様において、この発振器は、温度センサーから入力された信号に基づいて前記制御電圧を生成する制御電圧発生回路と、複数の容量素子と、前記補正データに基づき、前記複数の容量素子の各々と前記発振回路との接続を制御する複数のスイッチング素子とを備えてもよい。
この発振器によれば、補正データに応じて接続される容量素子を用いて、起動時からの経過時間に応じた制御を行うことができる。

さらに別の好ましい態様において、前記分周器の分周数が可変であってもよい。
この発振器によれば、補償回路が動作する時間を変えることができる。

さらに別の好ましい態様において、前記シフトレジスターのビット数ｐが可変であってもよい。
この発振器によれば、補正データの時間分解能を変えることができる。

さらに別の好ましい態様において、前記エンコーダーのビット数ｑが可変であってもよい。
この発振器によれば、補正データの時間分解能を変えることができる。

さらに別の好ましい態様において、２のｑ乗がｐ以上であってもよい。
この発振器によれば、シフトレジスターから出力されるデータの利用効率を向上させることができる。

また、本発明は、上記いずれかの発振器と、前記発振器から出力される前記発振信号を用いて動作する電子回路とを有する電子機器を提供する。
この電子機器によれば、分周器が停止しない構成と比較してより低消費電力で、起動時からの経過時間に応じた補正データを出力することができる。

第１実施形態に係る温度補償発振器１の構成を示す断面模式図。 振動子１１の温度特性を例示する図。 従来技術に係る温度補償発振器の発振周波数の変動を例示する図。 温度補償発振器１の回路構成を示す図。 可変容量素子の容量−電圧特性を例示する図。 基準電圧Ｖｒｅｆおよび温度補償電圧Ｖｃを例示する図。 シフトレジスター３３の回路構成を示す図。 シフトレジスター３３から出力されるデータを例示する図。 オフセット電圧を例示する図。 温度補償発振器１における周波数偏差の時間変動を例示する図。 第２実施形態に係る温度補償発振器２の回路構成を示す図。 電子機器１０００の構成を示す図である。

１．第１実施形態
図１は、第１実施形態に係る温度補償型水晶発振器（temperature compensated crystal oscillator、ＴＣＸＯ、発振器の一例）１の構成を示す断面模式図である。温度補償発振器１は、シート基板８１と、振動子基板８２と、振動子１１と、ＩＣチップ８３と、キャップ８４とを有する。温度補償発振器１は、概ね、ＩＣチップ８３の上に、振動子１１を配置した構成を有する。振動子基板８２は内部に空間９０を有する。振動子１１は、空間９０に収まるように設置されている。振動子１１は、接着部材８８により、振動子基板８２に接着されている。振動子基板８２には孔８９が設けられている。振動子１１は、孔８９内に満たされた接着部材８８を介して端子８７と電気的に接続されている。シート基板８１上には、ＩＣチップ８３が貼り付けられている。ＩＣチップ８３は、ワイヤ９１を介して接続部材８６に接続されている。接続部材は、端子８７と接続されている。ＩＣチップ８３には、振動子１１を用いた発振回路が形成されている。

図２は、振動子１１の温度特性を例示する図である。横軸は温度を、縦軸は周波数偏差をそれぞれ表す。周波数偏差は、２５℃のときの周波数を基準にしている。この例で、振動子１１は、ＡＴカットされた水晶振動子である。振動子１１は、室温（２５℃）付近に変極点を有する３次曲線で近似される特性（図２の実線）を有する。この温度変動を補償するため、ＩＣチップ８３には、温度センサーと、不揮発性メモリーと、温度補償電圧（制御電圧）発生回路が形成されている。温度補償電圧発生回路は、温度センサーから出力される温度情報と、不揮発性メモリーに記憶されている振動子１１の温度特性とを用いて、振動子１１の温度特性を補償する特性（図２の破線）を発生させるための電圧を出力する。

図３は、従来技術に係る温度補償発振器の起動時における発振周波数の変動（ドリフト）を例示する図である。横軸は温度補償発振器が起動してからの時間を、縦軸は周波数偏差をそれぞれ表す。この例では、温度補償発振器の起動直後における発振周波数は、基準周波数より数十ｐｐｂほど低い。これは、例えば図１の構成のように、振動子１１と温度センサー（ＩＣチップ８３）との間に振動子基板８２が設けられ、距離が離れている構成においては、起動直後には振動子１１とＩＣチップ８３との間に温度差が生じていることに起因すると考えられる。起動直後には、温度センサーの測定結果は、ＩＣチップ内に設けられた能動素子の発熱によって、振動子１１の温度よりも高い温度を示してしまう。温度補償電圧発生回路はこの正しくない温度に基づいて温度補償電圧を生成するので、その結果、温度補償発振器の発振周波数が基準周波数からずれてしまうと考えられる。温度補償発振器の起動から時間が経過すると、ＩＣチップ８３から振動子１１に熱が伝導し、両者の温度はほぼ等しくなる。ＩＣチップ８３と振動子１１とがほぼ同じ温度になると、温度センサーは正しい温度を測定することになり、温度補償電圧によって、基準周波数からのずれは小さくなる。

例えば、ＧＰＳ受信機に用いられる温度補償発振器においては、起動時の周波数変動が数十ｐｐｂ以下に抑制されることを求められる場合がある。しかし、例えば図３の特性ではこの要求を満たすことができない。

図４は、温度補償発振器１の回路構成を示す図である。温度補償発振器１は、発振回路１０と、増幅器２０と、ドリフト補正回路３０と、ＤＡ変換器４０と、温度補償電圧発生回路５０と、温度センサー６０とを有する。

発振回路１０は、外部から入力される温度補償電圧に応じた周波数で発振した信号を出力する回路である。発振回路１０は、基準電圧Ｖｒｅｆが入力される基準電圧入力端子と、温度補償電圧Ｖｃが入力される温度補償電圧入力端子と、基準信号出力端子とを有する。発振回路１０は、基準電圧Ｖｒｅｆおよび温度補償電圧Ｖｃに応じた周波数で発振した基準信号を出力端子から出力する。発振回路１０は、振動子１１（圧電振動子の一例）と、増幅器１２と、抵抗素子１３と、可変容量素子１４と、可変容量素子１５と、容量素子１６と、抵抗素子１７と、抵抗素子１８とを有する。振動子１１、増幅器１２、抵抗素子１３、可変容量素子１４、および可変容量素子１５により、いわゆるコルピッツ型発振回路が形成される。容量素子１６は直流電流遮断用の容量素子であり、一端は接地されている。抵抗素子１７および抵抗素子１８は交流電流遮断用の抵抗素子である。

図５は、可変容量素子１４および可変容量素子１５の容量−電圧特性（Ｃ−Ｖ特性）を例示する図である。可変容量素子１４および可変容量素子１５は、例えば、４端子ＦＥＴ（Field Effect Transistor）のゲート−バックゲート間の容量を用いた素子である。横軸はゲート−バックゲート間の電圧ＶＧＢを、縦軸は容量を示す。この例で、可変容量素子１４および可変容量素子１５は、Ｖ１＜ＶＧＢ＜Ｖ２の範囲（Ｖ１＜０かつＶ２＞０）で、電圧ＶＧＢの増加に伴って容量が増加する。

再び図４を参照する。可変容量素子１４および可変容量素子１５のバックゲート側には、温度補償電圧発生回路５０から出力された温度補償電圧Ｖｃが印加される。可変容量素子１４および可変容量素子１５のゲート側には、抵抗素子１７および抵抗素子１８を介して基準電圧Ｖｒｅｆが印加される。すなわち、可変容量素子１４および可変容量素子１５には、基準電圧Ｖｒｅｆと温度補償電圧Ｖｃとの差に応じた電圧が印加される。発振回路１０における発振周波数は、可変容量素子１４および可変容量素子１５の容量に依存している。したがって、外部から一定の基準電圧Ｖｒｅｆおよび温度に応じて生成された温度補償電圧Ｖｃを与えることにより、発振回路１０における発振周波数を制御することができる。

温度センサー６０は、温度を示す温度信号を出力する。温度センサー６０は、例えば、温度により電圧が変動するダイオードである。温度補償電圧発生回路５０は、温度信号が入力される温度信号入力端子と、オフセット電圧補正信号が入力される補正信号入力端子と、出力端子とを有する。温度補償電圧発生回路５０は、温度センサー６０から出力される温度信号およびＤＡ変換器４０から出力されるオフセット電圧補正信号に応じて生成された温度補償電圧Ｖｃを出力端子から出力する。温度補償電圧発生回路５０は、３次回路５１と、１次回路５２と、０次回路５３と、不揮発性メモリー５４とを有する。３次回路５１は、温度信号に応じて、温度の３次関数により得られる電圧を出力する。１次回路５２は、温度信号に応じて、温度の１次関数により得られる電圧を出力する。３次関数および１次関数の係数は、不揮発性メモリー５４に記憶されている。不揮発性メモリー５４は、振動子１１およびＩＣチップ８３の温度特性に応じた係数を記憶している。３次回路５１および１次回路５２は、不揮発性メモリー５４から係数を読み出し、この係数を用いて得られた電圧を出力する。０次回路５３は、ＤＡ変換器４０から出力されるオフセット電圧補正信号に応じて、オフセット電圧（温度の０次項）を出力する。オフセット電圧の詳細は後述する。加算器５５は、３次回路５１、１次回路５２、および０次回路５３からの出力信号を加算する。加算器５５は、加算により得られた電圧を温度補償電圧Ｖｃとして出力する。なお、本実施例では３次成分までの温度補償電圧を生成する一例を示したものであって、補償電圧発生回路の次数を限定するものではない。さらに高次の成分（４次回路、５次回路）を含んでいてもよい。まとめると、温度補償電圧発生回路５０は、温度センサー６０から入力された信号に基づいて温度補償電圧Ｖｃを生成すると共に、補正信号に基づいて温度補償電圧Ｖｃを補正して出力する。

図６は、基準電圧Ｖｒｅｆおよび温度補償電圧Ｖｃを例示する図である。基準電圧Ｖｒｅｆは、温度に対して一定の電圧が用いられる。温度補償電圧Ｖｃは、図２に示した温度依存性を補償する温度依存性を有している。

再び図４を参照する。増幅器２０は、発振回路１０からの出力信号を増幅する。増幅器２０は、いわゆる出力バッファーとして機能する。増幅器２０は、基準信号を、温度補償発振器１の出力端子から出力する。

ドリフト補正回路３０は、基準信号に基づいて、ドリフト補正データを出力する。ドリフト補正回路３０は、基準信号入力端子および補正データ出力端子を有する。ドリフト補正回路３０は、分周器３１と、カウンター３２と、シフトレジスター３３と、エンコーダー３４とを有する。

分周器３１は、基準信号をＮ分周した信号を出力する。分周器３１は、発振信号入力端子、イネーブル信号入力端子（イネーブル端子の一例）、および分周信号出力端子を有する。発振信号入力端子は、ドリフト補正回路３０の発振信号入力端子に接続されている。分周器３１は、イネーブル信号入力端子にＬレベル（第１レベルの一例）の信号が入力されている間は基準信号をＮ分周した信号を分周信号出力端子から出力する。イネーブル信号入力端子からＨレベル（第２レベルの一例）の信号が入力されると、分周器３１は、動作を停止する。この例で、分周期３１は、基準信号を５１２分周する（Ｎ＝５１２）。例えば、基準信号の発振周波数が１６ＭＨｚであった場合、これを５１２分周した信号の周波数は３１．２５ｋＨｚである。すなわち、分周器３１は、発振信号を分周した信号を出力すると共に、分周の動作を停止させるためのイネーブル信号が入力されるイネーブル端子を有する。

カウンター３２（カウンター回路の一例）は、ｐビットのカウンターである。カウンター３２は、Ｎ分周された基準信号をクロック信号として、ｐ周期分の時間を計測する。カウンター３２は、クロック信号入力端子およびカウンター信号出力端子を有する。クロック信号入力端子は、分周信号出力端子に接続されている。カウンター信号出力端子は、イネーブル信号入力端子に接続されている。カウンター３２は、動作開始時はカウンター信号出力端子からＬレベルの信号を出力する。カウンター３２は、Ｎ分周された基準信号をクロック信号としてｐ周期分の時間が経過すると、カウンター信号出力端子からＨレベルの信号を出力する。この例で、カウンター３２は、１２７ビットのカウンターである（ｐ＝１２７）。カウンター３２は、３１．２５ｋＨｚ（１周期３２μ秒）のクロック信号を用いて、１２７周期に相当する時間(約４ｍ秒)が経過すると、カウンター信号出力端子からＨレベルの信号を出力する。すなわち、カウンター３２は、分周器３１の出力信号をカウントすると共に、出力信号をイネーブル信号として分周器３１に供給する。

シフトレジスター３３は、直列入力並列出力型のｐビットシフトレジスターである。シフトレジスター３３は、クロック信号入力端子ＣＬＫ、ロード信号入力端子Ｌｏａｄ、データ信号入力端子ＤＩＮ、およびパラレル信号出力端子を有する。シフトレジスター３３は、クロック信号入力端子から入力された信号をクロック信号として動作し、１周期毎にデータを１ビットずつシフトさせ、ｐビットのデータとしてパラレル信号出力端子から出力する。すなわち、シフトレジスター３３は、分周器３１の出力信号をクロック信号として所定ビット数のパラレルデータを生成する。

図７は、シフトレジスター３３の回路構成を示す図である。シフトレジスター３３は、セレクター３３１とフリップフロップ３３２の組をｐ個有する。図７の例では、シフトレジスター３３は、第０段から第１２６段まで合計１２７個のフリップフロップ３３２を有する。セレクター３３１は、第１入力端子（ＤＩＮ）、第２入力端子（Ｈｉ）、第３入力端子（Ｌｏａｄ）、および出力端子を有する。セレクター３３１は、第３入力端子にＬレベルの信号が入力されているときは、第１入力端子から入力された信号を出力端子から出力する。第３入力端子にＨレベルの信号が入力されているとき、セレクター３３１は、第２入力端子から入力された信号を出力端子から出力する。第０段のセレクター３３１において、第１入力端子は、データ入力端子ＤＩＮに接続されている。第２入力端子は、Ｈレベルの電源線に接続されている。第３入力端子は、ロード信号入力端子に接続されている。フリップフロップ３３２は、遅延型フリップフロップである。フリップフロップ３３２は、データ信号入力端子と、クロック信号入力端子と、出力端子とを有する。データ信号入力端子は、セレクター３３１の出力端子に接続されている。フリップフロップ３３２は、データ信号入力端子から入力された信号を、１周期遅らせて出力端子から出力する。第１段以降のセレクター３３１において、第１入力端子は、前段のフリップフロップ３３２の出力端子に接続されている。この構成によれば、シフトレジスター３３は、ロード信号としてＬレベルの信号が入力されている間は、データ信号入力端子ＤＩＮから入力される信号を後段のフリップフロップ３３２に、１周期ずつ遅らせて出力する。データ信号入力端子ＤＩＮはＨレベルの電源線に接続されており、Ｈレベルの信号（論理値「１」）が入力されている。ロード信号としてＨレベルの信号が入力されると、すべてのセレクター３３１は、Ｈレベルの信号を出力する。

図８は、シフトレジスター３３から出力されるデータを例示する図である。第１周期において、出力データは、第０ビットから第１２６ビットまですべて０である。第２周期において、第０ビットのデータは１になる。第３周期において、第１ビットおよび第０ビットのデータは１になる。第ｉ周期において、第０ビットから第（ｉ−１）ビットまでのデータが１になる。第１２８周期において、第０ビットから第１２６ビットまですべてのデータが１になる。すなわち、シフトレジスター３３から出力されるデータは、値が１になっているビットの数によって、温度補償発振器１が起動してからの周期を示している。

再び図４を参照する。エンコーダー３４は、シフトレジスター３３から出力されたｐビットのデータを、ｑビットのデータにエンコードする。エンコーダーは入力端子および出力端子を有する。この例で、エンコーダー３４は、入力端子から入力された１２８ビットのデータを７ビットのデータにエンコードする（ｑ＝７）。シフトレジスター３３から出力されるデータは１２７ビットのビット列であるが、これは、０から１２７まで１２８通りの値のいずれかを示していると考えられる。エンコーダー３４は、この値を７ビット（２⁷＝１２８）の２進数に変換する。エンコーダー３４は、この７ビットのデータを、ドリフト補正データとして、補正データ出力端子から出力する。

全体として見ると、ドリフト補正回路３０は、発振回路１０から出力される基準信号を用いて動作する。発振回路１０が起動してから（発振を開始してから）、基準信号をＮ分周した信号をクロック信号としてｐ周期が経過するまでは、ｑビットのドリフト補正データを出力する。ｐ周期が経過すると、カウンター３２から出力されるＨレベルの信号は、分周器３１のイネーブル信号入力端子に供給される。イネーブル信号入力端子からＨレベルの信号が入力されると、分周器３１は動作を停止する。分周器３１が動作を停止すると、カウンター３２およびシフトレジスター３３にクロック信号が供給されなくなる。クロック信号が供給されなくなると、カウンター３２およびシフトレジスター３３は動作を停止する。動作を停止した後も、電源電圧が供給されている限りは、カウンター３２はＨレベルの信号を出力し続ける。同様に、シフトレジスター３３は、すべてのビットの値が１のデータを出力し続ける。エンコーダー３４は、所定の時間が経過した後の電圧に相当するデータを出力し続ける。

ＤＡ変換器４０（デジタル／アナログ変換器の一例）は、ドリフト補正回路３０から出力されたデジタルデータを、アナログ信号に変換する。ＤＡ変換器４０はデジタル入力端子およびアナログ出力端子を有する。デジタル入力端子は、ドリフト補正回路の補正データ出力端子に接続されている。アナログ出力端子は、温度補償電圧発生回路５０の０次回路５３に接続されている。ＤＡ変換器４０は、ドリフト補正データをアナログ信号に変換して、アナログ出力端子から出力する。すなわち、ＤＡ変換器は、エンコーダー３４が出力する補正データをアナログ信号に変換し、補正信号として出力する。

図９は、０次回路５３が出力するオフセット電圧を例示する図である。横軸は温度補償発振器１が起動してからの時間を、縦軸はオフセット電圧Ｄｃａｌを示す。Ｎ分周信号のｐ周期分の動作時間ｔｓ（この例では、約４ｍ秒）が経過すると、オフセット電圧Ｖｏｓは一定になる。動作時間ｔｓ以前は、オフセット電圧Ｖｏｓは、図３で例示した周波数偏差の時間変動を補償する特性（例えば、起動直後は電圧の時間変化が大きく、その後、徐々に電圧の時間変化が小さくなっていく特性）を有する。図９では、電圧−時間特性は滑らかな曲線として表されているが、時間軸の分解能はｔｓ／ｐである。例えば、ｔｓ＝約４ｍ秒、ｐ＝１２７の場合、時間軸の分解能は約３２μ秒である。また、ドリフト補正回路３０は、２のｑ乗通りのデータ、ｑ＝７の場合、１２８通りのデータを出力することができる。例えば温度補償電圧の分解能が５μＶであり、発振回路における周波数変動の電圧感度が１００ｐｐｍ／Ｖである場合（すなわち周波数変動軸の分解能が５００ｐｐｔである場合）において、電圧を５μＶステップで変化させる例を考えると、５００ｐｐｔ×１２８＝６４ｐｐｂの範囲の周波数変動を補償することができる。すなわち、温度補償発振器１によれば、起動してからの約４ｍ秒の間、約３２μ秒の時間分解能で、周波数変動を補正することができる。図９の特性を示す係数は、不揮発性メモリー５４に記憶されている。０次回路５３は、不揮発性メモリー５４からこの係数を読み出し、起動時からの経過時間に応じたオフセット電圧Ｖｏｓを生成する。

図１０は、温度補償発振器１における周波数偏差の時間変動を例示する図である。横軸は温度補償発振器１が起動してからの時間を、縦軸は周波数偏差を示す。図中実線が、温度補償発振器１による周波数偏差を示しており、図中破線は、対比例として図３の（従来技術による）周波数偏差を示している。温度補償発振器１によれば、時間によらず一定のオフセット電圧を用いた場合と比較すると、より早く発振周波数が安定する。また、温度補償発振器１においては、所定の時間が経過した後は、ドリフト補正回路３０が、分周器３１も含めて動作を停止する。したがって、分周器が動作し続ける構成と比較して、消費電力を低減することができる。

２．第２実施形態
図１１は、第２実施形態に係る温度補償発振器２の回路構成を示す図である。温度補償発振器２は、以下の点において温度補償発振器１と異なっている。まず、発振回路１０が、容量素子１０１およびトランジスター１０２（スイッチング素子の一例）の組をｑ個有している。温度補償電圧発生回路５０は、補正信号入力端子を有しておらず、起動時からの経過時間によらず一定の温度補償電圧Ｖｃを出力する。また、温度補償発振器２は、ＤＡ変換器４０を有していない。

温度補償発振器２においては、可変容量素子１４および可変容量素子１５に並列に、ｑ個の容量素子１０１が設けられている。ｑ個の容量素子１０１のうちｉ番目のものを容量素子１０１（ｉ）と表す。トランジスター１０２についても同様である。容量素子１０１（ｉ）の一端は接地されており、他端は、トランジスター１０２（ｉ）のソースに接続されている。トランジスター１０２（ｉ）のドレインは可変容量素子１４のゲート側に接続されている。トランジスター１０２（ｉ）のゲートは、ドリフト補正データの第ｉビットの出力端子に接続されている。ドリフト補正データの第ｉビットの値が「１」の場合、トランジスター１０２（ｉ）のゲートにＨレベルの信号が入力され、トランジスター１０２（ｉ）のソース／ドレイン間が導通する。トランジスター１０２（ｉ）のソース／ドレイン間が導通すると、容量素子１０１（ｉ）が発振回路１０の発振ループに接続され、発振周波数が変化する。周波数変化は、発振ループに接続される容量に依存している。容量素子１０１（ｉ）の容量をＣ（ｉ）、ドリフト補正データの第ｉビットの値をｄ（ｉ）と表すと（ｄ（ｉ）＝０または１）、ｑ個の容量素子１０１の合成容量Ｃｔは、
Ｃｔ＝Σ｛Ｃ（ｉ）・ｄ（ｉ）｝
と表される。容量Ｃ（ｉ）の値は、合成容量による周波数変化が図３の時間変化を補償するように決められる。

温度補償発振器１と比較すると、温度補償発振器２はＤＡ変換器４０を有していないので、より簡単な回路構成で、ドリフト補正データを生成することができる。

３．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。

３−１．変形例１
図１２は、変形例１に係る電子機器１０００の構成を示す図である。電子機器１０００は、温度補償発振器１と、ＣＰＵ（Central Processing Unit）５と、ＧＰＳ(Global Positioning System)受信機６と、メモリー７と、ディスプレイ８とを有する。この例で、電子機器１０００は、携帯電話機である。ＧＰＳ受信機６（電子回路の一例）は、温度補償発振器１から出力される基準信号をクロック信号として動作する。この例によれば、例えば温度補償発振器１およびＧＰＳ受信機６を間欠動作させる場合においても、周波数の時間変動が安定したクロック信号を、より低消費電力で供給することができる。なお、電子機器１０００は、携帯電話機に限定されない。電子機器１０００は、パーソナルコンピュータ、時計、携帯ゲーム機、家電製品、自動車、電子書籍リーダーなど、携帯電話機以外のものであってもよい。また、電子機器１０００は、温度補償発振器１に代わり温度補償発振器２を有していてもよい。

３−２．変形例２
電子機器１０００は、分周器３１の分周数Ｎが、ＣＰＵ５の制御により変化する構成を有していてもよい。実施形態では、１６ＭＨｚの基準信号を５１２分周する例（Ｎ＝５１２）を説明したが、例えば、１６ＭＨｚの基準信号を２５６分周（Ｎ＝２５６）すると、周波数は６２．５ｋＨｚ、すなわち１周期は１６μ秒となる。このように、分周数Ｎを減少させると、時間分解能は増加し、ドリフト補正回路３０の動作時間は減少する。逆に、分周数Ｎを増加させると、時間分解能は減少し、ドリフト補正回路３０の動作時間は増加する。ＣＰＵ５は、ＯＳまたはアプリケーションプログラムの動作に従って、分周器３１の分周数Ｎを変更させてもよい。

３−３．変形例３
電子機器１０００は、カウンター３２およびシフトレジスター３３のビット数ｐが、ＣＰＵ５の制御により変化する構成を有していてもよい。実施形態では、１２７ビット（ｐ＝１２７）のカウンター３２が例として説明された。例えば２５５ビット（ｐ＝２５５）のカウンター３２を用いた場合、動作時間ｔｓが２５５周期分の約８ｍ秒になる。このように、カウンター３２のビット数ｐを増加させると、ドリフト補正回路３０の動作時間ｔｓが増加する。逆に、カウンター３２のビット数ｐを減少させると、ドリフト補正回路３０の動作時間ｔｓが減少する。

３−４．変形例４
電子機器１０００は、エンコーダー３４のビット数ｑが、ＣＰＵ５の制御により変化する構成を有していてもよい。温度補償電圧の分解能が一定（周波数変動の分解能が一定）である場合、エンコーダー３４のビット数ｑを増加させると、補償できる周波数変動の範囲が拡大する。逆に、エンコーダー３４のビット数ｑを減少させると、補償できる周波数変動の範囲が縮小する。なお、エンコーダー３４およびシフトレジスター３３の機能を有効に活用するには、２のｑ乗がｐ以上であることが望ましい。

３−５．変形例５
第１実施形態において、エンコーダー３４は時間に対して線形なデータを補正データとして出力し、０次回路５３が、補正データに対して振動子１１の特性に応じた（非線形の）オフセット電圧を出力する例を説明した。しかし、エンコーダー３４が、時間に対して図９に示される非線形のデータを補正データとして出力し、０次回路５３は単にオフセット電圧補正信号に対して線形な電圧を出力する構成であってもよい。

３−６．変形例６
温度補償発振器１または温度補償発振器２の構成は、図４および図１１に例示したものに限定されない。例えば、これらの一部の要素は省略されてもよい。例えば、温度補償発振器１は、ＤＡ変換器４０、温度補償電圧発生回路５０、および温度センサー６０を有していなくてもよい。この場合、温度補償発振器１は、ＤＡ変換器４０、温度補償電圧発生回路５０、および温度センサー６０に相当する外付けの装置との間で、信号をやりとりする。別の例で、振動子１１は水晶振動子に限定されない。水晶振動子に代わり、ＳＡＷ（Surface Acoustic Wave）共振子が用いられてもよい。

１…温度補償発振器、２…温度補償発振器、５…ＣＰＵ、６…ＧＰＳ受信機、７…メモリー、８…ディスプレイ、１０…発振回路、１１…振動子、１２…増幅器、１３…抵抗素子、１４…可変容量素子、１５…可変容量素子、１６…容量素子、１７…抵抗素子、１８…抵抗素子、２０…増幅器、３０…ドリフト補正回路、３１…分周器、３２…カウンター、３３…シフトレジスター、３４…エンコーダー、４０…ＤＡ変換器、５０…温度補償電圧発生回路、５１…３次回路、５２…１次回路、５３…０次回路、５４…不揮発性メモリー、５５…加算器、６０…温度センサー、８１…シート基板、８２…振動子基板、８３…ＩＣチップ、８４…キャップ、８６…接続部材、８７…端子、８８…接着部材、８９…孔、９０…空間、９１…ワイヤ、１０１…容量素子、１０２…トランジスター、３３１…セレクター、３３２…フリップフロップ、１０００…電子機器

Claims (8)

1. 振動子と可変容量素子とを有し、前記可変容量素子に入力される制御電圧に応じた周波数で発振した発振信号を出力する発振回路と、
   前記発振信号の周波数を補正するための補正データを生成する補正回路と
   を有し、
   前記補正回路は、
   前記発振信号を分周した信号を出力すると共に、イネーブル信号が入力されると前記分周の動作を停止させる分周器と、
   前記分周器の出力信号をカウントすると共に、前記カウントにより起動時から所定の時間が経過したことが示されると前記イネーブル信号を前記分周器に出力するカウンター回路と、
   前記分周器の出力信号をクロック信号としてｐビット（ただしｐは正の整数）のパラレルデータを生成するシフトレジスターと、
   前記パラレルデータをエンコードしてｑビット（ただしｑは正の整数）の前記補正データを生成するエンコーダと
   を備えたことを特徴とする発振器。
2. 前記エンコーダの出力する前記補正データをアナログ信号に変換し、補正信号として出力するデジタル／アナログ変換器と、
   温度センサーから入力された信号に基づいて前記制御電圧を生成すると共に、前記補正信号に基づいて前記制御電圧を補正して出力する制御電圧発生回路と
   を備えたことを特徴とする請求項１に記載の発振器。
3. 温度センサーから入力された信号に基づいて前記制御電圧を生成する制御電圧発生回路と、
   複数の容量素子と、
   前記補正データに基づき、前記複数の容量素子の各々と前記発振回路との接続を制御する複数のスイッチング素子と
   を備えたことを特徴とする請求項１記載の発振器。
4. 前記分周器の分周数が可変である
   ことを特徴とする請求項１ないし３のいずれか一項に記載の発振器。
5. 前記シフトレジスターのビット数ｐが可変である
   ことを特徴とする請求項４に記載の発振器。
6. 前記エンコーダのビット数ｑが可変である
   ことを特徴とする請求項４または５に記載の発振器。
7. ２のｑ乗がｐ以上である
   ことを特徴とする請求項１ないし６のいずれか一項に記載の発振器。
8. 請求項１ないし７のいずれか一項に記載の発振器と、
   前記発振器から出力される前記発振信号を用いて動作する電子回路と
   を有する電子機器。

Images