JP5867966B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5867966B2 JP5867966B2 JP2012189157A JP2012189157A JP5867966B2 JP 5867966 B2 JP5867966 B2 JP 5867966B2 JP 2012189157 A JP2012189157 A JP 2012189157A JP 2012189157 A JP2012189157 A JP 2012189157A JP 5867966 B2 JP5867966 B2 JP 5867966B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- sealing resin
- sub
- semiconductor device
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
また、従来では、上述した樹脂の積層構造を有する半導体装置を容易に製造できるように、半導体チップ、接続端子及びワイヤの周囲(側部)を枠体で囲んだ上で、枠体内に封止樹脂、軟質樹脂及び充填樹脂を順次流し込んで成形することも考えられている。
なお、特許文献1には、封止樹脂及び軟質樹脂の周囲(側部)を充填樹脂で覆う構成も記載されているが、封止樹脂の側部と充填樹脂との界面は樹脂の積層方向に延びている。このため、前述した衝撃によって封止樹脂と充填樹脂との界面にせん断応力がかかって、充填樹脂は封止樹脂から剥離してしまい、依然として、充填樹脂と軟質樹脂や枠体との間に隙間が生じる可能性がある。
また、封止樹脂層、軟質樹脂層及び充填樹脂層を成形する際には、封止樹脂層、軟質樹脂層及び充填樹脂層となる各樹脂材料を順番に枠体内に流し込めばよいため、半導体装置を容易に製造することが可能である。
以下、図1〜3を参照して本発明の第一実施形態について説明する。
図1,2に示すように、半導体装置1は、配置板2の主面に半導体チップ3を固定した上で、半導体チップ3と接続端子4とをワイヤ5により電気接続して構成されている。本実施形態では、配置板2が、基板11と、基板11の上面11aに固定された板状のヒートシンク12とによって構成されている。また、基板11の上面11aやヒートシンクの上面12aが配置板2の主面をなしている。
ヒートシンク12は、例えば、銅(Cu)、タングステン、モリブデン等の放熱性の高い材料によって板状に形成されている、あるいは、これに加えて例えばNiメッキを施して形成されている。このヒートシンク12は、接合剤(不図示)を介して基板11の上面11aに固定されている。
ワイヤ5は、その両端が半導体チップ3及び接続端子4に接合され、半導体チップ3と接続端子4との間でこれらの上方側に膨らむアーチ状に形成されている。
なお、図示例(図2)では、上述したヒートシンク12、半導体チップ3、接続端子4及びワイヤ5からなるユニットが、基板11上に複数組設けられているが、例えば一組だけ設けられていてもよい。
また、本実施形態の枠体7は、その内部空間を、半導体チップ3、接続端子4及びワイヤ5が配される第一空間S1と、外部端子6が配される第二空間S2とに区画する仕切壁部13を有している。ただし、基板11の上面11aと、これに対向する仕切壁部13の下端部との間には隙間があり、この隙間が枠体7内の二つの空間S1,S2を連通させる連通口13Aとなっている。
封止樹脂層21は、例えばエポキシ系樹脂等の硬質樹脂材料からなり、基板11の上面、ヒートシンク12の側部及び上面12a、半導体チップ3、接続端子4及びワイヤ5を封止している。また、本実施形態では、封止樹脂層21が外部端子6の基端部及び連通口13Aも封止している。なお、この封止樹脂層21の上面21aは、封止樹脂層21、軟質樹脂層22及び充填樹脂層23の積層方向に直交している。
なお、ワイヤ5の断線時に生じる断線エネルギーは、例えばワイヤ5に過電流が流れた際に、電気抵抗が他の部分よりも大きいワイヤ5の局所部分において発生する熱であり、このワイヤ5の局所部分がワイヤ5の断線箇所となる。また、電気抵抗が大きくなるワイヤ5の局所部分としては、例えばワイヤ5の他の部分と比較して径寸法が小さい部分や、ワイヤ5のうちクラック等の欠陥が生じている部分が挙げられる。また、これらワイヤ5の径寸法や欠陥の他に、例えばワイヤ5自体の組成が不均一であることによって、ワイヤ5の局所部分の電気抵抗が他の部分よりも大きくなることもある。
なお、軟質樹脂層22が流動性を有することは、常に流動性を有することを意味するものではなく、少なくともワイヤ5の断線時に流動性を有していればよい。例えば、シリコーン系樹脂をはじめとするゲル状の樹脂材料自体は、所定値以上の外力を受けない限り流動性を有さないが、ワイヤ5の断線時に生じる断線エネルギーに基づいて細かな破片に細分化される等して、流動性を有することになる。
そして、この軟質樹脂層22は、封止樹脂層21の上面21aのうちワイヤ5の上方を含む一部領域に形成されている。本実施形態では、半導体チップ3や接続端子4の上方も上記一部領域に含まれている。
この副枠体8は、枠体7の内側に間隔をあけた位置において、封止樹脂層21の上面21aから突出して、封止樹脂層21の上面21aのうちワイヤ5や半導体チップ3、接続端子4の上方に位置する一部領域を囲むように配されている。なお、本実施形態では、副枠体8がヒートシンク12、半導体チップ3、接続端子4及びワイヤ5からなる複数組のユニットを一括して囲んでいるが、例えば一組のユニット単位で囲んでもよい。すなわち、封止樹脂層21の上面21aには、複数の一部領域が形成されていてもよい。
また、本実施形態では、副枠体8の内側に充填された軟質樹脂層22の上面22aが、副枠体8の上端よりも低く位置していることに伴い、充填樹脂層23も副枠体8の内側に入り込んでいる。これにより、副枠体8の上端部が充填樹脂層23に埋設されている。
さらに、軟質樹脂層22が充填樹脂層23によって覆われているため、ワイヤ5の断線時にゲル状の樹脂材料が外方に飛び散ることも防止できる。
特に、本実施形態の半導体装置1では、副枠体8の下端部及び上端部がそれぞれ封止樹脂層21及び充填樹脂層23に埋設されていることで、封止樹脂層21と充填樹脂層23とを強固に固定することが可能となる。したがって、ワイヤ5断線時の衝撃によって軟質樹脂層22が膨張しようとしても、充填樹脂層23が封止樹脂層21から剥離することをより効果的に抑制できる。
以上のことから、本実施形態の半導体装置1によれば、ワイヤ5の断線時に充填樹脂層23が封止樹脂層21から浮き上がってしまうことを防止して、充填樹脂層23と軟質樹脂層22や枠体7との間に隙間が生じることを防ぐことができる。したがって、半導体装置1の安全性向上を図ることが可能となる。
さらに、本実施形態の半導体装置1によれば、封止樹脂層21を成形する際に、封止樹脂材料を第一空間S1及び第二空間S2の一方に流し込むだけで、連通口13Aから他方の空間にも流れ込ませることができる。すなわち、封止樹脂材料を一回流し込むだけで、第一空間S1に配されたヒートシンク12、半導体チップ3、接続端子4及びワイヤ5、並びに、第二空間S2に配された外部端子6の基端部を封止樹脂層21により封止することができる。
以上のことから、短時間で封止樹脂層21を成形することが可能となる。
次に、図4,5を参照して本発明の第二実施形態について説明する。
図4に示すように、この実施形態に係る半導体装置31は、第一実施形態の半導体装置1と比較して、副枠体8を備えていない点を除き、第一実施形態の構成と同様である。本実施形態では、第一実施形態との相違点のみについて説明し、第一実施形態と同一の構成要素について同一符号を付す等して、その説明を省略する。
ただし、本実施形態の軟質樹脂層32をなす軟質樹脂材料は、封止樹脂層21の上面21aに流し込まれた際に封止樹脂層21の上面21aのうちワイヤ5の上方を含む一部領域に留まる粘性あるいは濡れ性を有するゲル状の樹脂材料によって構成されている。このような軟質樹脂材料としては、チキソ性を有する樹脂材料(例えば信越化学社製のKE−1151(商品名))が挙げられる。
すなわち、軟質樹脂層22を成形する際に上記軟質樹脂材料を封止樹脂層21の上面21aに流し込んでも、軟質樹脂材料は封止樹脂層21の上面21aにおいて過度に濡れ広がらない。このため、封止樹脂層21の上面21aに形成される軟質樹脂層22は、封止樹脂層の上面の一部領域において山状に盛られた形状を呈する。したがって、第一実施形態のように副枠体8を設けなくても、封止樹脂層21の上面21aのうち充填樹脂層23が密着する周囲領域を簡単に確保できる。
さらに、複数組のユニット上に軟質樹脂層22をまとめて成形する場合と比較して、使用する軟質樹脂材料の使用量を減らすことが可能となる。また、軟質樹脂層22の形成領域を小さくすることで、封止樹脂層21と充填樹脂層23との密着面積が拡大されるため、ワイヤ5断線時の衝撃によって充填樹脂層23が封止樹脂層21から剥離することを効果的に抑制できる。
上記第二実施形態に記載した特性を有する軟質樹脂材料や、軟質樹脂層22の形成領域は、前述した第一実施形態の半導体装置1に適用されてもよい。
例えば、第一実施形態の半導体装置1では、副枠体8が枠体7の支持用突起15上や環状突起17上に配されているが、例えば基板11の上面11aに配されてもよい。この場合、封止樹脂層21に埋設される副枠体8の下端部に、副枠体8の径方向に貫通する孔を形成する等して、第一実施形態と同様の通路8Aを形成することが好ましい。
また、第一実施形態において、副枠体8の下端部は、封止樹脂層21に埋設されているが、例えば埋設されずに封止樹脂層21の上面21aに配されていてもよい。
また、全ての実施形態では、配置板2がヒートシンク12を含んで構成されているが、例えば基板11のみによって構成されてもよい。すなわち、半導体チップ3は基板11の上面11aに直接固定されてもよい。
2 配置板
3 半導体チップ
4 接続端子
5 ワイヤ
7 枠体
8 副枠体
8A 通路
11 基板
11a 上面(主面)
12 ヒートシンク
12a 上面(主面)
14 突起部
21 封止樹脂層
21a 上面
22,32 軟質樹脂層
23 充填樹脂層
Claims (6)
- 配置板の主面に半導体チップを固定した上で、当該半導体チップと接続端子とをワイヤにより電気接続した構成の半導体装置であって、
前記配置板の主面から突出するように配されて、前記半導体チップ及び前記ワイヤを囲む枠体と、該枠体内において前記配置板の主面から順次積層された封止樹脂層、軟質樹脂層及び充填樹脂層と、を備え、
前記封止樹脂層が、前記配置板の主面、前記半導体チップ、前記接続端子及び前記ワイヤを封止し、
前記軟質樹脂層が、流動性を有すると共に前記封止樹脂層及び前記充填樹脂層よりも柔らかい軟質樹脂材料からなり、さらに、積層方向に直交する前記封止樹脂層の上面のうち少なくとも前記ワイヤの上方を含む一部領域に形成され、
前記充填樹脂層が、前記封止樹脂層の上面のうち前記一部領域を囲む周囲領域に密着していることを特徴とする半導体装置。 - 前記枠体の内側に間隔をあけた位置に、前記封止樹脂層の上面から突出すると共に少なくとも前記ワイヤを囲む筒状の副枠体が配され、
前記軟質樹脂層が、前記副枠体の内側のみに充填されていることを特徴とする請求項1に記載の半導体装置。 - 前記積層方向に沿う前記副枠体の下端部が前記封止樹脂層内に埋設されると共に、前記副枠体の上端部が前記充填樹脂層内に埋設されていることを特徴とする請求項2に記載の半導体装置。
- 前記副枠体の上端部に、該副枠体の径方向外側に突出し、前記封止樹脂層の上面との間に間隔をあけて配される突起部が形成されていることを特徴とする請求項3に記載の半導体装置。
- 前記配置板の主面と前記副枠体の下端部との間に、前記副枠体の内側空間と外側空間を連通する通路が形成されていることを特徴とする請求項2から請求項4のいずれか一項に記載の半導体装置。
- 前記軟質樹脂材料が、前記封止樹脂層の上面に流し込まれた際に前記一部領域に留まる粘性あるいは濡れ性を有するゲル状の樹脂材料であることを特徴とする請求項1から請求項5のいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012189157A JP5867966B2 (ja) | 2012-08-29 | 2012-08-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012189157A JP5867966B2 (ja) | 2012-08-29 | 2012-08-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014049499A JP2014049499A (ja) | 2014-03-17 |
| JP5867966B2 true JP5867966B2 (ja) | 2016-02-24 |
Family
ID=50608895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012189157A Active JP5867966B2 (ja) | 2012-08-29 | 2012-08-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5867966B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6806024B2 (ja) * | 2017-10-03 | 2020-12-23 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4734045U (ja) * | 1971-05-19 | 1972-12-15 | ||
| JPS56112943U (ja) * | 1980-01-29 | 1981-08-31 | ||
| JP2913247B2 (ja) * | 1993-08-11 | 1999-06-28 | 株式会社日立製作所 | パワー半導体モジュール及び車両用インバータ装置 |
| JP5588766B2 (ja) * | 2010-06-28 | 2014-09-10 | 新電元工業株式会社 | 半導体装置 |
| JP2013016629A (ja) * | 2011-07-04 | 2013-01-24 | Mitsubishi Electric Corp | 半導体モジュール |
-
2012
- 2012-08-29 JP JP2012189157A patent/JP5867966B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014049499A (ja) | 2014-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2600399B1 (en) | Power semiconductor device | |
| JP5942951B2 (ja) | 電子装置 | |
| EP2500939B2 (en) | Power semiconductor module attachment structure | |
| JP5310660B2 (ja) | 半導体装置 | |
| KR20190045374A (ko) | 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체 | |
| JP2013055150A (ja) | 半導体装置及びその製造方法 | |
| TW201301561A (zh) | Led覆晶結構及其製造方法 | |
| JP6242231B2 (ja) | 半導体装置及びその製造方法 | |
| JPWO2014128796A1 (ja) | 半導体装置 | |
| JP2019175923A (ja) | 半導体パッケージ | |
| CN102738373B (zh) | 发光二极管封装结构及其制造方法 | |
| JP5867966B2 (ja) | 半導体装置 | |
| US20130093072A1 (en) | Leadframe pad design with enhanced robustness to die crack failure | |
| JP2014229649A (ja) | 半導体モジュール及びその製造方法 | |
| CN104143602B (zh) | 陶瓷基led的mcob封装结构及工艺 | |
| CN111128981B (zh) | 一种igbt模块封装结构和封装方法 | |
| JP5588766B2 (ja) | 半導体装置 | |
| US20120133039A1 (en) | Semiconductor package with thermal via and method of fabrication | |
| TW201308548A (zh) | 小基板多晶片記憶體封裝構造 | |
| JP5998033B2 (ja) | 半導体装置及びその製造方法 | |
| JP5124329B2 (ja) | 半導体装置 | |
| CN203617266U (zh) | 一种功率半导体模块 | |
| JP2011003818A (ja) | モールドパッケージ | |
| JP6869602B2 (ja) | 半導体装置 | |
| KR900001833B1 (ko) | 수지봉합형 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5867966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |