Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5872766B2 - 半導体装置および半導体パッケージ - Google Patents
[go: Go Back, main page]

JP5872766B2 - 半導体装置および半導体パッケージ - Google Patents

半導体装置および半導体パッケージ Download PDF

Info

Publication number
JP5872766B2
JP5872766B2 JP2010276127A JP2010276127A JP5872766B2 JP 5872766 B2 JP5872766 B2 JP 5872766B2 JP 2010276127 A JP2010276127 A JP 2010276127A JP 2010276127 A JP2010276127 A JP 2010276127A JP 5872766 B2 JP5872766 B2 JP 5872766B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
region
trench
transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010276127A
Other languages
English (en)
Other versions
JP2012124430A (ja
Inventor
賢一 吉持
賢一 吉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010276127A priority Critical patent/JP5872766B2/ja
Priority to CN201110415695.6A priority patent/CN102569401B/zh
Priority to US13/316,429 priority patent/US8610213B2/en
Publication of JP2012124430A publication Critical patent/JP2012124430A/ja
Priority to US14/078,795 priority patent/US9123535B2/en
Priority to US14/838,360 priority patent/US9490242B2/en
Application granted granted Critical
Publication of JP5872766B2 publication Critical patent/JP5872766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

この発明は、半導体装置およびこれを樹脂パッケージで覆った半導体パッケージに関する。
特許文献１に開示された半導体装置は、ソース・ドレイン間に接続されたショットキバリアダイオードを内蔵している。より詳細には、この半導体装置では、ｎ型半導体基板上に積層されたｎ型半導体層の表層部に、ｐ型ベース層が形成されている。そして、ｎ型半導体層の表面から掘り下がってｐ型ベース層を貫通するトレンチが形成されていて、トレンチの側壁および底面には、ゲート絶縁膜が形成されている。トレンチ内には、ゲート電極が埋め込まれている。ｐ型ベース層の表層部には、ｎ型拡散層が形成されている。
これにより、この半導体装置では、トレンチゲート型トランジスターが形成されている。このトランジスターでは、ｎ型拡散層がソース領域となり、ｎ型半導体層がドレイン領域となり、ｎ型拡散層とｎ型半導体層との間のｐ型ベース層におけるゲート絶縁膜との界面近傍にチャネルが形成されることで、ソース領域とドレイン領域との間で電流が流れる。
ｎ型半導体層の表面には、金属層が積層されている。金属層は、ｎ型拡散層に接触することによってソース電極として機能するとともに、ｎ型半導体層の表面においてｐ型ベース層外の領域と接触することによって、当該領域と金属層との間にショットキ接合を形成する。このようにして、この半導体装置では、１つのチップ内に、トランジスターとショットキバリアダイオードとが形成されている。
特開２００９−５９８６０号公報
トランジスターの耐圧を確保するために、ｎ型半導体層の厚さは、所定以上の厚さである必要がある。このｎ型半導体層の厚さは、特許文献１の半導体装置では、トランジスターが形成された領域と、ショットキバリアダイオードが形成された領域とで等しくなっている。そのため、トランジスターの耐圧は確保できるものの、ショットキバリアダイオードの領域では、ｎ型半導体層が必要以上に厚いので、ショットキバリアダイオードの直流抵抗が大きくなってしまう。そのため、ショットキバリアダイオードの順方向電圧（ＶＦ）を低くすることが困難である。
そこで、この発明の目的は、トランジスターおよびショットキバリアダイオードが１つのチップ内に形成されている構成において、トランジスターの耐圧を確保しつつ、ショットキバリアダイオードの順方向電圧を低くすることができる半導体装置、ならびにこれを樹脂パッケージで覆った半導体パッケージを提供する。
この発明の半導体装置は、半導体層と、前記半導体層に形成され、トランジスターを構成するトランジスター領域と、前記半導体層に形成され、ショットキバリアダイオードを構成するダイオード領域と、前記トランジスターに対して電気的に接続されるとともに、前記ダイオード領域における前記半導体層にショットキ接合する金属膜と、前記金属膜の表面を覆い、配線層が積層される第２金属膜とを含み、前記ダイオード領域における前記半導体層の表面から裏面側へ凹む凹部が形成されていることにより、前記ダイオード領域における前記半導体層が、前記トランジスター領域における前記半導体層よりも薄く、前記トランジスターが、前記トランジスター領域における前記半導体層の表面から掘り下がった第１トレンチを有するトレンチ型トランジスターであり、ボディ領域、ドレイン領域およびソース領域を含み、前記半導体層には、前記ソース領域にコンタクトをとるための第２トレンチが、前記トランジスター領域における前記半導体層の表面から掘り下がって形成され、前記ダイオード領域における前記半導体層の表面が、前記第２トレンチの底面よりも深い位置にあり、前記第２トレンチの深さと前記凹部の深さとが同じである（請求項１）。
この構成によれば、トランジスター領域では、半導体層の厚さを、トランジスターの耐圧確保のために必要な厚さとし、その一方で、ダイオード領域では、半導体層の厚さを必要最小限とすることができる。これにより、ショットキバリアダイオードの直流抵抗を低減できるから、その順方向電圧を低くすることができる。つまり、半導体層の厚さを、トランジスター領域およびダイオード領域のそれぞれにおいて最適化することができるので、トランジスターおよびショットキバリアダイオードが１つのチップ内に形成されている構成において、トランジスターの耐圧を確保しつつ、ショットキバリアダイオードの順方向電圧を低くすることができる。
前記ダイオード領域における前記半導体層が、前記トランジスター領域における前記半導体層よりも１μｍ以上薄いことが好ましい（請求項２）。
前記ダイオード領域における前記半導体層の厚さが、２．５μｍ以上であることが好ましい（請求項３）。
この構成によれば、ショットキバリアダイオードにおける最低限の耐圧を確保できる。
前記第１トレンチの底面と、前記ダイオード領域における前記半導体層の表面とが、前記半導体層の厚さ方向に関して同じ位置にあることが好ましい（請求項４）。
この構成によれば、第１トレンチを形成する工程と、ダイオード領域における半導体層を表面側から研削して薄くする工程とを同一工程で同時に実行することができるので、製造工程数の削減によって半導体装置の製造コストの低下を図ることができる。その結果、安価で高性能な半導体装置を提供することができる。
ただし、前記半導体層の厚さ方向において、前記第１トレンチの底面が、前記ダイオード領域における前記半導体層の表面と比べて、前記半導体層の裏面から遠い位置にあってもよいし（請求項５）、前記半導体層の裏面に近い位置にあってもよい（請求項６）。
前記第１トレンチの深さが、１μｍ以上であることが好ましい（請求項７）。
前記第１トレンチの内面に、ＳｉＯ２からなるゲート絶縁膜が形成されていることが好ましい（請求項８）。前記第１トレンチにおける前記ゲート絶縁膜の内側に、ポリシリコンからなるゲート電極が埋め込まれていることが好ましい（請求項９）。
前記半導体層の厚さ方向から見た平面視において、前記第１トレンチおよび前記第２トレンチが交互に配置されていることが好ましい（請求項１０）。この場合、前記第１トレンチおよび前記第２トレンチが、ストライプ状に形成されていてもよく（請求項１１）、前記第１トレンチが、内側に前記第２トレンチが配置される網目領域を有する網目状に形成されていてもよい（請求項１２）。
前記半導体層の厚さ方向から見た平面視において、前記トランジスター領域が、前記ダイオード領域を取り囲んでいることが好ましい（請求項１３）。
トランジスター領域のトランジスターがＯＮのときにダイオード領域のショットキバリアダイオードがＯＦＦすることにより、ダイオード領域から半導体層の放熱を図ることができる。また、トランジスターがＯＦＦのときは、トランジスター領域から半導体層の放熱を図ることができる。こうして半導体装置の温度上昇を阻止できる。とくに、トランジスター領域がダイオード領域を取り囲んだ配置とすることによって、一方の領域を介して、他方の領域の放熱を図ることができるから、半導体装置の温度上昇を効果的に抑制できる。そして、ダイオード領域が複数ある場合、これらのダイオード領域を所定の間隔を隔てて均一に分布するように分散配置すると、半導体装置の温度上昇をより効果的に抑制できる。
前記金属膜が、チタン、モリブデン、パラジウムまたはチタンナイトライドを含むことが好ましい（請求項１４）。
前記半導体装置は、前記半導体基板の裏面にオーミック接触する裏面電極をさらに含んでいることが好ましい（請求項１５）。
この発明の半導体パッケージは、前記半導体装置と、この半導体装置を覆う樹脂パッケージとを含む（請求項１６）。
図１は、本発明の一実施形態に係る半導体装置の模式的な平面図である。 図２は、本発明の別の実施形態に係る半導体装置の模式的な平面図である。 図３は、図１または図２の半導体装置の要部の拡大図である。 図４は、図３の半導体装置の要部の変形例を示す図である。 図５は、図３または図４の切断面線Ｖ−Ｖにおける断面図である。 図６Ａは、図５に示す半導体装置の製造方法を示す図解的な断面図である。 図６Ｂは、図６Ａの次の工程を示す図解的な断面図である。 図６Ｃは、図６Ｂの次の工程を示す図解的な断面図である。 図６Ｄは、図６Ｃの次の工程を示す図解的な断面図である。 図６Ｅは、図６Ｄの次の工程を示す図解的な断面図である。 図６Ｆは、図６Ｅの次の工程を示す図解的な断面図である。 図６Ｇは、図６Ｆの次の工程を示す図解的な断面図である。 図６Ｈは、図６Ｇの次の工程を示す図解的な断面図である。 図６Ｉは、図６Ｈの次の工程を示す図解的な断面図である。 図６Ｊは、図６Ｉの次の工程を示す図解的な断面図である。 図６Ｋは、図６Ｊの次の工程を示す図解的な断面図である。 図６Ｌは、図６Ｋの次の工程を示す図解的な断面図である。 図６Ｍは、図６Ｌの次の工程を示す図解的な断面図である。 図７は、本発明の別の実施形態に係る半導体装置の図解的な断面図である。 図８は、本発明の別の実施形態に係る半導体装置の図解的な断面図である。 図９は、本発明の一実施形態に係る半導体パッケージの模式的な斜視図である。 図１０は、本発明の半導体装置を適用したＤＣ−ＤＣコンバータの回路図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の模式的な平面図である。図２は、本発明の別の実施形態に係る半導体装置の模式的な平面図である。
本発明の一実施形態に係る半導体装置１は、平面視四角形のチップ状に形成されている。平面視における半導体装置１の四辺のそれぞれの長さは、たとえば、数ｍｍ程度である。
半導体装置１の平面視四角形の表面において、その一辺の近傍には、当該一辺に沿って外部接続領域Ａが形成されており、外部接続領域Ａ以外の領域には、アクティブ領域Ｂが形成されている。半導体装置１は、外部接続領域Ａに配置された複数の外部電極２と、アクティブ領域Ｂを取り囲むガードリング３と、アクティブ領域Ｂに配置された複数のダイオード領域Ｃと、アクティブ領域Ｂにおいてダイオード領域Ｃ外のトランジスター領域Ｄとを備えている。
複数（ここでは、７つ）の外部電極２は、四角形の一辺に沿って並んで配置されている。各外部電極２は、ボンディングワイヤ（図示せず）によってリード（図示せず）に接続される（後述する）。ガードリング３は、外部接続領域Ａとアクティブ領域Ｂとを分離絶縁している。
複数のダイオード領域Ｃは、アクティブ領域Ｂの全域において均一に分布するように分散配置（離散配置）されている。具体的には、複数のダイオード領域Ｃは、互いに間隔を空け、図１に示すように千鳥状に配列されていてもよいし、図２に示すように行列状に配列されていてもよい。
図３は、図１または図２の半導体装置の要部の拡大図である。図４は、図３の半導体装置の要部の変形例を示す図である。
図３は、図１または図２において点線で囲んだ部分（１つのダイオード領域Ｃおよびその周囲のトランジスター領域Ｄ）を抜き出して示している。
各ダイオード領域Ｃは、平面視で正方形状である。平面視において、各ダイオード領域Ｃは、トランジスター領域Ｄに取り囲まれている。
ダイオード領域Ｃには、ショットキバリアダイオード１０が形成されており、トランジスター領域Ｄには、複数のトランジスターセル１１Ａが形成されている。複数のトランジスターセル１１Ａは、接続されており、全体で１つのトランジスター１１を形成している（図１参照）。トランジスター１１は、複数のショットキバリアダイオード１０を内蔵している（図１参照）。このように、半導体装置１のアクティブ領域Ｂでは、複数のショットキバリアダイオード１０を取り囲むようにトランジスター１１が形成されている（図１参照）。
複数のトランジスターセル１１Ａ（トランジスター１１）に関連して、後述する第１トレンチ１２および第２トレンチ１３が、トランジスター領域Ｄにおける半導体装置１の表面（厳密には、後述する半導体層２２の表面）のほぼ全域に掘り込まれている。第１トレンチ１２および第２トレンチ１３は、平面視において、いずれも第１方向Ｙに沿って直線状に延びていて、第１方向Ｙと直交する第２方向Ｘに間隔を隔てつつ、当該第２方向Ｘにおいて交互に配置されている。すなわち、第１トレンチ１２および第２トレンチ１３は、それぞれストライプ状に形成されている。
第１トレンチ１２および第２トレンチ１３のうち、第２トレンチ１３が、ダイオード領域Ｃに最も近い位置にも形成されている。ダイオード領域Ｃに最も近い位置にある第２トレンチ１３は、ダイオード領域Ｃ全体を取り囲む四角形のリング状である。また、ダイオード領域Ｃに最も近い位置にある第２トレンチ１３に隣接する第１トレンチ１２は、この第２トレンチ１３全体を取り囲む四角形のリング状である。
第１トレンチ１２および第２トレンチ１３の配置に関し、図４に示すように、第１トレンチ１２が、網目状のパターンを有することで複数の矩形網目領域を区画していて、各矩形網目領域内において、第２トレンチ１３が、第１トレンチ１２に対して間隔を隔てつつ、直線状に延びていていてもよい。この場合においても、ダイオード領域Ｃに最も近い位置にある第２トレンチ１３は、ダイオード領域Ｃ全体を取り囲む四角形のリング状であり、この第２トレンチ１３に隣接する第１トレンチ１２は、この第２トレンチ１３全体を取り囲む四角形のリング状である。
図５は、図３または図４の切断面線Ｖ−Ｖにおける断面図である。
図５に示すように、半導体装置１は、半導体基板２０と、裏面電極２１と、半導体層２２と、ゲート絶縁膜２３と、ゲート電極２４と、酸化膜２５と、絶縁層２６と、第１金属膜２７と、第２金属膜２９と、ソース電極２８と、配線層３０とを備えている。
半導体基板２０は、ｎ＋型の半導体（たとえば、シリコン）からなる。
裏面電極２１は、半導体基板２０の裏面（図５における下面）の全域を覆っている。裏面電極２１は、ｎ型のシリコンとオーミック接触する金属（たとえば、金、ニッケルシリサイド、コバルトシリサイドなど）からなる。そのため、裏面電極２１は、半導体基板２０の裏面に対してオーミック接触している。
半導体層２２は、半導体基板２０の表面（図５における上面）上に積層されている。半導体層２２は、半導体基板２０よりも低濃度のｎ−型の半導体からなる。図５の半導体層２２において、上面を、表面２２Ａといい、下面を、裏面２２Ｂということにする。半導体層２２全体の厚さは、たとえば４μｍである。
半導体層２２には、前述したダイオード領域Ｃおよびトランジスター領域Ｄが形成されている。
図５は、ダイオード領域Ｃとトランジスター領域Ｄとの境界近傍における半導体層２２を示しており、ダイオード領域Ｃにおける半導体層２２は、トランジスター領域Ｄにおける半導体層２２よりも薄い。そのため、ダイオード領域Ｃにおける半導体層２２の表面２２Ａは、トランジスター領域Ｄにおける半導体層２２の表面２２Ａよりも半導体基板２０側の深い位置にある。そのため、半導体層２２の表面２２Ａは、ダイオード領域Ｃにおいて半導体基板２０側へ凹んでいる。一方、半導体層２２の裏面２２Ｂは、ダイオード領域Ｃおよびトランジスター領域Ｄの全域に亘って平坦であり、半導体層２２の表面２２Ａと平行に延びている。
トランジスター領域Ｄにおける半導体層２２の表面２２Ａと裏面２２Ｂとの間隔を間隔Ｐといい、ダイオード領域Ｃにおける半導体層２２の表面２２Ａと裏面２２Ｂとの間隔を間隔Ｑという。間隔Ｐは、トランジスター領域Ｄにおける半導体層２２の厚さである。間隔Ｑは、ダイオード領域Ｃにおける半導体層２２の厚さである。間隔Ｐは、間隔Ｑより大きい。間隔Ｐと間隔Ｑとの差は、たとえば１μｍ以上である。つまり、ダイオード領域Ｃにおける半導体層２２は、トランジスター領域Ｄにおける半導体層２２よりも１μｍ以上薄い。
トランジスター領域Ｄにおける半導体層２２の表層部の全域には、ｐ−型半導体層３１が形成されている。半導体層２２においてｐ−型半導体層３１よりも裏面２２Ｂ側の領域は、ｎ−型半導体層３４となっている。ｐ−型半導体層３１の表層部には、ｎ＋型半導体層３２が選択的に形成されている。ｎ＋型半導体層３２の表面と、ｎ＋型半導体層３２が形成されていない領域におけるｐ−型半導体層３１の表面とは面一になっていて、トランジスター領域Ｄにおける半導体層２２の表面２２Ａをなしている。
トランジスター領域Ｄにおける半導体層２２には、前述した第１トレンチ１２が形成されている。第１トレンチ１２は、トランジスター領域Ｄにおける半導体層２２の表面２２Ａから裏面２２Ｂ側へ掘り下がっている。第１トレンチ１２は、ｎ＋型半導体層３２およびｐ−型半導体層３１をともに貫通してｎ−型半導体層３４の層厚途中まで到達している。第１トレンチ１２の底面１２Ａ（実線で示された底面１２Ａを参照）と半導体層２２の裏面２２Ｂとの間隔Ｒは、前述した間隔Ｐより小さく、間隔Ｑと同じ大きさである。つまり、第１トレンチ１２の底面１２Ａと、ダイオード領域Ｃにおける半導体層２２の表面２２Ａとは、半導体層２２の厚さ方向に関して同じ位置にあって、面一となっている。第１トレンチ１２の深さは、たとえば１μｍ以上である。
ゲート絶縁膜２３は、酸化シリコン（ＳｉＯ２）からなり、第１トレンチ１２の内面（側壁面および底壁面）の全域に接するように形成されている。
ゲート電極２４は、たとえばポリシリコンからなる。ゲート電極２４は、第１トレンチ１２内においてゲート絶縁膜２３の内側に埋め込まれている。
酸化膜２５は、ＳｉＯ２からなり、トランジスター領域Ｄにおける半導体層２２の表面２２Ａのほぼ全域を覆っている。
絶縁層２６は、ＢＰＳＧ（Boron Phosphor Silicate Glass）などのガラスからなり、酸化膜２５上に積層されている。
前述した第２トレンチ１３は、絶縁層２６の表面（図１における上面）から掘り下がり、絶縁層２６および酸化膜２５を貫通して、さらに、半導体層２２においてｎ＋型半導体層３２を貫通してｐ−型半導体層３１の層厚途中まで到達している。第２トレンチ１３は、トランジスター領域Ｄにおける半導体層２２において、第１トレンチ１２を避けた位置に形成されていて、この位置における半導体層２２の表面２２Ａから掘り下がって形成されている。第２トレンチ１３の底面１３Ａと半導体層２２の裏面２２Ｂとの間隔Ｓは、前述した間隔Ｐより小さく、間隔Ｑおよび間隔Ｒより大きい。つまり、ダイオード領域Ｃにおける半導体層２２の表面２２Ａは、第２トレンチ１３の底面１３Ａよりも深い位置にある。
ｐ−型半導体層３１における第２トレンチ１３の周囲には、ｐ＋型半導体層３３が形成されている。
第１金属膜２７は、ｎ−型のシリコンとの接合によりショットキ接合を形成する金属（たとえば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）またはチタンナイトライド（ＴｉＮ））を含む。第１金属膜２７は、第２トレンチ１３の内面の全域に接するように形成されていて、この状態で、ｎ＋型半導体層３２およびｐ＋型半導体層３３に対して電気的に接続（オーミック接触）している。このように、第２トレンチ１３は、ｎ＋型半導体層３２およびｐ＋型半導体層３３にコンタクトをとるためのものである。
さらに、第１金属膜２７は、絶縁層２６の表面および段差面と、酸化膜２５の段差面と、トランジスター領域Ｄにおける半導体層２２の表面２２Ａにおいて酸化膜２５に覆われていない部分と、半導体層２２においてダイオード領域Ｃとトランジスター領域Ｄとの境界をなす段差面２２Ｃと、ダイオード領域Ｃにおける半導体層２２の表面２２Ａとを覆っている。第１金属膜２７は、ダイオード領域Ｃにおける半導体層２２（ｎ−型半導体層３４）の表面２２Ａと、ｎ−型半導体層３４の段差面２２Ｃとに対してショットキ接合している。段差面２２Ｃは、表面２２Ａに直交している。
ソース電極２８は、たとえばタングステンからなる。ソース電極２８は、内面に第１金属膜２７が形成された第２トレンチ１３の内側を埋め尽くしている。
第２金属膜２９は、チタンまたはチタンナイトライドからなり、第１金属膜２７の表面全域と、ソース電極２８において第２トレンチ１３から露出された面（図５における上面）とを覆っている。
配線層３０は、たとえばアルミニウムと銅との合金（ＡｌＣｕ合金）からなる。配線層３０は、第２金属膜２９上に積層されていて、第２金属膜２９の表面（図５における上面）全域を覆っている。配線層３０は、前述した複数の外部電極２のうち対応するものに対して電気的に接続されている（図１および図２参照）。また、ゲート電極２４は、図示しない中継配線を介して、対応する外部電極２に対して電気的に接続されている。
トランジスター領域Ｄでは、配線層３０と、第２金属膜２９と、ソース電極２８と、第１金属膜２７と、ｎ＋型半導体層３２と、ｐ＋型半導体層３３とが電気的に接続されている。また、裏面電極２１と、半導体基板２０と、半導体層２２においてｐ−型半導体層３１よりも半導体基板２０側のｎ−型半導体層３４とが電気的に接続されている。
これにより、トランジスター領域Ｄでは、個々のトランジスターセル１１Ａが構成されている。トランジスターセル１１Ａでは、ｐ−型半導体層３１がボディ領域となり、半導体基板２０およびｎ−型半導体層３４がドレイン領域となり、ｎ＋型半導体層３２がソース領域となる。トランジスターセル１１Ａ（トランジスター１１）は、ゲート電極２４が埋め込まれた第１トレンチ１２を有することから、いわゆるトレンチゲート型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。また、トランジスターセル１１Ａ内では、ｐ−型半導体層３１およびｎ−型半導体層３４によって寄生ダイオードが構成されている。
たとえば、ソース電極２８（配線層３０）が接地され、裏面電極２１に正電圧が印加された状態で、ゲート電極２４に閾値以上の電圧が印加される。すると、ｐ−型半導体層３１における、ゲート電極２４の外側のゲート絶縁膜２３との界面近傍のチャネル領域Ｘにチャネルが形成され、このチャネルを介して、裏面電極２１からソース電極２８に向けて電流が流れる。
また、ダイオード領域Ｃでは、裏面電極２１が半導体基板２０に対してオーミック接触しているとともに、第１金属膜２７が半導体層２２の表面２２Ａおよび段差面２２Ｃに対してショットキ接合していることから、ショットキバリアダイオード１０が構成されている。
ダイオード領域Ｃにおける半導体層２２の表面２２Ａと裏面２２Ｂとの間隔Ｑが小さい程、トランジスター領域Ｄにおける半導体層２２の表面２２Ａと裏面２２Ｂとの間隔Ｐと間隔Ｑとの差が大きくなる。この場合、ショットキバリアダイオード１０における半導体層２２の直流抵抗を低減できるとともに、前述した段差面２２Ｃにおけるショットキ接合面を増やすことができるので、ショットキバリアダイオード１０において順方向電圧を低くすることができ、ショットキバリアダイオード１０の性能向上を図ることができる。しかし、ショットキバリアダイオード１０における耐圧を最低限確保するために、間隔Ｑは、２．５μｍ以上であることが好ましい。
図６Ａ〜図６Ｍは、図５に示す半導体装置の製造方法を示す図解的な断面図である。
まず、図６Ａに示すように、公知の方法により、半導体基板２０を作製する。
次いで、図６Ｂに示すように、半導体基板２０の表面からエピタキシャル成長させることによって、半導体基板２０上に半導体層２２を形成する。
次いで、半導体層２２の表層部にｐ型不純物（たとえば、ホウ素）がイオン注入される。その後、アニール処理することによりｐ型不純物が活性化され、図６Ｃに示すように、半導体層２２の表層部にｐ−型半導体層３１が形成される。半導体層２２においてｐ−型半導体層３１よりも半導体基板２０側の部分は、ｎ−型半導体層３４である。
次いで、ｐ−型半導体層３１の表層部に選択的にｎ型不純物（たとえば、ヒ素リン）がイオン注入される。その後、アニール処理することによりｎ型不純物が活性化され、図６Ｄに示すように、ｐ−型半導体層３１の表層部にｎ＋型半導体層３２が形成される。
次いで、レジストパターン（図示せず）をマスクとするエッチングにより、半導体層２２が表面２２Ａ側から掘り込まれる。これにより、図６Ｅに示すように、ダイオード領域Ｃにおける半導体層２２には、裏面２２Ｂ側へ凹む凹部３５が形成され、トランジスター領域Ｄにおける半導体層２２には、第１トレンチ１２が形成される。凹部３５の底面３５Ａと、第１トレンチ１２の底面１２Ａとは、半導体層２２の厚さ方向に関して同じ位置にあり、面一になっている。
次いで、たとえばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、図６Ｆに示すように、第１トレンチ１２の内面の全域に、ＳｉＯ２からなるゲート絶縁膜２３を形成する。
次いで、図６Ｇに示すように、第１トレンチ１２におけるゲート絶縁膜２３の内側に、ポリシリコンからなるゲート電極２４を埋め込む。
次いで、たとえばＣＶＤ法によって、図６Ｈに示すように、ダイオード領域Ｃおよびトランジスター領域Ｄの両方における半導体層２２の表面２２Ａと、ダイオード領域Ｃおよびトランジスター領域Ｄの境界部分における半導体層２２の段差面２２Ｃとの全域に、ＳｉＯ２からなる膜（ＳｉＯ２膜）３６を形成する。
次いで、図６Ｉに示すように、たとえば高密度中のＣＶＤによって、ＢＰＳＧなどのガラスからなる層（ガラス層）３７をＳｉＯ２膜３６上に積層する。
次いで、レジストパターン（図示せず）をマスクとするエッチングにより、トランジスター領域Ｄにおいて、ガラス層３７、ＳｉＯ２膜３６および半導体層２２が、この順番で掘り込まれる。これにより、図６Ｊに示すように、トランジスター領域Ｄには、第２トレンチ１３が形成される。
次いで、第２トレンチ１３を介して、半導体層２２の表層部に選択的にｐ型不純物（たとえば、ホウ素）がイオン注入される。その後、アニール処理することによりｐ型不純物が活性化され、図６Ｋに示すように、ｐ−型半導体層３１において第２トレンチ１３の近傍の領域にｐ＋型半導体層３３が形成される。
次いで、レジストパターン（図示せず）をマスクとするウェットエッチングにより、ＳｉＯ２膜３６およびガラス層３７が選択的に除去され、ＳｉＯ２膜３６およびガラス層３７は、図６Ｌに示すように、トランジスター領域Ｄに残る。残ったＳｉＯ２膜３６が酸化膜２５であり、残ったガラス層３７が絶縁層２６である。
次いで、図６Ｍに示すように、チタンからなる第１金属膜２７が、第２トレンチ１３の内面の全域と、絶縁層２６の表面および段差面と、酸化膜２５の段差面と、ダイオード領域Ｃおよびトランジスター領域Ｄにおける半導体層２２の表面２２Ａおよび段差面２２Ｃにおいて露出されている全域とに形成される。
次いで、第２トレンチ１３における第１金属膜２７の内側に、タングステンからなるソース電極２８が埋め込まれる。
次いで、チタンからなる第２金属膜２９が、第１金属膜２７の表面全域と、ソース電極２８において第２トレンチ１３から露出された面とに形成され、さらに、アルミニウムからなる配線層３０が第２金属膜２９上に積層される。そして、半導体基板２０の裏面に裏面電極２１が形成されると、図５に示す半導体装置１が完成する。なお、この実施形態では、第１トレンチ１２を形成するときに凹部３５を同時に形成しているが（図６Ｅ参照）、これはあくまでも一例であり、たとえば、第２トレンチ１３を形成するときに（図６Ｊ参照）、凹部３５を同時に形成するように製造工程を変更できる。
図７および図８は、本発明の別の実施形態に係る半導体装置の図解的な断面図である。
次に、前述した実施形態とは別の実施形態について説明するが、以降の実施形態において、前述した実施形態で説明した部分と対応する部分には、同一の参照符号を付し、その詳細な説明を省略する。図７および図８のいずれの場合においても、平面視において、トランジスター領域Ｄは、ダイオード領域Ｃを取り囲んでいる（図１および図２参照）。
図７に示す半導体装置１も、前述した実施形態と同様にトレンチゲート型ＭＯＳＦＥＴであるが、前述した第２トレンチ１３（図５参照）を有していない。
図７に示す半導体装置１は、前述した半導体基板２０、裏面電極２１、半導体層２２、ゲート絶縁膜２３およびゲート電極２４と、絶縁層４０と、金属膜４１とを備えている。
半導体基板２０は、ｎ＋型の半導体からなる。裏面電極２１は、半導体基板２０の裏面（図７における下面）の全域を覆っていて、半導体基板２０の裏面にオーミック接触している。
半導体層２２は、エピタキシャル成長によって、半導体基板２０の表面（図７における上面）上に積層されている。半導体層２２は、半導体基板２０よりも低濃度のｎ−型の半導体からなる。図７の半導体層２２において、上面を、表面２２Ａといい、下面を、裏面２２Ｂということにする。
図７は、ダイオード領域Ｃとトランジスター領域Ｄとの境界近傍における半導体層２２を示しており、ダイオード領域Ｃにおける半導体層２２は、トランジスター領域Ｄにおける半導体層２２よりも薄い。そのため、ダイオード領域Ｃにおける半導体層２２の表面２２Ａは、トランジスター領域Ｄにおける半導体層２２の表面２２Ａよりも半導体基板２０側の深い位置にある。そのため、半導体層２２の表面２２Ａは、ダイオード領域Ｃにおいて半導体基板２０側へ凹んでいる。トランジスター領域Ｄにおける半導体層２２の表面２２Ａと裏面２２Ｂとの間隔Ｐは、ダイオード領域Ｃにおける半導体層２２の表面２２Ａと裏面２２Ｂとの間隔Ｑより大きい。ダイオード領域Ｃにおける半導体層２２の厚さは、２．５μｍ以上である。
トランジスター領域Ｄにおける半導体層２２の表層部の全域には、ｐ−型半導体層３１が形成されている。ｐ−型半導体層３１の表層部には、ｎ＋型半導体層３２が選択的に形成されている。ｎ＋型半導体層３２の表面と、ｎ＋型半導体層３２が形成されていない領域におけるｐ−型半導体層３１の表面とは面一になっていて、トランジスター領域Ｄにおける半導体層２２の表面２２Ａをなしている。
トランジスター領域Ｄにおける半導体層２２には、１μｍ以上の深さの第１トレンチ１２が形成されている。第１トレンチ１２は、トランジスター領域Ｄにおける半導体層２２の表面２２Ａから裏面２２Ｂ側へ掘り下がっている。第１トレンチ１２は、ｎ＋型半導体層３２に隣接した位置でｐ−型半導体層３１を貫通して、半導体層２２におけるｐ−型半導体層３１よりも裏面２２Ｂ側の領域（ｎ−型半導体層４２という）の途中まで到達している。第１トレンチ１２の底面１２Ａと半導体層２２の裏面２２Ｂとの間隔Ｒは、前述した間隔Ｐより小さく、間隔Ｑと同じ大きさである。つまり、第１トレンチ１２の底面１２Ａと、ダイオード領域Ｃにおける半導体層２２の表面２２Ａとは、半導体層２２の厚さ方向に関して同じ位置にあって、面一となっている。
ゲート絶縁膜２３は、ＳｉＯ２からなり、第１トレンチ１２の内面の全域に形成されている。
ゲート電極２４は、ポリシリコンからなり、第１トレンチ１２におけるゲート絶縁膜２３の内側に埋め込まれている。
絶縁層４０は、ＳｉＯ２からなり、トランジスター領域Ｄにおける半導体層２２の表面２２Ａを選択的に覆っている。絶縁層４０は、半導体層２２の表面２２Ａ側にはみ出たゲート電極２４の表面（図７における上面）の全域を覆いつつ、ゲート電極２４の周りのゲート絶縁膜２３につながっているとともに、第１トレンチ１２の周りのｎ＋型半導体層３２およびｐ−型半導体層３１のそれぞれの表面に対して部分的に接触している。
金属膜４１は、ｎ−型のシリコンとの接合によりショットキ接合を形成する金属（前述したチタン、モリブデン、パラジウムまたはチタンナイトライド）を含む。金属膜４１は、ダイオード領域Ｃおよびトランジスター領域Ｄのそれぞれにおける半導体層２２の表面２２Ａの全域と、半導体層２２においてダイオード領域Ｃとトランジスター領域Ｄとの境界をなす段差面２２Ｃの全域とを覆っている。金属膜４１は、ダイオード領域Ｃにおける半導体層２２（ｎ−型半導体層４２）の表面２２Ａおよび段差面２２Ｃに対してショットキ接合している。金属膜４１は、前述した複数の外部電極２のうち対応するものに対して電気的に接続されている（図１および図２参照）。また、ゲート電極２４は、図示しない中継配線を介して、対応する外部電極２に対して電気的に接続されている。
この半導体装置１では、金属膜４１と、ｐ−型半導体層３１と、ｎ＋型半導体層３２とが電気的に接続されている。そして、裏面電極２１と、半導体基板２０と、半導体層２２においてｐ−型半導体層３１よりも半導体基板２０側のｎ−型半導体層４２とが電気的に接続されている。
そのため、トランジスター領域Ｄでは、トランジスターセル１１Ａが構成され、半導体基板２０およびｎ−型半導体層４２がドレイン領域となり、ｎ＋型半導体層３２がソース領域となり、ｐ−型半導体層３１がボディ領域となる。また、トランジスターセル１１Ａ内では、ｐ−型半導体層３１およびｎ−型半導体層４２によって寄生ダイオードが構成されている。
たとえば、金属膜４１が接地され、裏面電極２１に正電圧が印加された状態で、ゲート電極２４に対して閾値以上の電圧が印加される。すると、ｐ−型半導体層３１における、ゲート電極２４の外側のゲート絶縁膜２３との界面近傍のチャネル領域Ｘにチャネルが形成され、このチャネルを介して、裏面電極２１から金属膜４１に向けて電流が流れる。
また、ダイオード領域Ｃでは、裏面電極２１が半導体基板２０に対してオーミック接触しているとともに、金属膜４１が半導体層２２の表面２２Ａに対してショットキ接合していることから、ショットキバリアダイオード１０が構成されている。
図８に示す半導体装置１のトランジスター１１（トランジスターセル１１Ａ）は、前述の実施形態とは構造の異なるプレーナー型ＭＯＳＦＥＴであり、前述した第１トレンチ１２（図５および図７参照）を有していない。
図８に示す半導体装置１は、前述した半導体基板２０、裏面電極２１および半導体層２２と、ゲート絶縁膜５０と、ゲート電極５１と、絶縁膜５２と、金属膜５３とを備えている。
半導体基板２０は、ｎ＋型の半導体からなる。裏面電極２１は、半導体基板２０の裏面（図８における下面）の全域を覆っていて、半導体基板２０の裏面にオーミック接触している。
半導体層２２は、エピタキシャル成長によって、半導体基板２０の表面（図８における上面）上に積層されている。半導体層２２は、半導体基板２０よりも低濃度のｎ−型の半導体からなる。図８の半導体層２２において、上面を、表面２２Ａといい、下面を、裏面２２Ｂということにする。
図８は、ダイオード領域Ｃとトランジスター領域Ｄとの境界近傍における半導体層２２を示しており、ダイオード領域Ｃにおける半導体層２２は、トランジスター領域Ｄにおける半導体層２２よりも薄い。そのため、ダイオード領域Ｃにおける半導体層２２の表面２２Ａは、トランジスター領域Ｄにおける半導体層２２の表面２２Ａよりも半導体基板２０側の深い位置にある。そのため、半導体層２２の表面２２Ａは、ダイオード領域Ｃにおいて半導体基板２０側へ凹んでいる。トランジスター領域Ｄにおける半導体層２２の表面２２Ａと裏面２２Ｂとの間隔Ｐは、ダイオード領域Ｃにおける半導体層２２の表面２２Ａと裏面２２Ｂとの間隔Ｑより大きい。ダイオード領域Ｃにおける半導体層２２の厚さは、２．５μｍ以上である。
トランジスター領域Ｄにおける半導体層２２の表層部には、ｐ−型半導体層５４が選択的に形成されている。ｐ−型半導体層５４は、複数形成され、半導体層２２の表層部において離散配置されている。各ｐ−型半導体層５４の表層部には、ｎ＋型半導体層５５が形成されている。ｎ＋型半導体層５５の表面と、ｎ＋型半導体層５５が形成されていない領域におけるｐ−型半導体層５４の表面とは面一になっていて、トランジスター領域Ｄにおける半導体層２２の表面２２Ａをなしている。
ゲート絶縁膜５０は、ＳｉＯ２からなり、トランジスター領域Ｄにおける半導体層２２の表面２２Ａ上を部分的に覆っている。ゲート絶縁膜５０は、トランジスター領域Ｄにおける半導体層２２の表面２２Ａにおいて間隔を隔てて隣り合うｎ＋型半導体層５５の両方に跨るように形成されている。
ゲート電極５１は、たとえばポリシリコンからなり、ゲート絶縁膜５０上に積層されている。
絶縁膜５２は、ＳｉＯ２からなる。絶縁膜５２は、ゲート電極５１の表面においてゲート絶縁膜５０に接触していない部分の全域を覆っている。絶縁膜５２は、ゲート絶縁膜５０につながっている。
金属膜５３は、ｎ−型のシリコンとの接合によりショットキ接合を形成する金属（前述したチタン、モリブデン、パラジウムまたはチタンナイトライド）を含む。金属膜５３は、絶縁膜５２と、ダイオード領域Ｃおよびトランジスター領域Ｄのそれぞれにおける半導体層２２の表面２２Ａの全域と、半導体層２２におけるダイオード領域Ｃとトランジスター領域Ｄとの境界をなす段差面２２Ｃとを覆っている。金属膜５３は、ダイオード領域Ｃにおける半導体層２２（厳密には、後述するｎ−型半導体層５６）の表面２２Ａおよび段差面２２Ｃに対してショットキ接合している。金属膜５３は、前述した複数の外部電極２のうち対応するものに対して電気的に接続されている（図１および図２参照）。また、ゲート電極５１は、図示しない中継配線を介して、対応する外部電極２に対して電気的に接続されている。
この半導体装置１では、金属膜５３と、ｐ−型半導体層５４と、ｎ＋型半導体層５５とが電気的に接続されている。そして、裏面電極２１と、半導体基板２０と、半導体層２２においてｐ−型半導体層５４およびｎ＋型半導体層５５が形成されていない部分（ｎ−型半導体層５６という）とが電気的に接続されている。
これにより、トランジスター領域Ｄでは、個々のトランジスターセル１１Ａが構成され、半導体基板２０およびｎ−型半導体層５６がドレイン領域となり、ｎ＋型半導体層５５がソース領域となり、ｐ−型半導体層５４がボディ領域となる。また、トランジスターセル１１Ａ内では、ｐ−型半導体層５４およびｎ−型半導体層５６によって寄生ダイオードが構成されている。
たとえば、金属膜５３が接地され、裏面電極２１に正電圧が印加された状態で、ゲート電極５１に対して閾値以上の電圧が印加される。すると、ｐ−型半導体層５４におけるゲート絶縁膜５０との界面近傍のチャネル領域Ｘにチャネルが形成され、このチャネルを介して、裏面電極２１から金属膜５３に向けて電流が流れる。
また、ダイオード領域Ｃでは、裏面電極２１が半導体基板２０に対してオーミック接触しているとともに、金属膜５３が半導体層２２（ｎ−型半導体層５６）の表面２２Ａおよび段差面２２Ｃに対してショットキ接合していることから、ショットキバリアダイオード１０が構成されている。
図９は、本発明の一実施形態に係る半導体パッケージの模式的な斜視図である。
図９を参照して、半導体パッケージ６０は、前述したいずれかの半導体装置１と、金属製のリードフレーム６１と、樹脂パッケージ６５とを含んでいる。
半導体装置１は、リードフレーム６１に接合されている。リードフレーム６１は、矩形板状のダイパッド６２と、ダイパッド６２の一辺に対して間隔を隔てて配置されるリード６３Ａと、ダイパッド６２における別の辺から延び出たリード６３Ｂとを含んでいる。リード６３Ａおよびリード６３Ｂは、それぞれ複数（ここでは、４つ）ある。
半導体装置１では、裏面電極２１（図５、図７および図８参照）が、ダイパッド６２の上面に接合されていて、各リード６３Ａと、半導体装置１の表面上の対応する外部電極２とがボンディングワイヤ６４によって接続されていている。これにより、リード６３Ａおよび６３Ｂと、半導体装置１内のショットキバリアダイオード１０およびトランジスター１１（図１および図２参照）とが電気的に接続されている。ここで、図９において、右端の外部電極２は、ゲート電極２４につながっていて、それ以外の外部電極２は、ソース電極２８につながっている（図５も参照）。この場合、図９において、右端のリード６３Ａは、ゲート側リードであり、それ以外の３つのリード６３Ａは、ソース側リードである。そして、全てのリード６３Ｂは、ドレイン側リードである。
そして、互いに接合された状態にある半導体装置１およびリードフレーム６１は、各リード６３Ａおよびリード６３Ｂが外部に露出されるように、樹脂パッケージ６５で覆われている。半導体パッケージ６０は、各リード６３Ａおよびリード６３Ｂを実装配線基板（図示せず）に対向させて、この実装配線基板に接続（実装）することができる。
図１０は、本発明の半導体装置を適用したＤＣ−ＤＣコンバータの回路図である。
図１０に示すようなＤＣ−ＤＣコンバータ１００において、制御部（ＩＣ）９１には、Highside用トランジスター９２およびLowside用トランジスター９３が接続されるが、本発明の半導体装置１を、Lowside用トランジスター９３に用いることができる。この場合、半導体装置１のトランジスター１１が、Lowside用トランジスター９３となり、ショットキバリアダイオード１０が、Highside用トランジスター９２とLowside用トランジスター９３とをつなぐ。
以上のように、この半導体装置１では、ダイオード領域Ｃにおける半導体層２２が、トランジスター領域Ｄにおける半導体層２２よりも薄い（図５、図７および図８参照）。これにより、トランジスター領域Ｄでは、半導体層２２の厚さを、トランジスター１１（各トランジスターセル１１Ａ）の耐圧確保のために必要な厚さとし、その一方で、ダイオード領域Ｃでは、半導体層２２の厚さを必要最小限とすることができる。これにより、ショットキバリアダイオード１０の直流抵抗を低減できるから、その順方向電圧を低くすることができる。つまり、半導体層２２の厚さを、トランジスター領域Ｄおよびダイオード領域Ｃのそれぞれにおいて最適化することができるので、トランジスター１１およびショットキバリアダイオード１０が１つのチップ内に形成されている構成において、トランジスター１１の耐圧を確保しつつ、ショットキバリアダイオード１０の順方向電圧を低くすることができる。
ダイオード領域Ｃにおける半導体層２２の厚さが、２．５μｍ以上であるので、ショットキバリアダイオード１０における最低限の耐圧を確保できる。
トレンチ型のトランジスター１１（トランジスターセル１１Ａ）において、第１トレンチ１２の底面１２Ａと、ダイオード領域Ｃにおける半導体層２２の表面２２Ａとが、半導体層２２の厚さ方向に関して同じ位置にある（図５および図７参照）。これにより、第１トレンチ１２を形成する工程と、ダイオード領域Ｃにおける半導体層２２を表面２２Ａ側から研削して薄くする工程（凹部３５を形成する工程）とを同一工程で同時に実行することができる（図６Ｅ参照）。そのため、製造工程数の削減によって半導体装置１の製造コストの低下を図ることができる。その結果、安価で高性能な半導体装置１を提供することができる。
ただし、製造工程数の問題がなければ、半導体層２２の厚さ方向において、第１トレンチ１２の底面１２Ａが、図５において１点鎖線で示すように、ダイオード領域Ｃにおける半導体層２２の表面２２Ａと比べて、半導体層２２の裏面２２Ｂから遠い位置にあってもよい。この場合、第１トレンチ１２の底面１２Ａと半導体層２２の裏面２２Ｂとの間隔Ｒ’（図５参照）は、ダイオード領域Ｃにおける半導体層２２の表面２２Ａと裏面２２Ｂとの間隔Ｑより大きくなる。
もちろん、半導体層２２の厚さ方向において、第１トレンチ１２の底面１２Ａが、図５において点線で示すように、ダイオード領域Ｃにおける半導体層２２の表面２２Ａと比べて、半導体層２２の裏面２２Ｂに近い位置にあってもよい。この場合、第１トレンチ１２の底面１２Ａと半導体層２２の裏面２２Ｂとの間隔Ｒ”（図５参照）は、前述した間隔Ｑより小さくなる。
また、半導体層２２の厚さ方向から見た平面視において、トランジスター領域Ｄが、ダイオード領域Ｃを取り囲んでいる（図１〜図４参照）。トランジスター領域Ｄのトランジスター１１がＯＮのときにダイオード領域Ｃのショットキバリアダイオード１０がＯＦＦすることにより、ダイオード領域Ｃから半導体層２２の放熱を図ることができる。また、トランジスター１１がＯＦＦのときは、トランジスター領域Ｄから半導体層２２の放熱を図ることができる。こうして半導体装置１の温度上昇を阻止できる。とくに、トランジスター領域Ｄがダイオード領域Ｃを取り囲んだ配置とすることによって、一方の領域を介して、他方の領域の放熱を図ることができるから、半導体装置１の温度上昇を効果的に抑制できる。そして、複数のダイオード領域Ｃを所定の間隔を隔てて均一に分布するように分散配置しているので、半導体装置１の温度上昇をより効果的に抑制できる（図１および図２参照）。
以上の他にも、この発明は、様々な形態での実施が可能であり、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
１０ ショットキバリアダイオード
１１ トランジスター
１２ 第１トレンチ
１２Ａ 底面
１３ 第２トレンチ
１３Ａ 底面
２１ 裏面電極
２２ 半導体層
２２Ａ 表面
２２Ｂ 裏面
２３ ゲート絶縁膜
２４ ゲート電極
２７ 第１金属膜
３１ ｐ−型半導体層
３２ ｎ＋型半導体層
３４ ｎ−型半導体層
４１ 金属膜
５３ 金属膜
６０ 半導体パッケージ
６５ 樹脂パッケージ
Ｃ ダイオード領域
Ｄ トランジスター領域

Claims (16)

  1. 半導体層と、
    前記半導体層に形成され、トランジスターを構成するトランジスター領域と、
    前記半導体層に形成され、ショットキバリアダイオードを構成するダイオード領域と、
    前記トランジスターに対して電気的に接続されるとともに、前記ダイオード領域における前記半導体層にショットキ接合する金属膜と、
    前記金属膜の表面を覆い、配線層が積層される第２金属膜とを含み、
    前記ダイオード領域における前記半導体層の表面から裏面側へ凹む凹部が形成されていることにより、前記ダイオード領域における前記半導体層が、前記トランジスター領域における前記半導体層よりも薄く、
    前記トランジスターが、前記トランジスター領域における前記半導体層の表面から掘り下がった第１トレンチを有するトレンチ型トランジスターであり、ボディ領域、ドレイン領域およびソース領域を含み、
    前記半導体層には、前記ソース領域にコンタクトをとるための第２トレンチが、前記トランジスター領域における前記半導体層の表面から掘り下がって形成され、
    前記ダイオード領域における前記半導体層の表面が、前記第２トレンチの底面よりも深い位置にあり、
    前記第２トレンチの深さと前記凹部の深さとが同じである、半導体装置。
  2. 前記ダイオード領域における前記半導体層が、前記トランジスター領域における前記半導体層よりも１μｍ以上薄い、請求項１に記載の半導体装置。
  3. 前記ダイオード領域における前記半導体層の厚さが、２．５μｍ以上である、請求項１または２に記載の半導体装置。
  4. 前記第１トレンチの底面と、前記ダイオード領域における前記半導体層の表面とが、前記半導体層の厚さ方向に関して同じ位置にある、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記半導体層の厚さ方向において、前記第１トレンチの底面が、前記ダイオード領域における前記半導体層の表面と比べて、前記半導体層の裏面から遠い位置にある、請求項１〜３のいずれか一項に記載の半導体装置。
  6. 前記半導体層の厚さ方向において、前記第１トレンチの底面が、前記ダイオード領域における前記半導体層の表面と比べて、前記半導体層の裏面に近い位置にある、請求項１〜３のいずれか一項に記載の半導体装置。
  7. 前記第１トレンチの深さが、１μｍ以上である、請求項４〜６のいずれか一項に記載の半導体装置。
  8. 前記第１トレンチの内面に、ＳｉＯ２からなるゲート絶縁膜が形成されている、請求項４〜７のいずれか一項に記載の半導体装置。
  9. 前記第１トレンチにおける前記ゲート絶縁膜の内側に、ポリシリコンからなるゲート電極が埋め込まれている、請求項８に記載の半導体装置。
  10. 前記半導体層の厚さ方向から見た平面視において、前記第１トレンチおよび前記第２トレンチが交互に配置されている、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記第１トレンチおよび前記第２トレンチが、ストライプ状に形成されている、請求項１０に記載の半導体装置。
  12. 前記第１トレンチが、内側に前記第２トレンチが配置される網目領域を有する網目状に形成されている、請求項１０に記載の半導体装置。
  13. 前記半導体層の厚さ方向から見た平面視において、前記トランジスター領域が、前記ダイオード領域を取り囲んでいる、請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 前記金属膜が、チタン、モリブデン、パラジウムまたはチタンナイトライドを含む、請求項１〜１３のいずれか一項に記載の半導体装置。
  15. 前記半導体基板の裏面にオーミック接触する裏面電極をさらに含む、請求項１〜１４のいずれか一項に記載の半導体装置。
  16. 請求項１〜１５のいずれか一項に記載の半導体装置と、前記半導体装置を覆う樹脂パッケージとを含む、半導体パッケージ。
JP2010276127A 2010-12-10 2010-12-10 半導体装置および半導体パッケージ Active JP5872766B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010276127A JP5872766B2 (ja) 2010-12-10 2010-12-10 半導体装置および半導体パッケージ
CN201110415695.6A CN102569401B (zh) 2010-12-10 2011-12-07 半导体装置及半导体包装
US13/316,429 US8610213B2 (en) 2010-12-10 2011-12-09 Semiconductor device and semiconductor package
US14/078,795 US9123535B2 (en) 2010-12-10 2013-11-13 Semiconductor device and semiconductor package
US14/838,360 US9490242B2 (en) 2010-12-10 2015-08-27 Semiconductor device and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010276127A JP5872766B2 (ja) 2010-12-10 2010-12-10 半導体装置および半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015146116A Division JP6222706B2 (ja) 2015-07-23 2015-07-23 半導体装置および半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2012124430A JP2012124430A (ja) 2012-06-28
JP5872766B2 true JP5872766B2 (ja) 2016-03-01

Family

ID=46198484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010276127A Active JP5872766B2 (ja) 2010-12-10 2010-12-10 半導体装置および半導体パッケージ

Country Status (3)

Country Link
US (3) US8610213B2 (ja)
JP (1) JP5872766B2 (ja)
CN (1) CN102569401B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5872766B2 (ja) 2010-12-10 2016-03-01 ローム株式会社 半導体装置および半導体パッケージ
JP6584977B2 (ja) * 2016-02-24 2019-10-02 日立オートモティブシステムズ株式会社 半導体装置
JP6952483B2 (ja) * 2017-04-06 2021-10-20 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
JP7274974B2 (ja) * 2019-08-09 2023-05-17 三菱電機株式会社 半導体装置
CN112786587B (zh) * 2019-11-08 2022-09-09 株洲中车时代电气股份有限公司 一种碳化硅mosfet器件及其元胞结构
TWI815639B (zh) * 2022-09-02 2023-09-11 矽品精密工業股份有限公司 電子封裝件及其製法
JP2024145429A (ja) * 2023-03-31 2024-10-15 三菱電機株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582772A (ja) * 1991-09-20 1993-04-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3317347B2 (ja) * 1999-09-02 2002-08-26 日本電気株式会社 ダイオードを備えた半導体装置およびその製造方法
JP2002373989A (ja) * 2001-06-13 2002-12-26 Toshiba Corp 半導体装置
US6621107B2 (en) 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP4004843B2 (ja) * 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP4176734B2 (ja) * 2004-05-14 2008-11-05 株式会社東芝 トレンチｍｏｓｆｅｔ
JP4167294B2 (ja) * 2005-07-26 2008-10-15 松下電器産業株式会社 半導体素子及び電気機器
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4599379B2 (ja) * 2007-08-31 2010-12-15 株式会社東芝 トレンチゲート型半導体装置
US8686493B2 (en) * 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
JP5530602B2 (ja) 2008-04-09 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010114248A (ja) * 2008-11-06 2010-05-20 Toyota Central R&D Labs Inc 半導体装置
JP5872766B2 (ja) * 2010-12-10 2016-03-01 ローム株式会社 半導体装置および半導体パッケージ

Also Published As

Publication number Publication date
US20150371983A1 (en) 2015-12-24
US8610213B2 (en) 2013-12-17
CN102569401A (zh) 2012-07-11
US20120146129A1 (en) 2012-06-14
US9490242B2 (en) 2016-11-08
CN102569401B (zh) 2018-05-18
US20140061774A1 (en) 2014-03-06
US9123535B2 (en) 2015-09-01
JP2012124430A (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
JP6021246B2 (ja) 半導体装置およびその製造方法
JP5872766B2 (ja) 半導体装置および半導体パッケージ
JP6510310B2 (ja) 半導体装置
CN107833914B (zh) 半导体装置
WO2019069580A1 (ja) 半導体装置
JP3906213B2 (ja) 半導体装置
JP7611155B2 (ja) 半導体装置
TW201530761A (zh) 半導體裝置
JP2010251422A (ja) 半導体装置及びその製造方法
JP7806870B2 (ja) 半導体装置
CN100578787C (zh) 半导体装置及其制造方法
JP7539269B2 (ja) 半導体装置
JP4432332B2 (ja) 半導体素子及びその製造方法
US20150295044A1 (en) Semiconductor device
JP4910304B2 (ja) 半導体装置
JP2025123579A (ja) 半導体装置
JP2019212708A (ja) 半導体装置および半導体装置の製造方法
JP6222706B2 (ja) 半導体装置および半導体パッケージ
CN102694025A (zh) 半导体元件及半导体元件的制造方法
JP2007287988A (ja) 半導体装置
US20260130207A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010183018A (ja) 半導体装置
JP2009049246A (ja) 絶縁ゲート型半導体装置
JP2007059954A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160114

R150 Certificate of patent or registration of utility model

Ref document number: 5872766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250