Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7611155B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7611155B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7611155B2
JP7611155B2 JP2021551185A JP2021551185A JP7611155B2 JP 7611155 B2 JP7611155 B2 JP 7611155B2 JP 2021551185 A JP2021551185 A JP 2021551185A JP 2021551185 A JP2021551185 A JP 2021551185A JP 7611155 B2 JP7611155 B2 JP 7611155B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
less
plating layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021551185A
Other languages
English (en)
Other versions
JPWO2021065722A1 (ja
Inventor
貴晶 山中
佑紀 中野
兼司 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2021065722A1 publication Critical patent/JPWO2021065722A1/ja
Priority to JP2024226031A priority Critical patent/JP7665859B2/ja
Application granted granted Critical
Publication of JP7611155B2 publication Critical patent/JP7611155B2/ja
Priority to JP2025064426A priority patent/JP2025096480A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D80/00—Assemblies of multiple devices comprising at least one device covered by this subclass
    • H10D80/20—Assemblies of multiple devices comprising at least one device covered by this subclass the at least one device being covered by groups H10D1/00 - H10D48/00, e.g. assemblies comprising capacitors, power FETs or Schottky diodes
    • H10D80/251—FETs covered by H10D30/00, e.g. power FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
    • H10D64/0123—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D80/00—Assemblies of multiple devices comprising at least one device covered by this subclass
    • H10D80/20—Assemblies of multiple devices comprising at least one device covered by this subclass the at least one device being covered by groups H10D1/00 - H10D48/00, e.g. assemblies comprising capacitors, power FETs or Schottky diodes
    • H10D80/231—Diodes covered by H10D8/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明は、半導体装置に関する。
特許文献１（図４）は、半導体基板、アルミニウム膜（電極）、ポリイミド膜（有機絶縁層）およびＮｉめっき膜（Ｎｉめっき層）を備えた半導体装置を開示している。アルミニウム膜は、半導体基板の上に形成されている。ポリイミド膜は、アルミニウム膜の上に形成され、アルミニウム膜を露出させる開口を有している。Ｎｉめっき膜は、ポリイミド膜の開口から露出するアルミニウム膜の上に形成されている。
国際公開第２０１８／１６７９２５Ａ１号
有機絶縁層は、Ｎｉに対する密着性が低い性質を有している。したがって、有機絶縁層の開口から露出する電極の上にＮｉめっき層を形成した場合、Ｎｉめっき層は、有機絶縁層との間で電極に向かって延びる間隙を形成する。その結果、電極に対するＮｉめっき層の接続が不十分となり、Ｎｉめっき層の信頼性が低下する。
本発明の一実施形態は、有機絶縁層の開口から露出する電極の上にＮｉめっき層が形成される構造において、Ｎｉめっき層の信頼性を向上できる半導体装置を提供する。
本発明の一実施形態は、チップと、前記チップの上に形成された電極と、前記電極を被覆し、前記電極を露出させる第１開口を有する無機絶縁層と、前記無機絶縁層を被覆し、前記第１開口から間隔を空けて前記第１開口を取り囲む第２開口を有し、前記第１開口および前記第２開口の間の領域において前記無機絶縁層の内周縁を露出させる有機絶縁層と、前記第１開口内において前記電極を被覆し、前記第２開口内において前記無機絶縁層の前記内周縁を被覆するＮｉめっき層と、を含む、半導体装置を提供する。
この半導体装置によれば、Ｎｉめっき層が、有機絶縁層と比較してＮｉに対する密着性が高い無機絶縁層の内周縁を被覆している。これにより、間隙の形成領域を電極から遠ざけることができると同時に、電極に向かって延びる間隙の形成を抑制できる。無機絶縁層の内周縁が露出しない構造と比較した場合、有機絶縁層との間における間隙の形成領域を低減できる。よって、Ｎｉめっき層の信頼性を向上できる。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１は、本発明の第１実施形態に係る半導体装置を示す平面図である。 図２は、図１に示すII-II線に沿う断面図を第１形態例に係る外面めっき層と共に示す断面図である。 図３は、図２に示す領域IIIの拡大図である。 図４Ａは、図３の対応図であって、第２形態例に係る外面めっき層を示す拡大図である。 図４Ｂは、図３の対応図であって、第３形態例に係る外面めっき層を示す拡大図である。 図４Ｃは、図３の対応図であって、第４形態例に係る外面めっき層を示す拡大図である。 図４Ｄは、図３の対応図であって、第５形態例に係る外面めっき層を示す拡大図である。 図５Ａは、図１に示す半導体装置の製造方法の一例を説明するための断面図である。 図５Ｂは、図５Ａの後の工程を示す断面図である。 図５Ｃは、図５Ｂの後の工程を示す断面図である。 図５Ｄは、図５Ｃの後の工程を示す断面図である。 図５Ｅは、図５Ｄの後の工程を示す断面図である。 図５Ｆは、図５Ｅの後の工程を示す断面図である。 図５Ｇは、図５Ｆの後の工程を示す断面図である。 図５Ｈは、図５Ｇの後の工程を示す断面図である。 図５Ｉは、図５Ｈの後の工程を示す断面図である。 図５Ｊは、図５Ｉの後の工程を示す断面図である。 図５Ｋは、図５Ｊの後の工程を示す断面図である。 図５Ｌは、図５Ｋの後の工程を示す断面図である。 図５Ｍは、図５Ｌの後の工程を示す断面図である。 図５Ｎは、図５Ｍの後の工程を示す断面図である。 図５Ｏは、図５Ｎの後の工程を示す断面図である。 図６は、図２の対応図であって、本発明の第２実施形態に係る半導体装置を第１形態例に係る外面めっき層と共に示す断面図である。 図７は、図６に示す領域VIIの拡大図である。 図８Ａは、図７の対応図であって、第２形態例に係る外面めっき層を示す拡大図である。 図８Ｂは、図７の対応図であって、第３形態例に係る外面めっき層を示す拡大図である。 図８Ｃは、図７の対応図であって、第４形態例に係る外面めっき層を示す拡大図である。 図８Ｄは、図７の対応図であって、第５形態例に係る外面めっき層を示す拡大図である。 図９は、本発明の第３実施形態に係る半導体装置を示す平面図である。 図１０は、図９に示す領域Xの拡大図である。 図１１は、図１０に示すXI-XI線に沿う断面図である。 図１２は、図９に示すXII-XII線に沿う断面図である。 図１３は、図１２に示す領域XIIIの拡大図である。 図１４は、図１２に示す領域XIVの拡大図である。 図１５は、図１２の対応図であって、本発明の第４実施形態に係る半導体装置を示す断面図である。 図１６は、図１５に示す領域XVIの拡大図である。 図１７は、図１５に示す領域XVIIの拡大図である。 図１８は、第１～第４実施形態に係る半導体装置が組み込まれる半導体パッケージを一方側から見た平面図である。 図１９は、図１８に示す半導体パッケージを他方側から見た平面図である。 図２０は、図１８に示す半導体パッケージの斜視図である。 図２１は、図１８に示す半導体パッケージの分解斜視図である。 図２２は、図１８に示すXXII-XXII線に沿う断面図である。 図２３は、図１８に示す半導体パッケージの回路図である。
図１は、本発明の第１実施形態に係る半導体装置１を示す平面図である。図２は、図１に示すII-II線に沿う断面図を第１形態例に係る外面めっき層４２と共に示す断面図である。図３は、図２に示す領域IIIの拡大図である。
図１～図３を参照して、半導体装置１は、この形態（this embodiment）では、ＳｉＣチップ２（チップ）を含むＳｉＣ半導体装置からなる。ＳｉＣチップ２は、六方晶からなるＳｉＣ単結晶を含む。六方晶からなるＳｉＣ単結晶は、２Ｈ（Hexagonal）－ＳｉＣ単結晶、４Ｈ－ＳｉＣ単結晶、６Ｈ－ＳｉＣ単結晶等を含む複数種のポリタイプを有している。ＳｉＣチップ２は、この形態では、４Ｈ－ＳｉＣ単結晶からなるが、他のポリタイプを除外するものではない。
ＳｉＣチップ２は、直方体形状に形成されている。ＳｉＣチップ２は、一方側の第１主面３、他方側の第２主面４、ならびに、第１主面３および第２主面４を接続する側面５Ａ、５Ｂ、５Ｃ、５Ｄを有している。第１主面３および第２主面４は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状（この形態では正方形状）に形成されている。
ＳｉＣチップ２の厚さは、４０μｍ以上３００μｍ以下であってもよい。ＳｉＣチップ２の厚さは、４０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、１５０μｍ以上２００μｍ以下、２００μｍ以上２５０μｍ以下、または、２５０μｍ以上３００μｍ以下であってもよい。ＳｉＣチップ２の厚さは、６０μｍ以上１５０μｍ以下であることが好ましい。
第１主面３および第２主面４は、ＳｉＣ単結晶のｃ面に面している。第１主面３はＳｉＣ単結晶のシリコン面（（０００１）面）に面し、第２主面４はＳｉＣ単結晶のカーボン面（（０００－１）面）に面している。第２主面４は、研削痕およびアニール痕のいずれか一方または双方を有する粗面からなっていてもよい。アニール痕は、レーザ照射痕である。第２主面４は、アニール痕を有するオーミック面であってもよい。
第１主面３および第２主面４は、ＳｉＣ単結晶のｃ面に対して所定のオフ方向に所定のオフ角で傾斜したオフ角を有していてもよい。オフ方向は、ＳｉＣ単結晶のａ軸方向（［１１－２０］方向）であることが好ましい。オフ角は、オフ方向に０°以上１０°以下の角度で傾斜していることが好ましい。オフ角は、０°以上６°以下であってもよい。オフ角は、０°以上２°以下、２°以上４°以下、または、４°以上６°以下であってもよい。
オフ角は、０°を超えて４．５°以下であることが好ましい。オフ角は、３°以上４．５°以下であってもよい。この場合、オフ角は、３°以上３．５°以下、または、３．５°以上４°以下であることが好ましい。オフ角は、１．５°以上３°以下であってもよい。この場合、オフ角は、１．５°以上２°以下、または、２°以上２．５°以下であることが好ましい。
側面５Ａ～５Ｄは、第１側面５Ａ、第２側面５Ｂ、第３側面５Ｃおよび第４側面５Ｄを含む。第１側面５Ａおよび第２側面５Ｂは、第１方向Ｘに沿って延び、第１方向Ｘに交差する第２方向Ｙに対向している。第３側面５Ｃおよび第４側面５Ｄは、第２方向Ｙに沿って延び、第１方向Ｘに対向している。第２方向Ｙは、具体的には、第１方向Ｘに直交している。
第１側面５Ａおよび第２側面５Ｂは、ＳｉＣ単結晶のａ面によって形成されている。第１側面５Ａおよび第２側面５Ｂは、法線方向Ｚを基準にしたとき、法線方向Ｚに対してＳｉＣ単結晶のｃ軸方向（［０００１］方向）に傾斜した傾斜面を形成していてもよい。第１側面５Ａおよび第２側面５Ｂは、法線方向Ｚを０°としたとき、法線方向Ｚに対してオフ角に応じた角度で傾斜していてもよい。オフ角に応じた角度は、オフ角と等しくてもよいし、０°を超えてオフ角未満の角度であってもよい。
第３側面５Ｃおよび第４側面５Ｄは、ＳｉＣ単結晶のｍ面によって形成されている。第３側面５Ｃおよび第４側面５Ｄは、法線方向Ｚに沿って平面的に延びている。第３側面５Ｃおよび第４側面５Ｄは、具体的には、第１主面３および第２主面４に対して略垂直に形成されている。
側面５Ａ～５Ｄは、劈開面または研削面からなっていてもよい。側面５Ａ～５Ｄの長さは、０．１ｍｍ以上１０ｍｍ以下であってもよい。側面５Ａ～５Ｄの長さは、０．５ｍｍ以上２．５ｍｍ以下であることが好ましい。
ＳｉＣチップ２は、この形態では、ｎ＋型のＳｉＣ基板６およびｎ型のＳｉＣエピタキシャル層７を含む積層構造を有している。ＳｉＣ基板６によって、ＳｉＣチップ２の第２主面４および側面５Ａ～５Ｄの一部が形成されている。ＳｉＣエピタキシャル層７によって、ＳｉＣチップ２の第１主面３および側面５Ａ～５Ｄの一部が形成されている。
ＳｉＣエピタキシャル層７のｎ型不純物濃度は、ＳｉＣ基板６のｎ型不純物濃度未満である。ＳｉＣ基板６のｎ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。ＳｉＣエピタキシャル層７のｎ型不純物濃度は、１．０×１０１５ｃｍ－３以上１．０×１０１８ｃｍ－３以下であってもよい。
ＳｉＣ基板６の厚さは、４０μｍ以上２５０μｍ以下であってもよい。ＳｉＣ基板６の厚さは、４０μｍ以上１００μｍ以下、１００μｍ以上１５０μｍ以下、１５０μｍ以上２００μｍ以下、または、２００μｍ以上２５０μｍ以下であってもよい。ＳｉＣ基板６の厚さは、４０μｍ以上１５０μｍ以下であることが好ましい。ＳｉＣ基板６を薄化することにより、ＳｉＣ基板６の抵抗値を低減できる。
ＳｉＣエピタキシャル層７の厚さは、１μｍ以上５０μｍ以下であってもよい。ＳｉＣエピタキシャル層７の厚さは、１μｍ以上５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、または、４０μｍ以上５０μｍ以下であってもよい。ＳｉＣエピタキシャル層７の厚さは、５μｍ以上１５μｍ以下であることが好ましい。
ＳｉＣチップ２は、アクティブ領域８および外側領域９を含む。アクティブ領域８は、機能デバイス（ダイオード）の一例としてのＳＢＤ（Schottky Barrier Diode）を含む領域である。アクティブ領域８は、平面視において側面５Ａ～５Ｄから内方に間隔を空けてＳｉＣチップ２の中央部に形成されている。アクティブ領域８は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されている。
外側領域９は、アクティブ領域８外の領域である。外側領域９は、側面５Ａ～５Ｄおよびアクティブ領域８の間の領域に形成されている。外側領域９は、平面視においてアクティブ領域８を取り囲む環状（具体的には、無端状）に形成されている。
半導体装置１は、アクティブ領域８において第１主面３の表層部に形成されたｎ型のダイオード領域１０を含む。ダイオード領域１０は、第１主面３の中央部に形成されている。ダイオード領域１０の平面形状は任意である。ダイオード領域１０は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されていてもよい。
ダイオード領域１０は、この形態では、ＳｉＣエピタキシャル層７の一部を利用して形成されている。ダイオード領域１０のｎ型不純物濃度は、ＳｉＣエピタキシャル層７のｎ型不純物濃度と等しい。ダイオード領域１０のｎ型不純物濃度は、ＳｉＣエピタキシャル層７のｎ型不純物濃度を超えていてもよい。この場合、ダイオード領域１０は、ＳｉＣエピタキシャル層７の表層部に対するｎ型不純物の導入によって形成される。
外側領域９において第１主面３の表層部には、ｐ型不純物を含むガード領域１１が形成されている。ガード領域１１のｐ型不純物は、活性化されていなくてもよいし、活性化されていてもよい。ガード領域１１は、平面視においてダイオード領域１０に沿って延びる帯状に形成されている。ガード領域１１は、具体的には、平面視においてダイオード領域１０を取り囲む環状（具体的には、無端状）に形成されている。
これにより、ガード領域１１は、ガードリング領域として形成されている。ガード領域１１は、アクティブ領域８（ダイオード領域１０）を画定している。アクティブ領域８（ダイオード領域１０）の平面形状は、ガード領域１１の平面形状によって調整される。ガード領域１１は、平面視において多角環状や円環状に形成されていてもよい。
半導体装置１は、第１主面３の上に形成された主面絶縁層１２を含む。主面絶縁層１２は、酸化シリコン層および窒化シリコン層を含む積層構造を有していてもよい。主面絶縁層１２は、酸化シリコン層または窒化シリコン層からなる単層構造を有していてもよい。主面絶縁層１２は、この形態では、酸化シリコン層からなる単層構造を有している。
主面絶縁層１２は、ダイオード領域１０を露出させるコンタクト開口１３を有している。コンタクト開口１３は、ガード領域１１の内周縁も露出させている。コンタクト開口１３の平面形状は、任意である。コンタクト開口１３は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に区画されていてもよい。
主面絶縁層１２の周縁は、側面５Ａ～５Ｄから露出している。主面絶縁層１２の周縁は、この形態では、側面５Ａ～５Ｄに連なっている。主面絶縁層１２の周縁は、側面５Ａ～５Ｄから内方に間隔を空けて形成されていてもよい。この場合、主面絶縁層１２は、第１主面３において外側領域９に位置する部分を露出させる。
主面絶縁層１２の厚さは、０．１μｍ以上１０μｍ以下であってもよい。主面絶縁層１２の厚さは、０．１μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。主面絶縁層１２の厚さは、０．５μｍ以上５μｍ以下であることが好ましい。
半導体装置１は、第１主面３の上に形成された第１主面電極２１（電極）を含む。第１主面電極２１は、コンタクト開口１３内においてダイオード領域１０およびガード領域１１に接続されている。第１主面電極２１は、コンタクト開口１３から主面絶縁層１２の上に引き出されている。第１主面電極２１の周縁は、側面５Ａ～５Ｄから内方に間隔を空けて主面絶縁層１２の上に形成されている。これにより、第１主面電極２１は、主面絶縁層１２の周縁部を露出させている。
第１主面電極２１の厚さＴ１は、１０μｍ以上１００μｍ以下であってもよい。厚さＴ１は、１０μｍ以上２０μｍ以下、２０μｍ以上４０μｍ以下、４０μｍ以上６０μｍ以下、６０μｍ以上８０μｍ以下、または、８０μｍ以上１００μｍ以下であってもよい。厚さＴ１は、２０μｍ以上６０μｍ以下であることが好ましい。
第１主面電極２１は、具体的には、第１主面３側からこの順に積層されたバリア電極２２および主電極２３を含む積層構造を有している。バリア電極２２は、第１主面３および主面絶縁層１２に沿って膜状に形成されている。バリア電極２２は、ダイオード領域１０との間でショットキー接合を形成する。これにより、第１主面電極２１をアノードとし、ダイオード領域１０をカソードとして有するＳＢＤが形成されている。つまり、第１主面電極２１は、ＳＢＤのアノード電極である。
バリア電極２２は、Ｔｉ層、Ｐｄ層、Ｃｒ層、Ｖ層、Ｍｏ層、Ｗ層、Ｐｔ層およびＮｉ層のうちの少なくとも１つを含んでいてもよい。バリア電極２２の厚さは、０．０１μｍ以上１μｍ以下であってもよい。バリア電極２２の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
主電極２３は、バリア電極２２の上に膜状に形成されている。主電極２３は、バリア電極２２の主面の全域を被覆している。主電極２３は、Ａｌ系金属層からなる。主電極２３は、具体的には、純Ａｌ層（純度が９９％以上のＡｌからなるＡｌ層）、ＡｌＳｉ合金層、ＡｌＣｕ合金層およびＡｌＳｉＣｕ合金層のうちの少なくとも１つを含む。
主電極２３は、純Ａｌ層、ＡｌＳｉ合金層、ＡｌＣｕ合金層およびＡｌＳｉＣｕ合金層のうちの２つ以上が任意の順序で積層された積層構造を有していてもよい。主電極２３は、純Ａｌ層、ＡｌＳｉ合金層、ＡｌＣｕ合金層またはＡｌＳｉＣｕ合金層からなる単層構造を有していてもよい。主電極２３は、ＡｌＳｉ合金層、ＡｌＣｕ合金層またはＡｌＳｉＣｕ合金層からなる単層構造を有していることが好ましい。
主電極２３の厚さは、バリア電極２２の厚さを超えている。主電極２３の厚さは、１０μｍ以上１００μｍ以下であってもよい。主電極２３の厚さは、１０μｍ以上２０μｍ以下、２０μｍ以上４０μｍ以下、４０μｍ以上６０μｍ以下、６０μｍ以上８０μｍ以下、または、８０μｍ以上１００μｍ以下であってもよい。主電極２３の厚さは、２０μｍ以上６０μｍ以下であることが好ましい。バリア電極２２の厚さは主電極２３の厚さと比較して極めて小さいため、第１主面電極２１の厚さＴ１は、主電極２３の厚さに近似される。
半導体装置１は、第１主面３の上において第１主面電極２１を被覆する絶縁層２４を含む。図１では、絶縁層２４がハッチングによって示されている。絶縁層２４は、具体的には、主面絶縁層１２の上に形成されている。絶縁層２４の周縁は、側面５Ａ～５Ｄから内方に間隔を空けて形成されている。これにより、絶縁層２４は、主面絶縁層１２の周縁部を露出させている。
絶縁層２４の周縁は、側面５Ａ～５Ｄとの間でダイシングストリート２５を区画している。ダイシングストリート２５によれば、ウエハから半導体装置１を切り出す際に、絶縁層２４を物理的に切断せずに済む。これにより、ウエハから半導体装置１を円滑に切り出すことができると同時に、絶縁層２４の剥離や劣化を抑制できる。その結果、絶縁層２４によってＳｉＣチップ２や第１主面電極２１等の保護対象物を適切に保護できる。
ダイシングストリート２５の幅は、１μｍ以上２５μｍ以下であってもよい。ダイシングストリート２５の幅は、ダイシングストリート２５が延びる方向に直交する方向の幅である。ダイシングストリート２５の幅は、１μｍ以上５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、または、２０μｍ以上２５μｍ以下であってもよい。
絶縁層２４は、第１主面電極２１を露出させるパッド開口２６を有している。パッド開口２６は、平面視においてコンタクト開口１３によって取り囲まれた領域内において第１主面電極２１を露出させている。パッド開口２６は、平面視においてコンタクト開口１３外の領域でコンタクト開口１３を取り囲んでいてもよい。パッド開口２６の平面形状は任意である。パッド開口２６は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されていてもよい。
絶縁層２４は、具体的には、ＳｉＣチップ２側からこの順に積層された無機絶縁層３０および有機絶縁層３１を含む積層構造を有している。無機絶縁層３０は、主面絶縁層１２および第１主面電極２１に沿って膜状に形成されている。無機絶縁層３０は、第１内壁３２および第１外壁３３を含む。無機絶縁層３０の第１内壁３２は、第１主面電極２１の一部を露出させる第１開口３４を区画している。第１開口３４は、パッド開口２６の一部を形成している。
第１開口３４は、平面視においてコンタクト開口１３によって取り囲まれた領域内に区画されている。第１開口３４は、平面視においてコンタクト開口１３の外側からコンタクト開口１３を取り囲んでいてもよい。第１開口３４の平面形状は任意である。第１開口３４は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に区画されていてもよい。
無機絶縁層３０の第１外壁３３は、側面５Ａ～５Ｄから内方に間隔を空けて形成され、主面絶縁層１２の周縁部を露出させている。無機絶縁層３０は、側面５Ａ～５Ｄとの間でダイシングストリート２５の一部を区画している。第１外壁３３は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されていてもよい。
第１内壁３２（第１外壁３３）が、無機絶縁層３０内において第１主面電極２１の主面との間で成す角度は、３０°以上９０°以下であってもよい。第１内壁３２（第１外壁３３）が、無機絶縁層３０内において第１主面電極２１の主面との間で成す角度は、４５°以上９０°未満であることが好ましい。第１内壁３２（第１外壁３３）の角度は、第１内壁３２（第１外壁３３）の下端部および上端部を結ぶ直線が、第１主面電極２１の主面との間で成す角度によって定義される。
無機絶縁層３０は、Ｎｉに対する密着性が高い性質を有している。無機絶縁層３０は、酸化シリコン層および窒化シリコン層のうちの少なくとも１つを含む。無機絶縁層３０は、ＳｉＣチップ２側からこの順に積層された酸化シリコン層および窒化シリコン層を含む積層構造を有していてもよい。無機絶縁層３０は、酸化シリコン層または窒化シリコン層からなる単層構造を有していてもよい。無機絶縁層３０は、主面絶縁層１２とは異なる絶縁材料を含むことが好ましい。無機絶縁層３０は、この形態では、窒化シリコン層からなる単層構造を有している。
無機絶縁層３０の厚さＴ２は、第１主面電極２１の厚さＴ１未満（Ｔ２＜Ｔ１）であることが好ましい。厚さＴ２は、０．１μｍ以上１０μｍ以下であってもよい。厚さＴ２は、０．１μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。厚さＴ２は、１μｍ以上５μｍ以下であることが好ましい。厚さＴ２は、１μｍ以上２μｍ以下であることが特に好ましい。
有機絶縁層３１は、無機絶縁層３０の上に膜状に形成されている。有機絶縁層３１は、第２内壁３５および第２外壁３６を含む。有機絶縁層３１の第２内壁３５は、第１主面電極２１の一部を露出させる第２開口３７を区画している。第２内壁３５は、この形態では、無機絶縁層３０側に向けて窪んだ湾曲状に形成されている。
図３を参照して、第２開口３７は、無機絶縁層３０の第１開口３４に連通し、第１開口３４との間でパッド開口２６を形成している。第２開口３７は、平面視においてコンタクト開口１３によって取り囲まれた領域内に区画されている。第２開口３７は、平面視においてコンタクト開口１３の外側からコンタクト開口１３を取り囲んでいてもよい。第２開口３７の平面形状は任意である。第２開口３７は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に区画されていてもよい。
第２開口３７は、第１開口３４から間隔を空けて第１開口３４を取り囲み、無機絶縁層３０の一部を露出させている。有機絶縁層３１は、具体的には、第１開口３４および第２開口３７の間の領域において無機絶縁層３０の主面の一部を内周縁３８として露出させている。
無機絶縁層３０の内周縁３８の幅Ｗは、０μｍを超えて１０μｍ以下であってもよい。幅Ｗは、０μｍを超えて１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。幅Ｗは、１μｍ以上５μｍ以下であることが好ましい。幅Ｗは、任意であるが、無機絶縁層３０の厚さＴ２以下（Ｗ≦Ｔ２）であることが好ましい。幅Ｗは、１μｍ以上２μｍ以下であることが特に好ましい。
有機絶縁層３１の第２外壁３６は、この形態では、無機絶縁層３０側に向けて窪んだ湾曲状に形成されている。第２外壁３６は、側面５Ａ～５Ｄから内方に間隔を空けて無機絶縁層３０の上に形成され、側面５Ａ～５Ｄとの間でダイシングストリート２５の一部を区画している。これにより、有機絶縁層３１は、主面絶縁層１２の周縁部を露出させている。第２外壁３６は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されていてもよい。
有機絶縁層３１の第２外壁３６は、無機絶縁層３０の第１外壁３３を横切って主面絶縁層１２の上に形成されていてもよい。この場合、有機絶縁層３１の第２外壁３６によってダイシングストリート２５が区画される。
有機絶縁層３１の第２内壁３５（第２外壁３６）が有機絶縁層３１内において無機絶縁層３０の主面との間で成す角度は、３０°以上９０°以下であってもよい。第２内壁３５（第２外壁３６）が、有機絶縁層３１内において無機絶縁層３０の主面との間で成す角度は、４５°以上９０°未満であることが好ましい。第２内壁３５（第２外壁３６）の角度は、第２内壁３５（第２外壁３６）の下端部および上端部を結ぶ直線が、無機絶縁層３０の主面との間で成す角度によって定義される。
有機絶縁層３１は、無機絶縁層３０と比較してＮｉに対する密着性が低い性質を有している。有機絶縁層３１は、ネガティブタイプまたはポジティブタイプの感光性樹脂を含む。有機絶縁層３１は、ポリイミド、ポリアミドおよびポリベンゾオキサゾールのうちの少なくとも１つを含んでいてもよい。有機絶縁層３１は、この形態では、ポリイミドを含む。
有機絶縁層３１は、無機絶縁層３０の厚さＴ２を超える厚さＴ３（Ｔ２＜Ｔ３）を有していることが好ましい。無機絶縁層３０の厚さＴ２に対する有機絶縁層３１の厚さＴ３の比Ｔ３／Ｔ２は、１を超えて１０以下であってもよい。比Ｔ３／Ｔ２は、１を超えて２以下、２以上４以下、４以上６以下、６以上８以下、または、８以上１０以下であってもよい。比Ｔ３／Ｔ２は、２以上６以下であることが好ましい。
厚さＴ３は、１μｍ以上５０μｍ以下であってもよい。厚さＴ３は、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、または、４０μｍ以上５０μｍ以下であってもよい。厚さＴ３は、５μｍ以上３０μｍ以下であることが好ましい。
半導体装置１は、第１主面電極２１においてパッド開口２６（無機絶縁層３０の第１開口３４）から露出する露出面に形成された粗面領域３９を含む。粗面領域３９は、無機絶縁層３０の第１内壁３２の直下の領域に形成された窪みを含む。これにより、無機絶縁層３０の第１内壁３２は、粗面領域３９にオーバハングした部分を含む。
半導体装置１は、パッド開口２６内に形成されたパッド電極４０を含む。パッド電極４０は、パッド開口２６内において第１主面電極２１の上に形成されたＮｉめっき層４１を含む。Ｎｉめっき層４１は、第１開口３４内において第１主面電極２１を被覆し、第２開口３７内において無機絶縁層３０の内周縁３８を被覆している。Ｎｉめっき層４１は、有機絶縁層３１（絶縁層２４）の主面から第１主面電極２１側に間隔を空けて形成された外面を有している。Ｎｉめっき層４１は、この形態では、第２開口３７内において有機絶縁層３１を被覆している。
図３を参照して、Ｎｉめっき層４１は、第１主面電極２１を被覆する第１部分４１Ａ、および、無機絶縁層３０の内周縁３８を被覆する第２部分４１Ｂを有している。Ｎｉめっき層４１の第１部分４１Ａは、第１開口３４内において粗面領域３９を埋めて第１主面電極２１を被覆している。第１部分４１Ａは、無機絶縁層３０の第１内壁３２の全域を被覆し、第１開口３４の開口端から第２開口３７の開口端に向かって突出している。第１部分４１Ａは、無機絶縁層３０の第１内壁３２に接続され、無機絶縁層３０の厚さ方向に延びる第１接続部を有している。
Ｎｉめっき層４１の第２部分４１Ｂは、第２開口３７内において第１部分４１Ａから有機絶縁層３１側に向けて引き出されている。第２部分４１Ｂは、第１開口３４の開口端を起点に有機絶縁層３１に向かう円弧状に形成されている。
第２部分４１Ｂは、第２開口３７内において無機絶縁層３０の内周縁３８を被覆している。これにより、第２部分４１Ｂは、無機絶縁層３０の内周縁３８を挟んで第１主面電極２１に対向している。第２部分４１Ｂは、無機絶縁層３０の主面に接続され、無機絶縁層３０の幅方向に延びる第２接続部を有している。
第２部分４１Ｂは、この形態では、第２開口３７内において有機絶縁層３１の第２内壁３５をさらに被覆している。第２部分４１Ｂは、有機絶縁層３１の第２内壁３５の中間部に対して無機絶縁層３０側の領域を被覆している。換言すると、第２部分４１Ｂは、第２内壁３５（有機絶縁層３１）の露出面積が第２内壁３５（有機絶縁層３１）の隠蔽面積を超えるように有機絶縁層３１を被覆している。このように、Ｎｉめっき層４１は、第１部分４１Ａおよび第２部分４１Ｂが第１開口３４の開口端に異なる２方向から係合（engage）するように形成されている。
Ｎｉめっき層４１は、無機絶縁層３０の厚さＴ２を超える厚さＴ４（Ｔ２＜Ｔ４）を有している。厚さＴ４は、有機絶縁層３１の厚さＴ３未満（Ｔ４＜Ｔ３）である。厚さＴ４は、無機絶縁層３０の厚さＴ２に内周縁３８の幅Ｗを加算した値（Ｔ２＋Ｗ）を超えている（Ｔ２＋Ｗ＜Ｔ４）。これは、Ｎｉめっき層４１が有機絶縁層３１の第２内壁３５に接する条件である。厚さＴ４は、第１主面電極２１の主面を基準とするＮｉめっき層４１の厚さによって定義される。
無機絶縁層３０の厚さＴ２に対するＮｉめっき層４１の厚さＴ４の比Ｔ４／Ｔ２は、１を超えて５以下であってもよい。比Ｔ４／Ｔ２は、１を超えて２以下、２以上３以下、３以上４以下、または、４以上５以下であってもよい。
厚さＴ４は、０．１μｍ以上１５μｍ以下であってもよい。厚さＴ４は、０．１μｍ以上１μｍ以下、１μｍ以上３μｍ以下、３μｍ以上６μｍ以下、６μｍ以上９μｍ以下、９μｍ以上１２μｍ以下、または、１２μｍ以上１５μｍ以下であってもよい。厚さＴ４は、２μｍ以上８μｍ以下であることが好ましい。
パッド電極４０は、Ｎｉめっき層４１とは異なる金属材料からなり、第２開口３７内においてＮｉめっき層４１の外面を被覆する外面めっき層４２を含む。外面めっき層４２は、Ｎｉめっき層４１の厚さＴ４未満の厚さＴ５（Ｔ５＜Ｔ４）を有している。外面めっき層４２は、第２開口３７内において有機絶縁層３１の第２内壁３５を被覆している。
外面めっき層４２は、導電接合材（たとえば半田）を介して外部接続される端子面４２Ａを有している。端子面４２Ａは、有機絶縁層３１の主面（第２開口３７の開口端）に対してＮｉめっき層４１側に位置している。これにより、外面めっき層４２は、有機絶縁層３１の第２内壁３５の一部を露出させている。
外面めっき層４２は、この形態では、Ｎｉめっき層４１側からこの順に積層されたＰｄめっき層４３およびＡｕめっき層４４を含む積層構造を有している。Ｐｄめっき層４３は、Ｎｉめっき層４１の外面に沿って膜状に形成されている。Ｐｄめっき層４３は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＮｉめっき層４１を被覆している。Ｐｄめっき層４３は、第２開口３７内において有機絶縁層３１の第２内壁３５を被覆している。
Ｐｄめっき層４３は、Ｎｉめっき層４１の厚さＴ４未満の厚さを有している。Ｐｄめっき層４３の厚さは、０．０１μｍ以上１μｍ以下であってもよい。Ｐｄめっき層４３の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
Ａｕめっき層４４は、Ｐｄめっき層４３の外面に沿って膜状に形成されている。Ａｕめっき層４４は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＰｄめっき層４３を被覆している。Ａｕめっき層４４は、第２開口３７内において有機絶縁層３１の第２内壁３５を被覆している。
Ａｕめっき層４４は、Ｎｉめっき層４１の厚さＴ４未満の厚さを有している。Ａｕめっき層４４の厚さは、０．０１μｍ以上１μｍ以下であってもよい。Ａｕめっき層４４の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
外面めっき層４２は、図４Ａ～図４Ｄに示される種々の形態を取り得る。
図４Ａは、図３の対応図であって、第２形態例に係る外面めっき層４２を示す拡大図である。以下、第１形態例に係る外面めっき層４２と異なる箇所について説明する。
図４Ａを参照して、外面めっき層４２は、この形態では、Ａｕめっき層４４からなる単層構造を有している。Ａｕめっき層４４は、Ｎｉめっき層４１の外面に沿って膜状に形成されている。Ａｕめっき層４４は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＮｉめっき層４１を被覆している。Ａｕめっき層４４は、第２開口３７内において有機絶縁層３１の第２内壁３５を被覆している。
図４Ｂは、図３の対応図であって、第３形態例に係る外面めっき層４２を示す拡大図である。以下、第１形態例に係る外面めっき層４２と異なる箇所について説明する。
図４Ｂを参照して、外面めっき層４２は、この形態では、Ｐｄめっき層４３からなる単層構造を有している。Ｐｄめっき層４３は、Ｎｉめっき層４１の外面に沿って膜状に形成されている。Ｐｄめっき層４３は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＮｉめっき層４１を被覆している。Ｐｄめっき層４３は、第２開口３７内において有機絶縁層３１の第２内壁３５を被覆している。
図４Ｃは、図３の対応図であって、第４形態例に係る外面めっき層４２を示す拡大図である。以下、第１形態例に係る外面めっき層４２と異なる箇所について説明する。
図４Ｃを参照して、外面めっき層４２は、この形態では、Ａｇめっき層４５からなる単層構造を有している。Ａｇめっき層４５は、Ｎｉめっき層４１の外面に沿って膜状に形成されている。Ａｇめっき層４５は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＮｉめっき層４１を被覆している。Ａｇめっき層４５は、第２開口３７内において有機絶縁層３１の第２内壁３５を被覆している。
Ａｇめっき層４５は、Ｎｉめっき層４１の厚さＴ４未満の厚さを有している。Ａｇめっき層４５の厚さは、０．０１μｍ以上１μｍ以下であってもよい。Ａｇめっき層４５の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
図４Ｄは、図３の対応図であって、第５形態例に係る外面めっき層４２を示す拡大図である。以下、第１形態例に係る外面めっき層４２と異なる箇所について説明する。
図４Ｄを参照して、外面めっき層４２は、Ｎｉめっき層４１側からこの順に積層されたＰｄめっき層４３、Ａｕめっき層４４およびＡｇめっき層４５を含む積層構造を有している。
Ｐｄめっき層４３は、Ｎｉめっき層４１の外面に沿って膜状に形成されている。Ｐｄめっき層４３は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＮｉめっき層４１を被覆している。Ｐｄめっき層４３は、第２開口３７内において有機絶縁層３１の第２内壁３５を被覆している。
Ａｕめっき層４４は、Ｐｄめっき層４３の外面に沿って膜状に形成されている。Ａｕめっき層４４は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＰｄめっき層４３を被覆している。Ａｕめっき層４４は、第２開口３７内において有機絶縁層３１の第２内壁３５を被覆している。
Ａｇめっき層４５は、Ａｕめっき層４４の外面に沿って膜状に形成されている。Ａｇめっき層４５は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＡｕめっき層４４を被覆している。Ａｇめっき層４５は、第２開口３７内において有機絶縁層３１の第２内壁３５を被覆している。
図２を再度参照して、半導体装置１は、第２主面４の上に形成された第２主面電極（裏面電極）４６を含む。第２主面電極４６は、第２主面４の全域を被覆している。第２主面電極４６は、第２主面４との間でオーミック接触を形成している。第２主面電極４６は、ＳＢＤのカソード電極として形成されている。
第２主面電極４６は、Ｔｉ層、Ｎｉ層、Ｐｄ層、Ａｕ層およびＡｇ層のうちの少なくとも１つを含む。第２主面電極４６は、Ｔｉ層、Ｎｉ層、Ｐｄ層、Ａｕ層およびＡｇ層のうちの少なくとも２つを任意の順序で積層した積層構造を有していてもよい。第２主面電極４６は、Ｔｉ層、Ｎｉ層、Ｐｄ層、Ａｕ層およびＡｇ層からなる単層構造を有していてもよい。第２主面電極４６は、オーミック電極としてのＴｉ層を含むことが好ましい。第２主面電極４６は、この形態では、第２主面４側からこの順に積層されたＴｉ層、Ｎｉ層、Ｐｄ層、Ａｕ層およびＡｇ層を含む積層構造を有している。
図５Ａ～図５Ｏは、図１に示す半導体装置１の製造方法の一例を説明するための断面図である。
図５Ａを参照して、まず、ＳｉＣチップ２のベースとなるＳｉＣエピタキシャルウエハ５０が用意される。ＳｉＣエピタキシャルウエハ５０は、ＳｉＣウエハ５１およびＳｉＣエピタキシャル層５２を含む積層構造を有している。ＳｉＣウエハ５１は、ＳｉＣ基板６のベースとなる。ＳｉＣエピタキシャル層５２は、ＳｉＣエピタキシャル層７のベースとなる。ＳｉＣエピタキシャル層５２は、ＳｉＣウエハ５１の主面からＳｉＣをエピタキシャル成長することによって形成されている。
ＳｉＣエピタキシャルウエハ５０は、一方側の第１ウエハ主面５３、および、他方側の第２ウエハ主面５４を有している。第１ウエハ主面５３および第２ウエハ主面５４は、ＳｉＣチップ２の第１主面３および第２主面４にそれぞれ対応している。
ＳｉＣエピタキシャルウエハ５０には、半導体装置１にそれぞれ対応した複数の装置領域５５、および、複数の装置領域５５を区画する切断予定ライン５６が設定される。図５Ａでは、１つの装置領域５５が示されており、それ以外の領域の図示は省略されている（以下、図５Ｂ～図５Ｏにおいて同じ）。複数の装置領域５５は、第１方向Ｘおよび第２方向Ｙに沿う行列状に設定される。切断予定ライン５６は、第１方向Ｘおよび第２方向Ｙに沿って延びる格子状に設定される。
次に、図５Ｂを参照して、機能デバイスの主要部が、各装置領域５５に形成される。この形態では、第１ウエハ主面５３の表層部にｎ型不純物および／またはｐ型不純物が選択的に導入されて、ｎ型のダイオード領域１０およびｐ型のガード領域１１が形成される。ｎ型不純物および／またはｐ型不純物は、イオン注入マスク（図示せず）を介するイオン注入法によって第１ウエハ主面５３の表層部に導入される。
次に、図５Ｃを参照して、主面絶縁層１２が、第１ウエハ主面５３の上に形成される。主面絶縁層１２は、ＣＶＤ（Chemical Vapor Deposition）法および／または酸化処理法（たとえば熱酸化処理法）によって形成されてもよい。
次に、図５Ｄを参照して、所定パターンを有するレジストマスク５７が、主面絶縁層１２の上に形成される。レジストマスク５７は、主面絶縁層１２においてコンタクト開口１３を形成すべき領域を露出させ、それ以外の領域を被覆している。次に、主面絶縁層１２の不要な部分が、レジストマスク５７を介するエッチング法によって除去される。エッチング法は、ウエットエッチング法および／またはドライエッチング法であってもよい。これにより、コンタクト開口１３が、主面絶縁層１２に形成される。
次に、図５Ｅを参照して、第１主面電極２１のベースとなるベース電極層５８が、主面絶縁層１２の上に形成される。ベース電極層５８は、主面絶縁層１２側からこの順に積層されたバリア電極２２および主電極２３を含む積層構造を有している。バリア電極２２および主電極２３は、スパッタ法および／または蒸着法によってそれぞれ形成されてもよい。
次に、図５Ｆを参照して、所定パターンを有するレジストマスク５９が、ベース電極層５８の上に形成される。レジストマスク５９は、ベース電極層５８において第１主面電極２１を形成すべき領域を露出させ、それ以外の領域を被覆している。次に、ベース電極層５８の不要な部分が、レジストマスク５９を介するエッチング法によって除去される。エッチング法は、ウエットエッチング法および／またはドライエッチング法であってもよい。これにより、第１主面電極２１が、主面絶縁層１２の上に形成される。
次に、図５Ｇを参照して、無機絶縁層３０が、第１主面電極２１を被覆するように主面絶縁層１２の上に形成される。無機絶縁層３０は、この形態では、窒化シリコン層からなる単層構造を有している。無機絶縁層３０は、ＳｉＣエピタキシャルウエハ５０側からこの順に積層された酸化シリコン層および窒化シリコン層を含む積層構造を有していてもよい。無機絶縁層３０は、ＣＶＤ法によって形成されてもよい。
次に、図５Ｈを参照して、所定パターンを有するレジストマスク６０が、無機絶縁層３０の上に形成される。レジストマスク６０は、無機絶縁層３０において第１開口３４およびダイシングストリート２５を形成すべき領域を露出させ、それら以外の領域を被覆している。
次に、無機絶縁層３０の不要な部分が、レジストマスク６０を介するエッチング法によって除去される。エッチング法は、ウエットエッチング法および／またはドライエッチング法であってもよい。これにより、第１主面電極２１を露出させる第１開口３４、および、切断予定ライン５６に沿って格子状に延びるダイシングストリート２５が、無機絶縁層３０に形成される。
次に、図５Ｉを参照して、有機絶縁層３１が、第１主面電極２１および無機絶縁層３０を被覆するように主面絶縁層１２の上に形成される。有機絶縁層３１は、感光性樹脂の一例としてのポリイミドを第１ウエハ主面５３側に塗布することによって形成される。
次に、図５Ｊを参照して、有機絶縁層３１が、第２開口３７およびダイシングストリート２５に対応したパターンで露光された後、現像される。これにより、第１主面電極２１を露出させる第２開口３７、および、切断予定ライン５６に沿って格子状に延びるダイシングストリート２５が、有機絶縁層３１に形成される。
有機絶縁層３１の第２開口３７は、無機絶縁層３０の第１開口３４から間隔を空けて第１開口３４を取り囲むように形成される。これにより、第１開口３４および第２開口３７の間の領域において無機絶縁層３０の内周縁３８を露出させる有機絶縁層３１が形成される。
次に、図５Ｋを参照して、第１主面電極２１において第１開口３４および第２開口３７から露出する部分に、粗面領域３９が形成される。粗面領域３９は、第１主面電極２１の露出部に対するジンケート処理法（亜鉛置換処理法）によって形成される。
次に、図５Ｌを参照して、Ｎｉめっき層４１が、第１主面電極２１において第１開口３４および第２開口３７から露出する部分の上に形成される。Ｎｉめっき層４１は、電解めっき法または無電解めっき法（この形態では無電解めっき法）によって、第１主面電極２１からＮｉを成膜することによって形成される。これにより、第１開口３４内において第１主面電極２１を被覆し、第２開口３７内において無機絶縁層３０の内周縁３８を被覆するＮｉめっき層４１が形成される。Ｎｉめっき層４１の具体的な構造は、前述の通りであるので、説明を省略する。
次に、図５Ｍを参照して、外面めっき層４２が、第２開口３７内においてＮｉめっき層４１の外面の上に形成される。外面めっき層４２は、Ｐｄめっき層４３、Ａｕめっき層４４およびＡｇめっき層４５のうちの少なくとも１つを含む。外面めっき層４２は、電解めっき法または無電解めっき法（この形態では無電解めっき法）によって、第１主面電極２１からＰｄ、ＡｕおよびＡｇのうちの任意の材料を成膜することによって形成される。
次に、図５Ｎを参照して、ＳｉＣエピタキシャルウエハ５０が、第２ウエハ主面５４の研削によって、所望の厚さになるまで薄化される。第２ウエハ主面５４は、ＣＭＰ(Chemical Mechanical Polishing)法によって研削されてもよい。第２ウエハ主面５４の研削工程後、第２ウエハ主面５４に対してアニール処理が実施されてもよい。アニール処理は、レーザ照射法によって実施されてもよい。これにより、第２ウエハ主面５４（第２主面４）が、オーミック面となる。
次に、図５Ｏを参照して、第２主面電極４６が、第２ウエハ主面５４の上に形成される。第２主面電極４６は、スパッタ法、蒸着法および／またはめっき法によって形成されてもよい。その後、ダイシングストリート２５に沿ってＳｉＣエピタキシャルウエハ５０が切断または劈開され、複数の半導体装置１が切り出される。以上を含む工程を経て、半導体装置１が製造される。
以上、半導体装置１は、ＳｉＣチップ２、第１主面電極２１、無機絶縁層３０、有機絶縁層３１およびＮｉめっき層４１を含む。第１主面電極２１は、ＳｉＣチップ２の上に形成されている。無機絶縁層３０は、第１主面電極２１を被覆し、第１主面電極２１を露出させる第１開口３４を有している。有機絶縁層３１は、無機絶縁層３０を被覆し、第１開口３４から間隔を空けて第１開口３４を取り囲む第２開口３７を有し、第１開口３４および第２開口３７の間の領域において無機絶縁層３０の内周縁３８を露出させている。Ｎｉめっき層４１は、第１開口３４内において第１主面電極２１に接続され、第２開口３７内において無機絶縁層３０の内周縁３８を被覆している。
無機絶縁層３０は、Ｎｉに対する密着性が高い性質を有している一方、有機絶縁層３１は、無機絶縁層３０と比較してＮｉに対する密着性が低い性質を有している。したがって、たとえば、無機絶縁層３０が存在しない場合や、有機絶縁層３１が無機絶縁層３０と面一に形成されている場合、Ｎｉめっき層４１は、有機絶縁層３１との間で第１主面電極２１に向かって延びる間隙を形成する。その結果、第１主面電極２１に対するＮｉめっき層４１の接続が不十分となり、Ｎｉめっき層４１の信頼性が低下する。
そこで、半導体装置１では、Ｎｉに対する密着性が高い性質を有する無機絶縁層３０の内周縁３８を露出させる有機絶縁層３１を形成し、Ｎｉめっき層４１が無機絶縁層３０の内周縁３８を被覆する構造を採用した。この場合、Ｎｉめっき層４１は、無機絶縁層３０との間で、無機絶縁層３０の厚さ方向に延びる第１接続部、および、無機絶縁層３０の幅方向に延びる第２接続部を形成する。
これにより、間隙の形成領域を第１主面電極２１から遠ざけることができると同時に、第１主面電極２１に向かって延びる間隙の形成を適切に抑制できる。また、無機絶縁層３０の内周縁３８が存在しない場合と比較して、有機絶縁層３１との間における間隙の形成領域を低減させることができる。よって、Ｎｉめっき層４１の信頼性を向上できる。
半導体装置１では、Ｎｉめっき層４１の第２部分４１Ｂが、有機絶縁層３１の第２内壁３５の中間部に対して無機絶縁層３０側の領域を被覆している。換言すると、Ｎｉめっき層４１の第２部分４１Ｂは、第２内壁３５（有機絶縁層３１）の隠蔽面積が第２内壁３５（有機絶縁層３１）の露出面積未満になるように有機絶縁層３１を被覆している。このようなＮｉめっき層４１によれば、間隙の形成領域を適切に削減できる。
半導体装置１は、Ｎｉめっき層４１の外面を被覆する外面めっき層４２をさらに含む。このような構造によれば、有機絶縁層３１およびＮｉめっき層４１の間において間隙の形成が抑制されているので、当該間隙内へのめっき液の進入を抑制できる。これにより、間隙を起点とする外面めっき層４２の異常成膜を抑制できる。その結果、外面めっき層４２の異常成膜に起因するＮｉめっき層４１の接続不良を抑制できると同時に、外面めっき層４２の剥離（接続不良）を抑制できる。
外面めっき層４２は、具体的には、Ｐｄめっき層４３、Ａｕめっき層４４およびＡｇめっき層４５のうちの少なくとも１つを含むことができる。したがって、Ｐｄめっき層４３、Ａｕめっき層４４およびＡｇめっき層４５の異常成膜に起因するＮｉめっき層４１の接続不良を抑制できる。これと同時に、Ｐｄめっき層４３、Ａｕめっき層４４およびＡｇめっき層４５の剥離（接続不良）を抑制できる。
図６は、図２の対応図であって、本発明の第２実施形態に係る半導体装置６１を第１形態例に係る外面めっき層４２と共に示す断面図である。図７は、図６に示す領域VIIの拡大図である。以下、半導体装置１に対して述べた構造に対応する構造については、同一の参照符号を付して説明を省略する。
図６および図７を参照して、有機絶縁層３１は、第１開口３４および第２開口３７の間の領域において無機絶縁層３０の内周縁３８を露出させている。無機絶縁層３０の内周縁３８の幅Ｗは任意であるが、無機絶縁層３０の厚さＴ２を超えていることが好ましい（Ｔ２＜Ｗ）。
無機絶縁層３０の厚さＴ２に対する内周縁３８の幅Ｗの比Ｗ／Ｔ２は、１を超えて１０以下であってもよい。比Ｗ／Ｔ２は、１を超えて２以下、２以上４以下、４以上６以下、６以上８以下、または、８以上１０以下であってもよい。比Ｗ／Ｔ２は、２以上５以下であることが好ましい。幅Ｗは、０μｍを超えて１０μｍ以下であってもよい。幅Ｗは、０μｍを超えて２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。
Ｎｉめっき層４１は、パッド開口２６内において第１主面電極２１の上に形成されている。Ｎｉめっき層４１は、第１開口３４内において第１主面電極２１を被覆し、第２開口３７内において無機絶縁層３０の内周縁３８を被覆している。Ｎｉめっき層４１は、有機絶縁層３１（絶縁層２４）の主面から第１主面電極２１側に間隔を空けて形成された外面を有している。Ｎｉめっき層４１は、第２開口３７内において有機絶縁層３１から間隔を空けて無機絶縁層３０の内周縁３８を被覆している。
Ｎｉめっき層４１は、具体的には、第１主面電極２１を被覆する第１部分４１Ａ、および、無機絶縁層３０の内周縁３８を被覆する第２部分４１Ｂを有している。Ｎｉめっき層４１の第１部分４１Ａは、第１開口３４内において粗面領域３９を埋めて第１主面電極２１を被覆している。第１部分４１Ａは、第１開口３４内において無機絶縁層３０の第１内壁３２の全域を被覆し、第１開口３４の開口端から第２開口３７の開口端に向かって突出している。第１部分４１Ａは、無機絶縁層３０の第１内壁３２に接続され、無機絶縁層３０の厚さ方向に延びる第１接続部を有している。
Ｎｉめっき層４１の第２部分４１Ｂは、第２開口３７内において第１部分４１Ａから有機絶縁層３１側に向けて引き出されている。第２部分４１Ｂは、第１開口３４の開口端を起点に有機絶縁層３１の第２内壁３５に向かう円弧状に形成されている。
第２部分４１Ｂは、第２開口３７内において無機絶縁層３０の内周縁３８を被覆している。第２部分４１Ｂは、この形態では、無機絶縁層３０の内周縁３８の一部が露出するように、第２開口３７内において有機絶縁層３１の第２内壁３５から無機絶縁層３０の第１内壁３２側に間隔を空けて無機絶縁層３０の内周縁３８を部分的に被覆している。
これにより、Ｎｉめっき層４１は、無機絶縁層３０の内周縁３８の一部および有機絶縁層３１の第２内壁３５の全域を露出させている。第２部分４１Ｂは、無機絶縁層３０の内周縁３８を挟んで第１主面電極２１に対向している。第２部分４１Ｂは、無機絶縁層３０の主面に接続され、無機絶縁層３０の幅方向に延びる第２接続部を有している。
Ｎｉめっき層４１は、無機絶縁層３０の厚さＴ２を超える厚さＴ４（Ｔ２＜Ｔ４）を有している。厚さＴ４は、有機絶縁層３１の厚さＴ３未満（Ｔ４＜Ｔ３）である。厚さＴ４は、無機絶縁層３０の厚さＴ２に内周縁３８の幅Ｗを加算した値（Ｔ２＋Ｗ）未満（Ｔ４＜Ｔ２＋Ｗ）である。これは、Ｎｉめっき層４１が有機絶縁層３１の第２内壁３５を露出させる条件である。厚さＴ４は、第１主面電極２１の主面を基準とするＮｉめっき層４１の厚さによって定義される。
無機絶縁層３０の厚さＴ２に対するＮｉめっき層４１の厚さＴ４の比Ｔ４／Ｔ２は、１を超えて５以下であってもよい。比Ｔ４／Ｔ２は、１を超えて２以下、２以上３以下、３以上４以下、または、４以上５以下であってもよい。厚さＴ４は、０．１μｍ以上１０μｍ以下であってもよい。厚さＴ４は、０．１μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。
外面めっき層４２は、第２開口３７内においてＮｉめっき層４１の外面を被覆している。外面めっき層４２は、Ｎｉめっき層４１の厚さＴ４未満の厚さＴ５（Ｔ５＜Ｔ４）を有している。外面めっき層４２は、この形態では、第２開口３７内において有機絶縁層３１の第２内壁３５から無機絶縁層３０の第１内壁３２側に間隔を空けて無機絶縁層３０の内周縁３８を部分的に被覆している。
外面めっき層４２は、導電接合材（たとえば半田）を介して外部接続される端子面４２Ａを有している。端子面４２Ａは、有機絶縁層３１の主面（第２開口３７の開口端）に対してＮｉめっき層４１側に位置している。これにより、外面めっき層４２は、第２開口３７内において無機絶縁層３０の内周縁３８の一部および有機絶縁層３１の第２内壁３５の全域を露出させている。
外面めっき層４２は、具体的には、Ｎｉめっき層４１側からこの順に積層されたＰｄめっき層４３およびＡｕめっき層４４を含む積層構造を有している。Ｐｄめっき層４３は、Ｎｉめっき層４１の外面に沿って膜状に形成されている。Ｐｄめっき層４３は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＮｉめっき層４１を被覆している。Ｐｄめっき層４３は、無機絶縁層３０の内周縁３８の一部が露出するように、第２開口３７内において有機絶縁層３１の第２内壁３５から無機絶縁層３０の第１内壁３２側に間隔を空けて無機絶縁層３０の内周縁３８を部分的に被覆している。これにより、Ｐｄめっき層４３は、第２開口３７内において無機絶縁層３０の内周縁３８の一部および有機絶縁層３１の第２内壁３５の全域を露出させている。
Ｐｄめっき層４３は、Ｎｉめっき層４１の厚さＴ４未満の厚さを有している。Ｐｄめっき層４３の厚さは、０．０１μｍ以上１μｍ以下であってもよい。Ｐｄめっき層４３の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
Ａｕめっき層４４は、Ｐｄめっき層４３の外面に沿って膜状に形成されている。Ａｕめっき層４４は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＰｄめっき層４３を被覆している。Ａｕめっき層４４は、無機絶縁層３０の内周縁３８の一部が露出するように、第２開口３７内において有機絶縁層３１の第２内壁３５から無機絶縁層３０の第１内壁３２側に間隔を空けて無機絶縁層３０の内周縁３８を部分的に被覆している。これにより、Ａｕめっき層４４は、第２開口３７内において無機絶縁層３０の内周縁３８の一部および有機絶縁層３１の第２内壁３５の全域を露出させている。
Ａｕめっき層４４は、Ｎｉめっき層４１の厚さＴ４未満の厚さを有している。Ａｕめっき層４４の厚さは、０．０１μｍ以上１μｍ以下であってもよい。Ａｕめっき層４４の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
この形態では、有機絶縁層３１の第２内壁３５の全域を露出させる外面めっき層４２が形成された例について説明した。しかし、有機絶縁層３１の第２内壁３５の一部を被覆する外面めっき層４２が採用されてもよい。この場合、Ｐｄめっき層４３およびＡｕめっき層４４の少なくとも１つが有機絶縁層３１の第２内壁３５の一部を被覆していてもよい。外面めっき層４２は、図８Ａ～図８Ｄに示される種々の形態を取り得る。
図８Ａは、図７の対応図であって、第２形態例に係る外面めっき層４２を示す拡大図である。以下、第１形態例に係る外面めっき層４２と異なる箇所について説明する。
図８Ａを参照して、外面めっき層４２は、この形態では、Ａｕめっき層４４からなる単層構造を有している。Ａｕめっき層４４は、Ｎｉめっき層４１の外面に沿って膜状に形成されている。Ａｕめっき層４４は、無機絶縁層３０の内周縁３８の一部が露出するように、第２開口３７内において有機絶縁層３１の第２内壁３５から無機絶縁層３０の第１内壁３２側に間隔を空けて無機絶縁層３０の内周縁３８を部分的に被覆している。
Ａｕめっき層４４は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＮｉめっき層４１を被覆している。これにより、Ａｕめっき層４４は、第２開口３７内において無機絶縁層３０の内周縁３８の一部および有機絶縁層３１の第２内壁３５の全域を露出させている。Ａｕめっき層４４は、有機絶縁層３１の第２内壁３５の一部を被覆していてもよい。
図８Ｂは、図７の対応図であって、第３形態例に係る外面めっき層４２を示す拡大図である。以下、第１形態例に係る外面めっき層４２と異なる箇所について説明する。
図８Ｂを参照して、外面めっき層４２は、この形態では、Ｐｄめっき層４３からなる単層構造を有している。Ｐｄめっき層４３は、Ｎｉめっき層４１の外面に沿って膜状に形成されている。Ｐｄめっき層４３は、無機絶縁層３０の内周縁３８の一部が露出するように、第２開口３７内において有機絶縁層３１の第２内壁３５から無機絶縁層３０の第１内壁３２側に間隔を空けて無機絶縁層３０の内周縁３８を部分的に被覆している。
Ｐｄめっき層４３は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＮｉめっき層４１を被覆している。これにより、Ｐｄめっき層４３は、第２開口３７内において無機絶縁層３０の内周縁３８の一部および有機絶縁層３１の第２内壁３５の全域を露出させている。Ｐｄめっき層４３は、有機絶縁層３１の第２内壁３５の一部を被覆していてもよい。
図８Ｃは、図７の対応図であって、第４形態例に係る外面めっき層４２を示す拡大図である。以下、第１形態例に係る外面めっき層４２と異なる箇所について説明する。
図８Ｃを参照して、外面めっき層４２は、この形態では、Ａｇめっき層４５からなる単層構造を有している。Ａｇめっき層４５は、Ｎｉめっき層４１の外面に沿って膜状に形成されている。Ａｇめっき層４５は、無機絶縁層３０の内周縁３８の一部が露出するように、第２開口３７内において有機絶縁層３１の第２内壁３５から無機絶縁層３０の第１内壁３２側に間隔を空けて無機絶縁層３０の内周縁３８を部分的に被覆している。
Ａｇめっき層４５は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＮｉめっき層４１を被覆している。これにより、Ａｇめっき層４５は、第２開口３７内において無機絶縁層３０の内周縁３８の一部および有機絶縁層３１の第２内壁３５の全域を露出させている。Ａｇめっき層４５は、有機絶縁層３１の第２内壁３５の一部を被覆していてもよい。
Ａｇめっき層４５は、Ｎｉめっき層４１の厚さＴ４未満の厚さを有している。Ａｇめっき層４５の厚さは、０．０１μｍ以上１μｍ以下であってもよい。Ａｇめっき層４５の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
図８Ｄは、図７の対応図であって、第５形態例に係る外面めっき層４２を示す拡大図である。以下、第１形態例に係る外面めっき層４２と異なる箇所について説明する。
図８Ｄを参照して、外面めっき層４２は、Ｎｉめっき層４１側からこの順に積層されたＰｄめっき層４３、Ａｕめっき層４４およびＡｇめっき層４５を含む積層構造を有している。
Ｐｄめっき層４３は、Ｎｉめっき層４１の外面に沿って膜状に形成されている。Ｐｄめっき層４３は、無機絶縁層３０の内周縁３８の一部が露出するように、第２開口３７内において有機絶縁層３１の第２内壁３５から無機絶縁層３０の第１内壁３２側に間隔を空けて無機絶縁層３０の内周縁３８を部分的に被覆している。Ｐｄめっき層４３は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＮｉめっき層４１を被覆している。これにより、Ｐｄめっき層４３は、第２開口３７内において無機絶縁層３０の内周縁３８の一部および有機絶縁層３１の第２内壁３５の全域を露出させている。
Ａｕめっき層４４は、Ｐｄめっき層４３の外面に沿って膜状に形成されている。Ａｕめっき層４４は、無機絶縁層３０の内周縁３８の一部が露出するように、第２開口３７内において有機絶縁層３１の第２内壁３５から無機絶縁層３０の第１内壁３２側に間隔を空けて無機絶縁層３０の内周縁３８を部分的に被覆している。Ａｕめっき層４４は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＰｄめっき層４３を被覆している。これにより、Ａｕめっき層４４は、第２開口３７内において無機絶縁層３０の内周縁３８の一部および有機絶縁層３１の第２内壁３５の全域を露出させている。
Ａｇめっき層４５は、Ａｕめっき層４４の外面に沿って膜状に形成されている。Ａｇめっき層４５は、無機絶縁層３０の内周縁３８の一部が露出するように、第２開口３７内において有機絶縁層３１の第２内壁３５から無機絶縁層３０の第１内壁３２側に間隔を空けて無機絶縁層３０の内周縁３８を部分的に被覆している。Ａｇめっき層４５は、第２開口３７の開口端から無機絶縁層３０側に間隔を空けてＡｕめっき層４４を被覆している。これにより、Ａｇめっき層４５は、第２開口３７内において無機絶縁層３０の内周縁３８の一部および有機絶縁層３１の第２内壁３５の全域を露出させている。Ｐｄめっき層４３、Ａｕめっき層４４およびＡｇめっき層４５の少なくとも１つが有機絶縁層３１の第２内壁３５の一部を被覆していてもよい。
以上、半導体装置６１によっても半導体装置１に対して述べた効果と同様の効果を奏することができる。特に、半導体装置６１に係るＮｉめっき層４１は、第２開口３７内において有機絶縁層３１から間隔を空けて無機絶縁層３０の内周縁３８を被覆している。これにより、有機絶縁層３１およびＮｉめっき層４１の間に不所望な間隙が形成されることを防止できる。よって、Ｎｉめっき層４１の信頼性を確実に向上できる。
さらに、半導体装置６１は、Ｎｉめっき層４１の外面を被覆する外面めっき層４２を含む。このような構造によれば、有機絶縁層３１およびＮｉめっき層４１の間に間隙が形成されないので、Ｎｉめっき層４１の外面に沿って外面めっき層４２を適切に形成できる。よって、外面めっき層４２の異常成膜に起因するＮｉめっき層４１の接続不良を適切に抑制できると同時に、外面めっき層４２の剥離（接続不良）を適切に抑制できる。
外面めっき層４２は、具体的には、Ｐｄめっき層４３、Ａｕめっき層４４およびＡｇめっき層４５のうちの少なくとも１つを含むことができる。したがって、Ｐｄめっき層４３、Ａｕめっき層４４およびＡｇめっき層４５の異常成膜に起因するＮｉめっき層４１の接続不良を抑制できる。これと同時に、Ｐｄめっき層４３、Ａｕめっき層４４およびＡｇめっき層４５の剥離（接続不良）を抑制できる。
図９は、第３実施形態に係る半導体装置１０１を示す平面図である。図１０は、図９に示す領域Xの拡大図である。図１１は、図１０に示すXI-XI線に沿う断面図である。図１２は、図９に示すXII-XII線に沿う断面図である。図１３は、図１２に示す領域XIIIの拡大図である。図１４は、図１２に示す領域XIVの拡大図である。以下では、半導体装置１に対して述べた構造に対応する構造については、同一の参照符号を付して説明を省略する。
図９～図１４を参照して、半導体装置１０１は、ＳＢＤに代えて、機能デバイスの一例としてのＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が、アクティブ領域８に形成されたＳｉＣ半導体装置である。
半導体装置１０１は、ＳｉＣチップ２、主面絶縁層１２、第１主面電極２１、絶縁層２４、パッド電極４０および第２主面電極（裏面電極）４６を含む。図９では、絶縁層２４がハッチングによって示されている。ＳｉＣチップ２の第１主面３および第２主面４は、平面視において四角形状（この形態では長方形状）に形成されている。
第１側面５Ａおよび第２側面５Ｂは、第１方向Ｘに沿って延び、第１方向Ｘに交差する第２方向Ｙに対向している。第１側面５Ａおよび第２側面５Ｂは、ＳｉＣチップ２の短辺を形成している。第３側面５Ｃおよび第４側面５Ｄは、第２方向Ｙに沿って延び、第１方向Ｘに対向している。第３側面５Ｃおよび第４側面５Ｄは、ＳｉＣチップ２の長辺を形成している。
第１側面５Ａ（第２側面５Ｂ）の長さは、０．１ｍｍ以上８ｍｍ以下であってもよい。第１側面５Ａ（第２側面５Ｂ）の長さは、０．１ｍｍ以上２．５ｍｍ以下であることが好ましい。第３側面５Ｃ（第４側面５Ｄ）の長さは、０．２ｍｍ以上１６ｍｍ以下であってもよい。第３側面５Ｃ（第４側面５Ｄ）の長さは、０．５ｍｍ以上５ｍｍ以下であることが好ましい。
ＳｉＣチップ２は、第１実施形態の場合と同様に、ＳｉＣ基板６およびＳｉＣエピタキシャル層７を含む積層構造を有している。ＳｉＣ基板６は、ＭＩＳＦＥＴのドレイン領域として形成されている。ＳｉＣエピタキシャル層７は、ＭＩＳＦＥＴのドリフト領域として形成されている。
ＳｉＣエピタキシャル層７は、この形態では、法線方向Ｚに沿って異なるｎ型不純物濃度を有している。ＳｉＣエピタキシャル層７は、具体的には、ｎ型不純物濃度が高い高濃度領域１０２、および、高濃度領域１０２よりもｎ型不純物濃度が低い低濃度領域１０３を含む。
高濃度領域１０２は、第１主面３側の領域に形成されている。低濃度領域１０３は、高濃度領域１０２に対して第２主面４側の領域に形成されている。高濃度領域１０２の厚さは、低濃度領域１０３の厚さ未満である。高濃度領域１０２の厚さは、ＳｉＣエピタキシャル層７の総厚さの２分の１未満である。
高濃度領域１０２のｎ型不純物濃度は、１．０×１０１６ｃｍ－３以上１．０×１０１８ｃｍ－３以下であってもよい。低濃度領域１０３のｎ型不純物濃度は、１．０×１０１５ｃｍ－３以上１．０×１０１６ｃｍ－３以下であってもよい。むろん、ＳｉＣエピタキシャル層７のｎ型不純物濃度は、１．０×１０１５ｃｍ－３以上１．０×１０１８ｃｍ－３以下の範囲で、ＳｉＣ基板６から第１主面３に向けてｎ型不純物濃度が漸減する濃度勾配を有していてもよい。
アクティブ領域８は、平面視において側面５Ａ～５Ｄから内方に間隔を空けてＳｉＣチップ２の中央部に形成されている。アクティブ領域８は、平面視において側面５Ａ～５Ｄに平行な４辺を有する長方形状に形成されている。一方、外側領域９は、平面視においてアクティブ領域８を取り囲む長方形環状に形成されている。
半導体装置１０１は、アクティブ領域８において第１主面３に形成された複数のトレンチゲート構造１０４を含む。複数のトレンチゲート構造１０４は、第１方向Ｘに沿って延びる帯状にそれぞれ形成され、第２方向Ｙに間隔を空けて形成されている。複数のトレンチゲート構造１０４は、平面視において第１方向Ｘに沿って延びるストライプ状に形成されている。
複数のトレンチゲート構造１０４は、この形態では、アクティブ領域８において一方側（第３側面５Ｃ側）の周縁部から他方側（第４側面５Ｄ側）の周縁部に向けて帯状に延びている。複数のトレンチゲート構造１０４は、アクティブ領域８において一方側の周縁部および他方側の周縁部の間の中間部を横切っている。
各トレンチゲート構造１０４の長さは、１ｍｍ以上１０ｍｍ以下であってもよい。各トレンチゲート構造１０４の長さは、１ｍｍ以上２ｍｍ以下、２ｍｍ以上４ｍｍ以下、４ｍｍ以上６ｍｍ以下、６ｍｍ以上８ｍｍ以下、または、８ｍｍ以上１０ｍｍ以下であってもよい。各トレンチゲート構造１０４の長さは、２ｍｍ以上６ｍｍ以下であることが好ましい。１つのトレンチゲート構造１０４の単位面積当たりの総延長は、０．５μｍ／μｍ２以上０．７５μｍ／μｍ２以下であってもよい。
各トレンチゲート構造１０４は、ゲートトレンチ１０５、ゲート絶縁層１０６およびゲート電極１０７を含む。図１０では、ゲート絶縁層１０６およびゲート電極１０７がハッチングによって示されている。
ゲートトレンチ１０５は、ＳｉＣエピタキシャル層７に形成されている。ゲートトレンチ１０５は、側壁および底壁を含む。ゲートトレンチ１０５の長辺を形成する側壁は、ＳｉＣ単結晶のａ面によって形成されている。ゲートトレンチ１０５の短辺を形成する側壁は、ＳｉＣ単結晶のｍ面によって形成されている。
ゲートトレンチ１０５の側壁は、法線方向Ｚに沿って延びていてもよい。ＳｉＣチップ２内においてゲートトレンチ１０５の側壁が第１主面３に対して成す角度は、９０°以上９５°以下（たとえば９１°以上９３°以下）であってもよい。ゲートトレンチ１０５の側壁は、第１主面３に対してほぼ垂直に形成されていてもよい。ゲートトレンチ１０５は、第１主面３から底壁に向けて開口幅が狭まる先細り形状に形成されていてもよい。
ゲートトレンチ１０５の底壁は、高濃度領域１０２に位置している。ゲートトレンチ１０５の底壁は、ＳｉＣ単結晶のｃ面に面している。ゲートトレンチ１０５の底壁は、ＳｉＣ単結晶のｃ面に対してａ軸方向に傾斜したオフ角を有している。ゲートトレンチ１０５の底壁は、第１主面３に対して平行に形成されていてもよい。ゲートトレンチ１０５の底壁は、第２主面４に向かう湾曲状に形成されていてもよい。
ゲートトレンチ１０５は、第１深さＤ１を有している。第１深さＤ１は、０．５μｍ以上３μｍ以下であってもよい。第１深さＤ１は、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、１．５μｍ以上２μｍ以下、２μｍ以上２．５μｍ以下、または、２．５μｍ以上３μｍ以下であってもよい。
ゲートトレンチ１０５の第２方向Ｙに沿う幅は、０．１μｍ以上２μｍ以下であってもよい。ゲートトレンチ１０５の幅は、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、または、１．５μｍ以上２μｍ以下であってもよい。
ゲートトレンチ１０５の開口エッジ部は、第１主面３からゲートトレンチ１０５の内方に向かって下り傾斜した傾斜部を含む。ゲートトレンチ１０５の開口エッジ部は、第１主面３およびゲートトレンチ１０５の側壁を接続する部分である。ゲートトレンチ１０５の傾斜部は、ＳｉＣチップ２に向けて窪んだ湾曲状に形成されている。ゲートトレンチ１０５の傾斜部は、ゲートトレンチ１０５に向かう湾曲状に形成されていてもよい。ゲートトレンチ１０５の傾斜部は、ゲートトレンチ１０５の開口エッジ部に対する電界集中を緩和する。
ゲート絶縁層１０６は、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ジルコニウムおよび酸化タンタルのうちの少なくとも１つを含む。ゲート絶縁層１０６は、酸化シリコン層および窒化シリコン層が任意の順で積層された積層構造を有していてもよい。ゲート絶縁層１０６は、酸化シリコン層または窒化シリコン層からなる単層構造を有していてもよい。ゲート絶縁層１０６は、この形態では、酸化シリコン層からなる単層構造を有している。
ゲート絶縁層１０６は、ゲートトレンチ１０５の内壁に沿って膜状に形成され、ゲートトレンチ１０５内においてリセス空間を区画している。ゲート絶縁層１０６は、第１領域１０８、第２領域１０９および第３領域１１０を含む。第１領域１０８は、ゲートトレンチ１０５の側壁に沿って形成されている。第２領域１０９は、ゲートトレンチ１０５の底壁に沿って形成されている。第３領域１１０は、ゲートトレンチ１０５の開口エッジ部を介して第１主面３を部分的に被覆している。
第１領域１０８の厚さは、０．０１μｍ以上０．２μｍ以下であってもよい。第２領域１０９の厚さは、０．０５μｍ以上０．５μｍ以下であってもよい。第２領域１０９の厚さは、第１領域１０８の厚さを超えていてもよい。第３領域１１０の厚さは、０．０５μｍ以上０．５μｍ以下であってもよい。第３領域１１０の厚さは、第１領域１０８の厚さを超えていてもよい。
ゲート絶縁層１０６は、開口エッジ部においてゲートトレンチ１０５内に向けて膨出した膨出部１１１を含む。膨出部１１１は、ゲート絶縁層１０６の第１領域１０８および第３領域１１０の接続部に形成されている。膨出部１１１は、ゲートトレンチ１０５の内方に向かう湾曲状に形成されている。膨出部１１１は、開口エッジ部においてゲートトレンチ１０５の開口を狭めている。膨出部１１１を有さないゲート絶縁層１０６が形成されていてもよい。一様な厚さを有するゲート絶縁層１０６が形成されていてもよい。
ゲート電極１０７は、ゲート絶縁層１０６を挟んでゲートトレンチ１０５に埋設されている。ゲート電極１０７は、具体的には、ゲートトレンチ１０５内においてゲート絶縁層１０６によって区画されたリセス空間に埋設されている。ゲート電極１０７は、ゲートトレンチ１０５の開口から露出する電極面を有している。ゲート電極１０７の電極面は、ゲートトレンチ１０５の底壁に向かって窪んだ湾曲状に形成されている。ゲート電極１０７の電極面は、ゲート絶縁層１０６の膨出部１１１によって狭められている。
ゲート電極１０７は、金属材料以外の導電材料からなる。ゲート電極１０７は、導電性ポリシリコンからなることが好ましい。ゲート電極１０７は、この形態では、ｐ型不純物が添加されたｐ型ポリシリコンを含む。
ゲート電極１０７のｐ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２２ｃｍ－３以下であってもよい。ゲート電極１０７のｐ型不純物は、ホウ素、アルミニウム、インジウムおよびガリウムのうちの少なくとも１つを含んでいてもよい。ゲート電極１０７のシート抵抗は、１０Ω／□以上５００Ω／□以下（この形態では２００Ω／□程度）であってもよい。ゲート電極１０７の厚さは、０．５μｍ以上３μｍ以下であってもよい。
半導体装置１０１は、ゲート電極１０７を被覆する第１低抵抗層１１２を含む。第１低抵抗層１１２は、ゲートトレンチ１０５内においてゲート電極１０７を被覆している。第１低抵抗層１１２は、トレンチゲート構造１０４の一部を形成している。
第１低抵抗層１１２は、ゲート電極１０７のシート抵抗未満のシート抵抗を有する導電材料を含む。第１低抵抗層１１２のシート抵抗は、０．０１Ω／□以上１０Ω／□以下であってもよい。第１低抵抗層１１２の厚さは、０．０１μｍ以上３μｍ以下であってもよい。第１低抵抗層１１２の厚さは、ゲート電極１０７の厚さ未満であることが好ましい。
第１低抵抗層１１２は、具体的には、ポリサイド層を含む。ポリサイド層は、ゲート電極１０７の表層部を金属材料によってシリサイド化することによって形成されている。つまり、ゲート電極１０７の電極面は、第１低抵抗層１１２によって形成されている。ポリサイド層は、具体的には、ゲート電極１０７に添加されたｐ型不純物を含むｐ型ポリサイド層からなる。ポリサイド層は、１０μΩ・ｃｍ以上１１０μΩ・ｃｍ以下の比抵抗を有していることが好ましい。
ゲート電極１０７および第１低抵抗層１１２が埋め込まれたゲートトレンチ１０５内のシート抵抗は、ゲート電極１０７単体のシート抵抗未満である。ゲートトレンチ１０５内のシート抵抗は、ｎ型不純物が添加されたｎ型ポリシリコンのシート抵抗以下であることが好ましい。ゲートトレンチ１０５内のシート抵抗は、第１低抵抗層１１２のシート抵抗に近似される。ゲートトレンチ１０５内のシート抵抗は、０．０１Ω／□以上１０Ω／□以下であってもよい。ゲートトレンチ１０５内のシート抵抗は、１０Ω／□未満であることが好ましい。
第１低抵抗層１１２は、ＴｉＳｉ、ＴｉＳｉ２、ＮｉＳｉ、ＣｏＳｉ、ＣｏＳｉ２、ＭｏＳｉ２およびＷＳｉ２のうちの少なくとも１つを含んでいてもよい。とりわけ、これらの種のうちのＮｉＳｉ、ＣｏＳｉ２およびＴｉＳｉ２は、比抵抗の値および温度依存性が比較的小さいことから、第１低抵抗層１１２を形成するポリサイド層として適している。第１低抵抗層１１２は、他の領域への拡散が少ない性質を有するＣｏＳｉ２からなることが最も好ましい。
第１低抵抗層１１２は、ゲート絶縁層１０６に接する接触部を含む。第１低抵抗層１１２の接触部は、具体的には、ゲート絶縁層１０６の第３領域１１０（膨出部１１１）に接している。これにより、第１低抵抗層１１２およびＳｉＣエピタキシャル層７の間の電流パスを抑制できる。特に、第１低抵抗層１１２の接触部を、ゲート絶縁層１０６において比較的厚い角部に接続させる設計は、電流パスのリスクを低減する上で有効である。
ｎ型ポリシリコンとは相異なる仕事関数を有するｐ型ポリシリコンをゲートトレンチ１０５に埋め込むことにより、ゲート閾値電圧Ｖｔｈを１Ｖ程度増加させることができる。しかし、ｐ型ポリシリコンは、ｎ型ポリシリコンのシート抵抗よりも数十倍（おおよそ２０倍）高いシート抵抗を有している。そのため、ｐ型ポリシリコンをゲート電極１０７の材料として採用した場合、ゲートトレンチ１０５内の寄生抵抗（以下、単に「ゲート抵抗」という。）の増加に伴ってエネルギ損失が増大する。
そこで、半導体装置１０１では、ゲート電極１０７（ｐ型ポリシリコン）の上に第１低抵抗層１１２（ｐ型ポリサイド）を形成している。第１低抵抗層１１２によれば、ゲート閾値電圧Ｖｔｈの増加を許容させながら、ゲートトレンチ１０５内のシート抵抗を低減できる。
たとえば、第１低抵抗層１１２を有する構造によれば、第１低抵抗層１１２を有さない構造と比較してシート抵抗を１００分の１以下に低下させることができる。第１低抵抗層１１２を有する構造によれば、ｎ型ポリシリコンを含むゲート電極１０７と比較してシート抵抗を５分の１以下に低下させることができる。
これにより、ゲート抵抗を低減できるから、トレンチゲート構造１０４に沿って電流を効率的に拡散させることができる。つまり、第１低抵抗層１１２は、ゲートトレンチ１０５内に電流を拡散する電流拡散層として形成されている。特に、ミリメートルオーダの長さ（１ｍｍ以上の長さ）を有するゲートトレンチ１０５の場合には電流の伝達に時間を要するが、第１低抵抗層１１２によればスイッチング遅延を適切に抑制できる。
第１低抵抗層１１２を有する構造によれば、ゲート閾値電圧Ｖｔｈを高める上でＳｉＣエピタキシャル層７内のｐ型不純物濃度を増加させなくて済む。よって、チャネル抵抗の増加を抑制しながら、ゲート閾値電圧Ｖｔｈを適切に増加させることができる。
半導体装置１０１は、隣り合う複数のトレンチゲート構造１０４の間の領域にそれぞれ形成された複数のトレンチソース構造１２１を含む。複数のトレンチソース構造１２１は、１つのトレンチゲート構造１０４を挟み込む態様で、第２方向Ｙに間隔を空けて形成されている。
複数のトレンチソース構造１２１は、第１方向Ｘに沿って延びる帯状にそれぞれ形成されている。複数のトレンチソース構造１２１は、平面視において第１方向Ｘに沿って延びるストライプ状に形成されている。
第２方向Ｙに隣り合うトレンチソース構造１２１の中央部間のピッチＰＳは、１μｍ以上５μｍ以下であってもよい。ピッチＰＳは、１μｍ以上２μｍ以下、２μｍ以上３μｍ以下、３μｍ以上４μｍ以下、または、４μｍ以上５μｍ以下であってもよい。ピッチＰＳは、１．５μｍ以上３μｍ以下であることが好ましい。
各トレンチソース構造１２１は、ソーストレンチ１２２、ソース絶縁層１２３およびソース電極１２４を含む。図１０では、ソース電極１２４がハッチングによって示されている。
ソーストレンチ１２２は、ＳｉＣエピタキシャル層７に形成されている。ソーストレンチ１２２は、側壁および底壁を含む。ソーストレンチ１２２の長辺を形成する側壁は、ＳｉＣ単結晶のａ面によって形成されている。ソーストレンチ１２２の短辺を形成する側壁は、ＳｉＣ単結晶のｍ面によって形成されている。
ソーストレンチ１２２の底壁は、高濃度領域１０２に位置している。ソーストレンチ１２２の底壁は、ゲートトレンチ１０５の底壁に対して第２主面４側の領域に位置している。ソーストレンチ１２２の底壁は、法線方向Ｚに関して、ゲートトレンチ１０５の底壁および低濃度領域１０３の間の領域に位置している。
ソーストレンチ１２２の底壁は、ＳｉＣ単結晶のｃ面に面している。ソーストレンチ１２２の底壁は、ＳｉＣ単結晶のｃ面に対してａ軸方向に傾斜したオフ角を有している。ソーストレンチ１２２の底壁は、第１主面３に対して平行に形成されていてもよい。ソーストレンチ１２２の底壁は、第２主面４に向かう湾曲状に形成されていてもよい。
ソーストレンチ１２２は、ゲートトレンチ１０５の第１深さＤ１を超える第２深さＤ２を有している。第１深さＤ１に対する第２深さＤ２の比ＤＳ／ＤＧは、ソーストレンチ１２２が高濃度領域１０２内に位置するという条件において、１．５以上であってもよい。比ＤＳ／ＤＧは、２以上であることが好ましい。
第２深さＤ２は、０．５μｍ以上１０μｍ以下であってもよい。第２深さＤ２は、０．５μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。第１深さＤ１とほぼ等しい第２深さＤ２を有するソーストレンチ１２２が形成されてもよい。
ソーストレンチ１２２は、第１トレンチ部１２５および第２トレンチ部１２６を含む。第１トレンチ部１２５は、ソーストレンチ１２２の開口側に形成されている。第１トレンチ部１２５は、第２方向Ｙに関して第１幅Ｗ１を有している。第１トレンチ部１２５は、第１主面３から底壁側に向かって第１幅Ｗ１が狭まる先細り形状に形成されていてもよい。
第１トレンチ部１２５は、ゲートトレンチ１０５の底壁に対して第１主面３側の領域に形成されていることが好ましい。つまり、第１トレンチ部１２５の深さは、ゲートトレンチ１０５の第１深さＤ１未満であることが好ましい。ゲートトレンチ１０５の底壁を横切る第１トレンチ部１２５が形成されていてもよい。つまり、第１トレンチ部１２５の深さは、ゲートトレンチ１０５の第１深さＤ１を超えていてもよい。
第１トレンチ部１２５の深さは、０．１μｍ以上２μｍ以下であってもよい。第１トレンチ部１２５の深さは、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、または、１．５μｍ以上２μｍ以下であってもよい。
第１トレンチ部１２５の第１幅Ｗ１は、ゲートトレンチ１０５の幅以上であってもよいし、ゲートトレンチ１０５の幅未満であってもよい。第１幅Ｗ１は、ゲートトレンチ１０５の幅を超えていることが好ましい。第１幅Ｗ１は、０．１μｍ以上２μｍ以下であってもよい。第１幅Ｗ１は、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、または、１．５μｍ以上２μｍ以下であってもよい。
第２トレンチ部１２６は、ソーストレンチ１２２の底壁側に形成されている。第２トレンチ部１２６は、法線方向Ｚに関して、第１トレンチ部１２５およびＳｉＣエピタキシャル層７の底部の間の領域に形成され、ゲートトレンチ１０５の底壁を横切っている。法線方向Ｚに関して、第１トレンチ部１２５を基準とした第２トレンチ部１２６の深さは、ゲートトレンチ１０５の第１深さＤ１を超えていることが好ましい。
第２トレンチ部１２６は、第２方向Ｙに関して第１幅Ｗ１未満の第２幅Ｗ２を有している。第２幅Ｗ２は、第１幅Ｗ１未満という条件下において、ゲートトレンチ１０５の幅以上であってもよいし、ゲートトレンチ１０５の幅未満であってもよい。
第２幅Ｗ２は、０．１μｍ以上２μｍ未満であってもよい。第２幅Ｗ２は、０．１μｍ以上２μｍ未満であってもよい。第２幅Ｗ２は、０．１μｍ以上０．５μｍ以下、０．５μｍ以上１μｍ以下、１μｍ以上１．５μｍ以下、または、１．５μｍ以上２μｍ未満であってもよい。むろん、第１幅Ｗ１とほぼ等しい第２幅Ｗ２を有する第２トレンチ部１２６が形成されてもよい。
ソーストレンチ１２２の全体的な開口幅は、ゲートトレンチ１０５の開口幅と同程度に形成されていることが好ましい。ソーストレンチ１２２の開口幅がゲートトレンチ１０５の開口幅と同程度であるとは、ソーストレンチ１２２の開口幅が、ゲートトレンチ１０５の開口幅の±２０％の範囲内に収まっていることをいう。
第２トレンチ部１２６の側壁は、法線方向Ｚに沿って延びていてもよい。ＳｉＣチップ２内において第２トレンチ部１２６の側壁が第１主面３に対して成す角度は、９０°以上９５°以下（たとえば９１°以上９３°以下）であってもよい。第２トレンチ部１２６の側壁は、第１主面３に対してほぼ垂直に形成されていてもよい。第２トレンチ部１２６は、第１トレンチ部１２５から底壁側に向かって第２幅Ｗ２が狭まる先細り形状に形成されていてもよい。
ソース絶縁層１２３は、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ジルコニウムまたは酸化タンタルのうちの少なくとも１つを含む。ソース絶縁層１２３は、酸化シリコン層および窒化シリコン層が任意の順で積層された積層構造を有していてもよい。ソース絶縁層１２３は、酸化シリコン層または窒化シリコン層からなる単層構造を有していてもよい。ソース絶縁層１２３は、この形態では、酸化シリコン層からなる単層構造を有している。
ソース絶縁層１２３は、ソーストレンチ１２２の内壁に沿って膜状に形成され、ソーストレンチ１２２内においてリセス空間を区画している。ソース絶縁層１２３は、具体的には、第１トレンチ部１２５を露出させ、第２トレンチ部１２６を被覆するようにソーストレンチ１２２の内壁に沿って膜状に形成されている。
これにより、ソース絶縁層１２３は、第２トレンチ部１２６内においてリセス空間を区画している。ソース絶縁層１２３は、第１トレンチ部１２５を露出させる側壁窓部１２７を有している。
ソース絶縁層１２３は、第１領域１２８および第２領域１２９を含む。第１領域１２８は、ソーストレンチ１２２の側壁に沿って形成されている。第２領域１２９は、ソーストレンチ１２２の底壁に沿って形成されている。第１領域１２８の厚さは、第２領域１２９の厚さ未満である。第１領域１２８の厚さは、０．０１μｍ以上０．２μｍ以下であってもよい。第２領域１２９の厚さは、０．０５μｍ以上０．５μｍ以下であってもよい。
第１領域１２８の厚さは、ゲート絶縁層１０６の第１領域１２８の厚さとほぼ等しくてもよい。第２領域１２９の厚さは、ゲート絶縁層１０６の第２領域１２９の厚さとほぼ等しくてもよい。一様な厚さを有するソース絶縁層１２３が形成されていてもよい。
ソース電極１２４は、ソース絶縁層１２３を挟んでソーストレンチ１２２に埋設されている。ソース電極１２４は、具体的には、ソース絶縁層１２３を挟んで第１トレンチ部１２５および第２トレンチ部１２６に埋設されている。
ソース電極１２４は、ソーストレンチ１２２の底壁側において第２トレンチ部１２６によって区画されたリセス空間に埋設されている。ソース電極１２４は、ソーストレンチ１２２の開口側において側壁窓部１２７から露出する第１トレンチ部１２５の側壁に接する側壁コンタクト部１３０を有している。
ソース電極１２４は、ソーストレンチ１２２の開口から露出する電極面を有している。ソース電極１２４の電極面は、ソーストレンチ１２２の底壁に向かって窪んだ湾曲状に形成されている。ソース電極１２４の電極面は、第１主面３に対して平行に形成されていてもよい。
法線方向Ｚに関して、ソース電極１２４の厚さは、０．５μｍ以上１０μｍ以下であってもよい。ソース電極１２４の厚さは、０．５μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。
ソース電極１２４は、金属材料以外の導電材料からなる。ソース電極１２４は、導電性ポリシリコンからなることが好ましい。ソース電極１２４は、この形態では、ｐ型不純物が添加されたｐ型ポリシリコンを含む。
ソース電極１２４のｐ型不純物濃度は、１．０×１０１８ｃｍ－３以上１．０×１０２２ｃｍ－３以下であってもよい。ソース電極１２４のｐ型不純物濃度は、ゲート電極１０７のｐ型不純物濃度と等しいことが好ましい。ソース電極１２４のｐ型不純物は、ホウ素、アルミニウム、インジウムおよびガリウムのうちの少なくとも１つを含んでいてもよい。
半導体装置１０１は、ソース電極１２４を被覆する第２低抵抗層１３１を含む。第２低抵抗層１３１は、ソーストレンチ１２２内においてソース電極１２４を被覆している。第２低抵抗層１３１は、トレンチソース構造１２１の一部を形成している。第２低抵抗層１３１は、第１低抵抗層１１２と同様の構造を有している。第２低抵抗層１３１の説明については、第１低抵抗層１１２の説明が準用される。
半導体装置１０１は、アクティブ領域８において第１主面３の表層部に形成されたｐ型のボディ領域１４１を含む。ボディ領域１４１は、アクティブ領域８を画定している。ボディ領域１４１のｐ型不純物濃度は、ゲート電極１０７およびソース電極１２４のｐ型不純物濃度未満である。ボディ領域１４１のｐ型不純物濃度のピーク値は、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下であってもよい。
ボディ領域１４１は、第１主面３の表層部において、ゲートトレンチ１０５の側壁およびソーストレンチ１２２の側壁を被覆している。ボディ領域１４１は、ゲートトレンチ１０５の底壁に対して第１主面３側の領域に形成されている。ボディ領域１４１は、ゲート絶縁層１０６を挟んでゲート電極１０７に対向している。
ボディ領域１４１は、第２トレンチ部１２６に対して第１トレンチ部１２５側の領域に形成されている。ボディ領域１４１は、第１トレンチ部１２５を被覆している。ボディ領域１４１は、第１トレンチ部１２５から露出するソース電極１２４の側壁コンタクト部１３０に接続されている。これにより、ボディ領域１４１は、ＳｉＣチップ２内においてソース接地されている。ボディ領域１４１は、第２トレンチ部１２６の一部を被覆していてもよい。この場合、ボディ領域１４１は、ソース絶縁層１２３の一部を挟んでソース電極１２４に対向していてもよい。
半導体装置１０１は、ボディ領域１４１の表層部に形成されたｎ＋型のソース領域１４２を含む。ソース領域１４２は、ゲートトレンチ１０５に沿って形成されている。ソース領域１４２のｎ型不純物濃度のピーク値は、高濃度領域１０２のｎ型不純物濃度のピーク値を超えている。ソース領域１４２のｎ型不純物濃度のピーク値は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。
ソース領域１４２は、ボディ領域１４１の表層部においてゲートトレンチ１０５の側壁およびソーストレンチ１２２の側壁を被覆している。ソース領域１４２は、ゲート絶縁層１０６を挟んでゲート電極１０７に対向している。ソース領域１４２は、ゲート絶縁層１０６を挟んで第１低抵抗層１１２に対向していることが好ましい。
ソース領域１４２は、さらに、第２トレンチ部１２６に対して第１トレンチ部１２５側の領域に形成されている。ソース領域１４２は、第１トレンチ部１２５を被覆している。ソース領域１４２は、第１トレンチ部１２５から露出するソース電極１２４の側壁コンタクト部１３０に接続されている。これにより、ソース領域１４２は、ＳｉＣチップ２内においてソース接地されている。
ソース領域１４２は、この形態では、第１主面３においてゲート絶縁層１０６の第３領域１１０によって隠蔽された隠蔽部、および、第３領域１１０から露出した露出部を有している。ソース領域１４２の全域が第３領域１１０によって被覆されていてもよい。
ソース領域１４２においてゲートトレンチ１０５の側壁に沿う部分は、ボディ領域１４１内において高濃度領域１０２との間でＭＩＳＦＥＴのチャネルを画定している。チャネルのＯＮ／ＯＦＦは、ゲート電極１０７によって制御される。
半導体装置１０１は、アクティブ領域８において第１主面３の表層部に形成されたｐ＋型の複数のコンタクト領域１４３を含む。各コンタクト領域１４３のｐ型不純物濃度のピーク値は、ボディ領域１４１のｐ型不純物濃度のピーク値を超えている。各コンタクト領域１４３のｐ型不純物濃度のピーク値は、１．０×１０１８ｃｍ－３以上１．０×１０２１ｃｍ－３以下であってもよい。
複数のコンタクト領域１４３は、複数のソーストレンチ１２２に沿う領域にそれぞれ形成されている。複数のコンタクト領域１４３は、具体的には、対応する１つのソーストレンチ１２２に対して１対複数の関係で形成されている。複数のコンタクト領域１４３は、対応するソーストレンチ１２２に沿って間隔を空けてそれぞれ形成されている。複数のコンタクト領域１４３は、ゲートトレンチ１０５から間隔を空けてそれぞれ形成されている。
各コンタクト領域１４３は、対応する第１トレンチ部１２５を被覆している。各コンタクト領域１４３は、対応する第１トレンチ部１２５において、ソース電極１２４の側壁コンタクト部１３０およびソース領域１４２の間に介在している。各コンタクト領域１４３は、さらに、対応する第１トレンチ部１２５において、ソース電極１２４の側壁コンタクト部１３０およびボディ領域１４１の間に介在している。
これにより、各コンタクト領域１４３は、ソース電極１２４、ボディ領域１４１およびソース領域１４２に電気的に接続されている。各コンタクト領域１４３は、ＳｉＣチップ２内においてソース接地されている。
各コンタクト領域１４３において第１トレンチ部１２５を被覆する部分は、ゲートトレンチ１０５に向けて引き出されている。各コンタクト領域１４３において第１トレンチ部１２５を被覆する部分は、ボディ領域１４１の底部に対して第１主面３側の領域に形成されている。各コンタクト領域１４３において第１トレンチ部１２５を被覆する部分は、ゲートトレンチ１０５およびソーストレンチ１２２の間の中間領域まで延びていてもよい。
各コンタクト領域１４３は、さらに、対応する第２トレンチ部１２６を被覆している。各コンタクト領域１４３は、対応する第２トレンチ部１２６において、ソース絶縁層１２３を挟んでソース電極１２４に対向している。
各コンタクト領域１４３は、さらに、対応するソーストレンチ１２２の底壁を被覆している。各コンタクト領域１４３は、対応するソーストレンチ１２２の底壁を挟んでソース電極１２４に対向している。各コンタクト領域１４３の底部は、対応するソーストレンチ１２２の底壁に対して平行に形成されていてもよい。
半導体装置１０１は、アクティブ領域８において第１主面３の表層部に形成されたｐ型の複数のディープウェル領域１４４を含む。各ディープウェル領域１４４のｐ型不純物濃度のピーク値は、コンタクト領域１４３のｐ型不純物濃度のピーク値未満である。
各ディープウェル領域１４４のｐ型不純物濃度のピーク値は、ボディ領域１４１のｐ型不純物濃度のピーク値以上であってもよいし、ボディ領域１４１のｐ型不純物濃度のピーク値未満であってもよい。各ディープウェル領域１４４のｐ型不純物濃度のピーク値は、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下であってもよい。
複数のディープウェル領域１４４は、複数のソーストレンチ１２２に対して１対１対応の関係で形成されている。各ディープウェル領域１４４は、平面視において対応するソーストレンチ１２２に沿って延びる帯状に形成されている。各ディープウェル領域１４４は、高濃度領域１０２に形成されている。各ディープウェル領域１４４は、ボディ領域１４１に対して第２主面４側の領域に形成されている。各ディープウェル領域１４４は、ボディ領域１４１に連なっている。
各ディープウェル領域１４４は、対応する第２トレンチ部１２６を被覆する部分を含む。各ディープウェル領域１４４は、コンタクト領域１４３を挟んで対応する第２トレンチ部１２６を被覆する部分を含む。各ディープウェル領域１４４は、さらに、対応するソーストレンチ１２２の底壁を被覆する部分を含む。各ディープウェル領域１４４は、コンタクト領域１４３を挟んで対応するソーストレンチ１２２の底壁を被覆する部分を含む。
各ディープウェル領域１４４は、ゲートトレンチ１０５の底壁に対して第２主面４側に位置する底部を有している。各ディープウェル領域１４４の底部は、各ソーストレンチ１２２の底壁に対して平行に形成されていてもよい。複数のディープウェル領域１４４は、一定の深さで形成されていることが好ましい。
各ディープウェル領域１４４は、高濃度領域１０２との間でｐｎ接合部を形成している。このｐｎ接合部からは、ゲートトレンチ１０５に向けて空乏層が拡がる。空乏層は、ゲートトレンチ１０５の底壁にオーバラップしてもよい。
ｐｎ接合ダイオードだけを備える半導体装置１０１では、トレンチを備えていないという構造上、ＳｉＣチップ２内における電界集中の問題は少ない。各ディープウェル領域１４４は、トレンチゲート型のＭＩＳＦＥＴをｐｎ接合ダイオードの構造に近づける。これにより、トレンチゲート型のＭＩＳＦＥＴにおいて、ＳｉＣチップ２内における電界を緩和できる。
ゲートトレンチ１０５の底壁に対して第２主面４側に底部を有するディープウェル領域１４４によれば、空乏層によって、ゲートトレンチ１０５に対する電界集中を適切に緩和できる。複数のソーストレンチ１２２（ディープウェル領域１４４）の間のピッチＰＳを狭めることは、電界集中を緩和し、耐圧を向上させる上で有効である。
複数のディープウェル領域１４４は、一定の深さで形成されていることが好ましい。これにより、ＳｉＣチップ２の耐圧（たとえば破壊耐量）が各ディープウェル領域１４４によって制限されることを抑制できるから、耐圧の向上を適切に図ることができる。
ソーストレンチ１２２を利用することにより、ＳｉＣチップ２の比較的深い領域にディープウェル領域１４４を適切に形成できる。ソーストレンチ１２２に沿ってディープウェル領域１４４を形成できるから、複数のディープウェル領域１４４の深さにバラツキが生じるのを適切に抑制できる。
この形態では、高濃度領域１０２の一部が複数のディープウェル領域１４４の間の領域に介在している。これにより、複数のディープウェル領域１４４の間の領域においてＪＦＥＴ（Junction Field Effect Transistor）抵抗を低減できる。
この形態では、各ディープウェル領域１４４の底部が高濃度領域１０２に位置している。これにより、高濃度領域１０２における各ディープウェル領域１４４の直下の領域において第１主面３に対して平行な横方向に電流経路を形成できる。その結果、電流拡がり抵抗を低減できる。低濃度領域１０３は、このような構造において、ＳｉＣチップ２の耐圧を高める。
主面絶縁層１２は、第１主面３の全域を被覆している。主面絶縁層１２は、アクティブ領域８においてソース領域１４２およびコンタクト領域１４３を被覆している。主面絶縁層１２は、具体的には、アクティブ領域８において第２方向Ｙに沿う断面視においてソース領域１４２の全域およびコンタクト領域１４３の全域を被覆している。主面絶縁層１２は、平面視においてソース領域１４２の全域およびコンタクト領域１４３の全域を被覆している。
主面絶縁層１２は、さらに具体的には、アクティブ領域８において第１トレンチ部１２５を横切ってソース電極１２４を被覆している。主面絶縁層１２は、第１主面３の上においてソース電極１２４の側壁コンタクト部１３０を被覆している。
主面絶縁層１２は、アクティブ領域８において複数のソース電極１２４をそれぞれ露出させる複数のコンタクト開口１５１を有している。複数のコンタクト開口１５１は、複数のソース電極１２４に対して１対１対応の関係で形成されている。各コンタクト開口１５１は、トレンチソース構造１２１に沿って延びる帯状に形成されていてもよい。各コンタクト開口１５１は、平面視においてソーストレンチ１２２（第１トレンチ部１２５）の側壁によって取り囲まれた領域内に形成されている。
各コンタクト開口１５１は、ソーストレンチ１２２（第１トレンチ部１２５）の側壁からソーストレンチ１２２の内方に間隔を空けてソース電極１２４を露出させている。コンタクト開口１５１は、ソース電極１２４のみを露出させている。コンタクト開口１５１の開口エッジ部は、コンタクト開口１５１内に向かう湾曲状に形成されている。
ソース電極１２４の電極面には、ソーストレンチ１２２の底壁に向かって窪んだリセス１５２が形成されている。リセス１５２は、トレンチソース構造１２１に沿って延びる帯状に形成されていてもよい。リセス１５２は、平面視においてソーストレンチ１２２（第１トレンチ部１２５）の側壁によって取り囲まれた領域内に形成されている。
リセス１５２は、ソーストレンチ１２２（第１トレンチ部１２５）の側壁からソーストレンチ１２２の内方に間隔を空けて形成されている。リセス１５２は、第２低抵抗層１３１を露出させている。リセス１５２は、第２低抵抗層１３１を貫通していてもよい。コンタクト開口１５１は、ソース電極１２４のリセス１５２に連通している。
主面絶縁層１２の周縁は、側面５Ａ～５Ｄから露出している。主面絶縁層１２の周縁は、この形態では、側面５Ａ～５Ｄに連なっている。主面絶縁層１２の周縁は、側面５Ａ～５Ｄから内方に間隔を空けて形成されていてもよい。この場合、主面絶縁層１２は、第１主面３において外側領域９に位置する部分を露出させる。
主面絶縁層１２の厚さは、０．１μｍ以上１０μｍ以下であってもよい。主面絶縁層１２の厚さは、０．１μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。主面絶縁層１２の厚さは、０．５μｍ以上５μｍ以下であることが好ましい。
第１主面電極２１は、主面絶縁層１２の上に形成されている。第１主面電極２１の厚さＴ１は、１μｍ以上１００μｍ以下であってもよい。厚さＴ１は、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上４０μｍ以下、４０μｍ以上６０μｍ以下、６０μｍ以上８０μｍ以下、または、８０μｍ以上１００μｍ以下であってもよい。厚さＴ１は、２０μｍ以上６０μｍ以下であることが好ましい。
第１主面電極２１は、ゲート主面電極１５３、ゲート配線電極１５４およびソース主面電極１５５を含む。ゲート主面電極１５３（ゲート配線電極１５４）には、ゲート電圧が印加される。ゲート電圧は、１０Ｖ以上５０Ｖ以下（たとえば３０Ｖ程度）であってもよい。ソース主面電極１５５には、ソース電圧が印加される。ソース電圧は、基準電圧（たとえばＧＮＤ電圧）であってもよい。
ゲート主面電極１５３は、アクティブ領域８に形成されている。ゲート主面電極１５３は、平面視において第１側面５Ａ側の領域に形成されている。ゲート主面電極１５３は、具体的には、平面視において第１側面５Ａの中央部に形成されている。ゲート主面電極１５３は、平面視において側面５Ａ～５Ｄのうちの任意の２つを接続する角部に形成されていてもよい。ゲート主面電極１５３は、平面視において四角形状に形成されていてもよい。
ゲート配線電極１５４は、ゲート主面電極１５３から引き出されており、アクティブ領域８の周縁に沿って帯状に延びている。ゲート配線電極１５４は、この形態では、第１側面５Ａ、第３側面５Ｃおよび第４側面５Ｄに沿って延び、アクティブ領域８の内方を３方向から区画している。ゲート配線電極１５４は、主面絶縁層１２を介してゲート電極１０７に電気的に接続されている。ゲート主面電極１５３からの電気信号は、ゲート配線電極１５４を介してゲート電極１０７に伝達される。
ソース主面電極１５５は、ゲート主面電極１５３およびゲート配線電極１５４から間隔を空けてアクティブ領域８に形成されている。ソース主面電極１５５は、ゲート主面電極１５３およびゲート配線電極１５４によって区画された領域を被覆し、平面視においてＣ字形状に形成されている。
ソース主面電極１５５は、コンタクト開口１５１を介してソース電極１２４に電気的に接続されている。つまり、この形態では、金属材料からなるソース主面電極１５５が導電性ポリシリコンからなるソース電極１２４に電気的に接続されている。
第１主面電極２１（ゲート主面電極１５３、ゲート配線電極１５４およびソース主面電極１５５）は、ＳｉＣチップ２側からこの順に積層されたバリア電極２２および主電極２３を含む積層構造をそれぞれ有している。
バリア電極２２は、この形態では、Ｔｉ層およびＴｉＮ層のうちの少なくとも１を含む。バリア電極２２は、ＳｉＣチップ２側からこの順に積層されたＴｉ層およびＴｉＮ層を含む積層構造を有していることが好ましい。バリア電極２２は、Ｔｉ層またはＴｉＮ層からなる単層構造を有していてもよい。
バリア電極２２の厚さは、０．０１μｍ以上１μｍ以下であってもよい。バリア電極２２の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
主電極２３は、バリア電極２２の上に膜状に形成されている。主電極２３は、バリア電極２２の主面の全域を被覆している。主電極２３は、バリア電極２２の抵抗値未満の抵抗値を有している。主電極２３は、Ａｌ系金属層からなる。主電極２３は、具体的には、純Ａｌ層、ＡｌＳｉ合金層、ＡｌＣｕ合金層およびＡｌＳｉＣｕ合金層のうちの少なくとも１つを含む。
主電極２３は、純Ａｌ層、ＡｌＳｉ合金層、ＡｌＣｕ合金層およびＡｌＳｉＣｕ合金層のうちの２つ以上が任意の順序で積層された積層構造を有していてもよい。主電極２３は、純Ａｌ層、ＡｌＳｉ合金層、ＡｌＣｕ合金層またはＡｌＳｉＣｕ合金層からなる単層構造を有していてもよい。主電極２３は、ＡｌＳｉ合金層、ＡｌＣｕ合金層またはＡｌＳｉＣｕ合金層からなる単層構造を有していることが好ましい。
主電極２３の厚さは、バリア電極２２の厚さを超えている。主電極２３の厚さは、１０μｍ以上１００μｍ以下であってもよい。主電極２３の厚さは、１０μｍ以上２０μｍ以下、２０μｍ以上４０μｍ以下、４０μｍ以上６０μｍ以下、６０μｍ以上８０μｍ以下、または、８０μｍ以上１００μｍ以下であってもよい。主電極２３の厚さは、２０μｍ以上６０μｍ以下であることが好ましい。バリア電極２２の厚さは主電極２３の厚さと比較して極めて小さいため、第１主面電極２１の厚さＴ１は、主電極２３の厚さに近似される。
絶縁層２４は、第１主面３の上において第１主面電極２１を被覆している。図９では、絶縁層２４がハッチングによって示されている。絶縁層２４は、具体的には、主面絶縁層１２の上に形成されている。絶縁層２４の周縁は、側面５Ａ～５Ｄから内方に間隔を空けて形成されている。これにより、絶縁層２４は、主面絶縁層１２の周縁部を露出させている。
絶縁層２４の周縁は、側面５Ａ～５Ｄとの間でダイシングストリート２５を区画している。ダイシングストリート２５によれば、ウエハから半導体装置１０１を切り出す際に、絶縁層２４を物理的に切断せずに済む。これにより、ウエハから半導体装置１０１を円滑に切り出すことができると同時に、絶縁層２４の剥離や劣化を抑制できる。その結果、絶縁層２４によってＳｉＣチップ２や第１主面電極２１等の保護対象物を適切に保護できる。
ダイシングストリート２５の幅は、１μｍ以上２５μｍ以下であってもよい。ダイシングストリート２５の幅は、ダイシングストリート２５が延びる方向に直交する方向の幅である。ダイシングストリート２５の幅は、１μｍ以上５μｍ以下、５μｍ以上１０μｍ以下、１０μｍ以上１５μｍ以下、１５μｍ以上２０μｍ以下、または、２０μｍ以上２５μｍ以下であってもよい。
絶縁層２４は、第１主面電極２１を露出させるパッド開口２６を有している。パッド開口２６は、この形態では、ゲート主面電極１５３を露出させるゲートパッド開口１６１、および、ソース主面電極１５５を露出させるソースパッド開口１６２を含む。ゲートパッド開口１６１は、平面視において側面５Ａ～５Ｄに平行な４辺を有する多角形状に形成されていてもよい。ソースパッド開口１６２は、平面視において側面５Ａ～５Ｄに平行な４辺を有する多角形状に形成されていてもよい。ゲートパッド開口１６１の平面形状およびソースパッド開口１６２の平面形状は、任意である。
絶縁層２４は、具体的には、ＳｉＣチップ２側からこの順に積層された無機絶縁層３０および有機絶縁層３１を含む積層構造を有している。無機絶縁層３０は、主面絶縁層１２、ゲート主面電極１５３およびソース主面電極１５５に沿って膜状に形成されている。無機絶縁層３０は、第１ゲート内壁１６３、第１ソース内壁１６４および第１外壁１６５を含む。以下、第１ゲート内壁１６３、第１ソース内壁１６４および第１外壁１６５を纏めて第１壁面ということがある。
第１ゲート内壁１６３は、ゲート主面電極１５３の一部を露出させる第１ゲート開口１６６を区画している。第１ゲート開口１６６は、ゲートパッド開口１６１の一部を形成している。第１ゲート開口１６６は、ゲート主面電極１５３の平面形状に相似する平面形状を有し、ゲート主面電極１５３の内方部を露出させている。第１ゲート開口１６６の平面形状は任意である。第１ゲート開口１６６は、平面視において側面５Ａ～５Ｄに平行な４辺を有する多角形状に区画されていてもよい。
第１ソース内壁１６４は、ソース主面電極１５５の一部を露出させる第１ソース開口１６７を区画している。第１ソース開口１６７は、ソースパッド開口１６２の一部を形成している。第１ソース開口１６７は、ソース主面電極１５５の平面形状に相似する平面形状を有し、ソース主面電極１５５の内方部を露出させている。第１ソース開口１６７の平面形状は任意である。第１ソース開口１６７は、平面視において側面５Ａ～５Ｄに平行な４辺を有する多角形状に区画されていてもよい。
無機絶縁層３０の第１外壁１６５は、側面５Ａ～５Ｄから内方に間隔を空けて形成され、側面５Ａ～５Ｄとの間でダイシングストリート２５の一部を区画している。これにより、無機絶縁層３０は、主面絶縁層１２の周縁部を露出させている。第１外壁１６５は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されていてもよい。
無機絶縁層３０の第１壁面が、無機絶縁層３０内において第１主面電極２１の主面との間で成す角度は、３０°以上９０°以下であってもよい。第１壁面が、無機絶縁層３０内において第１主面電極２１の主面との間で成す角度は、４５°以上９０°未満であることが好ましい。第１壁面の角度は、第１壁面の下端部および上端部を結ぶ直線が、第１主面電極２１の主面との間で成す角度によって定義される。
無機絶縁層３０は、Ｎｉに対する密着性が高い性質を有している。無機絶縁層３０は、酸化シリコン層および窒化シリコン層のうちの少なくとも１つを含む。無機絶縁層３０は、ＳｉＣチップ２側からこの順に積層された酸化シリコン層および窒化シリコン層を含む積層構造を有していてもよい。無機絶縁層３０は、酸化シリコン層または窒化シリコン層からなる単層構造を有していてもよい。無機絶縁層３０は、主面絶縁層１２とは異なる絶縁材料を含むことが好ましい。無機絶縁層３０は、この形態では、窒化シリコン層からなる単層構造を有している。
無機絶縁層３０の厚さＴ２は、第１主面電極２１の厚さＴ１未満（Ｔ２＜Ｔ１）であることが好ましい。厚さＴ２は、０．１μｍ以上１０μｍ以下であってもよい。厚さＴ２は、０．１μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。厚さＴ２は、１μｍ以上５μｍ以下であることが好ましい。厚さＴ２は、１μｍ以上２μｍ以下であることが特に好ましい。
有機絶縁層３１は、無機絶縁層３０の上に膜状に形成されている。有機絶縁層３１は、第２ゲート内壁１６８、第２ソース内壁１６９および第２外壁１７０を含む。以下、第２ゲート内壁１６８、第２ソース内壁１６９および第２外壁１７０を纏めて第２壁面ということがある。
図１３を参照して、第２ゲート内壁１６８は、この形態では、無機絶縁層３０側に向けて窪んだ湾曲状に形成されている。第２ゲート内壁１６８は、ゲート主面電極１５３の一部を露出させる第２ゲート開口１７１を区画している。第２ゲート開口１７１は、ゲート主面電極１５３の平面形状に相似する平面形状を有し、ゲート主面電極１５３の内方部を露出させている。第２ゲート開口１７１の平面形状は任意である。第２ゲート開口１７１は、平面視において側面５Ａ～５Ｄに平行な４辺を有する多角形状に区画されていてもよい。
第２ゲート開口１７１は、無機絶縁層３０の第１ゲート開口１６６に連通し、第１ゲート開口１６６との間でゲートパッド開口１６１を形成している。第２ゲート開口１７１は、第１ゲート開口１６６から間隔を空けて第１ゲート開口１６６を取り囲み、無機絶縁層３０の一部を露出させている。有機絶縁層３１は、具体的には、第１ゲート開口１６６および第２ゲート開口１７１の間の領域において無機絶縁層３０の主面の一部をゲート内周縁１７２として露出させている。
ゲート内周縁１７２の幅ＷＧは、０μｍを超えて１０μｍ以下であってもよい。幅ＷＧは、０μｍを超えて１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。幅ＷＧは、１μｍ以上５μｍ以下であることが好ましい。幅ＷＧは、任意であるが、無機絶縁層３０の厚さＴ２以下（ＷＧ≦Ｔ２）であることが好ましい。幅ＷＧは、１μｍ以上２μｍ以下であることが特に好ましい。
図１４を参照して、第２ソース内壁１６９は、この形態では、無機絶縁層３０側に向けて窪んだ湾曲状に形成されている。第２ソース内壁１６９は、ソース主面電極１５５の一部を露出させる第２ソース開口１７３を区画している。第２ソース開口１７３は、ソース主面電極１５５の平面形状に相似する平面形状を有し、ソース主面電極１５５の内方部を露出させている。第２ソース開口１７３の平面形状は任意である。第２ソース開口１７３は、平面視において側面５Ａ～５Ｄに平行な４辺を有する多角形状に区画されていてもよい。
第２ソース開口１７３は、無機絶縁層３０の第１ソース開口１６７に連通し、第１ソース開口１６７との間でソースパッド開口１６２を形成している。第２ソース開口１７３は、第１ソース開口１６７から間隔を空けて第１ソース開口１６７を取り囲み、無機絶縁層３０の一部を露出させている。有機絶縁層３１は、具体的には、第１ソース開口１６７および第２ソース開口１７３の間の領域において無機絶縁層３０の主面の一部をソース内周縁１７４として露出させている。
ソース内周縁１７４の幅ＷＳは、０μｍを超えて１０μｍ以下であってもよい。幅ＷＳは、０μｍを超えて１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。幅ＷＳは、１μｍ以上５μｍ以下であることが好ましい。幅ＷＳは、任意であるが、無機絶縁層３０の厚さＴ２以下（ＷＳ≦Ｔ２）であることが好ましい。幅ＷＳは、１μｍ以上２μｍ以下であることが特に好ましい。
有機絶縁層３１の第２外壁１７０は、この形態では、無機絶縁層３０側に向けて窪んだ湾曲状に形成されている。第２外壁１７０は、側面５Ａ～５Ｄから内方に間隔を空けて無機絶縁層３０の上に形成され、側面５Ａ～５Ｄとの間でダイシングストリート２５の一部を区画している。これにより、有機絶縁層３１は、主面絶縁層１２の周縁部を露出させている。第２外壁１７０は、平面視において側面５Ａ～５Ｄに平行な４辺を有する四角形状に形成されていてもよい。
有機絶縁層３１の第２外壁１７０は、無機絶縁層３０の第１外壁１６５を横切って主面絶縁層１２の上に形成されていてもよい。この場合、有機絶縁層３１の第２外壁１７０によってダイシングストリート２５が区画される。
有機絶縁層３１の第２壁面が有機絶縁層３１内において無機絶縁層３０の主面との間で成す角度は、３０°以上９０°以下であってもよい。第２壁面が、有機絶縁層３１内において無機絶縁層３０の主面との間で成す角度は、４５°以上９０°未満であることが好ましい。第２壁面の角度は、第２壁面の下端部および上端部を結ぶ直線が、無機絶縁層３０の主面との間で成す角度によって定義される。
有機絶縁層３１は、無機絶縁層３０と比較してＮｉに対する密着性が低い性質を有している。有機絶縁層３１は、ネガティブタイプまたはポジティブタイプの感光性樹脂を含む。有機絶縁層３１は、ポリイミド、ポリアミドおよびポリベンゾオキサゾールのうちの少なくとも１つを含んでいてもよい。有機絶縁層３１は、この形態では、ポリイミドを含む。
有機絶縁層３１は、無機絶縁層３０の厚さＴ２を超える厚さＴ３（Ｔ２＜Ｔ３）を有していることが好ましい。無機絶縁層３０の厚さＴ２に対する有機絶縁層３１の厚さＴ３の比Ｔ３／Ｔ２は、１を超えて１０以下であってもよい。比Ｔ３／Ｔ２は、１を超えて、２以下、２以上４以下、４以上６以下、６以上８以下、８以上１０以下であってもよい。比Ｔ３／Ｔ２は、２以上６以下であることが好ましい。
厚さＴ３は、１μｍ以上５０μｍ以下であってもよい。厚さＴ３は、１μｍ以上１０μｍ以下、１０μｍ以上２０μｍ以下、２０μｍ以上３０μｍ以下、３０μｍ以上４０μｍ以下、または、４０μｍ以上５０μｍ以下であってもよい。厚さＴ３は、５μｍ以上３０μｍ以下であることが好ましい。
第１主面電極２１の粗面領域３９は、この形態では、ゲート粗面領域１７５およびソース粗面領域１７６を含む。ゲート粗面領域１７５は、ゲート主面電極１５３においてゲートパッド開口１６１（無機絶縁層３０の第１ゲート開口１６６）から露出する露出面に形成されている。ゲート粗面領域１７５は、第１ゲート内壁１６３の直下の領域に形成された窪みを含む。これにより、第１ゲート内壁１６３は、ゲート粗面領域１７５にオーバハングした部分を含む。
ソース粗面領域１７６は、ソース主面電極１５５においてソースパッド開口１６２（無機絶縁層３０の第１ソース開口１６７）から露出する露出面に形成されている。ソース粗面領域１７６は、第１ソース内壁１６４の直下の領域に形成された窪みを含む。これにより、第１ソース内壁１６４は、ソース粗面領域１７６にオーバハングした部分を含む。
パッド電極４０は、この形態では、ゲートパッド電極１８１およびソースパッド電極１８２を含む。ゲートパッド電極１８１は、ゲートパッド開口１６１内においてゲート主面電極１５３の上に形成された第１Ｎｉめっき層１８３を含む。第１Ｎｉめっき層１８３は、第１実施形態に係るＮｉめっき層４１に対応している。
第１Ｎｉめっき層１８３は、第１ゲート開口１６６内においてゲート主面電極１５３を被覆し、第２ゲート開口１７１内において無機絶縁層３０のゲート内周縁１７２を被覆している。第１Ｎｉめっき層１８３は、有機絶縁層３１（絶縁層２４）の主面からゲート主面電極１５３側に間隔を空けて形成された外面を有している。第１Ｎｉめっき層１８３は、第２ゲート開口１７１内において有機絶縁層３１を被覆している。
図１３を参照して、第１Ｎｉめっき層１８３は、具体的には、ゲート主面電極１５３を被覆する第１部分１８３Ａ、および、無機絶縁層３０のゲート内周縁１７２を被覆する第２部分１８３Ｂを有している。
第１Ｎｉめっき層１８３の第１部分１８３Ａは、第１ゲート開口１６６内においてゲート粗面領域１７５を埋めてゲート主面電極１５３を被覆している。第１部分１８３Ａは、無機絶縁層３０の第１ゲート内壁１６３の全域を被覆し、第１ゲート開口１６６の開口端から第２ゲート開口１７１の開口端に向かって突出している。第１部分１８３Ａは、無機絶縁層３０の第１ゲート内壁１６３に接続され、無機絶縁層３０の厚さ方向に延びる第１接続部を有している。
第１Ｎｉめっき層１８３の第２部分１８３Ｂは、第２ゲート開口１７１内において第１部分１８３Ａから有機絶縁層３１側に向けて引き出されている。第２部分１８３Ｂは、第１ゲート開口１６６の開口端を起点に有機絶縁層３１に向かう円弧状に形成されている。
第２部分１８３Ｂは、第２ゲート開口１７１内において無機絶縁層３０のゲート内周縁１７２を被覆している。これにより、第２部分１８３Ｂは、無機絶縁層３０のゲート内周縁１７２を挟んでゲート主面電極１５３に対向している。第２部分１８３Ｂは、無機絶縁層３０の主面に接続され、無機絶縁層３０の幅方向に延びる第２接続部を有している。
第２部分１８３Ｂは、この形態では、第２ゲート開口１７１内において有機絶縁層３１の第２ゲート内壁１６８をさらに被覆している。第２部分１８３Ｂは、有機絶縁層３１の第２ゲート内壁１６８の中間部に対して無機絶縁層３０側の領域を被覆している。換言すると、第２部分１８３Ｂは、第２ゲート内壁１６８（有機絶縁層３１）の露出面積が第２ゲート内壁１６８（有機絶縁層３１）の隠蔽面積を超えるように有機絶縁層３１を被覆している。このように、第１Ｎｉめっき層１８３は、第１部分１８３Ａおよび第２部分１８３Ｂが第１ゲート開口１６６の開口端に異なる２方向から係合（engage）するように形成されている。
第１Ｎｉめっき層１８３は、無機絶縁層３０の厚さＴ２を超える厚さＴ４（Ｔ２＜Ｔ４）を有している。厚さＴ４は、有機絶縁層３１の厚さＴ３未満（Ｔ３＜Ｔ４）である。厚さＴ４は、無機絶縁層３０の厚さＴ２にゲート内周縁１７２の幅ＷＧを加算した値（Ｔ２＋ＷＧ）を超えている（Ｔ２＋ＷＧ＜Ｔ４）。これは、第１Ｎｉめっき層１８３が有機絶縁層３１の第２ゲート内壁１６８に接する条件である。厚さＴ４は、ゲート主面電極１５３の主面を基準とする第１Ｎｉめっき層１８３の厚さによって定義される。
無機絶縁層３０の厚さＴ２に対する第１Ｎｉめっき層１８３の厚さＴ４の比Ｔ４／Ｔ２は、１を超えて５以下であってもよい。比Ｔ４／Ｔ２は、１を超えて２以下、２以上３以下、３以上４以下、または、４以上５以下であってもよい。
厚さＴ４は、０．１μｍ以上１５μｍ以下であってもよい。厚さＴ４は、０．１μｍ以上１μｍ以下、１μｍ以上３μｍ以下、３μｍ以上６μｍ以下、６μｍ以上９μｍ以下、９μｍ以上１２μｍ以下、または、１２μｍ以上１５μｍ以下であってもよい。厚さＴ４は、２μｍ以上８μｍ以下であることが好ましい。
ゲートパッド電極１８１は、第１Ｎｉめっき層１８３とは異なる金属材料からなり、第２ゲート開口１７１内において第１Ｎｉめっき層１８３の外面を被覆する第１外面めっき層１８４を含む。第１外面めっき層１８４は、第１実施形態に係る外面めっき層４２に対応している。
第１外面めっき層１８４は、第１Ｎｉめっき層１８３の厚さＴ４未満の厚さＴ５（Ｔ５＜Ｔ４）を有している。第１外面めっき層１８４は、第２ゲート開口１７１内において有機絶縁層３１の第２ゲート内壁１６８を被覆している。
第１外面めっき層１８４は、導電接合材（たとえば半田）を介して外部接続されるゲート端子面１８５Ａを有している。ゲート端子面１８５Ａは、有機絶縁層３１の主面（第２ゲート開口１７１の開口端）に対して第１Ｎｉめっき層１８３側に位置している。これにより、第１外面めっき層１８４は、有機絶縁層３１の第２ゲート内壁１６８の一部を露出させている。
第１外面めっき層１８４は、具体的には、第１Ｎｉめっき層１８３側からこの順に積層された第１Ｐｄめっき層１８５および第１Ａｕめっき層１８６を含む積層構造を有している。第１Ｐｄめっき層１８５および第１Ａｕめっき層１８６は、第１実施形態に係るＰｄめっき層４３およびＡｕめっき層４４にそれぞれ対応している。
第１Ｐｄめっき層１８５は、第１Ｎｉめっき層１８３の外面に沿って膜状に形成されている。第１Ｐｄめっき層１８５は、第２ゲート開口１７１の開口端から無機絶縁層３０側に間隔を空けて第１Ｎｉめっき層１８３を被覆している。第１Ｐｄめっき層１８５は、第２ゲート開口１７１内において有機絶縁層３１の第２ゲート内壁１６８を被覆している。
第１Ｐｄめっき層１８５は、第１Ｎｉめっき層１８３の厚さＴ４未満の厚さを有している。第１Ｐｄめっき層１８５の厚さは、０．０１μｍ以上１μｍ以下であってもよい。第１Ｐｄめっき層１８５の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
第１Ａｕめっき層１８６は、第１Ｐｄめっき層１８５の外面に沿って膜状に形成されている。第１Ａｕめっき層１８６は、第２ゲート開口１７１の開口端から無機絶縁層３０側に間隔を空けて第１Ｐｄめっき層１８５を被覆している。第１Ａｕめっき層１８６は、第２ゲート開口１７１内において有機絶縁層３１の第２ゲート内壁１６８を被覆している。
第１Ａｕめっき層１８６は、第１Ｎｉめっき層１８３の厚さＴ４未満の厚さを有している。第１Ａｕめっき層１８６の厚さは、０．０１μｍ以上１μｍ以下であってもよい。第１Ａｕめっき層１８６の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
この形態では、第１外面めっき層１８４が第１Ｐｄめっき層１８５および第１Ａｕめっき層１８６を含む積層構造を有している例について説明した。しかし、前述の図４Ａ～図４Ｄに示された第２～第４形態例に係る外面めっき層４２のうちのいずれか１つと同様の形態を有する第１外面めっき層１８４が採用されてもよい。
ソースパッド電極１８２は、ソースパッド開口１６２内においてソース主面電極１５５の上に形成された第２Ｎｉめっき層１９３を含む。第２Ｎｉめっき層１９３は、第１実施形態に係るＮｉめっき層４１に対応している。
第２Ｎｉめっき層１９３は、第１ソース開口１６７内においてソース主面電極１５５を被覆し、第２ソース開口１７３内において無機絶縁層３０のソース内周縁１７４を被覆している。第２Ｎｉめっき層１９３は、有機絶縁層３１（絶縁層２４）の主面からソース主面電極１５５側に間隔を空けて形成された外面を有している。第２Ｎｉめっき層１９３は、第２ソース開口１７３内において有機絶縁層３１を被覆している。
図１４を参照して、第２Ｎｉめっき層１９３は、具体的には、ソース主面電極１５５を被覆する第１部分１９３Ａ、および、無機絶縁層３０のソース内周縁１７４を被覆する第２部分１９３Ｂを有している。
第２Ｎｉめっき層１９３の第１部分１９３Ａは、第１ソース開口１６７内においてソース粗面領域１７６を埋めてソース主面電極１５５を被覆している。第１部分１９３Ａは、無機絶縁層３０の第１ソース内壁１６４の全域を被覆し、第１ソース開口１６７の開口端から第２ソース開口１７３の開口端に向かって突出している。第１部分１９３Ａは、無機絶縁層３０の第１ソース内壁１６４に接続され、無機絶縁層３０の厚さ方向に延びる第１接続部を有している。
第２Ｎｉめっき層１９３の第２部分１９３Ｂは、第２ソース開口１７３内において第１部分１９３Ａから有機絶縁層３１側に向けて引き出されている。第２部分１９３Ｂは、第１ソース開口１６７の開口端を起点に有機絶縁層３１に向かう円弧状に形成されている。
第２部分１９３Ｂは、第２ソース開口１７３内において無機絶縁層３０のソース内周縁１７４を被覆している。これにより、第２部分１９３Ｂは、無機絶縁層３０のソース内周縁１７４を挟んでソース主面電極１５５に対向している。第２部分１９３Ｂは、無機絶縁層３０の主面に接続され、無機絶縁層３０の幅方向に延びる第２接続部を有している。
第２部分１９３Ｂは、この形態では、第２ソース開口１７３内において有機絶縁層３１の第２ソース内壁１６９をさらに被覆している。第２部分１９３Ｂは、有機絶縁層３１の第２ソース内壁１６９の中間部に対して無機絶縁層３０側の領域を被覆している。換言すると、第２部分１９３Ｂは、第２ソース内壁１６９（有機絶縁層３１）の露出面積が第２ソース内壁１６９（有機絶縁層３１）の隠蔽面積を超えるように有機絶縁層３１を被覆している。このように、第２Ｎｉめっき層１９３は、第１部分１９３Ａおよび第２部分１９３Ｂが第１ソース開口１６７の開口端に異なる２方向から係合（engage）するように形成されている。
第２Ｎｉめっき層１９３は、無機絶縁層３０の厚さＴ２を超える厚さＴ４（Ｔ２＜Ｔ４）を有している。厚さＴ４は、有機絶縁層３１の厚さＴ３未満（Ｔ３＜Ｔ４）である。厚さＴ４は、無機絶縁層３０の厚さＴ２にソース内周縁１７４の幅ＷＳを加算した値（Ｔ２＋ＷＳ）を超えている（Ｔ２＋ＷＳ＜Ｔ４）。これは、第２Ｎｉめっき層１９３が有機絶縁層３１の第２ソース内壁１６９に接する条件である。厚さＴ４は、ソース主面電極１５５の主面を基準とする第２Ｎｉめっき層１９３の厚さによって定義される。
無機絶縁層３０の厚さＴ２に対する第２Ｎｉめっき層１９３の厚さＴ４の比Ｔ４／Ｔ２は、１を超えて５以下であってもよい。比Ｔ４／Ｔ２は、１を超えて２以下、２以上３以下、３以上４以下、または、４以上５以下であってもよい。
厚さＴ４は、０．１μｍ以上１５μｍ以下であってもよい。厚さＴ４は、０．１μｍ以上１μｍ以下、１μｍ以上３μｍ以下、３μｍ以上６μｍ以下、６μｍ以上９μｍ以下、９μｍ以上１２μｍ以下、または、１２μｍ以上１５μｍ以下であってもよい。厚さＴ４は、２μｍ以上８μｍ以下であることが好ましい。
ソースパッド電極１８２は、第２Ｎｉめっき層１９３とは異なる金属材料からなり、第２ソース開口１７３内において第２Ｎｉめっき層１９３の外面を被覆する第２外面めっき層１９４を含む。第２外面めっき層１９４は、第１実施形態に係る外面めっき層４２に対応している。
第２外面めっき層１９４は、第２Ｎｉめっき層１９３の厚さＴ４未満の厚さＴ５（Ｔ５＜Ｔ４）を有している。第２外面めっき層１９４は、第２ソース開口１７３内において有機絶縁層３１の第２ソース内壁１６９を被覆している。
第２外面めっき層１９４は、導電接合材（たとえば半田）を介して外部接続されるソース端子面１９４Ａを有している。ソース端子面１９４Ａは、有機絶縁層３１の主面（第２ソース開口１７３の開口端）に対して第２Ｎｉめっき層１９３側に位置している。これにより、第２外面めっき層１９４は、有機絶縁層３１の第２ソース内壁１６９の一部を露出させている。
第２外面めっき層１９４は、具体的には、第２Ｎｉめっき層１９３側からこの順に積層された第２Ｐｄめっき層１９５および第２Ａｕめっき層１９６を含む積層構造を有している。第２Ｐｄめっき層１９５および第２Ａｕめっき層１９６は、第１実施形態に係るＰｄめっき層４３およびＡｕめっき層４４にそれぞれ対応している。
第２Ｐｄめっき層１９５は、第２Ｎｉめっき層１９３の外面に沿って膜状に形成されている。第２Ｐｄめっき層１９５は、第２ソース開口１７３の開口端から無機絶縁層３０側に間隔を空けて第２Ｎｉめっき層１９３を被覆している。第２Ｐｄめっき層１９５は、第２ソース開口１７３内において有機絶縁層３１の第２ソース内壁１６９を被覆している。
第２Ｐｄめっき層１９５は、第２Ｎｉめっき層１９３の厚さＴ４未満の厚さを有している。第２Ｐｄめっき層１９５の厚さは、０．０１μｍ以上１μｍ以下であってもよい。第２Ｐｄめっき層１９５の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
第２Ａｕめっき層１９６は、第２Ｐｄめっき層１９５の外面に沿って膜状に形成されている。第２Ａｕめっき層１９６は、第２ソース開口１７３の開口端から無機絶縁層３０側に間隔を空けて第２Ｐｄめっき層１９５を被覆している。第２Ａｕめっき層１９６は、第２ソース開口１７３内において有機絶縁層３１の第２ソース内壁１６９を被覆している。
第２Ａｕめっき層１９６は、第２Ｎｉめっき層１９３の厚さＴ４未満の厚さを有している。第２Ａｕめっき層１９６の厚さは、０．０１μｍ以上１μｍ以下であってもよい。第２Ａｕめっき層１９６の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
この形態では、第２外面めっき層１９４が第２Ｐｄめっき層１９５および第２Ａｕめっき層１９６を含む積層構造を有している例について説明した。しかし、前述の図４Ａ～図４Ｄに示された第２～第４形態例に係る外面めっき層４２のうちのいずれか１つと同様の形態を有する第２外面めっき層１９４が採用されてもよい。
第２主面電極４６は、第２主面４の全域を被覆している。第２主面電極４６は、第２主面４との間でオーミック接触を形成している。第２主面電極４６は、ドレイン電極として形成されている。
第２主面電極４６は、Ｔｉ層、Ｎｉ層、Ｐｄ層、Ａｕ層およびＡｇ層のうちの少なくとも１つを含む。第２主面電極４６は、Ｔｉ層、Ｎｉ層、Ｐｄ層、Ａｕ層およびＡｇ層のうちの少なくとも２つを任意の順序で積層した積層構造を有していてもよい。第２主面電極４６は、Ｔｉ層、Ｎｉ層、Ｐｄ層、Ａｕ層およびＡｇ層からなる単層構造を有していてもよい。第２主面電極４６は、オーミック電極としてのＴｉ層を含むことが好ましい。第２主面電極４６は、この形態では、第２主面４側からこの順に積層されたＴｉ層、Ｎｉ層、Ｐｄ層、Ａｕ層およびＡｇ層を含む積層構造を有している。
以上、ＳＢＤに代えてＭＩＳＦＥＴを含む半導体装置１０１によっても、半導体装置１に対して述べた効果と同様の効果を奏することができる。
図１５は、図１２の対応図であって、本発明の第４実施形態に係る半導体装置２０１を示す断面図である。図１６は、図１５に示す領域XVIの拡大図である。図１７は、図１５に示す領域XVIIの拡大図である。以下では、半導体装置１０１（図９～図１４参照）に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
図１５～図１７を参照して、有機絶縁層３１は、第１ゲート開口１６６および第２ゲート開口１７１の間の領域において無機絶縁層３０のゲート内周縁１７２を露出させている。ゲート内周縁１７２の幅ＷＧは、無機絶縁層３０の厚さＴ２を超えていることが好ましい（Ｔ２＜ＷＧ）。
無機絶縁層３０の厚さＴ２に対するゲート内周縁１７２の幅ＷＧの比ＷＧ／Ｔ２は、１を超えて１０以下であってもよい。比ＷＧ／Ｔ２は、１を超えて２以下、２以上４以下、４以上６以下、６以上８以下、または、８以上１０以下であってもよい。比ＷＧ／Ｔ２は、２以上５以下であることが好ましい。幅ＷＧは、０μｍを超えて１０μｍ以下であってもよい。幅ＷＧは、０μｍを超えて２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。
第１Ｎｉめっき層１８３は、ゲートパッド開口１６１内においてゲート主面電極１５３の上に形成されている。第１Ｎｉめっき層１８３は、第１ゲート開口１６６内においてゲート主面電極１５３を被覆し、第２ゲート開口１７１内において無機絶縁層３０のゲート内周縁１７２を被覆している。第１Ｎｉめっき層１８３は、有機絶縁層３１（絶縁層２４）の主面からゲート主面電極１５３側に間隔を空けて形成された外面を有している。第１Ｎｉめっき層１８３は、第２ゲート開口１７１内において有機絶縁層３１から間隔を空けて無機絶縁層３０のゲート内周縁１７２を被覆している。
図１６を参照して、第１Ｎｉめっき層１８３は、具体的には、ゲート主面電極１５３を被覆する第１部分１８３Ａ、および、無機絶縁層３０のゲート内周縁１７２を被覆する第２部分１８３Ｂを有している。
第１Ｎｉめっき層１８３の第１部分１８３Ａは、第１ゲート開口１６６内においてゲート粗面領域１７５を埋めてゲート主面電極１５３を被覆している。第１部分１８３Ａは、第１ゲート開口１６６内において無機絶縁層３０の第１ゲート内壁１６３の全域を被覆し、第１ゲート開口１６６の開口端から第２ゲート開口１７１の開口端に向かって突出している。第１部分１８３Ａは、無機絶縁層３０の第１ゲート内壁１６３に接続され、無機絶縁層３０の厚さ方向に延びる第１接続部を有している。
第１Ｎｉめっき層１８３の第２部分１８３Ｂは、第２ゲート開口１７１内において第１部分１８３Ａから有機絶縁層３１側に向けて引き出されている。第２部分１８３Ｂは、第１ゲート開口１６６の開口端を起点に有機絶縁層３１の第２ゲート内壁１６８に向かう円弧状に形成されている。
第２部分１８３Ｂは、第２ゲート開口１７１内において無機絶縁層３０のゲート内周縁１７２を被覆している。第２部分１８３Ｂは、この形態では、無機絶縁層３０の内周縁３８の一部が露出するように、第２ゲート開口１７１内において有機絶縁層３１の第２ゲート内壁１６８から無機絶縁層３０の第１ゲート内壁１６３側に間隔を空けて無機絶縁層３０のゲート内周縁１７２を部分的に被覆している。
これにより、第１Ｎｉめっき層１８３は、無機絶縁層３０のゲート内周縁１７２の一部および有機絶縁層３１の第２ゲート内壁１６８の全域を露出させている。第２部分１８３Ｂは、無機絶縁層３０のゲート内周縁１７２を挟んでゲート主面電極１５３に対向している。第２部分１８３Ｂは、無機絶縁層３０の主面に接続され、無機絶縁層３０の幅方向に延びる第２接続部を有している。
第１Ｎｉめっき層１８３は、無機絶縁層３０の厚さＴ２を超える厚さＴ４（Ｔ２＜Ｔ４）を有している。厚さＴ４は、無機絶縁層３０の厚さＴ２にゲート内周縁１７２の幅ＷＧを加算した値（Ｔ２＋ＷＧ）未満（Ｔ４＜Ｔ２＋ＷＧ）である。これは、第１Ｎｉめっき層１８３が有機絶縁層３１の第２ゲート内壁１６８を露出させる条件である。厚さＴ４は、ゲート主面電極１５３の主面を基準とする第１Ｎｉめっき層１８３の厚さによって定義される。
無機絶縁層３０の厚さＴ２に対する第１Ｎｉめっき層１８３の厚さＴ４の比Ｔ４／Ｔ２は、１を超えて５以下であってもよい。比Ｔ４／Ｔ２は、１を超えて２以下、２以上３以下、３以上４以下、または、４以上５以下であってもよい。厚さＴ４は、０．１μｍ以上１０μｍ以下であってもよい。厚さＴ４は、０．１μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。
第１外面めっき層１８４は、第２ゲート開口１７１内において第１Ｎｉめっき層１８３の外面を被覆している。第１外面めっき層１８４は、第１Ｎｉめっき層１８３の厚さＴ４未満の厚さＴ５（Ｔ５＜Ｔ４）を有している。第１外面めっき層１８４は、この形態では、無機絶縁層３０の内周縁３８の一部が露出するように、第２ゲート開口１７１内において有機絶縁層３１の第２ゲート内壁１６８から無機絶縁層３０の第１ゲート内壁１６３側に間隔を空けて無機絶縁層３０のゲート内周縁１７２を部分的に被覆している。
第１外面めっき層１８４は、導電接合材（たとえば半田）を介して外部接続されるゲート端子面１８４Ａを有している。ゲート端子面１８４Ａは、有機絶縁層３１の主面（第２ゲート開口１７１の開口端）に対して第１Ｎｉめっき層１８３側に位置している。これにより、第１外面めっき層１８４は、第２ゲート開口１７１内において無機絶縁層３０のゲート内周縁１７２の一部および有機絶縁層３１の第２ゲート内壁１６８の全域を露出させている。
第１外面めっき層１８４は、具体的には、第１Ｎｉめっき層１８３側からこの順に積層された第１Ｐｄめっき層１８５およびＰｄめっき層１８６を含む積層構造を有している。第１Ｐｄめっき層１８５は、第１Ｎｉめっき層１８３の外面に沿って膜状に形成されている。第１Ｐｄめっき層１８５は、第２ゲート開口１７１の開口端から無機絶縁層３０側に間隔を空けて第１Ｎｉめっき層１８３を被覆している。
第１Ｐｄめっき層１８５は、無機絶縁層３０の内周縁３８の一部が露出するように、第２ゲート開口１７１内において有機絶縁層３１の第２ゲート内壁１６８から無機絶縁層３０の第１ゲート内壁１６３側に間隔を空けて無機絶縁層３０のゲート内周縁１７２を部分的に被覆している。これにより、第１Ｐｄめっき層１８５は、第２ゲート開口１７１内において無機絶縁層３０のゲート内周縁１７２の一部および有機絶縁層３１の第２ゲート内壁１６８の全域を露出させている。
第１Ｐｄめっき層１８５は、第１Ｎｉめっき層１８３の厚さＴ４未満の厚さを有している。第１Ｐｄめっき層１８５の厚さは、０．０１μｍ以上１μｍ以下であってもよい。第１Ｐｄめっき層１８５の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
Ｐｄめっき層１８６は、第１Ｐｄめっき層１８５の外面に沿って膜状に形成されている。Ｐｄめっき層１８６は、第２ゲート開口１７１の開口端から無機絶縁層３０側に間隔を空けて第１Ｐｄめっき層１８５を被覆している。
Ｐｄめっき層１８６は、無機絶縁層３０の内周縁３８の一部が露出するように、第２ゲート開口１７１内において有機絶縁層３１の第２ゲート内壁１６８から無機絶縁層３０の第１ゲート内壁１６３側に間隔を空けて無機絶縁層３０のゲート内周縁１７２を部分的に被覆している。これにより、Ｐｄめっき層１８６は、第２ゲート開口１７１内において無機絶縁層３０のゲート内周縁１７２の一部および有機絶縁層３１の第２ゲート内壁１６８の全域を露出させている。
Ｐｄめっき層１８６は、第１Ｎｉめっき層１８３の厚さＴ４未満の厚さを有している。Ｐｄめっき層１８６の厚さは、０．０１μｍ以上１μｍ以下であってもよい。Ｐｄめっき層１８６の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
この形態では、第１外面めっき層１８４が第１Ｐｄめっき層１８５およびＰｄめっき層１８６を含む積層構造を有している例について説明した。しかし、前述の図８Ａ～図８Ｄに示された第２～第４形態例に係る外面めっき層４２のうちのいずれか１つと同様の形態を有する第１外面めっき層１８４が採用されてもよい。
有機絶縁層３１は、第１ソース開口１６７および第２ソース開口１７３の間の領域において無機絶縁層３０のソース内周縁１７４を露出させている。ソース内周縁１７４の幅ＷＳは、この形態では、無機絶縁層３０の厚さＴ２を超えている（Ｔ２＜ＷＳ）。
無機絶縁層３０の厚さＴ２に対するゲート内周縁１７２の幅ＷＳの比ＷＳ／Ｔ２は、１を超えて１０以下であってもよい。比ＷＳ／Ｔ２は、１を超えて２以下、２以上４以下、４以上６以下、６以上８以下、または、８以上１０以下であってもよい。比ＷＳ／Ｔ２は、２以上５以下であることが好ましい。幅ＷＳは、０μｍを超えて１０μｍ以下であってもよい。幅ＷＳは、０μｍを超えて２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。
第２Ｎｉめっき層１９３は、ソースパッド開口１６２内においてソース主面電極１５５の上に形成されている。第２Ｎｉめっき層１９３は、第２ソース開口１７３内においてソース主面電極１５５を被覆し、第２ソース開口１７３内において無機絶縁層３０のソース内周縁１７４を被覆している。第２Ｎｉめっき層１９３は、有機絶縁層３１（絶縁層２４）の主面からソース主面電極１５５側に間隔を空けて形成された外面を有している。第２Ｎｉめっき層１９３は、第２ソース開口１７３内において有機絶縁層３１から間隔を空けて無機絶縁層３０のソース内周縁１７４を被覆している。
図１７を参照して、第２Ｎｉめっき層１９３は、具体的には、ソース主面電極１５５を被覆する第１部分１９３Ａ、および、無機絶縁層３０のソース内周縁１７４を被覆する第２部分１９３Ｂを有している。
第２Ｎｉめっき層１９３の第１部分１９３Ａは、第１ソース開口１６７内においてソース粗面領域１７６を埋めてソース主面電極１５５を被覆している。第１部分１９３Ａは、第１ソース開口１６７内において無機絶縁層３０の第１ソース内壁１６４の全域を被覆し、第１ソース開口１６７の開口端から第２ソース開口１７３の開口端に向かって突出している。第１部分１９３Ａは、無機絶縁層３０の第１ソース内壁１６４に接続され、無機絶縁層３０の厚さ方向に延びる第１接続部を有している。
第２Ｎｉめっき層１９３の第２部分１９３Ｂは、第２ソース開口１７３内において第１部分１９３Ａから有機絶縁層３１側に向けて引き出されている。第２部分１９３Ｂは、第１ソース開口１６７の開口端を起点に有機絶縁層３１の第２ソース内壁１６９に向かう円弧状に形成されている。
第２部分１９３Ｂは、第２ソース開口１７３内において無機絶縁層３０のソース内周縁１７４を被覆している。第２部分１９３Ｂは、この形態では、無機絶縁層３０の内周縁３８の一部が露出するように、第２ソース開口１７３内において有機絶縁層３１の第２ソース内壁１６９から無機絶縁層３０の第１ソース内壁１６４側に間隔を空けて無機絶縁層３０のソース内周縁１７４を部分的に被覆している。
これにより、第２Ｎｉめっき層１９３は、無機絶縁層３０のソース内周縁１７４の一部および有機絶縁層３１の第２ソース内壁１６９の全域を露出させている。第２部分１９３Ｂは、無機絶縁層３０のソース内周縁１７４を挟んでソース主面電極１５５に対向している。第２部分１９３Ｂは、無機絶縁層３０の主面に接続され、無機絶縁層３０の幅方向に延びる第２接続部を有している。
第２Ｎｉめっき層１９３は、無機絶縁層３０の厚さＴ２を超える厚さＴ４（Ｔ２＜Ｔ４）を有している。厚さＴ４は、有機絶縁層３１の厚さＴ３未満（Ｔ３＜Ｔ４）である。厚さＴ４は、無機絶縁層３０の厚さＴ２にソース内周縁１７４の幅ＷＳを加算した値（Ｔ２＋ＷＳ）未満（Ｔ４＜Ｔ２＋ＷＳ）である。これは、第２Ｎｉめっき層１９３が有機絶縁層３１の第２ソース内壁１６９を露出させる条件である。厚さＴ４は、ソース主面電極１５５の主面を基準とする第２Ｎｉめっき層１９３の厚さによって定義される。
無機絶縁層３０の厚さＴ２に対する第２Ｎｉめっき層１９３の厚さＴ４の比Ｔ４／Ｔ２は、１を超えて５以下であってもよい。比Ｔ４／Ｔ２は、１を超えて２以下、２以上３以下、３以上４以下、または、４以上５以下であってもよい。厚さＴ４は、０．１μｍ以上１０μｍ以下であってもよい。厚さＴ４は、０．１μｍ以上１μｍ以下、１μｍ以上２μｍ以下、２μｍ以上４μｍ以下、４μｍ以上６μｍ以下、６μｍ以上８μｍ以下、または、８μｍ以上１０μｍ以下であってもよい。
第２外面めっき層１９４は、第２ソース開口１７３内において第２Ｎｉめっき層１９３の外面を被覆している。第２外面めっき層１９４は、第２Ｎｉめっき層１９３の厚さＴ４未満の厚さＴ５（Ｔ５＜Ｔ４）を有している。第２外面めっき層１９４は、この形態では、無機絶縁層３０の内周縁３８の一部が露出するように、第２ソース開口１７３内において有機絶縁層３１の第２ソース内壁１６９から無機絶縁層３０の第１ソース内壁１６４側に間隔を空けて無機絶縁層３０のソース内周縁１７４を部分的に被覆している。
第２外面めっき層１９４は、導電接合材（たとえば半田）を介して外部接続されるソース端子面１９４Ａを有している。ソース端子面１９４Ａは、有機絶縁層３１の主面（第２ソース開口１７３の開口端）に対して第２Ｎｉめっき層１９３側に位置している。これにより、第２外面めっき層１９４は、第２ソース開口１７３内において無機絶縁層３０のソース内周縁１７４の一部および有機絶縁層３１の第２ソース内壁１６９の全域を露出させている。
第２外面めっき層１９４は、具体的には、第２Ｎｉめっき層１９３側からこの順に積層された第２Ｐｄめっき層１９５および第２Ａｕめっき層１９６を含む積層構造を有している。第２Ｐｄめっき層１９５は、第２Ｎｉめっき層１９３の外面に沿って膜状に形成されている。第２Ｐｄめっき層１９５は、第２ソース開口１７３の開口端から無機絶縁層３０側に間隔を空けて第２Ｎｉめっき層１９３を被覆している。
第２Ｐｄめっき層１９５は、無機絶縁層３０の内周縁３８の一部が露出するように、第２ソース開口１７３内において有機絶縁層３１の第２ソース内壁１６９から無機絶縁層３０の第１ソース内壁１６４側に間隔を空けて無機絶縁層３０のソース内周縁１７４を部分的に被覆している。これにより、第２Ｐｄめっき層１９５は、第２ソース開口１７３内において無機絶縁層３０のソース内周縁１７４の一部および有機絶縁層３１の第２ソース内壁１６９の全域を露出させている。
第２Ｐｄめっき層１９５は、第２Ｎｉめっき層１９３の厚さＴ４未満の厚さを有している。第２Ｐｄめっき層１９５の厚さは、０．０１μｍ以上１μｍ以下であってもよい。第２Ｐｄめっき層１９５の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
第２Ａｕめっき層１９６は、第２Ｐｄめっき層１９５の外面に沿って膜状に形成されている。第２Ａｕめっき層１９６は、第２ソース開口１７３の開口端から無機絶縁層３０側に間隔を空けて第２Ｐｄめっき層１９５を被覆している。
第２Ａｕめっき層１９６は、無機絶縁層３０の内周縁３８の一部が露出するように、第２ソース開口１７３内において有機絶縁層３１の第２ソース内壁１６９から無機絶縁層３０の第１ソース内壁１６４側に間隔を空けて無機絶縁層３０のソース内周縁１７４を部分的に被覆している。これにより、第２Ａｕめっき層１９６は、第２ソース開口１７３内において無機絶縁層３０のソース内周縁１７４の一部および有機絶縁層３１の第２ソース内壁１６９の全域を露出させている。
第２Ａｕめっき層１９６は、第２Ｎｉめっき層１９３の厚さＴ４未満の厚さを有している。第２Ａｕめっき層１９６の厚さは、０．０１μｍ以上１μｍ以下であってもよい。第２Ａｕめっき層１９６の厚さは、０．０１μｍ以上０．１μｍ以下、０．１μｍ以上０．２μｍ以下、０．２μｍ以上０．４μｍ以下、０．４μｍ以上０．６μｍ以下、０．６μｍ以上０．８μｍ以下、または、０．８μｍ以上１μｍ以下であってもよい。
この形態では、第２外面めっき層１９４が第２Ｐｄめっき層１９５および第２Ａｕめっき層１９６を含む積層構造を有している例について説明した。しかし、前述の図８Ａ～図８Ｄに示された第２～第４形態例に係る外面めっき層４２のうちのいずれか１つと同様の形態を有する第２外面めっき層１９４が採用されてもよい。
以上、半導体装置２０１によっても、半導体装置１０１に対して述べた効果と同様の効果を奏することができる。半導体装置２０１によれば、半導体装置６１に対して述べた効果と同様の効果を奏することができる。
図１８は、第１～第４実施形態に係る半導体装置（符号略）が組み込まれる半導体パッケージ３０１を一方側から見た平面図である。図１９は、図１８に示す半導体パッケージ３０１を他方側から見た平面図である。図２０は、図１８に示す半導体パッケージ３０１の斜視図である。図２１は、図１８に示す半導体パッケージ３０１の分解斜視図である。図２２は、図１８に示すXXII-XXII線に沿う断面図である。図２３は、図１８に示す半導体パッケージ３０１の回路図である。
図１８～図２３を参照して、半導体パッケージ３０１は、この形態では、パワーガードと称される形態を有している。半導体パッケージ３０１は、樹脂製のパッケージ本体３０２を含む。パッケージ本体３０２は、フィラー（たとえば絶縁フィラー）およびマトリクス樹脂を含むモールド樹脂からなる。マトリクス樹脂は、エポキシ樹脂からなることが好ましい。
パッケージ本体３０２は、一方側の第１主面３０３（第１面）、他方側の第２主面３０４（第２面）、ならびに、第１主面３０３および第２主面３０４を接続する側面３０５Ａ～３０５Ｄを有している。第１主面３０３および第２主面３０４は、それらの法線方向Ｚから見た平面視において四角形状（この形態では長方形状）に形成されている。
側面３０５Ａ～３０５Ｄは、第１側面３０５Ａ、第２側面３０５Ｂ、第３側面３０５Ｃおよび第４側面３０５Ｄを含む。第１側面３０５Ａおよび第２側面３０５Ｂは、第１方向Ｘに沿って延び、第１方向Ｘに交差する第２方向Ｙに対向している。第１側面３０５Ａおよび第２側面３０５Ｂは、パッケージ本体３０２の長辺を形成している。第３側面３０５Ｃおよび第４側面３０５Ｄは、第２方向Ｙに沿って延び、第１方向Ｘに対向している。第３側面３０５Ｃおよび第４側面３０５Ｄは、パッケージ本体３０２の短辺を形成している。第２方向Ｙは、具体的には、第１方向Ｘに直交している。
半導体パッケージ３０１は、パッケージ本体３０２内に配置された第１金属板３１０を含む。第１金属板３１０は、パッケージ本体３０２の第１主面３０３側に配置され、第１放熱部３１１および第１端子部３１２を一体的に含む。第１放熱部３１１は、第１主面３０３から露出するようにパッケージ本体３０２内に配置されている。第１放熱部３１１は、平面視において第１方向Ｘに沿って延びる長方形状に形成されている。第１放熱部３１１は、第１主面３０３の平面積未満の平面積を有し、側面３０５Ａ～３０５Ｄから内方に間隔を空けて第１主面３０３から露出している。
第１端子部３１２は、第１側面３０５Ａから露出している。第１端子部３１２は、具体的には、第１放熱部３１１から第１側面３０５Ａに向けて帯状に延び、第１側面３０５Ａを貫通してパッケージ本体３０２外に引き出されている。第１放熱部３１１は、第１側面３０５Ａ（第２側面３０５Ｂ）の中央部を第２方向Ｙに横切る中央ラインＬＣを設定したとき、当該中央ラインＬＣに対して第４側面３０５Ｄ側に位置している。
第１端子部３１２は、第２方向Ｙに関して第１長さＬ１を有している。第１端子部３１２の第１方向Ｘの幅は、第１放熱部３１１の第１方向Ｘの幅未満である。第１端子部３１２は、パッケージ本体３０２内において第１主面３０３側から第２主面３０４側に折れ曲がった屈曲部３１３を介して第１放熱部３１１に接続されている。これにより、第１端子部３１２は、第１主面３０３から第２主面３０４側に間隔を空けて第１側面３０５Ａから露出している。
半導体パッケージ３０１は、パッケージ本体３０２内に配置された第２金属板３２０を含む。第２金属板３２０は、第１金属板３１０から間隔を空けてパッケージ本体３０２の第２主面３０４側に配置され、第２放熱部３２１および第２端子部３２２を一体的に含む。第２放熱部３２１は、第２主面３０４から露出するようにパッケージ本体３０２内に配置されている。第２放熱部３２１は、平面視において第１方向Ｘに沿って延びる長方形状に形成されている。第２放熱部３２１は、第２主面３０４の平面積未満の平面積を有し、側面３０５Ａ～３０５Ｄから内方に間隔を空けて第２主面３０４から露出している。
第２端子部３２２は、第１側面３０５Ａから露出している。第２端子部３２２は、具体的には、第２放熱部３２１から第１側面３０５Ａに向けて帯状に延び、第１側面３０５Ａを貫通してパッケージ本体３０２外に引き出されている。第２端子部３２２は、中央ラインＬＣに対して第３側面３０５Ｃ側に位置している。
第２端子部３２２は、この形態では、第２方向Ｙに関して第１端子部３１２の第１長さＬ１とは異なる第２長さＬ２を有している。第１端子部３１２および第２端子部３２２は、それらの形状（長さ）から識別される。第２端子部３２２の第２長さＬ２は、第１長さＬ１を超えていてもよいし、第１長さＬ１未満であってもよい。むろん、第１長さＬ１と等しい第２長さＬ２を有する第２端子部３２２が形成されてもよい。
第２端子部３２２の第１方向Ｘの幅は、第２放熱部３２１の第１方向Ｘの幅未満である。第２端子部３２２は、パッケージ本体３０２内において第２主面３０４側から第１主面３０３側に折れ曲がった屈曲部３２３を介して第２放熱部３２１に接続されている。これにより、第２端子部３２２は、第２主面３０４から第１主面３０３側に間隔を空けて第２側面３０５Ｂから露出している。
第２端子部３２２は、法線方向Ｚに関して、第１端子部３１２とは異なる厚さ位置から引き出されている。第２端子部３２２は、この形態では、第１端子部３１２から第２主面３０４側に間隔を空けて形成されている。第２端子部３２２は、第１方向Ｘに関して第１端子部３１２と対向していない。
半導体パッケージ３０１は、パッケージ本体３０２内に配置された１つまたは複数（この形態では５つ）の制御端子３３０を含む。複数の制御端子３３０は、第１端子部３１２および第２端子部３２２が露出した第１側面３０５Ａとは反対側の第２側面３０５Ｂから露出している。複数の制御端子３３０は、中央ラインＬＣに対して第３側面３０５Ｃ側に位置している。複数の制御端子３３０は、平面視において第２金属板３２０の第２端子部３２２と同一直線状に位置している。複数の制御端子３３０の配置は任意である。
複数の制御端子３３０は、第２方向Ｙに沿って延びる帯状にそれぞれ形成されている。複数の制御端子３３０は、具体的には、内部接続部３３１、外部接続部３３２および帯状部３３３をそれぞれ含む。内部接続部３３１は、パッケージ本体３０２内に配置されている。外部接続部３３２は、パッケージ本体３０２外に配置されている。
帯状部３３３は、内部接続部３３１から第２側面３０５Ｂを貫通して外部接続部３３２に向けて帯状に延びている。帯状部３３３は、パッケージ本体３０２外に位置する部分において第２主面３０４側に向けて窪んだ湾曲部３３４を有していてもよい。むろん、湾曲部３３４を有さない帯状部３３３が形成されてもよい。
複数の制御端子３３０は、法線方向Ｚに関して、第１放熱部３１１および第２放熱部３２１とは異なる厚さ位置から引き出されている。複数の制御端子３３０は、この形態では、第１放熱部３１１および第２放熱部３２１から間隔を空けて第１放熱部３１１および第２放熱部３２１の間の領域に配置されている。
半導体パッケージ３０１は、パッケージ本体３０２内に配置されたＳＢＤチップ３４１およびＭＩＳＦＥＴチップ３４２を含む。ＳＢＤチップ３４１は、第１～第２実施形態に係る半導体装置（符号略）のいずれか一方からなる。ＭＩＳＦＥＴチップ３４２は、第３～第４実施形態に係る半導体装置（符号略）のいずれか一方からなる。
ＳＢＤチップ３４１は、パッケージ本体３０２内において第１放熱部３１１および第２放熱部３２１によって挟まれた空間に配置されている。ＳＢＤチップ３４１は、中央ラインＬＣに対してパッケージ本体３０２の第４側面３０５Ｄ側に配置されている。ＳＢＤチップ３４１は、第２主面電極４６を第２放熱部３２１に対向させた姿勢で、第２放熱部３２１の上に配置されている。
ＭＩＳＦＥＴチップ３４２は、ＳＢＤチップ３４１から間隔を空けてパッケージ本体３０２内において第１放熱部３１１および第２放熱部３２１によって挟まれた空間に配置されている。ＭＩＳＦＥＴチップ３４２は、中央ラインＬＣに対してパッケージ本体３０２の第３側面３０５Ｃ側に配置されている。ＭＩＳＦＥＴチップ３４２は、第２主面電極４６を第２放熱部３２１に対向させた姿勢で、第２放熱部３２１の上に配置されている。
半導体パッケージ３０１は、第１導電接合材３４３および第２導電接合材３４４を含む。第１導電接合材３４３および第２導電接合材３４４は、半田または金属ペーストをそれぞれ含む。第１導電接合材３４３は、ＳＢＤチップ３４１の第２主面電極４６および第２放熱部３２１の間に介在し、ＳＢＤチップ３４１および第２放熱部３２１を熱的、機械的および電気的に接続している。第２導電接合材３４４は、ＭＩＳＦＥＴチップ３４２の第２主面電極４６および第２放熱部３２１の間に介在し、ＭＩＳＦＥＴチップ３４２および第２放熱部３２１を熱的、機械的および電気的に接続している。
これにより、ＳＢＤチップ３４１のカソードは、ＭＩＳＦＥＴチップ３４２のドレインに電気的に接続されている。つまり、第２金属板３２０（第２放熱部３２１）は、ＳＢＤチップ３４１およびＭＩＳＦＥＴチップ３４２に対するカソード・ドレイン端子として機能する。
半導体パッケージ３０１は、第１金属スペーサ３５１および第２金属スペーサ３５２を含む。第１金属スペーサ３５１および第２金属スペーサ（板状部材）３５２は、この形態では、銅を含む板状部材からそれぞれなる。第２金属スペーサ３５２は、第１金属スペーサ３５１の厚さと等しい厚さを有している。
第１金属スペーサ３５１は、ＳＢＤチップ３４１および第１放熱部３１１の間に介在し、ＳＢＤチップ３４１から第１放熱部３１１を離間させている。第２金属スペーサ３５２は、ＭＩＳＦＥＴチップ３４２および第１放熱部３１１の間に介在し、ＭＩＳＦＥＴチップ３４２から第１放熱部３１１を離間させている。この形態では、第１金属スペーサ３５１および第２金属スペーサ３５２が別体であるが、第１金属スペーサ３５１および第２金属スペーサ３５２は一体的に形成されていてもよい。
半導体パッケージ３０１は、第３導電接合材３５３および第４導電接合材３５４を含む。第３導電接合材３５３および第４導電接合材３５４は、半田または金属ペーストをそれぞれ含む。第３導電接合材３５３および第４導電接合材３５４は、それぞれ半田からなることが好ましい。
第３導電接合材３５３は、ＳＢＤチップ３４１のパッド電極４０および第１金属スペーサ３５１の間に介在し、ＳＢＤチップ３４１および第１金属スペーサ３５１を熱的、機械的および電気的に接続している。第４導電接合材３５４は、ＭＩＳＦＥＴチップ３４２のソースパッド電極１８２および第２金属スペーサ３５２の間に介在し、ＭＩＳＦＥＴチップ３４２および第２金属スペーサ３５２を熱的、機械的および電気的に接続している。
半導体パッケージ３０１は、第５導電接合材３５５および第６導電接合材３５６を含む。第５導電接合材３５５および第６導電接合材３５６は、半田または金属ペーストをそれぞれ含む。第５導電接合材３５５は、第１放熱部３１１および第１金属スペーサ３５１の間に介在し、第１放熱部３１１および第１金属スペーサ３５１を熱的、機械的および電気的に接続している。第６導電接合材３５６は、第１放熱部３１１および第２金属スペーサ３５２の間に介在し、第１放熱部３１１および第２金属スペーサ３５２を熱的、機械的および電気的に接続している。
これにより、ＳＢＤチップ３４１のアノードは、ＭＩＳＦＥＴチップ３４２のソースに電気的に接続されている。つまり、第１金属板３１０（第１放熱部３１１）は、ＳＢＤチップ３４１およびＭＩＳＦＥＴチップ３４２に対するアノード・ソース端子として機能する。
半導体パッケージ３０１は、１つまたは複数（この形態では５つ）の導線３５７を含む。導線３５７は、ボンディングワイヤとも称される。導線３５７は、金ワイヤ、銅ワイヤまたはアルミニウムワイヤからなっていてもよい。複数の導線３５７は、ＭＩＳＦＥＴチップ３４２のゲートパッド電極１８１および複数の制御端子３３０の内部接続部３３１にそれぞれ接続されている。
これにより、ＭＩＳＦＥＴチップ３４２のゲートは、複数の制御端子３３０に電気的に接続されている。つまり、複数の制御端子３３０は、ＭＩＳＦＥＴチップ３４２のゲート端子としてそれぞれ機能する。導線３５７は、全ての制御端子３３０およびゲートパッド電極１８１を接続させる必要はない。任意の制御端子３３０は、電気的に開放されていてもよい。
以上、半導体パッケージ３０１によれば、ＳＢＤチップ３４１のパッド電極４０に第１導電接合材３４３が接続される。ＳＢＤチップ３４１のパッド電極４０は、第１～第２実施形態において述べた通り、Ｎｉめっき層４１および外面めっき層４２を含む。これにより、ＳＢＤチップ３４１のパッド電極４０に対して第１導電接合材３４３を適切に接続させることができる。よって、ＳＢＤチップ３４１を第１放熱部３１１および第２放熱部３２１に熱的、機械的および電気的に適切に接続させることができる。
ＳＢＤチップ３４１が有機絶縁層３１を備えていない場合、パッケージ本体３０２に含有されるフィラーに起因してＳＢＤチップ３４１のパッド電極４０等にクラックや剥離等が生じる場合がある。この種の問題はフィラーアタックと称され、パッド電極４０等の信頼性低下の一要因になっている。そこで、ＳＢＤチップ３４１では、無機絶縁層３０の上に有機絶縁層３１が形成されている。これにより、有機絶縁層３１がフィラーに対するクッションになるから、フィラーアタックからパッド電極４０等を適切に保護できる。
さらに、ＳＢＤチップ３４１では、第１～第２実施形態において述べた通り、有機絶縁層３１を備えた構造において、Ｎｉめっき層４１が無機絶縁層３０の内周縁３８に接続された構造を有している。これにより、フィラーアタックに起因するＮｉめっき層４１（外面めっき層４２）のクラックや剥離等も適切に抑制できる。
半導体パッケージ３０１によれば、ＭＩＳＦＥＴチップ３４２のソースパッド電極１８２に第２導電接合材３４４が接続される。ＭＩＳＦＥＴチップ３４２のソースパッド電極１８２は、第３～第４実施形態において述べた通り、第２Ｎｉめっき層１９３および第２外面めっき層１９４を含む。これにより、ＭＩＳＦＥＴチップ３４２のソースパッド電極１８２に対して第２導電接合材３４４を適切に接続させることができる。よって、ＭＩＳＦＥＴチップ３４２を第１放熱部３１１および第２放熱部３２１に熱的、機械的および電気的に適切に接続させることができる。
ＭＩＳＦＥＴチップ３４２が有機絶縁層３１を備えていない場合、パッケージ本体３０２に含有されるフィラーに起因してＭＩＳＦＥＴチップ３４２のソースパッド電極１８２等にクラックや剥離等が生じる場合がある。この種の問題はフィラーアタックと称され、ソースパッド電極１８２等の信頼性低下の一要因になっている。そこで、ＭＩＳＦＥＴチップ３４２では、無機絶縁層３０の上に有機絶縁層３１が形成されている。これにより、有機絶縁層３１がフィラーに対するクッションになるから、フィラーアタックからソースパッド電極１８２等を適切に保護できる。
さらに、ＭＩＳＦＥＴチップ３４２では、第３～第４実施形態において述べた通り、有機絶縁層３１を備えた構造において、第２Ｎｉめっき層１９３が無機絶縁層３０の第１ソース内壁１６４に接続された構造を有している。これにより、フィラーアタックに起因する第２Ｎｉめっき層１９３（第２外面めっき層１９４）のクラックや剥離等も適切に抑制できる。ＭＩＳＦＥＴチップ３４２では、ゲートパッド電極１８１側においても、ソースパッド電極１８２側の効果と同様の効果を奏することができる。
この形態では、半導体パッケージ３０１がＳＢＤチップ３４１およびＭＩＳＦＥＴチップ３４２を含む例について説明した。しかし、ＳＢＤチップ３４１およびＭＩＳＦＥＴチップ３４２のいずれか一方だけを含む半導体パッケージ３０１が採用されてもよい。複数のＳＢＤチップ３４１および／または複数のＭＩＳＦＥＴチップ３４２を含む半導体パッケージ３０１が採用されてもよい。
本発明の実施形態は、さらに他の形態で実施できる。
前述の第３～第４実施形態において、ゲート閾値電圧Ｖｔｈの増加を重視しない場合には、ゲート電極１０７は、ｐ型ポリシリコンに代えて、ｎ型不純物が添加されたｎ型ポリシリコンを含んでいてもよい。この場合、ｎ型ポリサイドからなる第１低抵抗層１１２が形成される。このような構造の場合、ゲート抵抗をより一層低減できる。
前述の第３～第４実施形態において、ｐ型ポリシリコンに代えて、ｎ型不純物が添加されたｎ型ポリシリコンを含んでいてもよい。前述の第３～第４実施形態において、第１低抵抗層１１２および第２低抵抗層１３１のいずれか一方または双方が形成されていない構造が採用されてもよい。
前述の第３～第４実施形態において、ｎ＋型のドレイン領域に代えてｐ＋型のコレクタ領域が採用されてもよい。この構造によれば、ＭＩＳＦＥＴに代えて、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を提供できる。この場合、前述の第３～第４実施形態において、ＭＩＳＦＥＴの「ソース」がＩＧＢＴの「エミッタ」に読み替えられ、ＭＩＳＦＥＴの「ドレイン」がＩＧＢＴの「コレクタ」に読み替えられる。
前述の各実施形態において、ＳｉＣチップ２に代えてＳｉ単結晶からなるＳｉチップが採用されてもよい。つまり、前述の各実施形態に係る半導体装置（符号略）は、Ｓｉ半導体装置であってもよい。前述の各実施形態において、各半導体部分の導電型が反転された構造が採用されてもよい。つまり、ｐ型の部分がｎ型とされ、ｎ型の部分がｐ型とされてもよい。
以下、この明細書および図面から抽出される特徴の例を示す。以下の［Ａ１］～［Ａ２０］は、有機絶縁層の開口から露出する電極の上にＮｉめっき層が形成される構造において、Ｎｉめっき層の信頼性を向上できる半導体装置を提供する。
［Ａ１］チップと、前記チップの上に形成された電極と、前記電極を被覆し、前記電極を露出させる第１開口を有する無機絶縁層と、前記無機絶縁層を被覆し、前記第１開口から間隔を空けて前記第１開口を取り囲む第２開口を有し、前記第１開口および前記第２開口の間の領域において前記無機絶縁層の内周縁を露出させる有機絶縁層と、前記第１開口内において前記電極を被覆し、前記第２開口内において前記無機絶縁層の前記内周縁を被覆するＮｉめっき層と、を含む、半導体装置。
［Ａ２］前記Ｎｉめっき層は、前記第２開口内において前記有機絶縁層を被覆している、Ａ１に記載の半導体装置。
［Ａ３］前記Ｎｉめっき層は、前記第２開口の開口端から前記無機絶縁層側に間隔を空けて形成されている、Ａ２に記載の半導体装置。
［Ａ４］前記Ｎｉめっき層は、前記第２開口内において前記有機絶縁層の露出面積が前記有機絶縁層の隠蔽面積を超えるように前記有機絶縁層を被覆している、Ａ２またはＡ３に記載の半導体装置。
［Ａ５］前記無機絶縁層の前記内周縁は、前記無機絶縁層の厚さ以下の幅を有している、Ａ２～Ａ４のいずれか一つに記載の半導体装置。
［Ａ６］前記第２開口内において前記Ｎｉめっき層の外面を被覆する外面めっき層をさらに含む、Ａ２～Ａ５のいずれか一つに記載の半導体装置。
［Ａ７］前記外面めっき層は、前記第２開口内において前記有機絶縁層を被覆している、Ａ６に記載の半導体装置。
［Ａ８］前記外面めっき層は、前記第２開口の開口端から前記無機絶縁層側に間隔を空けて前記Ｎｉめっき層を被覆している、Ａ６またはＡ７に記載の半導体装置。
［Ａ９］前記外面めっき層は、前記Ｎｉめっき層の厚さ未満の厚さを有している、Ａ６～Ａ８のいずれか一つに記載の半導体装置。
［Ａ１０］前記Ｎｉめっき層は、前記第２開口内において前記有機絶縁層から間隔を空けて前記無機絶縁層の前記内周縁を被覆している、Ａ１に記載の半導体装置。
［Ａ１１］前記Ｎｉめっき層は、前記第２開口の開口端から前記無機絶縁層側に間隔を空けて形成されている、Ａ１０に記載の半導体装置。
［Ａ１２］前記無機絶縁層の前記内周縁は、前記無機絶縁層の厚さを超える幅を有している、Ａ１０またはＡ１１に記載の半導体装置。
［Ａ１３］前記第２開口内において前記Ｎｉめっき層の外面を被覆する外面めっき層をさらに含む、Ａ１０～Ａ１２のいずれか一つに記載の半導体装置。
［Ａ１４］前記外面めっき層は、前記無機絶縁層の前記内周縁を被覆している、Ａ１３に記載の半導体装置。
［Ａ１５］前記外面めっき層は、前記有機絶縁層から間隔を空けて前記Ｎｉめっき層を被覆している、Ａ１３またはＡ１４に記載の半導体装置。
［Ａ１６］前記外面めっき層は、前記第２開口の開口端から前記無機絶縁層側に間隔を空けて前記Ｎｉめっき層を被覆している、Ａ１３～Ａ１５のいずれか一つに記載の半導体装置。
［Ａ１７］前記外面めっき層は、前記Ｎｉめっき層の厚さ未満の厚さを有している、Ａ１３～Ａ１６のいずれか一つに記載の半導体装置。
［Ａ１８］前記チップは、ＳｉＣチップからなる、Ａ１～Ａ１７のいずれか一つに記載の半導体装置。
［Ａ１９］一方側の第１面、他方側の第２面、および、側面を有する樹脂製のパッケージ本体と、前記第１面から露出する第１放熱部、および、前記側面から露出する第１端子部を有し、前記パッケージ本体内に配置された第１金属板と、前記第２面から露出する第２放熱部、および、前記側面から露出する第２端子部を有し、前記第１金属板から前記第２面側に間隔を空けて前記パッケージ本体内に配置された第２金属板と、前記パッケージ本体内において前記第１放熱部および前記第２放熱部によって挟まれた空間に配置されたＡ１～Ａ１８のいずれか一つに記載の半導体装置と、を含む、半導体パッケージ。
この出願は、２０１９年９月３０日に日本国特許庁に提出された特願２０１９－１８０８６１号に対応しており、この出願の全開示はここに引用により組み込まれる。本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
１ 半導体装置
２ ＳｉＣチップ（チップ）
２１ 第１主面電極（電極）
３０ 無機絶縁層
３１ 有機絶縁層
３４ 第１開口
３７ 第２開口
３８ 無機絶縁層の内周縁
４１ Ｎｉめっき層
４２ 外面めっき層
６１ 半導体装置
１０１ 半導体装置
１５３ ゲート主面電極（電極）
１５５ ソース主面電極（電極）
１６６ 第１ゲート開口（第１開口）
１６７ 第１ソース開口（第１開口）
１７１ 第２ゲート開口（第２開口）
１７２ 無機絶縁層のゲート内周縁
１７３ 第２ソース開口（第２開口）
１７４ 無機絶縁層のソース内周縁
１８３ 第１Ｎｉめっき層
１８４ 第１外面めっき層
１９３ 第２Ｎｉめっき層
１９４ 第２外面めっき層
２０１ 半導体装置
３０１ 半導体パッケージ
３０２ パッケージ本体
３０３ 第１主面（第１面）
３０４ 第２主面（第２面）
３０５Ａ 側面
３０５Ｂ 側面
３０５Ｃ 側面
３０５Ｄ 側面
３１０ 第１金属板
３１１ 第１放熱部
３１２ 第１端子部
３２０ 第２金属板
３２１ 第２放熱部
３２２ 第２端子部
３４１ ＳＢＤチップ（半導体装置）
３４２ ＭＩＳＦＥＴチップ（半導体装置）
３５１ 第１金属スペーサ
３５２ 第２金属スペーサ
Ｔ２ 無機絶縁層の厚さ
Ｔ４ Ｎｉめっき層の厚さ
Ｔ５ 外面めっき層の厚さ
Ｗ 無機絶縁層の内周縁の幅
ＷＧ 無機絶縁層のゲート内周縁の幅
ＷＳ 無機絶縁層のソース内周縁の幅

Claims (15)

  1. チップと、
    前記チップの上に形成された電極と、
    前記電極を被覆し、前記電極を露出させる第１開口を有する無機絶縁層と、
    前記無機絶縁層を被覆し、前記第１開口から間隔を空けて前記第１開口を取り囲む第２開口を有し、前記第１開口および前記第２開口の間の領域において前記無機絶縁層の内周縁を露出させる有機絶縁層と、
    前記第１開口内において前記電極を被覆し、前記第２開口内において前記無機絶縁層の前記内周縁を被覆するＮｉめっき層と、を含み、
    前記有機絶縁層は、前記無機絶縁層の第１外壁よりも内方に位置する第２外壁を有している、半導体装置。
  2. 前記Ｎｉめっき層は、前記第２開口の開口端から前記無機絶縁層側に間隔を空けて形成されている、請求項１に記載の半導体装置。
  3. 前記第２開口内において前記Ｎｉめっき層の外面を被覆する外面めっき層をさらに含む、請求項１または２に記載の半導体装置。
  4. 前記外面めっき層は、前記Ｎｉめっき層の厚さ未満の厚さを有している、請求項３に記載の半導体装置。
  5. 前記無機絶縁層の前記内周縁は、前記無機絶縁層の厚さを超える幅を有している、請求項１～４のいずれか一項に記載の半導体装置。
  6. 前記有機絶縁層の前記第２外壁は、前記無機絶縁層側に窪んだ湾曲状に形成されている、請求項１～５のいずれか一項に記載の半導体装置。
  7. 前記チップは、ＳｉＣチップからなる、請求項１～６のいずれか一項に記載の半導体装置。
  8. 前記チップに形成されたトランジスタをさらに含む、請求項１～７のいずれか一項に記載の半導体装置。
  9. 前記トランジスタは、ストライプ状に延びる複数の単位セルを含む、請求項８に記載の半導体装置。
  10. 前記トランジスタは、前記複数の単位セルに沿ってストライプ状に延びる複数のトレンチゲート構造を含む、請求項９に記載の半導体装置。
  11. 前記チップは、平面視で長方形状を有し、
    複数の前記トレンチゲート構造は、前記チップの短辺に沿って延びている、請求項１０に記載の半導体装置。
  12. 前記チップは、平面視で長方形状を有している、請求項１～１０のいずれか一項に記載の半導体装置。
  13. 前記チップが、前記電極によって被覆される第１主面と反対側の第２主面を有し、
    前記第２主面を被覆する裏面電極をさらに含み、
    前記裏面電極は、Ｔｉ層を含む、請求項１～１２のいずれか一項に記載の半導体装置。
  14. 前記チップが、前記電極によって被覆される第１主面と反対側の第２主面を有し、
    前記第２主面を被覆する裏面電極をさらに含み、
    前記裏面電極は、Ｎｉ層を含む、請求項１～１２のいずれか一項に記載の半導体装置。
  15. 樹脂製のパッケージ本体と、
    前記パッケージ本体内に配置された、銅を含む板状部材と、
    前記パッケージ本体内に配置された請求項１～１４のいずれか一項に記載の半導体装置と、を含み、
    前記電極が、ソースパッド電極を含み、
    前記板状部材が、前記ソースパッド電極に電気的に接続されている、半導体パッケージ。
JP2021551185A 2019-09-30 2020-09-25 半導体装置 Active JP7611155B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024226031A JP7665859B2 (ja) 2019-09-30 2024-12-23 半導体装置
JP2025064426A JP2025096480A (ja) 2019-09-30 2025-04-09 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019180861 2019-09-30
JP2019180861 2019-09-30
PCT/JP2020/036289 WO2021065722A1 (ja) 2019-09-30 2020-09-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024226031A Division JP7665859B2 (ja) 2019-09-30 2024-12-23 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021065722A1 JPWO2021065722A1 (ja) 2021-04-08
JP7611155B2 true JP7611155B2 (ja) 2025-01-09

Family

ID=75338262

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2021551185A Active JP7611155B2 (ja) 2019-09-30 2020-09-25 半導体装置
JP2024226031A Active JP7665859B2 (ja) 2019-09-30 2024-12-23 半導体装置
JP2025064426A Pending JP2025096480A (ja) 2019-09-30 2025-04-09 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2024226031A Active JP7665859B2 (ja) 2019-09-30 2024-12-23 半導体装置
JP2025064426A Pending JP2025096480A (ja) 2019-09-30 2025-04-09 半導体装置

Country Status (5)

Country Link
US (3) US12369381B2 (ja)
JP (3) JP7611155B2 (ja)
CN (2) CN114430861A (ja)
DE (2) DE212020000619U1 (ja)
WO (1) WO2021065722A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023067925A1 (ja) * 2021-10-21 2023-04-27
DE112022005058T5 (de) * 2021-10-21 2024-08-01 Sumitomo Electric Industries, Ltd. Halbleitervorrichtung
WO2023080089A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置の製造方法
IT202100029969A1 (it) * 2021-11-26 2023-05-26 St Microelectronics Srl Dispositivo elettronico basato su sic con robustezza migliorata, e metodo di fabbricazione del dispositivo elettronico
CN116190457A (zh) * 2021-11-26 2023-05-30 意法半导体股份有限公司 具有增强的鲁棒性的sic基电子器件及制造电子器件的方法
JP2023147494A (ja) * 2022-03-30 2023-10-13 富士電機株式会社 半導体装置および半導体モジュール
WO2023189930A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体素子および半導体装置
WO2024101130A1 (ja) * 2022-11-08 2024-05-16 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013009501A (ja) 2011-06-24 2013-01-10 Hitachi Automotive Systems Ltd パワー半導体モジュール及びそれを用いた電力変換装置
JP2014187073A (ja) 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2017069381A (ja) 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017191840A (ja) 2016-04-12 2017-10-19 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124060A (ja) * 2007-11-19 2009-06-04 Renesas Technology Corp 半導体装置の製造方法
JP4535151B2 (ja) 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
JP6100480B2 (ja) * 2012-07-17 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2015149327A (ja) * 2014-02-05 2015-08-20 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法
US20150255362A1 (en) 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
JP2017118060A (ja) * 2015-12-25 2017-06-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017135283A (ja) * 2016-01-28 2017-08-03 ローム株式会社 半導体装置および半導体装置の製造方法
WO2017138215A1 (ja) * 2016-02-09 2017-08-17 三菱電機株式会社 半導体装置
JP6828449B2 (ja) * 2017-01-17 2021-02-10 株式会社デンソー 半導体装置およびその製造方法
CN110383488B (zh) 2017-03-16 2023-08-29 三菱电机株式会社 半导体装置
JP6923457B2 (ja) * 2018-01-19 2021-08-18 株式会社日立製作所 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両
JP7161306B2 (ja) 2018-04-10 2022-10-26 旭化成株式会社 測定装置、測定方法およびプログラム
KR102234945B1 (ko) * 2018-06-19 2021-04-01 누보톤 테크놀로지 재팬 가부시키가이샤 반도체 장치
KR102814724B1 (ko) * 2019-09-04 2025-05-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP7353925B2 (ja) * 2019-11-11 2023-10-02 株式会社日立製作所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013009501A (ja) 2011-06-24 2013-01-10 Hitachi Automotive Systems Ltd パワー半導体モジュール及びそれを用いた電力変換装置
JP2014187073A (ja) 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2017069381A (ja) 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017191840A (ja) 2016-04-12 2017-10-19 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112020003413T5 (de) 2022-04-07
JP7665859B2 (ja) 2025-04-21
US20250344480A1 (en) 2025-11-06
US20220336598A1 (en) 2022-10-20
CN114430861A (zh) 2022-05-03
JP2025032389A (ja) 2025-03-11
JPWO2021065722A1 (ja) 2021-04-08
CN120709226A (zh) 2025-09-26
JP2025096480A (ja) 2025-06-26
US12369381B2 (en) 2025-07-22
US20260082659A1 (en) 2026-03-19
WO2021065722A1 (ja) 2021-04-08
DE212020000619U1 (de) 2022-01-24
US12507457B2 (en) 2025-12-23

Similar Documents

Publication Publication Date Title
JP7665859B2 (ja) 半導体装置
JP7508523B2 (ja) ＳｉＣ半導体装置
JP7671827B2 (ja) ＳｉＣ半導体装置
WO2019069580A1 (ja) 半導体装置
JP7709968B2 (ja) 電子部品
WO2019189242A1 (ja) 半導体装置
WO2020032206A1 (ja) ＳｉＣ半導体装置
JP7129397B2 (ja) ＳｉＣ半導体装置
JP6664446B2 (ja) ＳｉＣ半導体装置
JP2024091861A (ja) ＳｉＣ半導体装置
JP6664445B2 (ja) ＳｉＣ半導体装置
US10559514B2 (en) Semiconductor device
JP7168544B2 (ja) ＳｉＣ半導体装置
JP6630410B1 (ja) ＳｉＣ半導体装置
JP6647352B1 (ja) ＳｉＣ半導体装置
JP7129437B2 (ja) ＳｉＣ半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241223

R150 Certificate of patent or registration of utility model

Ref document number: 7611155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150