JP5874582B2 - 縦型半導体装置およびその製造方法 - Google Patents

Description

本発明は、III 族窒化物半導体からなる高耐圧な縦型半導体装置およびその製造方法に関する。特に、素子分離溝の構造、およびその形成方法に特徴を有する。

ダイオードやＦＥＴなどの半導体装置は、大きく分けて次の２つの構造に分類できる。主面に垂直な方向に導通を取る縦型と、主面に平行な方向に導通を取る横型の２つの構造である。縦型構造とすると、高耐圧化、面積利用効率の向上、などの点で横型構造に比べて利点がある。縦型の半導体装置では、ｐｎ接合構造を有する場合、素子分離溝の側面にｐｎ接合界面が露出する。逆電圧を印加すると、このｐｎ接合界面の端部に大きな電界集中が発生するため、半導体装置の耐圧が設計値に達しない問題がある。

そこで、半導体装置の耐圧を高める構造が必要となるが、そのような構造として、特許文献１には、ｎ層、ｐ層が積層されたダイオードの素子分離溝の側面にｐ型領域を設けた構造が示されている。

一方、非特許文献１には、III 族窒化物半導体にフッ素プラズマをイオン注入することにより、III 族窒化物半導体を高抵抗化することができることが開示されている。

また、特許文献２には、ドライエッチングによって素子分離溝を形成した後、表面にフッ素系ガスプラズマを照射して表面をフッ素終端させ、レジスト除去時の窒素の離脱を防止する技術が開示されている。しかし、これは炭化フッ素系ガスを用いたドライエッチングによって、III 族窒化物半導体にフッ素をドープすることを開示するものではない。

特許第４６３１２６８号 特開２００６−３５１９５５号公報

Kevin J. Chen, et al., "Physics of Fluorine Plasma Ion Implantation for GaN Normally-off HEMT Technology," IEDM11-465,2011

特許文献１の構造をIII 族窒化物半導体からなる縦型半導体装置にも適用して、高耐圧化を図ることが考えられる。しかし、よく知られているように、ｐ型のIII 族窒化物半導体を得るにはIII 族窒化物半導体に特有の技術が必要であり、素子分離溝の側面にのみｐ型のIII 族窒化物半導体を形成することは難しい。そのため、特許文献１に記載の製造方法をそのまま用いたのでは、特許文献１の構造をIII 族窒化物半導体からなる縦型半導体装置で実現することはできない。

本発明は上記課題を解決するものであり、その目的は、III 族窒化物半導体からなる縦型半導体装置の耐圧性能を向上させることである。

本発明の１つは、ｐｎ接合構造を有するIII 族窒化物半導体からなる半導体層をドライエッチングして素子分離溝を形成し、その素子分離溝の側面にｐｎ接合界面が露出する縦型半導体装置の製造方法において、素子分離溝の形成工程は、ドライエッチングにより素子分離溝を形成する第１工程と、第１工程後に、炭化フッ素系ガスを用いて素子分離溝側面および底面をドライエッチングし、これにより素子分離溝側面および底面にフッ素をドープして、素子分離溝側面および底面に露出する半導体層のｎ層表面にｐ型領域を形成する第２工程と、を有し、第１工程におけるドライエッチングは、第２工程におけるドライエッチングよりもエッチングレートが高い、ことを特徴とする縦型半導体装置の製造方法である。

第２工程におけるドライエッチングによるＦ（フッ素）のドープ量は、アクセプタとして作用するＦがｎ層表面においてキャリアを相殺してｐ型化するドープ量よりも多ければ任意である。ただし、ｐ型領域のＦ濃度が、Ｆをドープしない状態でのｎ層のキャリア濃度の２倍以上の濃度となるようにＦをドープすることが望ましい。より高い耐圧向上効果が得られるためである。

ｐ型領域は、その厚さが５０ｎｍ以上となるように形成することが望ましい。ｐ型領域の厚さを５０ｎｍ以上とすれば、ｐ型領域を設けることによる耐圧向上効果が一層顕著となる。また、ｐ型領域の厚さの上限は、縦型半導体装置に電圧を印加しない状態でｐ型領域全体が空乏層となる厚さとするのがよい。この厚さを越えると、ｐｎ接合が崩れて順方向特性に影響が生じるとともに、素子分離溝による素子分離の効果も減少してしまうためである。

ｐ型領域の厚さやＦ濃度は、炭化フッ素系ガスを用いたドライエッチングのエッチング時間、ＲＦパワーや炭化フッ素系ガスの種類などによって制御することができる。また、炭化フッ素系ガスに他の種のガスを混合し、その混合割合によって制御することもできる。

炭化フッ素系ガスとしては、ＣＦ₄ 、ＣＨＦ₃ 、Ｃ₂ Ｆ₆ 、Ｃ₃ Ｆ₈ 、ＣＯＦ₂ 、Ｃ₄ Ｆ₈ などを用いることができる。

また、第１工程におけるドライエッチングにおいて用いるエッチングガスは、炭化フッ素系ガスを用いたドライエッチングよりもエッチングレートが高いガス種であれば任意であり、たとえばＣｌ₂ 、ＢＣｌ₃ 、ＳｉＣｌ₄ などの塩素系ガスを用いることができる。もちろん、複数種の塩素系ガスを混合して用いてもよいし、塩素系ガスと塩素系以外のガスとを混合して用いてもよい。

また、第１、２工程におけるドライエッチングには、ＩＣＰ型、ＥＣＲ型、平行平板型、マグネトロン型などの反応性イオンエッチングを用いることができる。

本発明の他の１つは、ｐｎ接合構造を有するIII 族窒化物半導体からなる半導体層と、素子外周に位置する素子分離溝とを有し、素子分離溝の側面にｐｎ接合界面が露出した縦型半導体装置において、素子分離溝の側面および底面に露出するｎ層表面には、フッ素のドープによりｐ型化したｐ型領域が形成されている、ことを特徴とする縦型半導体装置である。

また、本発明の縦型半導体装置は、フィールドプレート構造など従来知られている他の耐圧を高める構造をさらに有していてもよい。

本発明はｐｎ接合を有し、素子分離溝の側面にｐｎ接合界面が露出した任意の構造の縦半導体装置に適用可能である。たとえば、ｐｎダイオード、ＰＩＮダイオード、ＦＥＴ、バイポーラトランジスタ、ＩＧＢＴなどにも本発明は適用可能である。

本発明によれば、素子分離溝の側面および底面に露出するｎ層表面に、ｐ型領域を容易に形成することができる。このようなｐ型領域を設けることで、次のような利点がある。まず、第１に、ｐ型領域により、素子分離溝側面に露出するｐｎ接合構造近傍において空乏層が広がりやすくなり、耐圧を向上させる効果がある。第２に、電流リークパスとなりやすい素子の外周側面がｐ型化されるため、リーク電流を低減することができる。第３に、素子分離溝の表面にのみｐ型領域が形成されるため、素子の順方向抵抗を上げることなく高耐圧化が可能である。

また、本発明では、炭化フッ素系ガスを用いたドライエッチングよりもエッチングレートの高いドライエッチングと、炭化フッ素系ガスを用いたドライエッチングの２段階のドライエッチングにより、素子分離溝とｐ型領域を形成している。そのため、炭化フッ素系ガスを用いたドライエッチングのみによる場合に比べて、素子分離溝とｐ型領域を短時間で形成することができ、生産性を向上させることができる。また、炭化フッ素系ガスを用いたドライエッチングのみの場合、素子分離溝の深さや形状等の制御と、ｐ型領域の厚さやＦ濃度の制御の両方を制御することは容易ではないが、本発明のように２段階のドライエッチングとすることにより、その制御が容易となる。

実施例１のダイオードの構成を示した図。 素子分離溝１５およびｐ型領域１８の形成工程を示した図。 耐圧のｐ型領域１８厚さ依存性を示したグラフ。 耐圧のｐ型領域１８キャリア濃度依存性を示したグラフ。

以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。

図１は、実施例１のダイオードの構成を示した図である。実施例１の縦型ダイオードは、図１に示すように、基板１０と、基板１０上に位置するｎ層１１と、ｎ層１１上に位置するｐ層１２と、を有している。また、基板１０のｎ層１１形成側とは反対側の面には、ｎ電極１３が基板１０に接して位置し、ｐ層１２上の一部領域にはｐ電極１４が位置している。また、実施例１の縦型ダイオードは、保護膜１６、フィールドプレート電極１７によるフィールドプレート構造を有している。また、素子分離溝１５の側面１５ａ、底面１５ｂに露出したｎ層１１表面にはｐ型領域１８が形成されている。また、実施例１の縦型ダイオードは平面視において円形であり、その直径は２００μｍである。なお、平面視における形状は円形以外でもよく、矩形などであってもよい。矩形とする場合には、その角を丸めることが望ましい。耐圧性能を向上させることができる。

基板１０は、ｎ−ＧａＮからなる。ｎ−ＧａＮ以外にも、導電性を有し、III 族窒化物半導体の成長基板となる任意の材料の基板を用いることができる。たとえば、ＺｎＯ、Ｓｉなどを用いることも可能である。ただし、格子整合性の点から、本実施例のようにＧａＮ基板を用いることが望ましい。

ｎ層１１は、厚さ１０μｍ、キャリア濃度１．６×１０¹⁶／ｃｍ³ のｎ^- −ＧａＮからなり、ｐ層１２は、厚さ６００ｎｍ、Ｍｇ濃度２×１０¹⁹／ｃｍ³ のｐ⁺ −ＧａＮからなる。ｎ層１１、ｐ層１２は不純物濃度の異なる複数の層であってもよい。また、ｎ層１１、ｐ層１２をIII 族窒化物半導体として、組成比の異なる複数の層で構成してもよい。ｎ層１１とｐ層１２との間に他の層を有していてもよく、たとえば、真性の導電性であるｉ層を有していてもよい。

ｎ層１１のｎ型不純物濃度は、ｐ層１２のｐ型不純物濃度の１／１０００以下であることが望ましい。ｎ層１１とｐ層１２のｐｎ接合界面１９から空乏層が十分に広がり、ｎ層１１およびｐ層１２の構造が耐圧性能に与える影響を低減することができる。そのため、実施例１の縦型縦型ダイオードの耐圧設計が容易となる。

ｎ電極１３はＴｉ／Ａｌからなり、ｐ電極１４はＮｉ／Ａｕからなる。ここで「／」は積層であることを意味し、Ａ／ＢはＡ層を成膜した後Ｂ層を成膜することを意味する。以下、材料の説明において同様である。ｎ電極１３としては、ｎ型のIII 族窒化物半導体に対してオーミックコンタクトをとれる材料が好ましい。たとえば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、ＴｉＮ／Ａｌ、Ｐｄ／Ｔｉ／Ａｌなども用いることができる。また、ｐ電極１４も同様に、ｐ型のIII 族窒化物半導体に対してオーミックコンタクトをとれる材料が好ましく、たとえば、Ｐｄ／Ａｕ、Ｃｏ／Ａｕなども用いることができる。

素子の外周には、その外周に沿って素子分離溝１５が形成されている。素子分離溝１５は、ｐ層１２表面（ｐ電極１４形成側の面）からｎ層１１に達する深さに形成されている。そのため、素子分離溝１５側面１５ａには、ｐ層１２とｎ層１１とのｐｎ接合界面１９の端部１９ａが露出する。素子分離溝１５の側面１５ａは、素子分離溝１５の底面１５ｂに対して垂直であってもよいし、角度を成していてもよい。角度を成すようにすると、つまり側面１５ａを傾斜させると、側面１５ａでの電界強度が緩和され、耐圧を向上させることができる。素子分離溝１５側面１５ａが素子分離溝１５底面１５ｂに対して成す角度は、７０〜９０°とすることが望ましい。

素子分離溝１５底部の角１５ｃ（素子分離溝１５側面１５ａと底面１５ｂとが交わる部分）は、丸められていることが望ましい。角１５ｃを丸めることにより、その角に電界が集中するのを緩和することができるため、耐圧を向上することができる。素子分離溝１５底部の角１５ｃを丸めるのは、素子分離溝１５を形成する際のドライエッチングの条件を制御することで可能となる。角１５ｃを丸める場合、その曲率半径は０．０１μｍ以上とすることが望ましい。また、同様に、素子分離溝１５上部の角１５ｄ（素子分離溝１５側面１５ａとｐ層１２表面とが交わる部分）も丸められていることが望ましい。

フィールドプレート構造を構成する保護膜１６は、素子分離溝１５底面１５ｂ、側面１５ａに連続して覆うように形成されている。保護膜１６は厚さ８００ｎｍのＳｉＯ₂ からなる。さらにｐ層１２表面（ｐ電極１４側の面）であって、素子分離溝１５側面１５ａ近傍の領域にも保護膜１６が形成されている。保護膜１６は、必ずしもｐ層１２表面に形成されている必要はなく、素子分離溝１５底面１５ｂおよび側面１５ａに連続して形成されていればよい。

保護膜１６は、上記のように単層のＳｉＯ₂ に限るものではない。単層の複数の層で構成されていてもよいし、単層であってもよい。単層とする場合、たとえば、ＳｉＮ_x 、Ａｌ₂ Ｏ₃ 、ＨｆＯ₂ 、ＺｒＯ₂ 、ＡｌＮ、ＨｆＯＮ、ＺｒＯＮなどを用いることができる。また、複数の層とする場合、たとえば、Ａｌ₂ Ｏ₃ ／ＳｉＯ₂ 、ＳｉＯ₂ ／ＺｒＯ₂ 、ＳｉＯ₂ ／ＺｒＯＮ、ＳｉＯ₂ ／Ａｌ₂ Ｏ₃ 、ＳｉＯ₂ ／ＨｆＯ₂ 、ＳｉＮ／ＳｉＯ₂ 、Ａｌ₂ Ｏ₃ ／ＺｒＯ₂ 、ＳｉＮ／ＳｉＯ₂ ／ＺｒＯ₂ 、ＳｉＯ₂ ／Ａｌ₂ Ｏ₃ ／ＨｆＯ₂ 、などを用いることができる。保護膜１６としてＨｆＯ₂ などの誘電率の高い材料を用いれば、保護膜１６の厚さを薄くすることができ、その結果として素子分離溝１５の深さを浅くすることができるので、素子分離溝１５の形成に係る時間を短縮することができ、また素子分離溝１５を形成する難易度も低減することができる。

また、保護膜１６は、側面１５ａ部分の厚さ（側面１５ａ部分において側面１５ａに対して垂直な方向の厚さ）と底面１５ｂ部分の厚さ（底面１５ｂ部分において底面１５ｂに対して垂直な方向の厚さ）とが異なっていてもよい。特に、保護膜１６の側面１５ａ部分を薄く、底面１５ｂ部分を厚くするとよい。側面１５ａ部分の厚さは、薄ければ薄いほど耐圧を向上させることができる。また、底面１５ｂ部分の厚さは、底面１５ｂ上に保護膜１６を介して位置するフィールドプレート電極１７端部１７ａでの電界集中を緩和するため、厚い方がよい。よって、側面１５ａ部分の厚さが底面１５ｂ部分の厚さよりも薄くなるよう保護膜１６を構成することが望ましい。また、保護膜１６を複数の層で構成することで、保護膜１６全体としての誘電率の調整をすることができ、所望の耐圧特性が得られるよう設計することが容易となる。

同じくフィールドプレート構造を構成するフィールドプレート電極１７は、保護膜１６を介して、素子分離溝１５底面１５ｂ、側面１５ａ、ｐ層１２表面に連続して覆うように形成されている。さらには保護膜１６の形成されていないｐ層１２表面、およびｐ電極１４上にも連続して形成されていて、フィールドプレート電極１７とｐ電極１４は接合している。フィールドプレート電極１７の端部１７ａは、素子分離溝１５底面１５ｂ上に保護膜１６を介して位置している。

保護膜１６とフィールドプレート電極１７によってフィールドプレート構造が構成されていることにより、ｎ電極１４、ｐ電極１５に逆電圧が印加された場合、ｐ電極１５に接続されたフィールドプレート電極１７にも逆電圧が印加され、素子分離溝１５側面１５ａや底面１５ｂ近傍のｎ層１１に空乏層が広がる。そのため、フィールドプレート構造によると耐圧を向上させることができる。

フィールドプレート電極１７は、Ａｌからなり、厚さは１００ｎｍである。フィールドプレート電極１７は保護膜１６との密着性がよく、かつ導電性を有した材料であればよく、Ａｌ以外にもＮｉ、Ａｕ、ＴｉＮ、ポリシリコンなどを用いることができる。なお、フィールドプレート電極１７は、保護膜１６およびｐ電極１４の形成されずにｐ層１２表面が露出した領域に、そのｐ層１２表面に接してフィールドプレート電極１７が位置しているが、保護膜１６あるいはｐ電極１４によって覆うことでｐ層１２表面が露出した領域を形成しないようにし、フィールドプレート電極１７とｐ層１２表面とが直接接しないようにしてもよい。また、フィールドプレート電極１７は、その形成領域によって厚さが異なっていてもよい。たとえば、側面１５ａ部分の厚さと底面１５ｂ部分の厚さとが異なっていてもよい。

素子分離溝１５の側面１５ａおよび底面１５ｂに露出するｎ層１１表面（側面１５ａの一部と底面１５ｂの全面）近傍には、ｐ型領域１８が形成されている。このｐ型領域１８は、ｎ層１１表面にＦ（フッ素）がドープされて形成されたものである。ＦはIII 族窒化物半導体に対してアクセプタとして作用する。そのため、ｎ層１１表面においてＦによってキャリアである電子が相殺されるが、Ｆ濃度がその相殺される濃度を越えているため、ｎ層１１表面がｐ型化してｐ型領域１８を形成している。素子分離溝１５の側面１５ａにこのようなｐ型領域１８が形成されていることにより、ｐｎ接合界面１９の端部１９ａにおいて空乏層が広がるため、実施例１のダイオードは高い耐圧を有している。

ｐ型領域１８の厚さは、５０ｎｍ以上であることが望ましい。厚さが５０ｎｍ以上であれば、ｐ型領域１８を設けることによる耐圧向上効果が一層顕著となるためである。また、ｐ型領域１８の厚さの上限は、ダイオードに電圧を印加しない状態でｐ型領域１８全体が空乏層となる厚さとするのがよい。この厚さを越えると、ｐｎ接合が崩れて順方向特性に影響が生じるとともに、素子分離溝１５による素子分離の効果も減少してしまうためである。

ｐ型領域１８のＦ濃度は、Ｆがドープされていないｎ層１１のキャリア濃度の２倍以上の濃度とすることが望ましい。より高い耐圧向上効果が得られるためである。

素子分離溝１５およびｐ型領域１８は、以下のように２段階のドライエッチングにより形成する。

まず、素子外周を、Ｃｌ₂ ガスを用いてｐ層１２表面からｎ層１１に達する深さまでドライエッチングして、素子分離溝１５を形成する（図２（ａ）参照）。素子分離溝１５側面１５ａには、ｐｎ接合界面１９の端部１９ａが露出し、素子分離溝１５の底面１５ｂの全面、および側面１５ａの一部にｎ層１１が露出する。

この第１段階のドライエッチングは、次の第２段階のドライエッチングよりも高いエッチングレートであればよく、エッチングガスにはＣｌ₂ 以外にも、ＢＣｌ₃ 、ＳｉＣｌ₄ などの塩素系ガスを用いることができる。複数種の塩素系ガスを混合して用いてもよいし、塩素系ガスと塩素系以外のガスとを混合して用いてもよい。

次に、素子分離溝１５の側面１５ａおよび底面１５ｂを、ＣＦ₄ ガスを用いてドライエッチングする。このとき、素子分離溝１５の側面１５ａおよび底面１５ｂがドライエッチングされるとともに、素子分離溝１５の側面１５ａおよび底面１５ｂにＦがドープされる。このＦドープ量は、素子分離溝１５の側面１５ａおよび底面１５ｂに露出するｎ層１１表面近傍がｐ型化するドープ量とする。これにより、素子分離溝１５の側面１５ａおよび底面１５ｂに露出するｎ層１１表面にｐ型領域１８を形成する（図２（ｂ）参照）。なお、素子分離溝１５の側面１５ａのうち、ｐ層１２が露出した領域にもＦがドープされるが、素子の特性には影響しない。

エッチングガスにはＣＦ₄ 以外にも、ＣＨＦ₃ 、Ｃ₂ Ｆ₆ 、Ｃ₃ Ｆ₈ 、ＣＯＦ₂ 、Ｃ₄ Ｆ₈ などの炭化フッ素系ガスを用いることができる。

ｐ型領域１８の厚さやＦドープ量は、たとえばエッチング時間やＲＦパワー、基板温度、用いる炭化フッ素系ガスの種類などによって制御することができる。また、炭化フッ素系ガスに他の種のガスを混合し、その混合割合によって制御することもできる。

第１、２段階におけるドライエッチングでのマスク材としては、ＳｉＯ₂ 、フォトレジストなどを用いることができる。

第１段階と第２段階のドライエッチングは、ＩＣＰ型、ＥＣＲ型、平行平板型、マグネトロン型など任意の方式の反応性イオンエッチングを用いることができる。第１段階と第２段階とで異なる方式のドライエッチングを用いてもよいし、同じ方式のドライエッチングを用いてもよい。

このように、素子分離溝１５およびｐ型領域１８を２段階のドライエッチングにより形成し、Ｃｌ₂ ガスを用いた第１段階のドライエッチングは、ＣＦ₄ ガスを用いた第２段階のドライエッチングよりも十分に高いエッチングレートとしているため、次のような利点がある。

第１に、ＣＦ₄ ガスを用いたドライエッチングのみにより素子分離溝１５とｐ型領域１８を形成する場合に比べて、短時間で形成することができ、生産性を向上させることができる。

第２に、素子分離溝１５の深さや形状等の制御と、ｐ型領域１８の厚さやＦ濃度の制御の両方をそれぞれ容易に制御することができる。素子分離溝１５の深さや形状などは、第１段階のドライエッチングでほぼ決まり、第２段階のドライエッチングはあまり影響しない。また、ｐ型領域１８の厚さやＦ濃度は、第２段階のドライエッチングで決まり、第１段階のドライエッチングは影響しない。したがって、素子分離溝１５の深さや形状等の制御は、第１段階のドライエッチングの条件でほぼ制御することができ、ｐ型領域１８の厚さやＦ濃度の制御は、第２段階のドライエッチングの条件で制御することができ、それぞれほぼ独立して制御することができる。

以上、実施例１のダイオードでは、素子分離溝１５の側面１５ａおよび底面１５ｂに露出するｎ層１１表面にｐ型領域１８を形成することで、素子分離溝１５側面１５ａに露出するｐｎ接合界面１９の端部１９ａにおいて空乏層が広がりやすくなり、耐圧を向上させることができる。また、電流リークパスとなりやすいダイオードの外周側面（素子分離溝１５の側面１５ａ）がｐ型化されるため、リーク電流を低減することができる。また、素子分離溝１５の表面にのみｐ型領域１８が形成されるため、ダイオードの順方向抵抗を上げることなく高耐圧化が可能である。

実施例１のダイオードの耐圧について、ｐ型領域１８の厚さ依存性をシミュレーションした結果を図３に示す。図３において、横軸はｐ型領域１８の厚さ、縦軸はダイオードの耐圧を示している。また、ｐ型領域１８のキャリア濃度は１×１０¹⁶／ｃｍ³ とした。図３のように、ｐ型領域１８が厚いほど、ダイオードの耐圧が向上することがわかる。また、ｐ型領域１８を形成しない場合の耐圧はおよそ８７０Ｖであるが、ｐ型領域１８の厚さが５０ｎｍ以上で耐圧が８７０Ｖ以上となることがわかる。よって、ｐ型領域１８の厚さを５０ｎｍ以上とすれば、耐圧向上の効果が得られることがわかる。

実施例１のダイオードの耐圧について、ｐ型領域１８のキャリア濃度依存性をシミュレーションした結果を図４に示す。ｐ型領域１８の厚さは３００ｎｍとした。比較のため、Ｆのドープ量をｐ型化しない程度とした場合についても考察した。図４のように、Ｆのドープ量がｐ型化しない程度である場合、キャリアの相殺によって高抵抗化されるものの、Ｆをドープしない場合とさほど耐圧は変わらない。一方、ｐ型化させてｐ型領域１８を形成した場合には、Ｆをドープしない場合に比べて高い耐圧が得られることがわかる。特に、ｐ型領域１８のキャリア濃度（Ｆ濃度）が高いほど高耐圧となる傾向にあることもわかる。

なお、実施例１は縦型ダイオードであるが、本発明は縦型のｐｎ接合を有し、素子分離溝の側面にｐｎ接合界面が露出した任意の構造の半導体装置に適用可能である。たとえば、ｐｎダイオード、ＰＩＮダイオード、ＦＥＴ、バイポーラトランジスタ、ＩＧＢＴなどにも本発明は適用可能である。

本発明は、縦型構造でｐｎ接合を有した任意のIII 族窒化物半導体からなる半導体装置に適用することができ、高周波デバイスやパワーデバイスなどに利用することができる。

１０：基板
１１：ｎ層
１２：ｐ層
１３：ｎ電極
１４：ｐ電極
１５：素子分離溝
１６：保護膜
１７：フィールドプレート電極
１８：ｐ型領域
１９：ｐｎ接合界面

Claims (10)

1. ｐｎ接合構造を有するIII 族窒化物半導体からなる半導体層をドライエッチングして素子分離溝を形成し、その素子分離溝の側面にｐｎ接合界面が露出する縦型半導体装置の製造方法において、
   前記素子分離溝の形成工程は、
   ドライエッチングにより前記素子分離溝を形成する第１工程と、
   前記第１工程後に、炭化フッ素系ガスを用いて前記素子分離溝側面および底面をドライエッチングし、これにより前記素子分離溝側面および底面にフッ素をドープして、前記素子分離溝側面および底面に露出する前記半導体層のｎ層表面にｐ型領域を形成する第２工程と、
   を有し、
   前記第１工程におけるドライエッチングは、前記第２工程におけるドライエッチングよりもエッチングレートが高い、
   ことを特徴とする縦型半導体装置の製造方法。
2. 前記第２工程において、前記ｐ型領域のフッ素濃度を、前記半導体層のｎ層のキャリア濃度の２倍以上とすることを特徴とする請求項１に記載の縦型半導体装置の製造方法。
3. 前記第２工程において、前記ｐ型領域の厚さを５０ｎｍ以上とすることを特徴とする請求項１または請求項２に記載の縦型半導体装置の製造方法。
4. 前記第２工程において、前記ｐ型領域の厚さは、前記縦型半導体装置に電圧を印加しない状態で前記ｐ型領域全体が空乏層となる厚さである、ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の縦型半導体装置の製造方法。
5. 前記炭化フッ素系ガスは、ＣＦ₄ 、ＣＨＦ₃ 、Ｃ₂ Ｆ₆ 、Ｃ₃ Ｆ₈ 、ＣＯＦ₂ またはＣ₄ Ｆ₈ であることを特徴とする請求項１ないし請求項４のいずれか１項に記載の縦型半導体装置の製造方法。
6. 前記第１工程におけるドライエッチングは、エッチングガスとして塩素系ガスを用いる、ことを特徴とする請求項１ないし請求項５のいずれか１項に記載の縦型半導体装置の製造方法。
7. ｐｎ接合構造を有するIII 族窒化物半導体からなる半導体層と、素子外周に位置する素子分離溝とを有し、前記素子分離溝の側面にｐｎ接合界面が露出した縦型半導体装置において、
   前記素子分離溝の側面および底面に露出するｎ層表面には、フッ素のドープによりｐ型化したｐ型領域が形成されている、
   ことを特徴とする縦型半導体装置。
8. ｐ型領域のフッ素濃度は、前記半導体層のｎ層のキャリア濃度の２倍以上であることを特徴とする請求項７に記載の縦型半導体装置
9. 前記ｐ型領域の厚さは、５０ｎｍ以上であることを特徴とする請求項７または請求項８に記載の縦型半導体装置。
10. 前記ｐ型領域の厚さは、前記縦型半導体装置に電圧を印加しない状態で前記ｐ型領域全体が空乏層となる厚さである、ことを特徴とする請求項７ないし請求項９のいずれか１項に記載の縦型半導体装置。

Images