JP5888995B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5888995B2 JP5888995B2 JP2012005906A JP2012005906A JP5888995B2 JP 5888995 B2 JP5888995 B2 JP 5888995B2 JP 2012005906 A JP2012005906 A JP 2012005906A JP 2012005906 A JP2012005906 A JP 2012005906A JP 5888995 B2 JP5888995 B2 JP 5888995B2
- Authority
- JP
- Japan
- Prior art keywords
- mold resin
- substrate
- semiconductor device
- base plate
- metal base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/014—Manufacture or treatment using batch processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
図1〜図3は、本発明の実施の形態1に係る半導体装置100の構成を示す図である。ここではその例として、電力用半導体装置を示す。図1は、半導体装置100の断面図であり、図2はその上面図である。また図3は、半導体装置100の内部構造を示す図であり、後述するスリーブ板7およびモールド樹脂8を省略した、半導体装置100の平面図である。なお、図1は、図2および図3に示すA1−A2線に沿った断面に対応している。
実施の形態1では、金属基板10に形成する溝11を角溝形状(断面がコの字型(角ばったU字型)としたが、溝11の断面形状はそれを形成するルータ等の刃の形状によって決まり、例えば、V溝形状(断面がV字型)、U溝形状(断面がU字型)などでもよい。図9は、個片化前の金属基板10にV溝形状の溝11が形成された例を示している。
図10および図11は、実施の形態3に係る半導体装置の構成および製造方法を説明するための図である。図10は、実施の形態3に係る半導体装置100の個片化前の状態を示す断面図であり、図11はその上面図である。
Claims (7)
- 金属ベース板、前記金属ベース板上に配設された絶縁シート、および前記絶縁シート上に配設された配線パターンを含む基板と、
前記基板上に配設された半導体素子と、
前記半導体素子を封止する筐体を構成するモールド樹脂と、
前記モールド樹脂を貫通し、前記配線パターンと外部との電気的な導通をとる導電部材と、
前記モールド樹脂上に配設され、前記導電部材を露出させる開口を有する熱可塑性樹脂のスリーブ板と、を備え、
前記モールド樹脂は、前記基板の側面にまで延在し、
前記絶縁シートおよび前記配線パターンは、前記基板の側面において、前記モールド樹脂から露出せず、
前記金属ベース板は、前記基板の側面において、前記モールド樹脂から露出する張出部を有しており、
前記のスリーブ板は、前記金属ベース板の前記張出部に対応する位置に薄い部分を有している
ことを特徴とする半導体装置。 - 金属ベース板が銅またはアルミニウムを含む材料により構成されている
請求項1記載の半導体装置。 - 前記半導体素子は、ワイドギャップ半導体を材料とするものである
請求項1または請求項2記載の半導体装置。 - (a)金属ベース板、前記金属ベース板上に配設された絶縁シート、および前記絶縁シート上に配設された配線パターンを含む基板を用意する工程と、
(b)前記基板上に半導体素子を実装する工程と、
(c)前記基板上に、前記半導体素子を覆うモールド樹脂を形成する工程と、
(d)前記工程(c)よりも後に、前記モールド樹脂および前記基板を切断して、前記半導体素子を搭載する半導体装置を複数切り出す工程と、を備え、
前記工程(c)は、
(c−1)熱可塑性樹脂の板状部材を、前記基板における前記半導体素子の実装面に対向配置させる工程と、
(c−2)前記モールド樹脂を前記基板と前記板状部材との間に充填する工程と、を含み、
前記基板には、前記工程(d)における切断ラインに沿うように、前記配線パターンおよび前記絶縁シートを貫通して前記金属ベース板内に達する、前記切断ラインよりも幅が広い溝が予め形成されており、
前記工程(c)において、前記溝の内部に前記モールド樹脂が充填され、
前記板状部材には、前記工程(d)における切断ラインに沿うように、前記切断ラインよりも幅が広い溝が予め形成されている
ことを特徴とする半導体装置の製造方法。 - 前記工程(d)において前記モールド樹脂および前記基板の切断に用いる刃の幅が、前記溝の幅よりも狭い
請求項4記載の半導体装置の製造方法。 - 前記溝の断面形状は、コの字型、V字型、U字型のいずれかである
請求項4または請求項5記載の半導体装置の製造方法。 - 前記工程(d)において前記モールド樹脂および前記基板の切断に用いる刃の幅が、前記板状部材の前記溝の幅よりも狭い
請求項4から請求項6のいずれか一項記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012005906A JP5888995B2 (ja) | 2012-01-16 | 2012-01-16 | 半導体装置およびその製造方法 |
| US13/619,353 US8741695B2 (en) | 2012-01-16 | 2012-09-14 | Semiconductor device and method of manufacturing the same |
| CN201210385975.1A CN103208466B (zh) | 2012-01-16 | 2012-10-12 | 半导体装置及其制造方法 |
| DE102012222252.9A DE102012222252B4 (de) | 2012-01-16 | 2012-12-04 | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012005906A JP5888995B2 (ja) | 2012-01-16 | 2012-01-16 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013145820A JP2013145820A (ja) | 2013-07-25 |
| JP5888995B2 true JP5888995B2 (ja) | 2016-03-22 |
Family
ID=48693291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012005906A Active JP5888995B2 (ja) | 2012-01-16 | 2012-01-16 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8741695B2 (ja) |
| JP (1) | JP5888995B2 (ja) |
| CN (1) | CN103208466B (ja) |
| DE (1) | DE102012222252B4 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10186458B2 (en) * | 2012-07-05 | 2019-01-22 | Infineon Technologies Ag | Component and method of manufacturing a component using an ultrathin carrier |
| KR20150074649A (ko) * | 2013-12-24 | 2015-07-02 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP6511695B2 (ja) * | 2015-01-20 | 2019-05-15 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP6800745B2 (ja) * | 2016-12-28 | 2020-12-16 | 株式会社ディスコ | 半導体パッケージの製造方法 |
| US11244918B2 (en) * | 2017-08-17 | 2022-02-08 | Semiconductor Components Industries, Llc | Molded semiconductor package and related methods |
| KR102564558B1 (ko) * | 2021-11-30 | 2023-08-08 | 해성디에스 주식회사 | 프리 몰드 기판 및 프리 몰드 기판의 제조 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4416067B2 (ja) | 2000-09-26 | 2010-02-17 | 大日本印刷株式会社 | 樹脂封止型半導体装置の製造方法 |
| JP2002110888A (ja) | 2000-09-27 | 2002-04-12 | Rohm Co Ltd | アイランド露出型半導体装置 |
| JP3731805B2 (ja) * | 2001-04-18 | 2006-01-05 | カシオマイクロニクス株式会社 | 回路基板の製造方法 |
| JP4039881B2 (ja) | 2002-04-24 | 2008-01-30 | 三洋電機株式会社 | 混成集積回路装置の製造方法 |
| US6649445B1 (en) | 2002-09-11 | 2003-11-18 | Motorola, Inc. | Wafer coating and singulation method |
| JP4383768B2 (ja) * | 2003-04-23 | 2009-12-16 | スリーエム イノベイティブ プロパティズ カンパニー | 封止用フィルム接着剤、封止用フィルム積層体及び封止方法 |
| DE112008000229B4 (de) * | 2007-01-22 | 2014-10-30 | Mitsubishi Electric Corp. | Leistungshalbleitervorrichtung |
| US20090091039A1 (en) * | 2007-10-03 | 2009-04-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, method of manufacturing the same, and semiconductor substrate |
| JP5108496B2 (ja) * | 2007-12-26 | 2012-12-26 | 三洋電機株式会社 | 回路基板およびその製造方法、回路装置およびその製造方法 |
| US7824962B2 (en) | 2008-01-29 | 2010-11-02 | Infineon Technologies Ag | Method of integrated circuit fabrication |
| JP4567773B2 (ja) | 2008-07-18 | 2010-10-20 | 三菱電機株式会社 | 電力用半導体装置 |
| DE102009046858B3 (de) * | 2009-11-19 | 2011-05-05 | Infineon Technologies Ag | Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls |
| JP2011138963A (ja) * | 2009-12-28 | 2011-07-14 | Tdk Corp | 回路モジュール及び回路モジュール製造方法 |
-
2012
- 2012-01-16 JP JP2012005906A patent/JP5888995B2/ja active Active
- 2012-09-14 US US13/619,353 patent/US8741695B2/en active Active
- 2012-10-12 CN CN201210385975.1A patent/CN103208466B/zh active Active
- 2012-12-04 DE DE102012222252.9A patent/DE102012222252B4/de active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE102012222252A1 (de) | 2013-07-18 |
| US8741695B2 (en) | 2014-06-03 |
| CN103208466B (zh) | 2016-03-30 |
| DE102012222252B4 (de) | 2021-07-22 |
| US20130181225A1 (en) | 2013-07-18 |
| CN103208466A (zh) | 2013-07-17 |
| JP2013145820A (ja) | 2013-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5888995B2 (ja) | 半導体装置およびその製造方法 | |
| CN100563024C (zh) | 具有外露的集成电路设备的封装 | |
| CN102959741B (zh) | 光电子器件及其制造方法 | |
| CN102939669B (zh) | 可表面安装的光电子器件和用于制造可表面安装的光电子器件的方法 | |
| US8415780B2 (en) | Package carrier and manufacturing method thereof | |
| TWI552235B (zh) | Semiconductor device, semiconductor device manufacturing method | |
| US20160225733A1 (en) | Chip Scale Package | |
| KR102645483B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| CN104064529B (zh) | 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法 | |
| CN101312177A (zh) | 用于半导体器件的引线框 | |
| JP6213554B2 (ja) | 半導体装置 | |
| CN219286398U (zh) | 功率半导体封装结构 | |
| CN107534040A (zh) | 光电子器件装置和用于制造大量光电子器件装置的方法 | |
| CN104009008A (zh) | 具有集成散热器的半导体器件 | |
| CN107634036B (zh) | 半导体装置 | |
| US9318422B2 (en) | Flat no-lead package and the manufacturing method thereof | |
| US7517726B1 (en) | Wire bonded chip scale package fabrication methods | |
| US11145578B2 (en) | Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package | |
| US9397033B2 (en) | Semiconductor device | |
| US9214413B2 (en) | Semiconductor die package with pre-molded die | |
| US20170011979A1 (en) | Chip Scale Package | |
| JP5588766B2 (ja) | 半導体装置 | |
| JP2022143657A (ja) | 半導体装置及びその製造方法 | |
| KR20000048431A (ko) | 반도체 리드프레임 어셈블리 및 반도체 컴포넌트 제조 방법 | |
| US10439096B2 (en) | Method for manufacturing at least one optoelectronic semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5888995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |