Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6800745B2 - 半導体パッケージの製造方法 - Google Patents
[go: Go Back, main page]

JP6800745B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP6800745B2
JP6800745B2 JP2016255911A JP2016255911A JP6800745B2 JP 6800745 B2 JP6800745 B2 JP 6800745B2 JP 2016255911 A JP2016255911 A JP 2016255911A JP 2016255911 A JP2016255911 A JP 2016255911A JP 6800745 B2 JP6800745 B2 JP 6800745B2
Authority
JP
Japan
Prior art keywords
wiring board
groove
sealing substrate
semiconductor package
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016255911A
Other languages
English (en)
Other versions
JP2018107408A (ja
Inventor
ヨンソク キム
ヨンソク キム
秉得 張
秉得 張
内田　文雄
文雄 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016255911A priority Critical patent/JP6800745B2/ja
Priority to TW106138572A priority patent/TWI729235B/zh
Priority to CN201711338522.2A priority patent/CN108257879B/zh
Priority to US15/845,803 priority patent/US10211164B2/en
Priority to KR1020170175384A priority patent/KR102372119B1/ko
Priority to DE102017223555.1A priority patent/DE102017223555A1/de
Publication of JP2018107408A publication Critical patent/JP2018107408A/ja
Application granted granted Critical
Publication of JP6800745B2 publication Critical patent/JP6800745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/276—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being on an external surface of the package, e.g. on the outer surface of an encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H10P72/7418—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. a chip mounting substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Dicing (AREA)
  • Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は、シールド機能を有する半導体パッケージの製造方法に関する。
一般に、携帯電話等の携帯通信機器に用いられる半導体パッケージには、半導体パッケージからの電磁ノイズの漏洩を抑制することが求められている。半導体パッケージとしては、配線基板上に搭載された半導体チップを樹脂（封止剤）で封止して、樹脂層の外面に沿ってシールド層を形成したものが知られている（例えば、特許文献１参照）。シールド層は、板金シールドで形成される場合もあるが、板厚が大きくなることによって機器の小型化や薄型化の阻害要因になる。このため、スパッタ法、スプレー塗布法、ＣＶＤ（chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法等によってシールド層を薄く形成する技術が提案されている。
特開２０１２−０３９１０４号公報
しかしながら、特許文献１の記載の半導体パッケージは、パッケージの側面が上面に対して略垂直に形成されているため、パッケージの上面と均一な厚みで側面にシールド層を形成することは難しい。また、上記のスパッタ法等のシールド層の成膜方法は、半導体パッケージの上面に垂直な方向からシールド層を成膜するものであるため、パッケージの側面に対するシールド層の成膜に長い時間を要するという問題があった。
本発明はかかる点に鑑みてなされたものであり、側面に対して所定の膜厚のシールド層を効率的に形成することができる半導体パッケージの製造方法を提供することを目的の１つとする。
本発明の一態様の半導体パッケージの製造方法は、封止剤により封止された半導体パッケージを作成する半導体パッケージの製造方法であって、交差する分割予定ラインによって区画された配線基板表面上の複数領域に複数の半導体チップをボンディングするチップボンディング工程と、該複数の半導体チップがボンディングされた該配線基板の表面側に封止剤を供給して封止し封止基板を作成する封止基板作成工程と、該封止基板作成工程を実施した後に、該封止基板の該配線基板側を保持治具に保持し、加工工具を該封止剤側から該封止基板の厚み方向途中まで切り込み該分割予定ラインに対応する領域に沿って加工し、該封止剤上面から加工溝底に向かって傾斜した側面を備えるようにＶ溝を形成するＶ溝形成工程と、該Ｖ溝形成工程を実施した後に、該Ｖ溝に沿って該配線基板を分割して該分割予定ラインに沿って個々のパッケージに個片化する個片化工程と、該個片化工程を実施した後に、複数の該パッケージの該封止剤上面及び傾斜している側面に電磁波シールド層を形成するシールド層形成工程と、を備える。
この構成によれば、加工工具で封止剤側から封止基板にＶ溝が形成されることで、個片化されたパッケージの側面が封止剤側から下方に向かって外側に広がるように傾斜する。上面視においてパッケージの側面が投影面積を有するため、パッケージの上面に垂直な方向からパッケージの側面に対して電磁波シールド層を容易に形成することができる。よって、半導体パッケージの上面及び側面に、十分なシールド効果を発揮できる所定の厚みで電磁波シールド層を効率的に形成することができる。
本発明の一態様の半導体パッケージの製造方法において、該Ｖ溝形成工程と該個片化工程の間に、該配線基板の裏面側にバンプを形成するバンプ形成工程を備え、該個片化工程においては、該封止基板の該封止剤側を保持治具で吸引保持すること、を特徴とする。
本発明の一態様の半導体パッケージの製造方法において、該封止基板作成工程を実施する前に、該配線基板の厚み方向途中までの深さの溝を該分割予定ラインに沿って形成する配線基板溝形成工程を備え、該封止基板作成工程において、該封止剤を該溝内に充填させて該封止基板を形成し、該Ｖ溝形成工程において、該加工工具は該封止剤を加工してＶ溝を形成する。
本発明によれば、個片化されたパッケージの側面が下方に向かって外側に広がるように傾斜するため、側面に対して所定の膜厚のシールド層を効率的に形成することができる。
本実施の形態の半導体パッケージの断面模式図である。 比較例の半導体パッケージの製造方法の説明図である。 第１の実施の形態の半導体パッケージの製造方法の説明図である。 第１の実施の形態の半導体パッケージの製造方法の説明図である。 第２の実施の形態の半導体パッケージの製造方法の説明図である。 第２の実施の形態の半導体パッケージの製造方法の説明図である。 試験体に設けた電磁波シールド層の厚みを示す図である。 試験体の側面の傾斜角と電磁波シールド層の厚みとの関係を示す図である。 半導体パッケージの変形例を示す図である。 Ｖ溝形成工程の変形例を示す図である。 半導体パッケージの変形例を示す図である。
以下、添付図面を参照して、本実施の形態の半導体パッケージの製造方法について説明する。図１は、本実施の形態の半導体パッケージの断面模式図である。図２は、比較例の半導体パッケージの製造方法の説明図である。なお、以下の実施の形態はあくまでも一例を示すものであり、各工程間に他の工程を備えてもよいし、工程の順序を適宜入れ換えてもよい。
図１に示すように、半導体パッケージ１０は、いわゆるＥＭＩ（Electro-Magnetic Interference）で遮断を要する全てのパッケージの半導体装置であり、外面の電磁波シールド層１６によって周囲への電磁ノイズの漏洩を抑制するように構成されている。電磁波シールド層１６の内側では、配線基板（インターポーザ基板）１１の上面に実装された半導体チップ１２が樹脂層（封止剤）１３で封止され、配線基板１１の下面にバンプ１４が配設されている。配線基板１１には、半導体チップ１２に接続される電極やグランドライン１７を含む各種配線が形成されている。
半導体チップ１２は、シリコン、ガリウム砒素等の半導体基板上のデバイス毎に半導体ウエーハを個片化して形成され、配線基板１１上にボンディングされている。また、半導体パッケージ１０の側面２３は上面２２から下方に向かって外側に広がるように傾斜しており、半導体パッケージ１０の傾斜した側面２３に対してスパッタ法等によって上方から電磁波シールド層１６が成膜されている。一般的な半導体パッケージの鉛直な側面とは異なり、半導体パッケージ１０の側面２３は電磁波シールド層１６の成膜方向に対して斜めに交差して電磁波シールド層１６を形成し易くしている。
ところで通常は、図２Ａに示す比較例のように、配線基板１１上の半導体チップ１２を樹脂層１３で封止した封止基板１５を、先端がＶ字形状の切削ブレード（以下、Ｖブレードと称する）３９を用いてフルカットすることで半導体パッケージ１０（図１参照）の側面２３が傾斜される。この方法では、半導体パッケージ１０の製造方法を簡略化できるが、分割時に半導体パッケージ１０を支える保持治具１１１にバンプ１４を逃がすための凹部１１２を設けなければならず、新たに保持治具１１１を設計する必要があった。封止基板１５を個片化した後にバンプ１４を配設する構成も考えられるが、パッケージに対するバンプ１４の位置ズレが生じる。
また、上記したように配線基板１１には様々な配線（メタル）が含まれているため、配線基板１１の切削時にＶブレード３９の消耗が激しく、Ｖブレード３９の先端のＶ字形状が崩れ易くなっている。このため、図２Ｂに示す比較例のように、Ｖブレード３９と通常の切削ブレード４９を用いたステップカットで封止基板１５を分割する構成が考えられる。これにより、Ｖブレード３９による配線基板１１に対する切り込み量を抑えて、Ｖブレード３９の先端のＶ字形状の消耗を減少させることができる。しかしながら、このような構成でも、新たに保持治具１１１を設計しなければならない。
そこで、第１の実施の形態の半導体パッケージの製造方法では、封止基板１５に対するバンプ１４の配設前にＶブレード３９で封止基板１５をハーフカットするようにしている。これにより、保持治具３６（図３Ｃ参照）にバンプ１４を避けるための凹部を形成する必要がないため、既存の保持治具３６を用いて封止基板１５を保持することができる。また、Ｖブレード３９で封止基板１５をフルカットしないため、封止基板１５に対してバンプ１４を位置ズレすることなく配設することができ、配線基板１１に対する切り込み量を抑えてＶブレード３９の先端のＶ字形状の消耗を減少させることができる。
以下、図３及び図４を参照して、第１の実施の形態の半導体パッケージの製造方法について説明する。図３及び図４は、第１の実施の形態の半導体パッケージの製造方法の説明図である。なお、図３Ａはチップボンディング工程、図３Ｂは封止基板作成工程、図３ＣはＶ溝形成工程、図３Ｄは変形例の切削ブレードのそれぞれ一例を示す図である。また、図４Ａはバンプ形成工程、図４Ｂは個片化工程、図４Ｃはシールド層形成工程のそれぞれ一例を示す図である。
図３Ａに示すように、先ずチップボンディング工程が実施される。チップボンディング工程では、配線基板１１の表面が交差する分割予定ラインによって格子状に区画されており、区画された複数の領域に複数の半導体チップ１２がボンディングされる。この場合、半導体チップ１２の上面の電極にワイヤ１９の一端が接続され、配線基板１１の表面の電極１８にワイヤ１９の他端が接続される。なお、チップボンディング工程では、ワイヤボンディングに限らず、半導体チップ１２の下面の電極を配線基板１１の表面の電極に直接接続するフリップチップボンディングが実施されてもよい。
図３Ｂに示すように、チップボンディング工程が実施された後に封止基板作成工程が実施される。封止基板作成工程では、複数の半導体チップ１２がボンディングされた配線基板１１の表面側に封止剤２４が供給され、各半導体チップ１２が封止剤２４で封止されて封止基板１５（図３Ｃ参照）が作成される。この場合、半導体チップ１２が実装された配線基板１１の下面が封止用の保持治具３１に保持されており、配線基板１１の上面を覆うように枠型３２が配置されている。枠型３２の上壁には注入口３３が開口しており、注入口３３の上方には封止剤２４の供給ノズル３４が位置付けられている。
そして、供給ノズル３４から注入口３３を通じて配線基板１１の上面に封止剤２４が供給されて半導体チップ１２が封止される。この状態で、封止剤２４が加熱又は乾燥されることで硬化されて、配線基板１１の上面に樹脂層１３（図３Ｃ参照）を形成した封止基板１５が作成される。なお、封止剤２４は、硬化性を有するものが用いられ、例えば、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アクリルウレタン樹脂、又はポリイミド樹脂等から選択することができる。また、封止剤２４は液状に限らず、シート状、パウダー状の樹脂を使用することもできる。このようにして、配線基板１１上の複数の半導体チップ１２が一括で封止される。
なお、封止基板１５（樹脂層１３（図３Ｃ参照））の表面を研削によって平坦化してもよい。封止基板１５を研削装置（不図示）にて研削することにより、半導体チップ１２を被覆する樹脂層１３を所望の厚みに調整することができる。このように、封止基板作成工程の後に平坦化工程が実施されてもよい。
図３Ｃに示すように、封止基板作成工程が実施された後にＶ溝形成工程が実施される。Ｖ溝形成工程では、封止基板１５の配線基板１１側がＶ溝形成用の保持治具３６に保持され、先端がＶ字形状に形成されたＶブレード３９（加工工具）で樹脂層（封止剤）１３側から配線基板１１（封止基板１５）の厚み方向途中まで切り込まれて、分割予定ラインに対応する領域に沿ってＶ溝２５が形成される。この場合、保持治具３６の保持面３７には分割予定ラインに対応して格子状の逃げ溝３８が形成されており、逃げ溝３８で区画された各領域に吸引口（不図示）が形成されている。各吸引口は吸引路を通じて吸引源に接続され、吸引口に生じた負圧によって保持治具３６の保持面３７に封止基板１５が吸引保持される。
また、Ｖブレード３９は、封止基板１５の外側で封止基板１５の分割予定ラインに位置合わせされている。Ｖブレード３９は、ダイヤモンド砥粒等を結合剤で固めて、先端がＶ字形状の円板状に成形されており、スピンドル（不図示）の先端に装着されている。封止基板１５の外側で配線基板１１の厚み方向途中までの深さまでＶブレード３９が降ろされ、このＶブレード３９に対して封止基板１５が水平方向に切削送りされる。これにより、分割予定ラインに沿って封止基板１５がハーフカットされて、樹脂層１３上面から加工溝底２６に向かって傾斜した側面２３を備えるようにＶ溝２５が形成される。
一本の分割予定ラインに沿って封止基板１５がハーフカットされると、隣の分割予定ラインにＶブレード３９が位置合わせされて封止基板１５がハーフカットされる。このハーフカットが繰り返されることで、封止基板１５の表面に分割予定ラインに沿って複数のＶ溝２５が形成される。このように、バンプ１４（図４Ａ参照）を配設する前に封止基板１５がハーフカットされてＶ溝２５が形成されるため、Ｖ溝形成時に既存の保持治具３６を用いて封止基板１５を保持することができる。よって、比較例のようにバンプ１４を逃がすための凹部が不要になり、新たに保持治具を設計する必要がない。
なお、本実施の形態では、Ｖブレード３９の先端が尖ったＶ字形状に形成されたが、この構成に限定されない。Ｖブレード３９の先端は、封止基板１５に対してＶ溝２５を形成可能な形状であればよい。例えば、図３Ｄに示すように、切削ブレード４０の先端が平坦なＶ字形状に形成されていてもよい。すなわち、切削ブレードの先端がＶ字形状とは、切削ブレードの先端まで尖った完全なＶ字形状に限らず、切削ブレードの先端が平坦な略Ｖ字形状を含む形状である。また、Ｖブレードの先端のＶ字面は直線的に傾斜している必要はなく、僅かに丸みを帯びていてもよい。
図４Ａに示すように、Ｖ溝形成工程が実施された後にバンプ形成工程が実施される。バンプ形成工程では、配線基板１１の裏面側にバンプ１４が形成される。この場合、封止基板１５が表裏反転されて、封止基板１５の樹脂層（封止剤）１３側がバンプ形成用の保持治具４１で吸引保持される。そして、封止基板１５の配線基板１１の裏面側が上方に露出され、配線基板１１の裏面にバンプ１４が配設される。バンプ１４は、半導体パッケージ１０（図４Ｃ参照）を各種基板に実装する際の端子や電極になり、配線基板１１の配線パターンに応じた所定位置に形成される。封止基板１５の個片化前にバンプ１４が形成されるため、封止基板１５に対するバンプ１４の位置ズレが防止される。
図４Ｂに示すように、バンプ形成工程が実施された後に個片化工程が実施される。個片化工程では、Ｖ溝２５に沿って配線基板１１を分割して分割予定ラインに沿った個々のパッケージ２１に個片化される。この場合、バンプ１４を上側に向けた状態で封止基板１５の樹脂層１３側が個片化用の保持治具４６の保持面４７に吸引保持され、封止基板１５の外側で切削ブレード４９が封止基板１５の分割予定ラインに位置合わせされている。保持治具４６はＶ溝形成用の保持治具３６と同様に構成され、切削ブレード４９はダイヤモンド砥粒等を結合剤で固めて円板状に成形されてスピンドル（不図示）の先端に装着されている。
封止基板１５の外側で配線基板１１を切断な深さまで切削ブレード４９が降ろされ、この切削ブレード４９に対して封止基板１５が水平方向に切削送りされることでフルカットされる。一本の分割予定ラインに沿って封止基板１５がフルカットされると、隣の分割予定ラインに切削ブレード４９が位置合わせされて封止基板１５がフルカットされる。この切断動作が繰り返されることで、封止基板１５が分割予定ラインに沿って個々のパッケージ２１に分割される。なお、切削中に切削ブレード４９が消耗するが、切削ブレード４９の側面形状の変化が少ないため切断面を鉛直に形成することができる。
図４Ｃに示すように、個片化工程が実施された後にシールド層形成工程が実施される。シールド層形成工程では、複数のパッケージ２１の樹脂層１３の上面２２及び傾斜している側面２３に電磁波シールド層１６が形成される。この場合、保持治具４６（図４Ｂ参照）からパッケージ２１がピックアップされて、シールド用の保持治具５１に状に並べて配置される。保持治具５１の保持面５２には多数の凹部５３が並んで形成されており、各凹部５３に各パッケージ２１のバンプ１４が収容されている。なお、保持治具５１は凹部５３毎にパッケージ２１を吸引保持する吸引口（不図示）が形成されていてもよい。
そして、パッケージ２１に対して上方から導電性材料が成膜されて、パッケージ２１の上面２２及び側面２３に電磁波シールド層１６が形成される。電磁波シールド層１６は、銅、チタン、ニッケル、金等のうち一つ以上の金属によって成膜された厚さ数μｍ以上の多層膜であり、例えば、スパッタ法、イオンプレーディング法、スプレー塗布法、ＣＶＤ（chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法によって形成される。なお、電磁波シールド層１６は、真空雰囲気下で上記の多層膜を有する金属フィルムをパッケージ２１の上面２２及び側面２３に接着する真空ラミネートによって形成してもよい。
このとき、パッケージ２１の側面２３が上面２２から下方に向かって外側に広がるように傾斜しており、パッケージ２１の側面２３の斜面が電磁波シールド層１６の成膜方向（鉛直方向）に対して斜めに交差している。よって、パッケージ２１に電磁波シールド層１６を上方から成膜する際に、パッケージ２１の上面２２だけでなく側面２３にも、十分なシールド効果を発揮できる程度の厚みで電磁波シールド層１６を容易に成膜することが可能になっている。このようにして、パッケージ２１の上面２２及び側面２３が電磁波シールド層１６でカバーされた半導体パッケージ１０が製造される。
電磁波シールド層１６がグランドライン１７に接続されているため、半導体パッケージ１０で生じた電磁ノイズはグランドライン１７を通じて半導体パッケージ１０外に逃がされる。なお、パッケージ２１の側面２３の下端側は鉛直に形成されているため、斜面と同様に成膜することはできない。しかしながら、配線基板１１に設けられた多数の配線によって電磁ノイズがカットされるため、パッケージ２１の側面２３の鉛直部分の電磁波シールド層１６が薄く形成されても電磁ノイズを十分に遮蔽することができる。したがって、半導体パッケージ１０の周囲の電子部品への電磁ノイズの漏洩が効果的に防止される。
なお、第１の実施の形態の半導体パッケージの製造方法では、Ｖ溝形成工程、個片化工程は、同一の切削装置に実施されてもよい。また、バンプ１４無しの半導体パッケージを製造する場合にはバンプ形成工程を省略してもよい。また、封止基板１５が予め用意されている場合には、チップボンディング工程、封止基板作成工程を省略してもよい。
以上のように、第１の実施の形態の半導体パッケージの製造方法によれば、Ｖブレード３９で樹脂層１３側から封止基板１５が切削されることで、個片化されたパッケージ２１の側面２３が樹脂層１３側から下方に向かって外側に広がるように傾斜する。上面視においてパッケージ２１の側面２３が投影面積を有するため、パッケージ２１の上面２２に垂直な方向からパッケージ２１の側面２３に対して電磁波シールド層１６を容易に形成することができる。よって、半導体パッケージ１０の上面２２及び側面２３に、十分なシールド効果を発揮できる所定の厚みで電磁波シールド層１６を効率的に形成することができる。
ここで、封止基板１５は、Ｖブレード３９の消耗が激しい配線基板１１上にＶブレード３９の消耗が少ない樹脂層１３が積層されて形成されている。このため、第１の実施の形態の半導体パッケージの製造方法では、Ｖ溝形成工程で配線基板１１と樹脂層１３の異種材料が同時に切削されるため、Ｖブレード３９の消耗量や先端のＶ字形状の角度管理が難しい。そこで、第２の実施の形態では、封止基板１５の作成前に配線基板１１とＶブレード３９の接触を避ける逃げ溝を形成して樹脂で埋めることで、Ｖ溝形成時にＶブレード３９で樹脂だけを切削するようにしている。
以下、図５及び図６を参照して、第２の実施の形態の半導体パッケージの製造方法について説明する。図５及び図６は、第２の実施の形態の半導体パッケージの製造方法の説明図である。図５Ａは配線基板溝形成工程、図５Ｂはチップボンディング工程、図５Ｃは封止基板作成工程、図５Ｄはバンプ形成工程のそれぞれ一例を示す図である。図６ＡはＶ溝形成工程、図６Ｂは個片化工程、図６Ｃはシールド層形成工程のそれぞれ一例を示す図である。なお、第１の実施の形態の半導体パッケージの製造方法と同様な構成については簡略化して説明する。
図５Ａに示すように、先ず配線基板溝形成工程が実施される。配線基板溝形成工程では、配線基板１１の厚み方向途中までの深さ、例えばグランドライン１７を切断する深さの溝２７が分割予定ラインに沿って形成される。この場合、配線基板１１の裏面側が溝形成用の保持治具５６に吸引保持され、配線基板１１の外側で切削ブレード５９が配線基板１１の分割予定ラインに位置合わせされている。切削ブレード５９は、ダイヤモンド砥粒等を結合剤で固めて円板状に成形され、スピンドル（不図示）の先端に装着されている。なお、配線基板１１を切削することで切削ブレード５９が消耗するが、Ｖブレード３９とは異なり切削ブレード５９の側面形状の変化が少ないため一定の溝幅に形成することができる。
配線基板１１の外側で、配線基板１１の厚み方向途中までの深さまで切削ブレード５９が降ろされ、この切削ブレード５９に対して配線基板１１が水平方向に切削送りされる。一本の分割予定ラインに沿って配線基板１１がハーフカットされると、隣の分割予定ラインに切削ブレード５９が位置合わせされて配線基板１１がハーフカットされる。この切断動作が繰り返されることで、配線基板１１に分割予定ラインに沿った溝２７が形成される。これにより、後段のＶ溝形成工程で配線基板１１とＶブレード３９（図６Ａ参照）の接触を避けるための逃げ溝が分割予定ラインに沿って形成される。
図５Ｂに示すように、配線基板溝形成工程が実施された後にチップボンディング工程が実施される。チップボンディング工程では、分割予定ラインに沿った溝２７で区画された各領域に半導体チップ１２が配置される。そして、半導体チップ１２の上面の電極にワイヤ１９の一端が接続され、配線基板１１の表面の電極１８にワイヤ１９の他端が接続されて、配線基板１１に複数の半導体チップ１２がワイヤボンディングされる。なお、チップボンディング工程では、ワイヤボンディングに限らず、半導体チップ１２の下面の電極を配線基板１１の表面の電極に直接接続するフリップチップボンディングが実施されてもよい。
図５Ｃに示すように、チップボンディング工程が実施された後に封止基板作成工程が実施される。封止基板作成工程では、封止用の保持治具３１上の配線基板１１に対して枠型３２の注入口３３を通じて供給ノズル３４から封止剤２４が供給され、半導体チップ１２が封止剤２４で封止されると共に配線基板１１の溝２７内に封止剤２４が充填される。この状態で、封止剤２４が加熱又は乾燥によって硬化されて、配線基板１１の上面に樹脂層１３（図５Ｄ参照）が形成された封止基板１５が作成される。なお、封止基板作成工程の後には、樹脂層を研削で平坦化する平坦化工程が実施されてもよい。
図５Ｄに示すように、封止基板作成工程が実施された後にバンプ形成工程が実施される。バンプ形成工程では、封止基板１５が表裏反転されて、封止基板１５の樹脂層１３側がバンプ形成用の保持治具４１で吸引保持される。そして、封止基板１５の配線基板１１の裏面側が上方に露出され、配線基板１１の裏面にバンプ１４が配設される。バンプ１４は、半導体パッケージ１０を各種基板に実装する際の端子や電極になり、配線基板１１の配線パターンに応じた所定位置に形成される。封止基板１５の個片化前にバンプ１４が形成されるため、封止基板１５に対するバンプ１４の位置ズレが防止される。
図６Ａに示すように、バンプ形成工程が実施された後にＶ溝形成工程が実施される。Ｖ溝形成工程では、封止基板１５の配線基板１１側がＶ溝形成用の保持治具６１に保持されており、Ｖブレード３９で樹脂層１３側から配線基板１１（封止基板１５）の厚み方向途中まで切り込まれて、分割予定ライン（溝２７）に沿ってＶ溝２５が形成される。この場合、保持治具６１の保持面６２には、バンプ１４を収容する凹部６３が形成され、隣り合う凹部６３の間に分割予定ラインに対応した逃げ溝６４が形成されている。凹部６３内は吸引路を通じて吸引源に接続され、凹部６３に生じた負圧によって保持治具６１の保持面６２に封止基板１５が吸引保持される。
また、Ｖブレード３９が封止基板１５の外側で分割予定ラインに位置合わせされ、Ｖブレード３９に対して封止基板１５が水平方向に切削送りされる。このとき、Ｖブレード３９の先端が配線基板１１の溝２７内に入り込み、Ｖブレード３９と配線基板１１の接触が避けられている。Ｖブレード３９によって樹脂層１３だけが切削されるため、Ｖブレード３９の消耗が抑えられて、成形ドレスタイミングを遅らせてブレードライフを長くすることができる。なお、Ｖブレード３９の先端は、封止基板１５に対してＶ溝２５を形成可能な形状であればよく、図３Ｄに示すように、切削ブレード４０の先端が平坦なＶ字形状に形成されていてもよい。
図６Ｂに示すように、Ｖ溝形成工程が実施された後に個片化工程が実施される。個片化工程では、封止基板１５の配線基板１１側が保持治具６１に保持された状態で、切削ブレード４９で封止基板１５がフルカットされて、封止基板１５が分割予定ラインに沿って個々のパッケージ２１に分割される。このとき、切削ブレード４９の先端が保持治具６１の逃げ溝６４に入り込むため、切削ブレード４９と保持治具６１の干渉が防止されている。なお、配線基板１１を切削することで切削ブレード４９が消耗するが、Ｖブレード３９とは異なり切削ブレード４９の側面形状の変化が少ないため切断面を鉛直に形成することができる。
図６Ｃに示すように、個片化工程が実施された後にシールド層形成工程が実施される。シールド層形成工程では、シールド用の保持治具５１の凹部５３毎にパッケージ２１が配置され、パッケージ２１に対して上方から導電性材料が成膜されて、パッケージ２１の上面２２及び側面２３に電磁波シールド層１６が形成される。電磁波シールド層１６は、銅、チタン、ニッケル、金等のうち一つ以上の金属によって成膜された厚さ数μｍ以上の多層膜であり、例えば、スパッタ法、イオンプレーディング法、スプレー塗布法、ＣＶＤ（chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法、真空ラミネート法によって形成されてもよい。
このとき、パッケージ２１の側面２３が上面２２から下方に向かって外側に広がるように傾斜しているため、パッケージ２１の上面２２だけでなく側面２３にも電磁波シールド層１６が所望の厚みで容易に成膜される。このようにして、パッケージ２１の上面２２及び側面２３が電磁波シールド層１６でカバーされた半導体パッケージ１０が製造される。電磁波シールド層１６がグランドライン１７に接続されているため、半導体パッケージ１０で生じた電磁ノイズはグランドライン１７を通じて半導体パッケージ１０外に逃がされる。よって、半導体パッケージ１０の周囲の電子部品への電磁ノイズの漏洩が効果的に防止される。
なお、第２の実施の形態では、チップボンディング工程前に配線基板溝形成工程が実施される構成にしたが、この構成に限定されない。配線基板溝形成工程は、封止基板作成工程の前に実施されていればよく、チップボンディング工程と封止基板作成工程の間に実施されてもよい。さらに、第２の実施の形態では、第１の実施の形態と同様に、Ｖ溝形成工程と個片化工程の間にバンプ形成工程が実施されてもよい。Ｖ溝形成後にバンプ１４を形成することで、Ｖ溝形成工程及び個片化工程の保持治具６１にバンプ１４を逃がすための凹部６３が不要になり、既存の保持治具を使用することができる。
以上のように、第２の実施の形態の半導体パッケージの製造方法によれば、第１の実施の形態と同様に、半導体パッケージ１０の上面２２及び側面２３に、十分なシールド効果を発揮できる所定の厚みで電磁波シールド層１６を効率的に形成することができる。また、Ｖブレード３９によって樹脂層１３だけが切削されるため、Ｖブレード３９の消耗を抑えてブレードライフを長くすることができる。
続いて、半導体パッケージの側面の傾斜角度と電磁波シールド層との関係について説明する。図７は、試験体に設けた電磁波シールド層の厚みを示す図である。図８は、試験体の側面の傾斜角と電磁波シールド層の厚みとの関係を示す図である。
図７に示すように、側面８２の傾斜角度θを変えた複数の試験体８０を用意し、１８０℃、８×１０−４Ｐａの条件下でイオンプレーティング法によってシールド層を形成した。側面８２の傾斜角度θは、９０°、８２°、６８°、６０°、４５°とした。また、上面８１に形成された上部シールド層８３、側面８２に形成された側部シールド層８４に分けて、走査型電子顕微鏡の観察画像に基づいて上部シールド層８３、側部シールド層８４の厚みｔ１、ｔ２を測定した。上部シールド層８３及び側部シールド層８４の厚みｔ１、ｔ２は、次式（１）に示すステップカバレッジ（step coverage）の値として算出し、この値と傾斜角度θの関係を図８にまとめた。
（１）
step coverage＝（ｔ２／ｔ１）×１００
この結果、傾斜角度θが９０°から小さくなるにつれてステップカバレッジの値が徐々に大きくなり、傾斜角度θが４５°になるとステップカバレッジの値が１００％になった。具体的には、傾斜角度θが４５°になるように設定した場合、上部シールド層８３の厚みｔ１と側部シールド層８４の厚みｔ２が一致し、試験体８０の上面２２及び側面２３に均一な厚みの電磁波シールド層１６が確認された。また、発明者の実験によれば、ステップカバレッジの値が５０％を下回ると、側部シールド層８４の成膜に時間を要し、プロセスコストが増大するため、ステップカバレッジの値が５０％以上となる範囲が好ましい。したがって、半導体パッケージの側面の傾斜角度θは４５°以上かつ８２°以下であることが好ましく、Ｖブレード３９の先端の角度は９０°以上かつ３６°以下であることが好ましい。
なお、第１、第２の実施の形態においては、配線基板に１つの半導体チップを実装した半導体パッケージを例示したが、この構成に限定されない。配線基板に複数の半導体チップを実装した半導体パッケージを製造してもよい。例えば、図９Ａに示すように、配線基板９１に複数（例えば、３つ）の半導体チップ９２ａ、９２ｂ、９２ｃを実装し、半導体チップ９２ａ、９２ｂ、９２ｃをまとめてシールドした半導体パッケージ９０を製造するようにしてもよい。この場合、Ｖ溝形成工程においてパッケージ単位で封止基板９５にＶ溝が形成され、個片化工程においてパッケージ単位で封止基板９５が分割される。なお、半導体チップ９２ａ、９２ｂ、９２ｃは同一機能を有してもよいし、異なる機能を有してもよい。
また、図９Ｂに示すように、配線基板１０１に複数（例えば、２つ）の半導体チップ１０２ａ、１０２ｂを実装し、半導体チップ１０２ａ、１０２ｂを個別にシールドした半導体パッケージ（ＳＩＰ）１００を製造するようにしてもよい。この場合、Ｖ溝形成工程において半導体チップ単位で封止基板１０５にＶ溝１０６が形成され、個片化工程においてパッケージ単位で封止基板１０５が分割される。これにより、半導体チップ１０２ａ、１０２ｂの間に電磁波シールド層１０７が形成され、半導体チップ１０２ａ、１０２ｂの相互間で電磁ノイズの影響を防止することができる。なお、半導体チップ１０２ａ、１０２ｂは同一機能を有してもよいし、異なる機能を有してもよい。
また、上記の第１、第２の実施の形態においては、Ｖ溝形成工程が加工工具としてＶブレードを用いて実施されたが、この構成に限定されない。Ｖ溝形成工程は、封止基板に対して樹脂層側から溝底に向かってＶ溝が形成される構成であればよい。例えば、図１０Ａに示すように、加工工具として通常の切削ブレード１０８を用いて封止基板１５にＶ溝を形成するようにしてもよい。この場合、封止基板１５の分割予定ライン上の鉛直面Ｐに対して切削ブレード１０８を所定角度だけ一方側に傾けて切削した後に、鉛直面Ｐに対して切削ブレード１０８を所定角度だけ他方側に傾けて切削する。これにより、切削ブレード１０８によって封止基板１５の上面がＶ状に切り取られて、分割予定ラインに沿ってＶ溝が形成される。
また、図１０Ｂに示すように、加工工具としてレーザアブレーション用の加工ヘッド１０９を用いて封止基板１５にＶ溝２５を形成するようにしてもよい。この場合、封止基板１５の分割予定ライン上の鉛直面Ｐに対して加工ヘッド１０９を所定角度だけ一方向に傾けてアブレーション加工を実施した後に、鉛直面Ｐに対して加工ヘッド１０９を所定角度だけ他方側に傾けてアブレーション加工を実施する。封止基板１５に対して吸収性を有するレーザ光線によって、封止基板１５の上面がＶ字状に切り取られて、分割予定ラインに沿ってＶ溝が形成される。なお、レーザアブレーションとは、レーザ光線の照射強度が所定の加工閾値以上になると、固体表面で電子、熱的、光科学的及び力学的エネルギーに変換され、その結果、中性原子、分子、正負のイオン、ラジカル、クラスタ、電子、光が爆発的に放出され、固体表面がエッチングされる現象をいう。
また、図１０Ｃに示すように、加工工具としてプロファイラ１１５を用いて封止基板１６にＶ溝２５を形成するようにしてもよい。プロファイラ１１５はアルミ基台１１６の略Ｖ字状の加工面にダイヤモンド砥粒から成る砥粒層１１７を電着して構成されている。プロファイラ１１５は、Ｖブレード３９と比較して消耗し難く、Ｖ字形状を長く維持し続けることができる。
また、上記の第１、第２の実施の形態においては、個片化工程が切削ブレードを用いて実施されたが、この構成に限定されない。個片化工程は、封止基板を個々のパッケージを分割する構成であればよく、例えば、アブレーション加工によって封止基板を個々のパッケージに分割してもよい。
また、上記の第１、第２の実施の形態では、配線基板が各保持治具に保持されて各工程が実施される構成にしたが、この構成に限定されない。例えば、配線基板の裏面に保護テープが貼着され、テープを介して配線基板を基台等上に載置した状態で各工程が実施されてもよい。また、保持治具は、基板を保持可能であればよく、例えば、ポーラス製の保持面を有するチャックテーブルが適宜使用されてもよい。
また、半導体パッケージは、携帯電話等の携帯通信機器に用いられる構成に限らず、カメラ等の他の電子機器に用いられてもよい。
また、上記の第１、第２の実施の形態及び変形例においては、半導体チップがワイヤを介して配線基板の電極にワイヤボンディングされた半導体パッケージを製造する構成について説明したが、この構成に限定されない。図１１に示すように、半導体パッケージ１０は、半導体チップ１２が配線基板１１の電極に直接接続されてフリップチップボンディングされていてもよい。
また、本実施の形態及び変形例を説明したが、本発明の他の実施の形態として、上記各実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本発明の実施の形態は上記の各実施の形態及び変形例に限定されるものではなく、本発明の技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらには、技術の進歩又は派生する別技術によって、本発明の技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、本発明の技術的思想の範囲内に含まれ得る全ての実施形態をカバーしている。
また、本実施の形態では、本発明を半導体パッケージの製造方法に適用した構成について説明したが、所定の膜厚のシールド層が形成される他のパッケージ部品の製造方法に適用することも可能である。
以上説明したように、本発明は、側面に対して所定の膜厚のシールド層を効率的に形成することができるという効果を有し、特に、携帯通信機器に用いられる半導体パッケージの製造方法に有用である。
１０ 半導体パッケージ
１１ 配線基板
１２ 半導体チップ
１３ 樹脂層（封止剤）
１４ バンプ
１５ 封止基板
１６ 電磁波シールド層
２１ パッケージ
２２ パッケージの上面
２３ パッケージの側面
２５ 封止基板のＶ溝
２６ Ｖ溝の加工溝底
２７ 配線基板の溝
３６ 保持治具
３９ Ｖブレード（加工工具）

Claims (3)

  1. 封止剤により封止された半導体パッケージを作成する半導体パッケージの製造方法であって、
    交差する分割予定ラインによって区画された配線基板表面上の複数領域に複数の半導体チップをボンディングするチップボンディング工程と、
    該複数の半導体チップがボンディングされた該配線基板の表面側に封止剤を供給して封止し封止基板を作成する封止基板作成工程と、
    該封止基板作成工程を実施した後に、該封止基板の該配線基板側を保持治具に保持し、加工工具を該封止剤側から該封止基板の厚み方向途中まで切り込み該分割予定ラインに対応する領域に沿って加工し、該封止剤上面から加工溝底に向かって傾斜した側面を備えるようにＶ溝を形成するＶ溝形成工程と、
    該Ｖ溝形成工程を実施した後に、該Ｖ溝に沿って該配線基板を分割して該分割予定ラインに沿って個々のパッケージに個片化する個片化工程と、
    該個片化工程を実施した後に、複数の該パッケージの該封止剤上面及び傾斜している側面に電磁波シールド層を形成するシールド層形成工程と、
    を備える半導体パッケージの製造方法。
  2. 該Ｖ溝形成工程と該個片化工程の間に、該配線基板の裏面側にバンプを形成するバンプ形成工程を備え、
    該個片化工程においては、該封止基板の該封止剤側を保持治具で吸引保持すること、を特徴とする請求項１記載の半導体パッケージの製造方法。
  3. 該封止基板作成工程を実施する前に、該配線基板の厚み方向途中までの深さの溝を該分割予定ラインに沿って形成する配線基板溝形成工程を備え、
    該封止基板作成工程において、該封止剤を該溝内に充填させて該封止基板を形成し、
    該Ｖ溝形成工程において、該加工工具は該封止剤を加工してＶ溝を形成すること、
    を特徴とする請求項１又は２記載の半導体パッケージの製造方法。
JP2016255911A 2016-12-28 2016-12-28 半導体パッケージの製造方法 Active JP6800745B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016255911A JP6800745B2 (ja) 2016-12-28 2016-12-28 半導体パッケージの製造方法
TW106138572A TWI729235B (zh) 2016-12-28 2017-11-08 半導體封裝的製造方法
CN201711338522.2A CN108257879B (zh) 2016-12-28 2017-12-14 半导体封装的制造方法
US15/845,803 US10211164B2 (en) 2016-12-28 2017-12-18 Semiconductor package manufacturing method
KR1020170175384A KR102372119B1 (ko) 2016-12-28 2017-12-19 반도체 패키지의 제조 방법
DE102017223555.1A DE102017223555A1 (de) 2016-12-28 2017-12-21 Herstellungsverfahren für eine Halbleiterpackung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016255911A JP6800745B2 (ja) 2016-12-28 2016-12-28 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2018107408A JP2018107408A (ja) 2018-07-05
JP6800745B2 true JP6800745B2 (ja) 2020-12-16

Family

ID=62510475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016255911A Active JP6800745B2 (ja) 2016-12-28 2016-12-28 半導体パッケージの製造方法

Country Status (6)

Country Link
US (1) US10211164B2 (ja)
JP (1) JP6800745B2 (ja)
KR (1) KR102372119B1 (ja)
CN (1) CN108257879B (ja)
DE (1) DE102017223555A1 (ja)
TW (1) TWI729235B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832666B2 (ja) 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6482618B2 (ja) * 2017-08-22 2019-03-13 Ｔｏｗａ株式会社 加工装置及び加工方法
JP7207927B2 (ja) * 2018-09-28 2023-01-18 株式会社ディスコ 半導体パッケージの製造方法
JP7184458B2 (ja) * 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
US11071196B2 (en) 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
KR102633190B1 (ko) 2019-05-28 2024-02-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2021040097A (ja) * 2019-09-05 2021-03-11 株式会社ディスコ 被加工物の切削方法
US12463147B2 (en) 2020-05-22 2025-11-04 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
US11664327B2 (en) * 2020-11-17 2023-05-30 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
JP2022137337A (ja) * 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置
JP7709327B2 (ja) * 2021-07-20 2025-07-16 株式会社ディスコ ウエーハの処理方法
CN116031245A (zh) * 2021-10-22 2023-04-28 浙江驰拓科技有限公司 一种芯片抗磁封装结构及其制作方法
CN114649308B (zh) * 2022-05-17 2023-04-11 宁波芯健半导体有限公司 一种封装器件及封装器件的制作方法
DE102024200511B3 (de) 2024-01-19 2024-10-24 Vitesco Technologies Germany Gmbh Leistungshalbleiterbauteil und Verfahren zur Herstellung eines Leistungshalbleiterbauteils

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
CN100568563C (zh) 2006-03-06 2009-12-09 夏普株式会社 氮化物半导体器件及其制备方法
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20100308468A1 (en) * 2008-03-14 2010-12-09 Noriyuki Yoshikawa Semiconductor device and semiconductor device fabrication method
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
EP2364539B1 (en) 2008-11-17 2012-09-19 Telefonaktiebolaget L M Ericsson (PUBL) A system and method of implementing lightweight not-via ip fast reroutes in a telecommunications network
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP5888995B2 (ja) * 2012-01-16 2016-03-22 三菱電機株式会社 半導体装置およびその製造方法
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP6164879B2 (ja) * 2013-03-08 2017-07-19 セイコーインスツル株式会社 パッケージ、圧電振動子、発振器、電子機器及び電波時計
JP2014183181A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
KR20140137535A (ko) * 2013-05-23 2014-12-03 에스티에스반도체통신 주식회사 집적회로 패키지 제조방법
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
KR101573283B1 (ko) * 2014-02-05 2015-12-02 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
JP6484019B2 (ja) 2014-12-11 2019-03-13 アピックヤマダ株式会社 半導体製造装置
JP6525643B2 (ja) * 2015-03-04 2019-06-05 Ｔｏｗａ株式会社 製造装置及び製造方法
JP2016219520A (ja) * 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法

Also Published As

Publication number Publication date
TW201826459A (zh) 2018-07-16
KR102372119B1 (ko) 2022-03-07
US10211164B2 (en) 2019-02-19
CN108257879B (zh) 2023-03-28
CN108257879A (zh) 2018-07-06
TWI729235B (zh) 2021-06-01
DE102017223555A1 (de) 2018-06-28
KR20180077028A (ko) 2018-07-06
JP2018107408A (ja) 2018-07-05
US20180182715A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
JP6800745B2 (ja) 半導体パッケージの製造方法
JP6974960B2 (ja) 半導体パッケージの製造方法
JP6955918B2 (ja) 基板の加工方法
KR102334782B1 (ko) 반도체 패키지의 제조 방법
JP6832666B2 (ja) 半導体パッケージの製造方法
JP7093210B2 (ja) 板状物の加工方法
JP7075791B2 (ja) 半導体パッケージの製造方法
JP6971093B2 (ja) マルチブレード、加工方法
JP7193920B2 (ja) パッケージ基板の加工方法
JP6999350B2 (ja) パッケージ基板の加工方法
JP2019012714A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201125

R150 Certificate of patent or registration of utility model

Ref document number: 6800745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250