JP5895650B2 - 撮像装置および撮像表示システム - Google Patents

Description

本開示は、光電変換素子を有する撮像装置、およびそのような撮像装置を備えた撮像表示システムに関する。

従来、画素（撮像画素）に光電変換素子を有する撮像装置として、種々のものが提案されている。このような撮像装置の一例としては、例えばいわゆる光学式のタッチパネルや、放射線（例えばＸ線）撮像装置などが挙げられる。

上記撮像装置のうち放射線撮像装置には、いわゆる間接変換型のものと直接変換型のものとがある。これらのうち間接変換型の放射線撮像装置は、入射した放射線をシンチレータ等を用いて可視光に波長変換した後、この可視光をフォトダイオードにおいて光電変換して信号電荷を得る。一方、直接変換型の放射線撮像装置は、入射した放射線に基づいて信号電荷を発生させるアモルファス半導体（α―Ｓｅ等）を用いたものである（例えば、特許文献１）。

特開２００２−３１１１４４号公報

具体的には、直接変換型の放射線撮像装置では、上記のようなアモルファス半導体を一対の電極間に挟み、これらの電極間に電圧を印加することによって半導体層内に発生した電荷（電子／ホール）をそれぞれの電極へ移動させる。電界効果型のトランジスタおよび保持容量素子等を含む画素回路を用いて、一方の電極（画素電極）側から電荷（信号電荷）を読み出すことにより、画像信号が得られる。

しかしながら、読み出し動作後において、半導体層の局所的な領域に信号電荷が残存し易く、このような残存電荷が、撮像画像の画質を低下させる要因となっている。従って、信号電荷の残存を抑制して、高画質化を実現することが望まれている。

本開示はかかる問題点に鑑みてなされたもので、その目的は、撮像画像の高画質化を実現することが可能な撮像装置、およびそのような撮像装置を備えた撮像表示システムを提供することにある。

本開示の撮像装置は、複数の画素を有する撮像部と、複数の画素のそれぞれに蓄積された信号電荷の読み出しを行う駆動部とを備え、各画素は、電界効果型トランジスタ、信号線および保持容量素子を含む回路層と、回路層上に画素毎に配設された第１電極と、第１電極上に複数の画素にわたって形成されると共に、入射した放射線に基づいて信号電荷を発生させる半導体層と、半導体層上に設けられた第２電極と、回路層と半導体層との間の第１電極に非対向な領域に配置され、駆動部により電圧制御される第３電極とを有する。

本開示の撮像表示システムは、上記本開示の撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。

本開示の撮像装置および撮像表示システムでは、各画素の半導体層に放射線が入射すると、半導体層において信号電荷が発生し、画素内に蓄積される。蓄積された信号電荷が、各画素から読み出されることにより、放射線に基づく撮像画像が得られる。ここで、回路層と半導体層との間の第１電極に非対向な領域には第３電極が配置され、この第３電極が駆動部によって電圧制御される。これにより、半導体層のうちの特に第１電極間（画素間）の領域等、電界が及びにくい領域における信号電荷の残存が抑制される。

本開示の撮像装置および撮像表示システムによれば、各画素に蓄積された信号電荷が読み出され、これにより放射線に基づく撮像画像を得ることができる。回路層と半導体層との間の第１電極に非対向な領域に、駆動部によって電圧制御される第３電極を設けることにより、半導体層の局所的な領域に信号電荷が残存することを抑制できる。よって、撮像画像の高画質化を実現することが可能となる。

本開示の一実施形態に係る撮像装置の全体構成例を表すブロック図である。 図１に示した撮像部の概略構成を表す断面図である。 画素回路および電極レイアウトの一例を表す模式図である。 図１に示した列選択部の詳細構成例を表すブロック図である。 撮像駆動動作の一例を説明するためのタイミング図である。 照射期間の動作状態の一例を表す回路図である。 読み出し期間の動作状態の一例を表す回路図である。 比較例の撮像装置の読み出し後の電荷の挙動を表す模式図である。 図１に示した撮像装置の読み出し後の電荷の挙動を表す模式図である。 変形例に係る撮像装置の電荷制御電極に対する電圧制御動作を説明するための模式図である。 適用例に係る撮像表示システムの概略構成を表す模式図である。

以下、本開示における実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（画素間に電荷制御電極を配設し、そのインピーダンスの高低を切り替える電圧制御を行う放射線撮像装置の例）
２．変形例（低インピーダンス時の電荷制御電極の電圧制御動作の他の例）
３．適用例（撮像表示システムの例）

＜実施の形態＞
［構成］
図１は、本開示の一実施の形態に係る撮像装置（撮像装置１）の全体のブロック構成を表すものである。撮像装置１は、放射線（例えばＸ線）に基づいて被写体の情報を読み取る（被写体を撮像する）ものであり、いわゆる直接変換型の放射線撮像装置である。この撮像装置１は、撮像部１１、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５、インピーダンス制御部１８およびシステム制御部１６を備えている。これらのうち、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５、インピーダンス制御部１８およびシステム制御部１６が、本開示における「駆動部」の一具体例に相当する。尚、以下では、図１中に示したように、撮像部１１内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向として説明する。

（撮像部１１）
図２は、撮像部１１の断面構成を隣接する２つの画素について表したものである。図３は、画素回路と電極レイアウトの一例を、インピーダンス制御部１８および後述する列選択部１７内のチャージアンプ回路１７１と共に例示したものである。模式的に表したものである。撮像部１１は、入射した放射線に基づいて電気信号を発生させるものである。この撮像部１１では、画素（撮像画素，単位画素）２０が、行列状（マトリクス状）に２次元配置されており、撮像部１１では、基板２１０上に、回路層２１１を介して画素電極２１（第１電極）が配設されており、この画素電極２１上には、複数の画素２０にわたって（全画素にわたって）、半導体層２５が形成されている。半導体層２５上には、例えば全画素にわたって上部電極２６（第２電極）が設けられている。

回路層２１１には、例えば、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）２２、信号線電極２２ｂ（信号線Ｌsig）および保持容量素子２３を含む画素回路（後述）が形成されている。

ＴＦＴ２２は、例えばＮチャネル型（Ｎ型）の電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）により構成されている。但し、ＴＦＴ２２はＰチャネル型（Ｐ型）のＦＥＴ等により構成されていてもよい。また、ここでは一例としてボトムゲート構造を示すが、これに限らずトップゲート構造であってもよい。

このＴＦＴ２２のゲート（ゲート電極２２ａ）は、読み出し制御線Ｌreadに接続され、ソースおよびドレインのうちの一方は、例えば信号線電極２２ｂ（信号線Ｌsig）に接続されている。ソースおよびドレインのうちの他方は、回路層２１１上に配設された画素電極２１に接続されている。このＴＦＴ２２のチャネル層２２ｃには、例えば、非晶質シリコン（アモルファスシリコン）、微結晶シリコンまたは多結晶シリコン（ポリシリコン）等のシリコン系半導体が用いられている。あるいは、この他にも、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）または酸化亜鉛（ＺｎＯ）等の酸化物半導体が用いられてもよい。

信号線電極２２ｂは、回路層２１１内の画素電極２１と非対向の領域に（画素電極２１とオーバーラップしないように）設けられている。画素電極２１との間に容量結合を生じにくくするためである。例えば、信号線電極２２ｂは、画素間（画素電極２１間）の領域Ａに、例えばＶ方向に沿って延在してストライプ状に設けられている。

保持容量素子２３は、層間絶縁膜２１１ａの一部を挟んで設けられた一対の容量電極２３ａ，２３ｂにより形成されており、画素電極２１を介して収集された信号電荷を一時的に蓄積させるものである。容量電極２３ａ，２３ｂのうち、容量電極２３ａは、例えばＴＦＴ２２のゲート電極２２ａと同層に設けられ、容量電極２３ｂは、例えば信号線電極２２ｂと同層に設けられている。また、容量電極２３ｂは、信号線電極２２ｂと同様、画素間の領域Ａに、例えばＶ方向に沿って延在してストライプ状に設けられている。

画素電極２１は、半導体層２５において発生したホール・電子対のうち、例えば電子を信号電荷として取り出すための電極として機能するものであり、画素毎に分離されて回路層２１１上に設けられている。この画素電極２１は、例えばＩＴＯ（インジウム錫酸化物）等から構成されている。

半導体層２５は、入射した放射線を電気信号に変換する半導体よりなる。このような半導体としては、例えば、アモルファスセレン（ａ−Ｓｅ）等のアモルファス半導体が挙げられる。但し、この他にも、カドミニウムテルル（ＣｄＴｅ）半導体等により構成されていてもよい。

上部電極２６は、全画素に共通の電極として設けられ、半導体層２５内のホール・電子対のうちのもう一方の電荷（例えばホール）を排出するための電極として機能するものである。この上部電極２６は、例えばＡｕ等から構成されている。

本実施の形態では、上記のような回路層２１１と半導体層２５との間の画素電極２１に非対向な領域に、画素電極２１とは電気的に独立した電極（電荷制御電極２４Ａ，２４Ｂ）が設けられている。具体的には、電荷制御電極２４Ａ，２４Ｂ（第３電極）は、画素２０間（画素電極２１間）の領域Ａにおいて、画素電極２１と同層に設けられている。

電荷制御電極２４Ａ，２４Ｂはそれぞれ、ＴＦＴ３２Ａ，３２Ｂおよび制御線Ｌ１を介してインピーダンス制御部１８に接続されている。ＴＦＴ３２Ａ，３２Ｂは、上記ＴＦＴ２２と同様、電界効果型の薄膜トランジスタであり、撮像部１１内に電荷制御電極２４Ａ，２４Ｂと同一の個数設けられている。これらのＴＦＴ３２Ａ，３２Ｂは、ゲートが制御線Ｌ１、ソースおよびドレインのうちの一方が、電荷制御電極２４Ａ，２４Ｂに接続され、他方が所定の電位（例えばグランド電位）に保持されている。インピーダンス制御部１８の駆動により、ＴＦＴ３２Ａ，３２Ｂの各ゲートには、所定の電圧パルスが印加され、ＴＦＴ３２Ａ，３２Ｂのオン動作およびオフ動作の切り替え制御がなされる。これにより、電荷制御電極２４Ａ，２４Ｂのインピーダンスの高低が所定のタイミングで切り替えられる。このような電荷制御電極２４Ａ，２４Ｂは、例えば画素電極２１と同一の材料により構成されている。

これらの電荷制御電極２４Ａ，２４Ｂのうち、電荷制御電極２４Ａは、信号線電極２２ｂに対向する領域に設けられ、電荷制御電極２４Ｂは、保持容量素子２３に対向する領域に設けられている。例えば、電荷制御電極２４Ａは、信号線電極２２ｂに重畳して、Ｖ方向に沿ってストライプ状に設けられ、電荷制御電極２４Ｂは、容量電極２３ｂに重畳してＶ方向に沿ってストライプ状に設けられている。画素２０間の領域Ａにおいては、例えば、信号線電極２２ｂと容量電極２３ｂとが互いに並行して配設されるが、本実施の形態のように、信号線電極２２ｂと容量電極２３ｂとに対向する各領域に、電荷制御電極２４Ａ，２４Ｂを電気的に独立させて設けることが望ましい。電荷制御電極２４Ａ，２４Ｂを電気的に分離することにより、容量結合による信号線電極２２ｂへの電気的な影響を抑制できるためである。

（行走査部１３）
行走査部１３は、図示しないシフトレジスタ回路や論理回路等を含んで構成されており、撮像部１１内の複数の画素２０に対して行単位（水平ライン単位）での駆動（線順次走査）を行う画素駆動部（行走査回路）である。具体的には、後述する読み出し動作等の撮像動作を例えば線順次走査により行う。尚、この線順次走査は、読み出し制御線Ｌreadを介して前述した行走査信号を各画素２０へ供給することによって行われるようになっている。

（Ａ／Ｄ変換部１４）
Ａ／Ｄ変換部１４は、複数（ここでは４つ）の信号線Ｌsigごとに１つ設けられた複数の列選択部１７を有しており、信号線Ｌsigを介して入力した信号電圧（信号電荷）に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。これにより、デジタル信号からなる出力データＤout（撮像信号）が生成され、外部へ出力されるようになっている。

列選択部１７は、例えば図４に示したように、チャージアンプ回路１７１と、サンプルホールド（Ｓ／Ｈ）回路１７３、４つのスイッチＳＷ２を含むマルチプレクサ回路（選択回路）１７４、およびＡ／Ｄコンバータ１７５を有している。これらのうち、チャージアンプ回路１７１、Ｓ／Ｈ回路１７３およびスイッチＳＷ２はそれぞれ、信号線Ｌsig毎に設けられている。マルチプレクサ回路１７４およびＡ／Ｄコンバータ１７５は、列選択部１７毎に設けられている。

チャージアンプ回路１７１は、チャージアンプ１７２および容量素子（コンデンサ，フィードバック容量素子）Ｃ１を含んで構成されている。チャージアンプ１７２は、信号線Ｌsigから読み出された信号電荷を電圧に変換（Ｑ−Ｖ変換）するためのアンプ（増幅器）である。

Ｓ／Ｈ回路１７３は、チャージアンプ１７２とマルチプレクサ回路１７４（スイッチＳＷ２）との間に配置されており、チャージアンプ１７２からの出力電圧Ｖcaを一時的に保持するための回路である。

マルチプレクサ回路１７４は、列走査部１５による走査駆動に従って４つのスイッチＳＷ２のうちの１つが順次オン状態となることにより、各Ｓ／Ｈ回路１７３とＡ／Ｄコンバータ１７５との間を選択的に接続または遮断する回路である。

Ａ／Ｄコンバータ１７５は、スイッチＳＷ２を介して入力されたＳ／Ｈ回路１７３からの出力電圧に対してＡ／Ｄ変換を行うことにより、上記した出力データＤoutを生成して出力する回路である。

（列走査部１５）
列走査部１５は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部１７内の各スイッチＳＷ２を走査しつつ順番に駆動するものである。このような列走査部１５による選択走査によって、信号線Ｌsigの各々を介して読み出された各画素２０の信号（上記した出力データＤout）が、順番に外部へ出力されるようになっている。

（インピーダンス制御部１８）
インピーダンス制御部１８は、図示しない論理回路等を含んで構成されており、撮像部１１内の複数の電荷制御電極２４Ａ，２４Ｂを電圧制御し、電荷制御電極２４Ａ，２４Ｂのインピーダンスの高低を制御するものである。このインピーダンス制御部１８には、少なくとも１本の制御線Ｌ１が接続されていればよく、この１本の制御線Ｌ１が、ＴＦＴ３２Ａ，３２Ｂを介して各電荷制御電極２４Ａ，２４Ｂに接続されている。これにより、インピーダンス制御部１８は、撮像部１１内に設けられた電荷制御電極２４Ａ，２４Ｂの全てを一括して電圧制御する。

（システム制御部１６）
システム制御部１６は、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびインピーダンス制御部１８の動作を制御するものである。具体的には、システム制御部１６は、前述した各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびインピーダンス制御部１８の駆動制御を行う。詳細は後述するが、撮影時には、このシステム制御部１６の制御に基づいて、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５が各画素２０の撮像駆動を行うと共に、インピーダンス制御部１８が電荷制御電極２４Ａ，２４Ｂの電圧制御を行うようになっている。

［作用、効果］
本実施の形態の撮像装置１では、放射線が撮像部１１へ入射すると、各画素２０内の半導体層２５において、この放射線が信号電荷に変換される（半導体層２５において放射線に基づく信号電荷が発生する）。詳細には、放射線照射時には、半導体層２５内に、入射した放射線量に応じたホールおよび電子の対が発生する。この際、上部電極２６へ所定のバイアス電圧（マイナス電圧）が印加されることにより、例えば信号電荷としての電子が画素電極２１側、ホールが上部電極２６側へそれぞれ移動する。これらのうち信号電荷は、画素電極２１を通じて保持容量素子２３に蓄積された後、読み出し動作時にＴＦＴ２２がオン状態となることによって信号線Ｌsigへ読み出される。読み出された信号電荷は、Ｑ−Ｖ変換およびＡ／Ｄ変換がなされた後、外部へ出力される。以下、この撮像駆動動作について詳細に説明する。

図５（Ａ），（Ｂ）は、撮像駆動動作の一例を説明するための模式図である。図６は、放射線（ここではＸ線）の照射期間（照射期間Ｔex）における画素２０および列選択部１７内のチャージアンプ回路１７１の動作例を表したものである。図７は、読み出し期間（読出し期間Ｔｒ）における画素２０および列選択部１７内のチャージアンプ回路１７１の動作例を表したものである。尚、図６および図７では説明の便宜上、ＴＦＴ２２，３２Ａ，３２Ｂのオン・オフ状態を、スイッチを用いて表している。

図５（Ａ）に示したように、撮像装置１では、放射線の照射期間Ｔex後の読み出し期間Ｔｒにおいて、撮像部１１内の各画素２０に対して線順次的に信号電荷の読み出しがなされる。尚、読み出し期間Ｔｒにおける矢印は、画面上部の画素から下部の画素に向かって線順次に読み出し動作がなされることを表しており、画面全体の読み出しに要する期間を「読み出し期間」とする。

本実施の形態では、図５（Ｂ）に示したように、このような線順次撮像駆動と共に、電荷制御電極２４Ａ，２４Ｂが電圧制御され、電荷制御電極２４Ａ，２４Ｂのインピーダンスの高低が切り替えられる。具体的には、照射期間Ｔexでは低インピーダンス（Low-Ｚ）、読み出し期間Ｔｒでは高インピーダンス（High-Ｚ）となるような電圧制御がなされる。

詳細には、照射期間Ｔexでは、図６に示したように、ＴＦＴ２２はオフ状態となっている。この状態では、画素２０内の半導体層２５へ入射した放射線に基づく信号電荷は、信号線Ｌsig側へは出力されず（読み出されず）、保持容量素子２３に蓄積される。この照射期間Ｔexでは、制御線Ｌ１を介して、ＴＦＴ３２Ａ，３２Ｂにはオン電圧（High側電圧パルス）が印加され、ＴＦＴ３２Ａ，３２Ｂがオン状態となる。これにより、電荷制御電極２４Ａ，２４Ｂは電圧印加状態に保持され、低インピーダンスとなる。

この後、読み出し期間Ｔｒでは、図７に示したように、ＴＦＴ２２がオン状態となることにより、保持容量素子２３から信号線Ｌsig側へ信号電荷が読み出される。この読み出し期間Ｔｒでは、制御線Ｌ１を介してＴＦＴ３２Ａ，３２Ｂにはオフ電圧（Low側電圧パルス）が印加され、ＴＦＴ３２Ａ，３２Ｂがオフ状態となる。これにより、電荷制御電極２４Ａ，２４Ｂは電圧無印加状態（フローティング状態）に保持され、高インピーダンスとなる。

このようにして読み出された信号電荷は、チャージアンプ回路１７１へ入力される。詳細には、読み出された信号電荷は、信号線Ｌsigを介して複数（ここでは４つ）の画素列ごとに、Ａ／Ｄ変換部１４内の列選択部１７へ入力される。列選択部１７では、まず、信号線Ｌsig毎に、入力された信号電荷がチャージアンプ回路１７１においてＱ−Ｖ変換（信号電荷から信号電圧への変換）される。次いで、変換後の信号電圧は、Ｓ／Ｈ回路１７３およびマルチプレクサ回路１７４を介してＡ／Ｄコンバータ１７５においてＡ／Ｄ変換される。このようにして、デジタル信号からなる出力データＤout（撮像信号）が生成され、各列選択部１７から出力される。出力データＤoutは、外部へ伝送されるか、あるいは図示しない内部メモリーに記憶される。以上のようにして、撮像装置１では、撮像駆動動作がなされる。

（比較例）
ここで、図８に、比較例に係る撮像装置の照射期間Ｔexにおける画素内の電荷の挙動について示す。この比較例の撮像装置は、本実施の形態と同様、各画素において、基板１０１上に、ＴＦＴ１０６、信号線電極１０６ｂおよび保持容量素子１０７を含む回路層１０２が設けられ、この回路層１０２上に画素電極１０３が配設されている。画素電極１０３上には、全画素にわたって半導体層１０４が形成され、この半導体層１０４上に上部電極１０５が設けられている。但し、比較例では、画素間の領域（信号線電極１０６ｂおよび保持容量素子１０７に対向する領域）には、画素電極１０３の形成されていない領域（画素電極１０３に非対向の領域）Ｂが存在する。

この比較例においても、本実施の形態と同様、照射期間Ｔexには、放射線に基づいて発生したホール（図中「ｈ」で示す）および電子（図中「ｅ」で示す）の対のうち、信号電荷としての電子が、画素電極１０３側に、ホールは上部電極１０５側にそれぞれ移動し、信号電荷は保持容量素子１０７に蓄積される。そして、読み出し期間Ｔｒでは、この保持容量素子１０７に蓄積された信号電荷が図示しない信号線へ読み出される。ところが、各画素の半導体層１０４のうちの領域Ｂでは、画素電極１０３に対向する領域に比べて電界が弱いことから、読み出し動作後においても半導体層１０４内に信号電荷が残存してしまう（図中のＢ１）。

これに対し、本実施の形態では、半導体層２５と回路層２１１との間の画素電極２１に非対向な領域（画素間の領域Ａ）に、インピーダンス制御部１８によって電圧制御される電荷制御電極２４Ａ，２４Ｂが設けられている。具体的には、電荷制御電極２４Ａ，２４Ｂのインピーダンスの高低を所定のタイミングで切り替えるような電圧制御がなされる（照射期間Ｔexには低インピーダンス、読み出し期間Ｔｒには高インピーダンスとなるような制御がなされる）。

上記のように、照射期間Ｔexにおいて、電荷制御電極２４Ａ，２４Ｂを低インピーダンスに保持することにより、画素間の領域Ａにも電界が印加される。この領域Ａにおいて発生したホール・電子対のうちの一方は、上部電極２６側へ移動し、他方は電荷制御電極２４Ａ，２４Ｂ側へ移動する。これにより、電荷制御電極２４Ａ，２４Ｂを通じて電荷が画素２０の外部へ排出される（図９）。一方、半導体層２５内において発生したホールは、上部電極２６を通じて画素２０の外部へ排出される。尚、このような電荷制御電極２４Ａ，２４Ｂからの電荷排出は、照射期間Ｔex（低インピーダンスに保持されている期間）中、継続してなされる。これにより、領域Ａにおける信号電荷の残存が抑制される。また、読み出し期間Ｔｒにおいて、電荷制御電極２４Ａ，２４Ｂを高インピーダンスに保持する（電荷制御電極２４Ａ，２４Ｂをフローティング状態とする）ことにより、電荷制御電極２４Ａ，２４Ｂの容量が減少して、信号線電極２２ｂとの容量結合が軽減する。

以上のように本実施の形態では、各画素２０の半導体層２５に放射線が入射すると、半導体層２５において信号電荷が発生し、画素２０内に蓄積される。各画素２０から蓄積された信号電荷を読み出すことにより、放射線に基づく撮像画像を得ることができる。回路層２１１と半導体層２５との間の画素電極２１に非対向な領域（領域Ａ）に電荷制御電極２４Ａ，２４Ｂを設け、この電荷制御電極２４Ａ，２４Ｂを電圧制御する。これにより、半導体層２５のうちの特に画素電極２１間の領域等、電界が及びにくい領域における信号電荷の残存を抑制できる。よって、信号電荷の残存によるノイズの発生を抑制して、撮像画像の高画質化を実現することが可能となる。

具体的には、照射期間Ｔexでは電荷制御電極２４Ａ，２４Ｂを低インピーダンスとし、読み出し期間Ｔｒでは電荷制御電極２４Ａ，２４Ｂを高インピーダンスとすることにより、効率的に照射期間Ｔex中には信号電荷を溜めつつも、読み出し期間Ｔｒ後には半導体層２５内に信号電荷を残存させないように制御することができる。

また、読み出し期間Ｔｒにおいて、電荷制御電極２４Ａを高インピーダンスとすることにより、信号線電極２２ｂと電荷制御電極２４Ａ，２４Ｂとの容量結合を軽減できる。電荷制御電極２４Ａは、領域Ａにおいて信号線電極２２ｂに対向配置されることから容量結合による読み出し速度の低下が懸念されるが、本実施の形態のように読み出し期間Ｔｒに電荷制御電極２４Ａが高インピーダンスであれば、電荷制御電極２４Ａ，２４Ｂの容量が減少して、読み出し速度の低下を抑制できる。加えて、これにより、信号線電極２２ｂおよび保持容量素子２３に重畳して、電荷制御電極２４Ａ，２４Ｂを配置できることから、画素電極の面積を縮小したり、画素間に別途電極設置スペースを設ける必要がなく、開口率への影響が少ない。

次に、上記実施の形態の撮像装置の変形例について説明する。尚、上記実施の形態と同様の構成要素については同一の符号を付し、その説明を省略する。

＜変形例＞
図１０は、変形例に係る撮像装置の電荷制御電極２４Ａ，２４Ｂに対する電圧制御動作について説明するための模式図である。本変形例においても、上記実施の形態と同様、半導体層２５と回路層２１１との間の画素電極２１に非対向な領域に、電荷制御電極２４Ａ，２４Ｂが設けられている。また、撮像駆動動作の際には、照射期間Ｔexにおいて電荷制御電極２４Ａを低インピーダンス、読み出し期間Ｔｒにおいて電荷制御電極２４Ｂを高インピーダンスとなるようにインピーダンスの高低を切り替える制御を行う。

但し、本変形例では、照射期間Ｔexにおいて、電荷制御電極２４Ａを低インピーダンスに保持する際に、信号電荷が図１０に示したような挙動を示すような電圧制御を行う。即ち、電荷制御電極２４Ａ，２４Ｂを所定の電圧印加状態に保持して、半導体層２５のうちの領域Ａにおいて発生した信号電荷を、画素電極２１へ向かって移動させるような電界を形成する。具体的には、上部電極２６にバイアス電圧（マイナス電圧）を印加し、電荷制御電極２４Ａ，２４Ｂへの印加電圧を、画素電極２１への印加電圧よりも低く設定する。
これにより、半導体層２５内において発生した信号電荷は、画素電極２１へ向けて集まり易くなる。従って、信号電荷が領域Ａに溜まりにくくなり、画素電極２１からの電荷収集効率も高まる。

上記の実施の形態および変形例に係る撮像装置では、入射した放射線に基づいて電気信号を得る、様々な種類の放射線撮像装置として利用される。放射線撮像装置としては、例えば、医療用のＸ線撮像装置（Digital Radiography等）や、空港等で用いられる携帯物検査用Ｘ線撮影装置、工業用Ｘ線撮像装置（例えば、コンテナ内の危険物等の検査や、鞄等の中身の検査を行う装置）などに適用することが可能である。

＜適用例＞
続いて、上記実施の形態および変形例に係る撮像装置は、以下に説明するような撮像表示システムへ適用可能である。

図１１は、適用例に係る撮像表示システム（撮像表示システム５）の概略構成例を模式的に表したものである。撮像表示システム５は、上述の撮像部１１を有する撮像装置１と、画像処理部５２と、表示装置４とを備えており、この例では放射線を用いた撮像表示システム（放射線撮像表示システム）である。

画像処理部５２は、撮像装置１から出力される出力データＤout（撮像信号）に対して所定の画像処理を施すことにより、画像データＤ１を生成するものである。表示装置４は、画像処理部５２において生成された画像データＤ１に基づく画像表示を、所定のモニタ画面４０上で行うものである。

この撮像表示システム５では、撮像装置１（ここでは放射線撮像装置）が、光源（ここではＸ線源等の放射線源）５１から被写体５０に向けて照射された照射光（ここでは放射線）に基づき、被写体５０の画像データＤoutを取得し、画像処理部５２へ出力する。画像処理部５２は、入力された画像データＤoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ（表示データ）Ｄ１を表示装置４へ出力する。表示装置４は、入力された画像データＤ１に基づいて、モニタ画面４０上に画像情報（撮像画像）を表示する。

このように、本適用例の撮像表示システム５では、撮像装置１において被写体５０の画像を電気信号として取得可能であるため、取得した電気信号を表示装置４へ伝送することによって画像表示を行うことができる。即ち、従来のような放射線写真フィルムを用いることなく、被写体５０の画像を観察することが可能となり、また、動画撮影および動画表示にも対応可能となる。

尚、本適用例では、撮像装置１が放射線撮像装置として構成されており、放射線を用いた撮像表示システムとなっている場合を例に挙げて説明したが、本開示の撮像表示システムは、他の方式の撮像装置を用いたものにも適用することが可能である。

以上、実施の形態、変形例および適用例を挙げたが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、撮像部における画素の回路構成は、上記実施の形態等で説明したもの（画素２０，２０Ａ〜２０Ｄの回路構成）には限られず、他の回路構成であってもよい。同様に、行走査部や列選択部等の回路構成についても、上記実施の形態等で説明したものには限られず、他の回路構成であってもよい。

また、上記実施の形態等で説明した撮像部、行走査部、Ａ／Ｄ変換部（列選択部）および列走査部等はそれぞれ、例えば同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコンなどの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるようになる。このため、例えば外部のシステム制御部からの制御信号に基づいて、同一基板上における駆動動作を行うことが可能となり、狭額縁化（３辺フリーの額縁構造）や配線接続の際の信頼性向上を実現することができる。

更に、上記実施の形態等では、電荷制御電極２４Ａ，２４Ｂが画素間の領域ＡにＶ方向に沿ったストライプ状に設けられた構成を例に挙げて説明したが、電荷制御電極２４Ａ，２４Ｂの平面形状および設置領域はこれに限定されるものではない。例えば、Ｈ方向に沿ったストライプ状に設けられていてもよいし、あるいは画素電極２１の周縁を囲うように（全体として格子状に）設けられていてもよい。

加えて、上記実施の形態等では、信号線電極２２ｂに対向して電荷制御電極２４Ａを、保持容量素子２３に対向して電荷制御電極２４Ｂをそれぞれ電気的に独立させて配置した構成を例示したが、これらの電荷制御電極２４Ａ，２４Ｂは一体的に設けられていてもよい。即ち、領域Ａにおいて、信号線電極２２ｂと保持容量素子２３（容量電極２３ｂ）とが互いに並行して配置されている場合には、これらの信号線電極２２ｂと保持容量素子２３の双方に対向する１本の電荷制御電極を設けるようにしてもよい。但し、信号線電極２２ｂとの容量結合を考慮すると、上記実施の形態において説明したように、電荷制御電極２４Ａ，２４Ｂを電気的に分離して設けることが望ましい。

尚、本開示は以下のような構成であってもよい。
（１）
複数の画素を有する撮像部と、
前記複数の画素のそれぞれに蓄積された信号電荷の読み出しを行う駆動部とを備え、
各画素は、
電界効果型トランジスタ、信号線および保持容量素子を含む回路層と、
前記回路層上に前記画素毎に配設された第１電極と、
前記第１電極上に前記複数の画素にわたって形成されると共に、入射した放射線に基づいて信号電荷を発生させる半導体層と、
前記半導体層上に設けられた第２電極と、
前記回路層と前記半導体層との間の前記第１電極に非対向な領域に配置され、前記駆動部により電圧制御される第３電極とを有する
撮像装置。
（２）
前記駆動部は、前記第３電極を電圧制御して、前記第３電極のインピーダンスの高低を切り替える
上記（１）に記載の撮像装置。
（３）
前記駆動部は、前記第３電極の前記信号電荷の読み出し期間におけるインピーダンスが、前記放射線の照射期間におけるインピーダンスよりも高くなるように、前記第３電極を電圧制御する
上記（２）に記載の撮像装置。
（４）
前記駆動部は、前記第３電極を、前記読み出し期間には電圧無印加状態に保持し、前記照射期間には電圧印加状態に保持する
上記（３）に記載の撮像装置。
（５）
前記駆動部は、前記照射期間において、前記半導体層のうちの前記第３電極に対向する領域内で生じた前記信号電荷が前記第１電極へ向かって移動するように、前記第３電極を電圧制御する
上記（４）に記載の撮像装置。
（６）
前記第３電極は、前記第１電極と同層に配置されている
上記（１）〜（５）のいずれかに記載の撮像装置。
（７）
前記第３電極は、画素間の領域に設けられている
上記（１）〜（５）のいずれかに記載の撮像装置。
（８）
前記複数の画素はマトリクス状に２次元配置され、
前記第３電極は、前記画素の配列方向に沿ってストライプ状に設けられている
上記（７）に記載の撮像装置。
（９）
前記第３電極は、前記信号線および前記保持容量素子に対向して配置されている
上記（１）〜（８）のいずれかに記載の撮像装置。
（１０）
前記放射線はＸ線である
上記（１）〜（９）のいずれかに記載の撮像装置。
（１１）
撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え
前記撮像装置は、
各々が光電変換素子を含む複数の画素を有する撮像部と、
前記複数の画素のそれぞれに蓄積された信号電荷の読み出しを行う駆動部とを備え、
各画素は、
電界効果型トランジスタ、信号線および保持容量素子を含む回路層と、
前記回路層上に前記画素毎に配設された第１電極と、
前記第１電極上に前記複数の画素にわたって形成されると共に、入射した放射線に基づいて信号電荷を発生させる半導体層と、
前記半導体層上に設けられた第２電極と、
前記回路層と前記半導体層との間の前記第１電極に非対向な領域に配置され、前記駆動部により電圧制御される第３電極とを有する
撮像表示システム。

１…撮像装置、１１…撮像部、１３…行走査部、１４…Ａ／Ｄ変換部、１５…列走査部、１６…システム制御部、１７…列選択部、１７１…チャージアンプ回路、１７２…チャージアンプ、１７３…Ｓ／Ｈ回路、１７４…マルチプレクサ回路、１７５…Ａ／Ｄコンバータ、１８…インピーダンス制御部、２０…画素（撮像画素）、２１…画素電極、２２…ＴＦＴ、２２ａ…ゲート電極、２２ｂ…信号線電極、２２ｃ…チャネル層、２３…保持容量素子、２３ａ，２３ｂ…容量電極、２４Ａ，２４Ｂ…電荷制御電極、２５…半導体層、２６…上部電極、４…表示装置、４０…モニタ画面、５…撮像表示システム、５０…被写体、５１…放射線源、５２…画像処理部、Ｌsig…信号線、Ｌread…読み出し制御線、Ｄout…出力データ、Ｄ１…撮像信号、Ｔex…照射期間、Ｔｒ…読み出し期間。

Claims (11)

1. 複数の画素を有する撮像部と、
   前記複数の画素のそれぞれに蓄積された信号電荷の読み出しを行う駆動部とを備え、
   各画素は、
   電界効果型トランジスタ、信号線および保持容量素子を含む回路層と、
   前記回路層上に前記画素毎に配設された第１電極と、
   前記第１電極上に前記複数の画素にわたって形成されると共に、入射した放射線に基づいて信号電荷を発生させる半導体層と、
   前記半導体層上に設けられた第２電極と、
   前記回路層と前記半導体層との間の前記第１電極に非対向な領域に配置され、前記駆動部により電圧制御される第３電極とを有する
   撮像装置。
2. 前記駆動部は、前記第３電極を電圧制御して、前記第３電極のインピーダンスの高低を切り替える
   請求項１に記載の撮像装置。
3. 前記駆動部は、前記第３電極の前記信号電荷の読み出し期間におけるインピーダンスが、前記放射線の照射期間におけるインピーダンスよりも高くなるように、前記第３電極を電圧制御する
   請求項２に記載の撮像装置。
4. 前記駆動部は、前記第３電極を、前記読み出し期間には電圧無印加状態に保持し、前記照射期間には電圧印加状態に保持する
   請求項３に記載の撮像装置。
5. 前記駆動部は、前記照射期間において、前記半導体層のうちの前記第３電極に対向する領域内で生じた前記信号電荷が前記第１電極へ向かって移動するように、前記第３電極を電圧制御する
   請求項４に記載の撮像装置。
6. 前記第３電極は、前記第１電極と同層に配置されている
   請求項１に記載の撮像装置。
7. 前記第３電極は、画素間の領域に設けられている
   請求項１に記載の撮像装置。
8. 前記複数の画素はマトリクス状に２次元配置され、
   前記第３電極は、前記画素の配列方向に沿ってストライプ状に設けられている
   請求項７に記載の撮像装置。
9. 前記第３電極は、前記信号線および前記保持容量素子に対向して配置されている
   請求項１に記載の撮像装置。
10. 前記放射線はＸ線である
    請求項１に記載の撮像装置。
11. 撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え
    前記撮像装置は、
    複数の画素を有する撮像部と、
    前記複数の画素のそれぞれに蓄積された信号電荷の読み出しを行う駆動部とを備え、
    各画素は、
    電界効果型トランジスタ、信号線および保持容量素子を含む回路層と、
    前記回路層上に前記画素毎に配設された第１電極と、
    前記第１電極上に前記複数の画素にわたって形成されると共に、入射した放射線に基づいて信号電荷を発生させる半導体層と、
    前記半導体層上に設けられた第２電極と、
    前記回路層と前記半導体層との間の前記第１電極に非対向な領域に配置され、前記駆動部により電圧制御される第３電極とを有する
    撮像表示システム。

Images