Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5898587B2 - パターン形成方法 - Google Patents
[go: Go Back, main page]

JP5898587B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP5898587B2
JP5898587B2 JP2012176841A JP2012176841A JP5898587B2 JP 5898587 B2 JP5898587 B2 JP 5898587B2 JP 2012176841 A JP2012176841 A JP 2012176841A JP 2012176841 A JP2012176841 A JP 2012176841A JP 5898587 B2 JP5898587 B2 JP 5898587B2
Authority
JP
Japan
Prior art keywords
film
polymer
processed
pattern
physical guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012176841A
Other languages
English (en)
Other versions
JP2014036126A (ja
Inventor
満 広 樹 米
満 広 樹 米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012176841A priority Critical patent/JP5898587B2/ja
Priority to US13/762,892 priority patent/US20140045341A1/en
Publication of JP2014036126A publication Critical patent/JP2014036126A/ja
Application granted granted Critical
Publication of JP5898587B2 publication Critical patent/JP5898587B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/69Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/696Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/71Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/73Etching of wafers, substrates or parts of devices using masks for insulating materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/081Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/089Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts using processes for implementing desired shapes or dispositions of the openings, e.g. double patterning

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明の実施形態は、パターン形成方法に関する。
半導体素子の製造工程中のリソグラフィ技術として、ArF液浸露光によるダブルパターニング技術、EUVリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、スループットの低下など、様々な問題を含んでいた。
このような状況下で、リソグラフィ技術への自己組織化(DSA: Directed Self-assembly)の適用が期待されている。自己組織化は、エネルギー安定という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百nmの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状(スフィア)、柱状(シリンダー)、層状(ラメラ)等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
DSAを用いて所望のパターンを広範囲に形成するためには、自己組織化により形成されるポリマー相の発生位置を制御するガイドを設ける必要がある。ガイドとしては、凹凸構造を有し、凹部にミクロ相分離パターンを形成する物理ガイド(grapho-epitaxy)と、DSA材料の下層に形成され、その表面エネルギーの違いに基づいてミクロ相分離パターンの形成位置を制御する化学ガイド(chemical-epitaxy)とが知られている。
物理ガイドを用いる場合、物理ガイドの凹部へのDSA材料の埋め込み性を向上させることが求められている。
特開2008−36491号公報
本発明は、物理ガイドの凹部へのDSA材料の埋め込み性を向上させることができるパターン形成方法を提供することを目的とする。
本実施形態によれば、パターン形成方法は、被加工膜上に、凹部の側壁面の少なくとも上部が傾斜面となっている物理ガイドを形成し、前記物理ガイドの前記凹部内に少なくとも2種以上のセグメントを含むポリマー層を形成し、前記ポリマー層をミクロ相分離させ、第1ポリマー部及び第2ポリマー部を含む自己組織化相を形成し、前記自己組織化相を用いて前記被加工膜を加工する、ものである。
本発明の第1の実施形態によるパターン形成方法を説明する工程断面図である。 図1に続く工程断面図である。 図2に続く工程断面図である。 図3に続く工程断面図である。 図4に続く工程断面図である。 図5に続く工程断面図である。 図6に続く工程断面図である。 本発明の第2の実施形態によるパターン形成方法を説明する工程断面図である。 図8に続く工程断面図である。 図9に続く工程断面図である。 図10に続く工程断面図である。 図11に続く工程断面図である。 図12に続く工程断面図である。 図13に続く工程断面図である。 変形例による物理ガイドの断面図である。 変形例による物理ガイドの断面図である。 変形例による物理ガイドの断面図である。
以下、本発明の実施の形態を図面に基づいて説明する。
(第1の実施形態)第1の実施形態によるパターン形成方法を図1〜図7を用いて説明する。
まず、図1に示すように、基板101上に、例えば膜厚50nmのアモルファスシリコン膜からなる被加工膜102を形成する。そして、被加工膜102上にSOC(Spin-On-Carbon)を塗布してベーク処理を行い、膜厚100nmのSOC膜103を形成する。さらに、SOC膜103上にSOG(Spin-On-Glass)を塗布してベーク処理を行い、膜厚45nmのSOG膜104を形成する。
次に、図2に示すように、SOG膜104上にレジスト105を塗布し、ArFエキシマーレーザにより露光・現像して、所望のホールパターン106を形成する。ホールパターン106の平面形状は、後の工程で形成されるブロックコポリマーのミクロ相分離に対応したものであり、矩形や円形等である。
次に、図3に示すように、レジスト105をマスクとしてSOG膜104をエッチングする。ここでは、レジスト105のホールパターン106側壁部が削れてテーパがつくようにガス種や圧力を調整した異方性エッチングを行う。そのため、エッチングされたSOG膜104のホール側壁部は上方を向いた傾斜面104aとなる。SOG膜104のエッチング後、レジスト105を除去する。
次に、図4に示すように、SOG膜104をマスクとしてSOC膜103をエッチングする。ここではエッチングされたSOC膜103のホール側壁部がほぼ垂直な面となるようにガス種や圧力を調整した異方性エッチングを行う。
これにより、積層されたSOC膜103及びSOG膜104を有し、凹部の側壁面の上部(SOG膜104部分)が傾斜面になっている物理ガイドが形成される。このとき、SOC膜103、SOG膜104のホール側壁面と基板101平面とのなす角度はそれぞれ約90°、約70°となる。
次に、図5に示すように、ブロックコポリマー(DSA材料)を塗布する。例えば、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のランダム共重合体(PS−b−PMMA)を2.0wt%の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート(PGMEA)溶液を回転数1500rpmで回転塗布する。
塗布されたブロックコポリマーは、SOG膜104の傾斜面104aに沿ってSOC膜103のホール部に流れ込み、ブロックコポリマー層107が形成される。
次に、図6に示すように、基板101をホットプレート(図示せず)上において110℃で90秒間加熱し、さらに窒素雰囲気において220℃で3分間加熱する。これにより、ブロックコポリマー層107は、第1ポリマーブロック鎖を含む薄板状の第1ポリマー部108aと第2ポリマーブロック鎖を含む薄板状の第2ポリマー部108bとが交互に配置されたラメラ状の自己組織化相(ミクロ相分離パターン)108を形成する。
次に、図7に示すように、ウェット現像処理により自己組織化相108における第1ポリマー部108a(例えばPMMAからなる第1ポリマー部108a)を選択的に除去することで、アスペクト比の高いライン・アンド・スペースパターンが得られる。
その後、物理ガイド及び第2ポリマー部108bをマスクに被加工膜102を加工する。これにより、被加工膜102にアスペクト比の高いライン・アンド・スペースパターンを形成することができる。
このように、本実施形態では、積層されたSOC膜103及びSOG膜104からなる物理ガイドを形成し、上層部分(SOG膜104)に傾斜を設けることで、物理ガイドの凹部へのDSA材料の埋め込み性を向上させることができる。基板全面で均一にDSA材料を埋め込むことができ、自己組織化相(ミクロ相分離パターン)を精度良く形成することができる。
上記第1の実施形態では、SOG膜104の傾斜面104aと基板101平面とのなす角度を約70°としたが、角度はこれに限定されず、SOC膜103のホール部内へブロックコポリマーが流れ込みやすくなればよい。
(第2の実施形態)第2の実施形態によるパターン形成方法を図8〜図14を用いて説明する。
まず、図8に示すように、基板201上に、例えば膜厚100nmのシリコン酸化膜からなる被加工膜202を形成する。そして、被加工膜202上に膜厚200nmのアモルファスカーボン膜203を形成する。さらに、アモルファスカーボン膜203上に膜厚SOG(Spin-On-Glass)を塗布してベーク処理を行い、45nmのSOG膜204を形成する。
次に、図9に示すように、SOG膜204上にレジスト205を塗布し、ArFエキシマーレーザにより露光・現像して、所望のホールパターン206を形成する。ホールパターン206の平面形状は、後の工程で形成されるブロックコポリマーのミクロ相分離に対応したものであり、矩形や円形等である。
次に、図10に示すように、レジスト205をマスクとしてSOG膜204をエッチングする。SOG膜204のエッチング後、レジスト105を除去する。エッチングされたSOG膜204のホール側壁部はほぼ垂直な面となる。その後、レジスト205を除去する。
次に、図11に示すように、SOG膜204をマスクとしてアモルファスカーボン膜203をエッチングする。エッチングされたSOC膜103のホール側壁部はほぼ垂直な面となる。
これにより、積層されたアモルファスカーボン膜203及びSOG膜204からなる物理ガイドが形成される。SOGは、水に対する接触角がアモルファスカーボンより大きい。SOGの水に対する接触角は約80°であり、アモルファスカーボンの水に対する接触角は約40°である。すなわち、物理ガイドの上層部分(SOG膜204)は、下層部分(アモルファスカーボン膜203)よりも高い撥水性を有する。
次に、図12に示すように、ブロックコポリマー(DSA材料)を塗布する。例えば、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のランダム共重合体(PS−b−PMMA)を2.0wt%の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート(PGMEA)溶液を回転数1500rpmで回転塗布する。
塗布されたブロックコポリマーは、撥水性の高いSOG膜204の影響を受けて、アモルファスカーボン膜203のホール部に流れ込み易くなっており、ブロックコポリマー層207が形成される。
次に、図13に示すように、基板201をホットプレート(図示せず)上において110℃で90秒間加熱し、さらに窒素雰囲気において220℃で3分間加熱する。これにより、ブロックコポリマー層207は、第1ポリマーブロック鎖を含む薄板状の第1ポリマー部208aと第2ポリマーブロック鎖を含む薄板状の第2ポリマー部208bとが交互に配置されたラメラ状の自己組織化相(ミクロ相分離パターン)208を形成する。
次に、図14に示すように、ウェット現像処理により自己組織化相208における第1ポリマー部208a(例えばPMMAからなる第1ポリマー部208a)を選択的に除去することで、アスペクト比の高いライン・アンド・スペースパターンが得られる。
その後、物理ガイド及び第2ポリマー部208bをマスクに被加工膜202を加工する。これにより、被加工膜202にアスペクト比の高いライン・アンド・スペースパターンを形成することができる。
このように、本実施形態では、下層より上層の撥水性が高くなっている積層構造の物理ガイドを形成することで、物理ガイドの凹部へのDSA材料の埋め込み性を向上させることができる。基板全面で均一にDSA材料を埋め込むことができ、自己組織化相(ミクロ相分離パターン)を精度良く形成することができる。
上記第1の実施形態では、積層されたSOC膜103及びSOG膜104からなる物理ガイドを形成したが、物理ガイドを構成する材料はこれに限定されない。SOC膜103及びSOG膜104の積層構造は、レジスト105をパターニングする際のリソグラフィ処理の反射精度の点において好ましい。
上記第1の実施形態では、積層構造の物理ガイドを形成したが、図15に示すように、ホール側壁部に傾斜面110aが設けられた単層110の物理ガイドとしてもよい。また、物理ガイドは3層構造以上にしてもよい。3層構造の場合、図16(a)に示すように、最上層113のみに傾斜面113aを設けてもよいし、最上層113と中間層112に傾斜面113a、112aを設けてもよい。傾斜面113aと基板101平面とのなす角度は、傾斜面112aと基板101平面とのなす角度以下となる。さらに、最下層111のホール側壁部の少なくとも一部に傾斜面を設けてもよい。
上記第2の実施形態では、積層されたアモルファスカーボン膜203及びSOG膜204からなる物理ガイドを形成したが、下層部より上層部の撥水性が高くなっていれば、物理ガイドを構成する材料はこれに限定されない。また、上記第2の実施形態において、物理ガイドは3層構造以上でもよく、最上層の撥水性が最も高くなっていることが好ましい。
また、上記第2の実施形態において、図17に示すように、物理ガイドにおけるSOG膜204のホール側壁部に傾斜面204aを設けてもよい。このような構成にすることで、物理ガイドの凹部へのDSA材料の埋め込み性をさらに向上させることができる。
上記第1、第2の実施形態では、ブロックコポリマー(DSA材料)の塗布量を、ブロックコポリマー層107、207の厚みが、SOC膜103、アモルファスカーボン膜203の膜厚と同程度となるようにしているが、塗布量は増減してもよい。
上記第1、第2の実施形態では、DSA材料としてブロックコポリマーを使用していたが、ブロックコポリマーと同様の相分離を起こすブレンドポリマー等の少なくとも2種以上のセグメントを持つ他の材料を使用してもよい。ここで、ブレンドポリマーとは、セグメントがつながっていないポリマーをいう。
また、上記第1、第2の実施形態では、第1ポリマー部108a、208aを選択的に除去した後、第2ポリマー部108b、208bをマスクに被加工膜102、202を加工していたが、第1ポリマー部108a、208aを除去せずに、第1ポリマー部108a、208aと第2ポリマー部108b、208bとのエッチングレートの差を利用して被加工膜102、202を加工してもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
101 基板
102 被加工膜
103 SOC膜
104 SOG膜
104a 傾斜面
107 ブロックコポリマー層

Claims (5)

  1. 被加工膜上に第1膜を形成し、
    前記第1膜上に、前記第1膜より撥水性の高い第2膜を形成し、
    前記第2膜に、ホール側壁部が傾斜面となるホールパターンを形成し、
    前記ホールパターンが形成された前記第2膜をマスクに前記第1膜を加工して物理ガイドを形成し、
    前記物理ガイドのホール部内に少なくとも2種以上のセグメントを含むポリマー層を形成し、
    前記ポリマー層をミクロ相分離させ、第1ポリマー部及び第2ポリマー部を含む自己組織化相を形成し、
    前記自己組織化相の前記第1ポリマー部を除去し、
    前記第1ポリマー部の除去後、前記第2ポリマー部をマスクに前記被加工膜を加工する、
    パターン形成方法。
  2. 被加工膜上に、凹部の側壁面の少なくとも上部が傾斜面となっている物理ガイドを形成し、
    前記物理ガイドの前記凹部内に少なくとも2種以上のセグメントを含むポリマー層を形成し、
    前記ポリマー層をミクロ相分離させ、第1ポリマー部及び第2ポリマー部を含む自己組織化相を形成し、
    前記自己組織化相を用いて前記被加工膜を加工する、
    パターン形成方法。
  3. 前記自己組織化相の前記第1ポリマー部を除去し、
    前記第1ポリマー部の除去後、前記第2ポリマー部をマスクに前記被加工膜を加工する、
    請求項2に記載のパターン形成方法。
  4. 前記被加工膜上に第1膜を形成し、
    前記第1膜上に第2膜を形成し、
    前記第2膜に、ホール側壁部が傾斜面となるホールパターンを形成し、
    前記ホールパターンが形成された前記第2膜をマスクに前記第1膜を加工して前記物理ガイドを形成することを特徴とする請求項2に記載のパターン形成方法。
  5. 前記第2膜は前記第1膜より高い撥水性を有することを特徴とする請求項4に記載のパターン形成方法。
JP2012176841A 2012-08-09 2012-08-09 パターン形成方法 Expired - Fee Related JP5898587B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012176841A JP5898587B2 (ja) 2012-08-09 2012-08-09 パターン形成方法
US13/762,892 US20140045341A1 (en) 2012-08-09 2013-02-08 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012176841A JP5898587B2 (ja) 2012-08-09 2012-08-09 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2014036126A JP2014036126A (ja) 2014-02-24
JP5898587B2 true JP5898587B2 (ja) 2016-04-06

Family

ID=50066516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012176841A Expired - Fee Related JP5898587B2 (ja) 2012-08-09 2012-08-09 パターン形成方法

Country Status (2)

Country Link
US (1) US20140045341A1 (ja)
JP (1) JP5898587B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101624814B1 (ko) * 2011-12-15 2016-05-26 인텔 코포레이션 단일 노광-자기 정렬된 이중, 삼중 및 사중 패터닝을 위한 방법
WO2015127084A1 (en) * 2014-02-23 2015-08-27 Tokyo Electron Limited Method for creating contacts in semiconductor substrates
US9229326B2 (en) * 2014-03-14 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed
JP5414011B2 (ja) * 2006-05-23 2014-02-12 国立大学法人京都大学 微細構造体、パターン媒体、及びそれらの製造方法
TWI455203B (zh) * 2007-05-03 2014-10-01 蘭姆研究公司 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
JP5118073B2 (ja) * 2009-01-26 2013-01-16 信越化学工業株式会社 レジスト下層膜形成方法及びこれを用いたパターン形成方法
US9233840B2 (en) * 2010-10-28 2016-01-12 International Business Machines Corporation Method for improving self-assembled polymer features
JP5537400B2 (ja) * 2010-12-22 2014-07-02 株式会社東芝 パターン形成方法及び装置

Also Published As

Publication number Publication date
US20140045341A1 (en) 2014-02-13
JP2014036126A (ja) 2014-02-24

Similar Documents

Publication Publication Date Title
JP5802233B2 (ja) パターン形成方法
JP5752655B2 (ja) パターン形成方法
JP5758363B2 (ja) パターン形成方法
JP5764102B2 (ja) パターン形成方法
JP5902573B2 (ja) パターン形成方法
JP5758422B2 (ja) パターン形成方法
TWI546617B (zh) 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法
JP5813604B2 (ja) パターン形成方法
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
JP2014099604A (ja) ブロック共重合体を使用したエッチング
TW201727360A (zh) 形成圖案的方法
JP5898587B2 (ja) パターン形成方法
US20130210226A1 (en) Pattern formation method
US9371427B2 (en) Pattern forming method
JP2016058584A (ja) パターン形成方法、フォトマスク、及びナノインプリント用テンプレート
JP6262044B2 (ja) パターン形成方法および半導体装置の製造方法
JP2014060189A (ja) パターン形成方法及び塗布装置
US9348230B2 (en) Method of manufacturing semiconductor device
US20160077436A1 (en) Patterning method, and template for nanoimprint and producing method thereof
US20150132964A1 (en) Method of Patterning
JP6059608B2 (ja) パターン形成方法
US20180275519A1 (en) Pattern Formation Method
TWI569094B (zh) 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法
CN106298461B (zh) 制作不连续直线图案的方法与不连续直线图案结构
Sato et al. Directed self-assembly lithography for half-pitch sub-15 nm pattern fabrication process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160304

R151 Written notification of patent or utility model registration

Ref document number: 5898587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees