Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5902573B2 - パターン形成方法 - Google Patents
[go: Go Back, main page]

JP5902573B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP5902573B2
JP5902573B2 JP2012159555A JP2012159555A JP5902573B2 JP 5902573 B2 JP5902573 B2 JP 5902573B2 JP 2012159555 A JP2012159555 A JP 2012159555A JP 2012159555 A JP2012159555 A JP 2012159555A JP 5902573 B2 JP5902573 B2 JP 5902573B2
Authority
JP
Japan
Prior art keywords
pattern
polymer
region
hole
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012159555A
Other languages
English (en)
Other versions
JP2014022550A (ja
Inventor
野 由里子 清
野 由里子 清
藤 寛 和 加
藤 寛 和 加
満 広 樹 米
満 広 樹 米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012159555A priority Critical patent/JP5902573B2/ja
Priority to US13/754,153 priority patent/US8920664B2/en
Priority to TW102107107A priority patent/TWI479537B/zh
Publication of JP2014022550A publication Critical patent/JP2014022550A/ja
Application granted granted Critical
Publication of JP5902573B2 publication Critical patent/JP5902573B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/14Surface shaping of articles, e.g. embossing; Apparatus therefor by plasma treatment
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明の実施形態は、パターン形成方法に関する。
半導体素子の製造工程中のリソグラフィ技術として、ArF液浸露光によるダブルパターニング技術、EUVリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、スループットの低下など、様々な問題を含んでいた。
このような状況下で、リソグラフィ技術への自己組織化(DSA: Directed Self-assembly)の適用が期待されている。自己組織化は、エネルギー安定という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百nmの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状(スフィア)、柱状(シリンダー)、層状(ラメラ)等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
DSAを用いて所望のパターンを広範囲に形成するためには、自己組織化により形成されるポリマー相の発生位置を制御するガイドを設ける必要がある。ガイドとしては、凹凸構造を有し、凹部にミクロ相分離パターンを形成する物理ガイド(grapho-epitaxy)と、DSA材料の下層に形成され、その表面エネルギーの違いに基づいてミクロ相分離パターンの形成位置を制御する化学ガイド(chemical-epitaxy)とが知られている。
例えば、被加工膜上にレジスト膜を形成し、光リソグラフィによりこのレジスト膜に物理ガイドとなるホールパターンを形成する。そして、ホールパターン内に埋め込まれるようにブロックコポリマーを塗布して加熱する。これにより、ブロックコポリマーが、ホールパターンの側壁に沿って形成される第1ポリマー部と、ホールパターンの中心部に形成される第2ポリマー部とにミクロ相分離する。その後、酸素プラズマを照射して第2ポリマー部を選択的に除去することで、光リソグラフィによりレジスト膜に形成されたホールパターンを縮小したホールパターンが得られる。その後、レジスト膜と第1ポリマー部とをマスクにして、被加工膜が加工される。
しかし、物理ガイドとなるホールパターンのパターン密度が高い領域においてホールパターンにブロックコポリマーを適切に埋め込むようにブロックコポリマーを塗布すると、パターン密度が低い領域においてホールパターンからブロックコポリマーが溢れ出し、所望のミクロ相分離パターンが得られなかった。逆に、パターン密度が低い領域においてホールパターンにブロックコポリマーを適切に埋め込むようにブロックコポリマーを塗布すると、パターン密度が高い領域においてホールパターン内に十分にブロックコポリマーが埋め込まれず、膜厚の薄いミクロ相分離パターンとなり、十分な加工耐性が得られなかった。
特開2010−269304号公報
本発明は、物理ガイドにパターン疎密差がある場合であっても、所望の膜厚・形状のミクロ相分離パターンを形成できるパターン形成方法を提供することを目的とする。
本実施形態によれば、パターン形成方法は、下層膜上の第1領域に第1所定パターンを含み、第2領域に第2所定パターン及びダミーパターンを含む物理ガイドを形成する工程と、前記物理ガイド内にブロックポリマーを形成する工程と、前記ブロックポリマーをミクロ相分離させ、第1ポリマー部及び第2ポリマー部を有するパターンを形成する工程と、前記第1ポリマー部を残存させつつ前記第2ポリマー部を除去してホールパターンを形成する工程と、前記第2ポリマー部の除去後、前記物理ガイド及び前記第1ポリマー部をマスクとして前記下層膜を加工する工程と、を備える。前記下層膜を加工する工程では、前記第1所定パターン及び前記第2所定パターンにおける前記ホールパターンの形状が前記下層膜に転写され、前記ダミーパターンにおける前記ホールパターンの形状が前記下層膜に転写されない。
本発明の実施形態に係るパターン形成方法を説明する工程断面図である。 図1に続く工程断面図である。 ホールパターンの一例を示す図である。 図2に続く工程断面図である。 図4に続く工程断面図である。 図5に続く工程断面図である。 図6に続く工程断面図である。 ホールパターンの径と、下層に転写されるパターンの開口率との関係を示すグラフである。 ホールパターンの一例を示す断面図である。 比較例によるパターン形成方法を説明する工程断面図である。 図10に続く工程断面図である。 比較例におけるホールパターンを示す図である。 図11に続く工程断面図である。 図11に続く工程断面図である。 ホールパターンの一例を示す図である。 ホールパターンの一例を示す図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図1〜図7を用いて本実施形態に係るパターン形成方法を説明する。図1、図2、図4〜図7は縦断面図であり、図3は上面図である。
まず、図1に示すように、被加工膜101上にハードマスク102及び反射防止膜103を順に形成する。被加工膜101は、例えば膜厚300nmの酸化膜である。ハードマスク102は、例えばCVD(化学気相成長)を用いて形成した膜厚100nmの炭素膜である。また、反射防止膜103は、例えばCVDを用いて形成した膜厚15nmの酸化膜である。
次に、図2(a)、(b)及び図3に示すように、反射防止膜103上に膜厚120nmのレジスト膜104を回転塗布し、ArF液浸エキシマレーザにより露光量20mJ/cmで露光・現像して、レジスト膜104に円形のホールパターン105a、105bを形成する。ホールパターン105aの径は例えば70nmであり、ホールパターン105bの径は例えば55nmである。ホールパターン105a、105bの径のとりうる値の範囲については後述する。
ホールパターン105aは、後の工程で形成されるブロックポリマーがミクロ相分離する際の物理ガイド層としての機能を有し、ホールパターン105a内に形成されるミクロ相分離パターンは、被加工膜101に転写されるパターンを含む。
一方、ホールパターン105bは、被覆率(又は開口率)調整用のダミーパターンであり、図3に示すように、ホールパターン105aの数が少ない疎パターン領域R2において、ホールパターン105aの近傍に形成される。これにより、ホールパターン105aの数が多い密パターン領域R1と疎パターン領域R2とで被覆率(又は開口率)を同程度にすることができる。
ここで、密パターン領域R1は、ダミーホールパターン105bを形成しない場合の疎パターン領域R2よりもレジスト膜104の被覆率が低い領域(開口率が高い領域)ということができる。あるいはまた、被加工膜101に転写されるパターンを基準にした場合、密パターン領域R1は疎パターン領域R2よりもパターン密度の高い領域ということができる。
図3の密パターン領域R1におけるA−A線に沿った断面が図2(a)に対応し、疎パターン領域R2におけるB−B線に沿った断面が図2(b)に対応している。また、図4〜図7においても同様に、(a)がA−A線に沿った断面に対応し、(b)がB−B線に沿った断面に対応している。
次に、図4(a)、(b)に示すように、レジスト膜104上にブロックポリマー106を塗布する。ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のランダム共重合体(PS−b−PMMA)、PSブロック/PMMAブロックの数平均分子量(Mn)が4700/24000を準備し、これを1.0wt%の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート(PGMEA)溶液をレジスト膜104上に回転数2000rpmで回転塗布する。これにより、ブロックポリマー106がホールパターン105a、105b内に埋め込まれる。
図4(b)に示すように、ホールパターン105aの数が少ない疎パターン領域R2には、開口率調整用のダミーパターンであるホールパターン105bが設けられているため、ホールパターン105aからブロックポリマー106が溢れ出ることを防止できる。
次に、図5(a)、(b)に示すように、積層体をホットプレート上において110℃で90秒間加熱し、更に窒素雰囲気下において220℃で3分間加熱する。これにより、ブロックポリマー106がミクロ相分離し、第1ポリマーブロック鎖を含む第1ポリマー部107a、bと第2ポリマーブロック鎖を含む第2ポリマー部108a、108bとを含む自己組織化相109a、109bが形成される。例えば、PSを含む第1ポリマー部107a、107bがホールパターン105a、105bの側壁部及び底部に形成(偏析)され、PMMAを含む第2ポリマー部108a、108bがホールパターン105a、105bの中心部に形成される。例えば、第2ポリマー部108aの径は30nm、第2ポリマー部108bの径は20nmである。
次に、図6(a)、(b)に示すように、酸素RIE(反応性イオンエッチング)により、第1ポリマー部107a、107bを残存させ、第2ポリマー部108a、108bを選択的に除去することで、ホールパターン110a、110bを形成する。例えば、ホールパターン110aの径は30nmであり、ホールパターン105aを収縮させたものに相当し、ホールパターン110bの径は20nmであり、ホールパターン105bを収縮させたものに相当する。
次に、図7(a)、(b)に示すように、残存させた第1ポリマー部107a、107b及びレジスト膜104をマスクにして、フッ素ガスを用いたRIEにより反射防止膜103及びハードマスク102を加工する。このとき、ホールパターン110aは反射防止膜103及びハードマスク102に転写されるが、ホールパターン110bは反射防止膜103及びハードマスク102に転写されない。
ホールパターン110aはホールパターン110bより径が大きく、ホールパターン110aを介してエッチングガスが十分に到達し、ホールパターン110a下方の第1ポリマー部107aを除去することができる。そのため、ホールパターン110aは反射防止膜103及びハードマスク102に転写される。
一方、ホールパターン110bは径が小さく、ホールパターン110bを介してエッチングガスが十分に下方へ行き渡らない。そのため、ホールパターン110bは反射防止膜103及びハードマスク102に転写されない。
その後、第1ポリマー部107a、107b及びレジスト膜104を除去し、ハードマスク102をマスクとして被加工膜101を加工する。
次に、図2(a)、(b)及び図3に示す工程においてレジスト膜104に形成するホールパターン105a及びダミーホールパターン105bの径について説明する。
図8は、レジスト膜104に形成するホールパターンのサイズと、第2ポリマー部108a(108b)を選択的に除去することで形成されるホールパターン110a(110b)に対する、ハードマスク102に転写されるパターンの開口率との関係を示すグラフである。例えば、開口率40%以下を“パターンが転写されない”とみなす場合、図8から、ダミーホールパターン105bの径は60nm未満又は76nmより大きくすればよいことがわかる。
ダミーホールパターン105bの径が60nm未満の場合、図6(b)、図7(b)に示すように、ホールパターン110b下方の第1ポリマー部107bが十分に除去されず、ハードマスク102にパターンがほとんど転写されない。
また、ダミーホールパターン105bの径が76nmより大きい場合、図9(a)に示すように、第2ポリマー部108bがダミーホールパターン105bの中心部において薄く形成され、ダミーホールパターン105bの底部の第1ポリマー部107bの膜厚が大きくなる。図9(b)に示すように、このような第2ポリマー部108bを選択的に除去してホールパターン110bを形成しても、その後のフッ素ガスを用いたRIE工程において、ホールパターン110b下方の第1ポリマー部107bが十分に除去されず、ハードマスク102にパターンがほとんど転写されない。
従って、図2(a)、(b)及び図3に示す工程においてレジスト膜104に形成するダミーホールパターン105bの径は、60nm未満又は76nmより大きくすることが好ましい。一方、ホールパターン105aの径は60nm以上76nm以下とすることが好ましい。
このように、本実施形態によれば、ホールパターン105aの数が少ない疎パターン領域R2に、下層膜にパターンが転写されないサイズの開口率調整用のダミーホールパターン105bを形成することで、疎パターン領域R2のホールパターン105a内に適量のブロックポリマー106を形成することができる。このことにより、領域によって物理ガイドとなるホールパターン105aの疎密差(開口率の差)がある場合であっても、所望の膜厚・形状のミクロ相分離パターンを形成することができる。
(比較例)比較例によるパターン形成方法を図10〜図14を用いて説明する。図10、図11、図13、図14は縦断面図であり、図12は上面図である。
まず、図10に示すように、被加工膜201上にハードマスク202及び反射防止膜203を順に形成する。被加工膜201、ハードマスク202、反射防止膜203は、それぞれ上記第1の実施形態における被加工膜101、ハードマスク102、反射防止膜103と同様の材料を用いる。
次に、図11(a)、(b)及び図12に示すように、反射防止膜203上にレジスト膜204を回転塗布し、露光・現像して、レジスト膜204にホールパターン205aを形成する。ホールパターン205aの径は例えば70nmである。
ホールパターン205aは、後の工程で形成されるブロックポリマーがミクロ相分離する際の物理ガイド層としての機能を有する。
図12に示すように、領域R2は、領域R1と比較してホールパターン205aの数が少ない疎パターン領域になっている。ホールパターン205aの数が多い密パターン領域R1と疎パターン領域R2とで被覆率(又は開口率)が異なっている。
なお、図12の密パターン領域R1におけるC−C線に沿った断面が図11(a)に対応し、疎パターン領域R2におけるD−D線に沿った断面が図11(b)に対応している。また、図13、図14においても同様に、(a)がC−C線に沿った断面に対応し、(b)がD−D線に沿った断面に対応している。
次に、図13(a)、(b)に示すように、レジスト膜204上にブロックポリマー206を塗布する。ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のランダム共重合体(PS−b−PMMA)、PSブロック/PMMAブロックの数平均分子量(Mn)が4700/24000を準備し、これを1.0wt%の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート(PGMEA)溶液をレジスト膜204上に回転数2000rpmで回転塗布する。
図13(a)に示すように、密パターン領域R1においてホールパターン205a内に適量のブロックポリマー206が埋め込まれるようにブロックポリマー206を塗布した場合、図13(b)に示すように、疎パターン領域R2ではホールパターン205aからブロックポリマー206が溢れ出す。
その後の工程で、加熱によりブロックポリマー206をミクロ相分離させた場合、ホールパターン205aからブロックポリマー206が溢れ出した疎パターン領域R2では、所望のミクロ相分離パターンが得られない。
逆に、図14(b)に示すように、疎パターン領域R2においてホールパターン205a内に適量のブロックポリマー206が埋め込まれるようにブロックポリマー206を塗布した場合、図14(a)に示すように、密パターン領域R1ではホールパターン205a内に埋め込まれるブロックポリマー206が少量になる。その後の工程で、加熱によりブロックポリマー206をミクロ相分離させると、密パターン領域R1において形成されるミクロ相分離パターンは膜厚が薄いものとなり、十分な加工耐性が得られない。
一方、上述した本実施形態によれば、ホールパターン105aの数が少ない疎パターン領域R2に、下層膜にパターンが転写されないサイズの開口率調整用のダミーホールパターン105bを形成することで、疎パターン領域R2のホールパターン105aからブロックポリマー106が溢れ出すことを防止し、密パターン領域R1及び疎パターン領域R2の両方においてホールパターン105a内に適量のブロックポリマー106を形成することができる。従って、ホールパターン105aの疎密差(開口率の差)がある場合であっても、所望の膜厚・形状のミクロ相分離パターンを形成することができる。
上記実施形態ではダミーホールパターン105bを円形にしていたが、図15(a)に示すように楕円形にしてもよい。また、所望のミクロ相分離パターンが得られるのであれば、図15(b)に示すように、ダミーホールパターン105bがホールパターン105aと繋がっていてもよい。
また、図16に示すように、同一パターンが複数連続して設けられた連続パターンの末端部分を疎パターン領域R2とみなしてダミーホールパターン105bを形成してもよい。このとき、末端部分以外が密パターン領域R1とみなされる。
また、ダミーホールパターン105bは、レジスト膜104を貫通していなくてもよい。すなわち、ダミーホールパターン105bの高さが、レジスト膜104の膜厚より小さくなっていてもよい。
上記実施形態では、物理ガイドとなるレジストパターンをArF液浸露光で形成していたが、EUVなどの光リソグラフィ方法や、ナノインプリントにより形成してもよい。
また、レジストパターンでなく、このパターンを転写したハードマスクを物理ガイドとしてもよい。この場合、第1ポリマー部107a、107b及びハードマスクをマスクとして被加工膜101を加工する。
また、上記実施形態では、第1ポリマー部107a、107bがホールパターン105a、105bの側壁部及び底部に形成されていたが、第1ポリマー部107a、107bがホールパターン105a、105bの側壁部のみに形成されていてもよい。
また、上記実施形態ではホールパターンを形成する場合について説明したが、ラインパターンを形成してもよい。この場合、物理ガイドの形状は四角形になり、ブロックポリマーには、ラメラ状にミクロ相分離する材料が使用される。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
101 被加工膜
102 ハードマスク
103 反射防止膜
104 レジスト膜
105a ホールパターン
105b ダミーホールパターン
106 ブロックポリマー
107a、107b 第1ポリマー部
108a、108b 第2ポリマー部
109a、109b 自己組織化相
110a、110b ホールパターン

Claims (5)

  1. 下層膜上の第1領域に第1所定パターンを含み、第2領域に第2所定パターン及び開口率調整用のダミーパターンを含む物理ガイドを形成する工程と、
    前記物理ガイド内にブロックポリマーを形成する工程と、
    前記ブロックポリマーをミクロ相分離させ、第1ポリマー部及び第2ポリマー部を有するパターンを形成する工程と、
    前記第1ポリマー部を残存させつつ前記第2ポリマー部を除去してホールパターンを形成する工程と、
    前記第2ポリマー部の除去後、前記物理ガイド及び前記第1ポリマー部をマスクとして前記下層膜を加工する工程と、
    を備え、
    前記下層膜を加工する工程では、前記第1所定パターン及び前記第2所定パターンにおける前記ホールパターンの形状が前記下層膜に転写され、前記ダミーパターンにおける前記ホールパターンの形状が前記下層膜に転写されず、
    前記第1所定パターン、前記第2所定パターン、及び前記ダミーパターンは円形のホールパターンであり、前記第1所定パターン及び前記第2所定パターンの径は60nm以上76nm以下、前記ダミーパターンの径は60nm未満又は76nmより大きく、
    前記第1領域において前記下層膜に転写されるパターンのパターン密度は、前記第2領域において前記下層膜に転写されるパターンのパターン密度より高いことを特徴とするパターン形成方法。
  2. 下層膜上の第1領域に第1所定パターンを含み、第2領域に第2所定パターン及び開口率調整用のダミーパターンを含む物理ガイドを形成する工程と、
    前記物理ガイド内にブロックポリマーを形成する工程と、
    前記ブロックポリマーをミクロ相分離させ、第1ポリマー部及び第2ポリマー部を有するパターンを形成する工程と、
    前記第1ポリマー部を残存させつつ前記第2ポリマー部を除去してホールパターンを形成する工程と、
    前記第2ポリマー部の除去後、前記物理ガイド及び前記第1ポリマー部をマスクとして前記下層膜を加工する工程と、
    を備え、
    前記下層膜を加工する工程では、前記第1所定パターン及び前記第2所定パターンにおける前記ホールパターンの形状が前記下層膜に転写され、前記ダミーパターンにおける前記ホールパターンの形状が前記下層膜に転写されないことを特徴とするパターン形成方法。
  3. 前記第1所定パターン、前記第2所定パターン、及び前記ダミーパターンは円形のホールパターンであり、前記ダミーパターンの径は60nm未満又は76nmより大きいことを特徴とする請求項2に記載のパターン形成方法。
  4. 前記第1所定パターン及び前記第2所定パターンの径は60nm以上76nm以下であることを特徴とする請求項3に記載のパターン形成方法。
  5. 前記第1領域において前記下層膜に転写されるパターンのパターン密度は、前記第2領域において前記下層膜に転写されるパターンのパターン密度より高いことを特徴とする請求項2乃至4のいずれかに記載のパターン形成方法。
JP2012159555A 2012-07-18 2012-07-18 パターン形成方法 Expired - Fee Related JP5902573B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012159555A JP5902573B2 (ja) 2012-07-18 2012-07-18 パターン形成方法
US13/754,153 US8920664B2 (en) 2012-07-18 2013-01-30 Pattern forming method
TW102107107A TWI479537B (zh) 2012-07-18 2013-02-27 圖案形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012159555A JP5902573B2 (ja) 2012-07-18 2012-07-18 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2014022550A JP2014022550A (ja) 2014-02-03
JP5902573B2 true JP5902573B2 (ja) 2016-04-13

Family

ID=49945670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012159555A Expired - Fee Related JP5902573B2 (ja) 2012-07-18 2012-07-18 パターン形成方法

Country Status (3)

Country Link
US (1) US8920664B2 (ja)
JP (1) JP5902573B2 (ja)
TW (1) TWI479537B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6063825B2 (ja) * 2013-06-21 2017-01-18 株式会社東芝 パターン形成方法
JP6253477B2 (ja) * 2014-03-27 2017-12-27 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6173989B2 (ja) 2014-08-29 2017-08-02 東芝メモリ株式会社 パターン形成方法
JP2016054214A (ja) 2014-09-03 2016-04-14 株式会社東芝 パターン形成方法
FR3025937B1 (fr) * 2014-09-16 2017-11-24 Commissariat Energie Atomique Procede de grapho-epitaxie pour realiser des motifs a la surface d'un substrat
US9385129B2 (en) * 2014-11-13 2016-07-05 Tokyo Electron Limited Method of forming a memory capacitor structure using a self-assembly pattern
KR20160066650A (ko) 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
KR20160066651A (ko) 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
US9659824B2 (en) 2015-04-28 2017-05-23 International Business Machines Corporation Graphoepitaxy directed self-assembly process for semiconductor fin formation
US9563122B2 (en) 2015-04-28 2017-02-07 International Business Machines Corporation Method to harden photoresist for directed self-assembly processes
KR102317785B1 (ko) 2015-05-12 2021-10-26 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
JP6371745B2 (ja) 2015-09-11 2018-08-08 東芝メモリ株式会社 パターン形成方法
CN111293148B (zh) * 2020-02-20 2022-08-19 绵阳京东方光电科技有限公司 显示装置、显示面板及其制造方法
CN119395326B (zh) * 2025-01-03 2025-04-29 上海拜安传感技术有限公司 一种微腔干涉仪原理的宽温高精度光学加速度敏感芯片、传感器及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805248B2 (ja) 1990-11-23 1998-09-30 コニカ株式会社 耐圧性が改良されたハロゲン化銀写真感光材料
JP2002057084A (ja) * 2000-08-09 2002-02-22 Sony Corp 半導体装置の製造方法および露光用マスク
JP3937903B2 (ja) 2001-04-24 2007-06-27 キヤノン株式会社 露光方法及び装置
WO2002088843A2 (en) 2001-04-24 2002-11-07 Canon Kabushiki Kaisha Exposure method and apparatus
US20050095513A1 (en) 2002-07-31 2005-05-05 Fujitsu Limited Photomask
JP4190227B2 (ja) 2002-07-31 2008-12-03 富士通マイクロエレクトロニクス株式会社 フォトマスク、その設計方法及びそれを用いた半導体装置の製造方法
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
WO2008070060A2 (en) * 2006-12-06 2008-06-12 Fujifilm Electronic Materials U.S.A., Inc. Device manufacturing process utilizing a double pattering process
JP4654280B2 (ja) * 2008-08-28 2011-03-16 株式会社日立製作所 微細構造体の製造方法
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP4823346B2 (ja) 2009-09-24 2011-11-24 株式会社東芝 テンプレートおよびパターン形成方法
US8828493B2 (en) * 2009-12-18 2014-09-09 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
JP2012005939A (ja) 2010-06-23 2012-01-12 Toshiba Corp パターン形成方法
JP5300799B2 (ja) 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料
JP4815010B2 (ja) 2010-12-27 2011-11-16 パナソニック株式会社 ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
US8501022B2 (en) * 2011-11-02 2013-08-06 HGST Netherlands B.V. Method using block copolymers for making a master disk with radial nondata marks for nanoimprinting patterned magnetic recording disks
JP2014072313A (ja) * 2012-09-28 2014-04-21 Toshiba Corp アライメント計測システム、重ね合わせ計測システム及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW201405631A (zh) 2014-02-01
JP2014022550A (ja) 2014-02-03
US8920664B2 (en) 2014-12-30
US20140021166A1 (en) 2014-01-23
TWI479537B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP5902573B2 (ja) パターン形成方法
JP5752655B2 (ja) パターン形成方法
JP5758422B2 (ja) パターン形成方法
JP5758363B2 (ja) パターン形成方法
Jeong et al. Directed self-assembly of block copolymers for next generation nanolithography
Yang et al. Guided self-assembly of symmetric diblock copolymer films on chemically nanopatterned substrates
JP2014053362A (ja) パターン形成方法
KR101535227B1 (ko) 블록 공중합체를 이용한 미세 패턴 형성 방법
JP5802233B2 (ja) パターン形成方法
JP5813604B2 (ja) パターン形成方法
US8114306B2 (en) Method of forming sub-lithographic features using directed self-assembly of polymers
US9478429B2 (en) Removable templates for directed self assembly
US8747682B2 (en) Pattern formation method and method for manufacturing semiconductor device
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
JP4815011B2 (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP2011080087A (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP2013165151A (ja) パターン形成方法
JP6002056B2 (ja) ガイドパターンデータ補正方法、プログラム、及びパターン形成方法
JP6470079B2 (ja) パターン形成方法
JP2014170802A (ja) パターン形成方法
US9177825B2 (en) Pattern forming method
US20160077436A1 (en) Patterning method, and template for nanoimprint and producing method thereof
JP6063825B2 (ja) パターン形成方法
JP2014036126A (ja) パターン形成方法
JP6059608B2 (ja) パターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160310

R151 Written notification of patent or utility model registration

Ref document number: 5902573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees