JP5961357B2 - SiCエピタキシャルウェハ及びその製造方法 - Google Patents
SiCエピタキシャルウェハ及びその製造方法 Download PDFInfo
- Publication number
- JP5961357B2 JP5961357B2 JP2011197626A JP2011197626A JP5961357B2 JP 5961357 B2 JP5961357 B2 JP 5961357B2 JP 2011197626 A JP2011197626 A JP 2011197626A JP 2011197626 A JP2011197626 A JP 2011197626A JP 5961357 B2 JP5961357 B2 JP 5961357B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- single crystal
- crystal substrate
- sic single
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/42—Silicides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/50—Physical imperfections
- H10D62/53—Physical imperfections the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2904—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2926—Crystal orientations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3408—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H10P70/12—Cleaning before device manufacture, i.e. Begin-Of-Line process by dry cleaning only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/12—Preparing bulk and homogeneous wafers
- H10P90/129—Preparing bulk and homogeneous wafers by polishing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
このようにc面に対してオフ角を有する面を成長面とするため、c面に存在する基底面転位(BPD)も成長面に露出することになる。また、c軸方向に延在する貫通螺旋転位(TSD)及び貫通刃状転位(TED)も成長面に露出する。
また、キャロット欠陥についても、基底面転位(BPD)及び貫通螺旋転位(TSD)の密度が高い場合には、SiCエピタキシャル膜中のキャロット欠陥の面密度が、SiC単結晶基板中の基底面転位(BPD)の面密度に相関することを有することを見出した。これにより、所定のオフ角のSiC単結晶基板を用い、所定のエピタキシャル膜の成長条件で、所定の膜厚のSiCエピタキシャル膜を形成する場合、そのSiC単結晶基板の成長面での基底面転位(BPD)及び貫通螺旋転位(TSD)の面密度が既知であれば、形成されるSiCエピタキシャル膜中のキャロット欠陥の面密度が予測できることとなり、本発明に想到した。
また、本発明は、SiCエピタキシャル膜における、キャロット欠陥の面密度が低減されたSiCエピタキシャルウェハ及びその製造方法を提供することを目的とする。
(1)オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法であって、前記オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、前記SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜において積層欠陥になる比率を決定する工程と、前記比率に基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する工程と、前記上限以下のSiC単結晶基板を用いて、前記比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、前記SiC単結晶基板上にSiCエピタキシャル膜を形成する工程と、を有することを特徴とするSiCエピタキシャルウェハの製造方法。
(2)前記比率を決定するに際して、前記成長面におけるBPDの面密度、及び、前記成長面のBPD起因の、前記SiCエピタキシャル膜中の積層欠陥の面密度を、X線トポグラフィ、又は、フォトルミネセンスのいずれかの方法で測定することを特徴とする請求項1に記載のSiCエピタキシャルウェハの製造方法。
(3)前記上限が1.0×103個/cm2以下であることを特徴とする請求項1又は2のいずれかに記載のSiCエピタキシャルウェハの製造方法。
(4)オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法であって、前記オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、前記SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜においてキャロット欠陥になる比率を決定する工程と、前記比率に基づいて、使用するSiC単結晶基板の成長面におけるBPD及びTSDの面密度の上限を決定する工程と、前記上限以下のSiC単結晶基板を用いて、前記比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、前記SiC単結晶基板上にSiCエピタキシャル膜を形成する工程と、を有することを特徴とするSiCエピタキシャルウェハの製造方法。
(5)オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハであって、SiCエピタキシャル膜における、SiC単結晶基板のBPD起因の積層欠陥の面密度が0.1個/cm2以下であることを特徴とするSiCエピタキシャルウェハ。
図1(a)及び(b)は、X線トポグラフィ法で得られたSiC単結晶基板のトポグラフィ像を示す。図1(a)及び(b)はそれぞれ、基底面転位(BPD)の面密度が6.5×104個/cm2、5.5×103個/cm2のものである。
像中の矢印は基底面転位(BPD)の一部を示している。
本発明においては、反射X線トポグラフィを用いて炭化珪素単結晶ウェハからのX線回折光を測定することにより、ウェハ面内における結晶欠陥を検出することができる。反射X線トポグラフィを用いることにより、エッチング等破壊的な手法を併用することなく、結晶欠陥の位置の検出を非破壊的に行うことができるという利点がある。
モノクロメーターを用いて波長を1.54ÅとしたX線を入射光として反射X線トポグラフィの測定を行った。X線を回折させる際の回折ベクトル(g-vector)としては、本発明の目的を果たすことができる限り特に制限はないが、4H−SiC結晶に対しては11−28あるいは1−108を用いるのが通常である。本明細書では11−28を用いたトポグラフィ像を示している。
X線をサンプルに照射し、該サンプルから反射してきた回折光を検出することにより、トポグラフ像を得ることができる。このトポグラフ像の取得には、欠陥種を判定するために十分な解像度を得るために、高解像度のX線フィルム、原子核乾板などの記録媒体を用いる。今回は原子核乾板を用いた。その画像から、基底面転位、貫通刃状転位、貫通らせん転位の数をカウントした。
図2(a)及び(b)はそれぞれ、エピタキシャル膜中の積層欠陥(SF)の面密度が2.5×102個/cm2、9.2個/cm2のものである。
像中の矢印は基底面転位(BPD)の一部、又は、積層欠陥(SF)の一部を示している。
BPD面密度とSF面密度とがほぼ比例関係を有することがわかる。かかる関係を有することから、所望のSF面密度を有するSiCエピタキシャルウェハを作製するために要する、SiC単結晶基板のBPD面密度の上限を決定することができる。
図4(a)及び(b)はそれぞれ、基底面転位(BPD)の面密度が5.0×104個/cm2かつ貫通螺旋転位(TSD)の面密度が2.8×104個/cm2と、基底面転位(BPD)の面密度が2.0×104個/cm2かつ貫通螺旋転位(TSD)の面密度が5.4×103個/cm2のものである。
図4(a)の像中に、典型的な基底面転位(BPD)及び貫通螺旋転位(TSD)を示している。
図5(a)及び(b)のそれぞれにおいて、左側の像は欠陥マップを示すものであり、右側の像は左側の欠陥マップの矢印で示したカンデラ像である。
図5(a)及び(b)はそれぞれ、エピタキシャル膜中のキャロット欠陥密度が20.2個/cm2のもの、0.2個/cm2のものである。
以下、本発明の実施形態であるSiCエピタキシャルウェハの製造方法について詳細に説明する。
本発明の第1の実施形態であるSiCエピタキシャルウェハの製造方法は、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法であって、オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜において積層欠陥になる比率を決定する工程と、比率に基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する工程と、上限以下のSiC単結晶基板を用いて、比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、SiC単結晶基板上にSiCエピタキシャル膜を形成する工程と、を有することを特徴とする。
SiC単結晶基板としてはいずれのポリタイプのものも用いることができ、実用的なSiCデバイスを作製する為に主に使用されている4H−SiCを用いることができる。SiCデバイスの基板としては昇華法等で作製したバルク結晶から加工したSiC単結晶基板を用い、通常、この上にSiCデバイスの活性領域となるSiCエピタキシャル膜を化学的気相成長法(CVD)によって形成する。
SiC単結晶基板が2インチ程度までのサイズの場合では SiC単結晶基板のオフ角は主に8°が用いられてきた。このオフ角においてはウェハ表面のテラス幅が小さく、容易にステップフロー成長が得られるが、オフ角が大きいほど、SiCインゴットから得られるウェハ枚数が少なくなるため、3インチ以上のSiC基板においては、主に4°程度のオフ角のものが用いられている。
低オフ角になるほど、SiC単結晶基板の表面のテラス幅が大きくなるため、ステップ端に取り込まれるマイグレーション原子の取り込まれ速度、すなわちステップ端の成長速度にバラツキが生じやすく、その結果、遅い成長速度のステップに速い成長速度のステップが追いついて合体し、ステップバンチングが発生しやすい。また、例えば、0.4°のオフ角の基板では4°のオフ角の基板に比べてテラス幅は10倍になり、ステップフロー成長させる長さが一桁長くなるので、4°のオフ角の基板で用いられてきたステップフロー成長の条件を調整する必要がある点に留意する必要がある。
SiCエピタキシャルウェハの製造(SiCエピタキシャル層の形成(成長))の際、SiC単結晶基板の裏面は加熱されたサセプタから直接加熱されるが、おもて面(SiCエピタキシャル層の形成面)は真空空間に剥き出しの状態にあり、直接加熱されない。さらに、キャリアガスである水素がおもて面上を流れるため、熱が持ち去られる。これらの事情から、エピタキシャル成長時のおもて面は裏面に対して低い温度になる。この温度差に起因して熱膨張の大きさがおもて面は裏面よりも小さく、エピタキシャル成長時にはSiC単結晶基板はおもて面が凹むように変形する。そこで、SiC単結晶基板としてSiCエピタキシャル層の成長面が凸状に加工されたものを用いることで、SiC単結晶基板としてエピタキシャル成長時の基板の凹み(反り)を解消した状態でエピタキシャル成長を行うことが可能となる。
SiC単結晶基板上にSiCエピタキシャル層を形成する前にまず、SiC単結晶基板について研磨を行う。
この研磨工程では、特開2011−49496号公報に記載されている、その表面の格子乱れ層が3nm以下となる程度を目安として研磨する。
「格子乱れ層」とは、特開2011−49496号公報の図7及び図8に示されている通り、TEMの格子像(格子が確認できる像)において、SiC単結晶の原子層(格子)に対応する縞状構造又はその縞の一部が明瞭になっていない層をいう。
所望の積層欠陥(SF)の面密度のSiCエピタキシャルウェハを得るためには、SiC単結晶基板の成長面に存在する基底面転位(BPD)の面密度を<上限決定工程>で決定した上限の面密度以下となるまで、以下に記載する研磨方法を用いて研磨する。
例えば、積層欠陥面密度を0.1個/cm2以下のSiCエピタキシャルウェハを製造するために要する<研磨工程>の仕上げ程度が、上述した格子乱れ層が3nm以下となる程度に相当する。
研磨工程は、通常ラップと呼ばれる粗研磨、ポリッシュとよばれる精密研磨、さらに超精密研磨である化学的機械研磨(以下、CMPという)など複数の研磨工程が含まれる。研磨工程は湿式で行われることが多いが、この工程で共通するのは、研磨布を貼付した回転する定盤に、研磨スラリーを供給しつつ、炭化珪素基板を接着した研磨ヘッドを押しあてて行われることである。本発明で用いる研磨スラリーは、基本的にはそれらの形態で用いられるが、研磨スラリーを用いる湿式研磨であれば形態は問わない。
炭化珪素の研磨は、強酸性研磨液によって炭化珪素の表面に生成した酸化膜に対する反応性により、酸化層を酸化物粒子により除去することで行われるが、この表面酸化を加速するために、研磨スラリーに酸化剤を添加すると更に優れた効果が認められる。酸化剤としては過酸化水素、過塩素酸、重クロム酸カリウム、過硫酸アンモニウムサルフェートなどが挙げられる。たとえば、過酸化水素水であれば0.5〜5質量%、望ましくは1.5〜4質量%加えることにより研磨速度が向上するが、酸化剤は過酸化水素水に限定されるものではない。
図6(b)は、図6(a)に示したサンプルを再度、格子乱れ層が3nm以下となるまで研磨し直したSiC単結晶基板に、同様に10nm厚のSiCエピタキシャル膜を形成したSiCエピタキシャルウェハについて得られたPL像を示す。
図6(b)のPL像では、積層欠陥はほとんど観察されず、研磨によって積層欠陥に変換される基底面転位(BPD)を低減できることがわかった。特に、格子乱れ層が3nm以下となるまで研磨することにより、基底面転位(BPD)を有効に低減することができることがわかった。
研磨後のSiC単結晶基板の成長面について、反射X線トポグラフィを用いてその基底面転位の密度を測定する。
清浄化工程では、水素雰囲気下で、前記研磨(凸状加工した場合は、研磨及び凸状加工)後の基板を1400〜1800℃にしてその表面を清浄化(ガスエッチング)する。
ガスエッチングは、SiC単結晶基板を1400〜1800℃に保持し、水素ガスの流量を40〜120slm、圧力を100〜250mbarとして、5〜30分間行う。
この後の成膜工程及び降温工程において、この基板表面の平坦性を維持することが重要となる。
SiH4ガス及び/又はC3H8ガスを添加した場合は、成膜(エピタキシャル成長)工程前に、一旦排気を行って水素ガス雰囲気にするのが好ましい。
成膜(エピタキシャル成長)工程では、(エピタキシャル膜の成長温度が清浄化(ガスエッチング)温度よりも高い場合では昇温後に)前記清浄化後の基板の表面に、炭化珪素のエピタキシャル成長に必要とされる量のSiH4ガスとC3H8ガスとを濃度比C/Siが0.7〜1.2で同時に供給して炭化珪素をエピタキシャル成長させる。
(1)オフ角が0.4°〜2°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を1〜3μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を3〜4μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を4〜10μm/hとして行い、
(2)オフ角が2°〜5°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を2〜4μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を4〜10μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を10〜20μm/hとして行う。
降温工程では、SiH4ガスとC3H8ガスの供給を同時に停止し、SiH4ガスとC3H8ガスとを排気するまで基板温度を保持し、その後降温するのが好ましい。
この工程では、オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜において積層欠陥になる比率を決定する。
次に、予め測定して得られたSiC単結晶基板の成長面に存在する基底面転位(BPD)の面密度と、ここで得られた積層欠陥(SF)の面密度とから、SiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜において積層欠陥になる比率を決定する。
具体的には例えば、図3に示したグラフからその比率を決定することができる。
変換比率を決定するサンプルは同時に成膜したものを用いることが好ましい。製造ロットが異なると、成長条件にバラツキが出やすいからである。
この工程では、決定した比率に基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する。
すなわち、決定した比率から、所望の積層欠陥面密度以下のSiCエピタキシャルウェハを得るために、使用することができるSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する。
この工程では、決定した上限以下のSiC単結晶基板を用いて、比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、SiC単結晶基板上にSiCエピタキシャル膜を形成する。
本発明の第2の実施形態であるSiCエピタキシャルウェハの製造方法は、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法であって、オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD)及び貫通螺旋転位(TSD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜においてキャロット欠陥になる比率を決定する工程と、比率に基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する工程と、上限以下のSiC単結晶基板を用いて、比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、SiC単結晶基板上にSiCエピタキシャル膜を形成する工程と、を有することを特徴とする。
研磨後のSiC単結晶基板の成長面について、反射X線トポグラフィを用いてその基底面転位の密度及び貫通螺旋転位の密度を測定する。
この工程では、オフ角を有するSiC単結晶基板の成長面に存在する基底面転位(BPD) 及び貫通螺旋転位(TSD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜においてキャロット欠陥になる比率を決定する。
しかしながら、貫通螺旋転位の面密度が十分に高い場合(例えば、基底面転位の面密度が104個/cm2以上に対して、貫通螺旋転位の面密度が103個/cm2以上の場合)には、キャロット欠陥の変換比率は基底面転位の面密度の1/10000〜1/100000程度となる。
従って、基底面転位の面密度との関係で貫通螺旋転位の面密度が十分に高い場合には、基底面転位の面密度に対するキャロット欠陥の変換比率を当該比率として用いることができる。
次に、予め測定して得られたSiC単結晶基板の成長面に存在する基底面転位(BPD) 及び貫通螺旋転位(TSD)と、ここで得られたキャロット欠陥の面密度とから、SiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜においてキャロット欠陥になる比率を決定する。
変換比率を決定するサンプルは同時に成膜したものを用いることが好ましい。製造ロットが異なると、成長条件にバラツキが出やすいからである。
この工程では、決定した比率に基づいて、使用するSiC単結晶基板の成長面におけるBPD及びTSDの面密度の上限を決定する。
すなわち、決定した比率から、所望の積層欠陥面密度以下のSiCエピタキシャルウェハを得るために、使用することができるSiC単結晶基板の成長面におけるBPD及びTSDの面密度の上限を決定する。
この工程では、決定した上限以下のSiC単結晶基板を用いて、比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、SiC単結晶基板上にSiCエピタキシャル膜を形成する。
本実施例では、珪素含有ガスとしてSiH4ガスおよび炭素含有ガスとしてC3H8ガス、ドーピングガスとしてN2ガス、キャリアガスおよびエッチングガスとしてH2ガスを使用し、量産型の複数枚プラネタリー(自公転)型CVD装置であるアイクストロン社製Hot Wall SiC CVD(VP2400HW)によって、4H−SiC単結晶の(0001)面に対して<11−20>軸方向へ微傾斜させたSi面又はC面にSiCエピタキシャル膜を成長させた。
4°のオフ角で傾斜させた4H−SiC単結晶基板のSi面上にSiCエピタキシャル層を形成したSiCエピタキシャルウェハを製造する。
本実施例では、4H−SiC単結晶基板については、凸状加工を施していない。
なお、最もBPD密度が低いものは以下の研磨条件で行った。すなわち、CMP前の機械研磨は直径5μm以下の砥粒を用いて、加工圧力を350g/cm2で行った。また、CMPは、研磨材粒子として平均粒子径が10〜150nmのシリカ粒子を用い、無機酸として硫酸を含み、20℃におけるpHが1.9の研磨スラリーを用いて、30分間行った。これにより、表面の格子乱れ層を3nm以下とした。
清浄化(ガスエッチング)工程は、水素ガスの流量100slm、リアクタ内圧力を200mbar、基板温度を1500℃で、20分間行った。
SiCエピタキシャル成長工程では、基板温度を1650℃とし、SiH4ガス及びC3H8ガスが基板主面に同時に供給されるように、C3H8ガス24sccm及びSiH4ガス8sccmを同時に供給開始して行った。C/Siは1.0を選択した。リアクタ内圧力を200mbarとし、成長速度5μm/hで2時間成長工程を実施して、厚さ10μmのSiCエピタキシャル層を成膜した。
この上限のBPD面密度のSiC単結晶基板を得るために、研磨条件を調整して表面の格子乱れ層を2.5nm以下とした。
このSiC単結晶基板を用いて、上述の条件と同じ条件で基板の処理及びSiCエピタキシャル層の形成を行うことにより、SiCエピタキシャルウェハを作製した。
得られたSiCエピタキシャルウェハについて、フォトルミネッセンス(PL)イメージング法で積層欠陥の面密度を測定したところ、0.09個/cm2であった。
Claims (2)
- オフ角を有するSiC単結晶基板上にSiCエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法であって、
4°〜5°オフ角を有する前記SiC単結晶基板の成長面に存在する基底面転位(BPD)のうち、前記SiC単結晶基板上に形成された、所定膜厚のSiCエピタキシャル膜において積層欠陥になる比率を決定する工程と、
前記比率に基づいて、使用するSiC単結晶基板の成長面におけるBPDの面密度の上限を決定する工程と、
前記上限以下のSiC単結晶基板を用いて、前記比率を決定する工程において用いたエピタキシャル膜の成長条件と同じ条件で、前記SiC単結晶基板上にSiCエピタキシャル膜を形成する工程と、を有し、
前記上限が1.0×10 3 個/cm 2 以下であることを特徴とするSiCエピタキシャルウェハの製造方法。 - 前記比率を決定するに際して、前記成長面におけるBPDの面密度、及び、前記成長面のBPD起因の、前記SiCエピタキシャル膜中の積層欠陥の面密度を、X線トポグラフィ、又は、フォトルミネセンスのいずれかの方法で測定することを特徴とする請求項1に記載のSiCエピタキシャルウェハの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011197626A JP5961357B2 (ja) | 2011-09-09 | 2011-09-09 | SiCエピタキシャルウェハ及びその製造方法 |
| US14/240,662 US9287121B2 (en) | 2011-09-09 | 2012-09-04 | SIC epitaxial wafer and method for manufacturing same |
| EP12829619.1A EP2755228A4 (en) | 2011-09-09 | 2012-09-04 | EPITACTIC SILICON CARBIDE WAFERS AND METHOD OF MANUFACTURING THEREOF |
| CN201280042735.XA CN103765559B (zh) | 2011-09-09 | 2012-09-04 | SiC外延晶片及其制造方法 |
| KR1020147008630A KR101654440B1 (ko) | 2011-09-09 | 2012-09-04 | SiC 에피택셜 웨이퍼 및 그의 제조 방법 |
| PCT/JP2012/072454 WO2013035691A1 (ja) | 2011-09-09 | 2012-09-04 | SiCエピタキシャルウェハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011197626A JP5961357B2 (ja) | 2011-09-09 | 2011-09-09 | SiCエピタキシャルウェハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013058709A JP2013058709A (ja) | 2013-03-28 |
| JP5961357B2 true JP5961357B2 (ja) | 2016-08-02 |
Family
ID=47832136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011197626A Active JP5961357B2 (ja) | 2011-09-09 | 2011-09-09 | SiCエピタキシャルウェハ及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9287121B2 (ja) |
| EP (1) | EP2755228A4 (ja) |
| JP (1) | JP5961357B2 (ja) |
| KR (1) | KR101654440B1 (ja) |
| CN (1) | CN103765559B (ja) |
| WO (1) | WO2013035691A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4545691A1 (en) | 2023-10-25 | 2025-04-30 | Resonac Corporation | EPITAXIAL SIC WAFER |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014146748A (ja) * | 2013-01-30 | 2014-08-14 | Toshiba Corp | 半導体装置及びその製造方法並びに半導体基板 |
| JP5857986B2 (ja) * | 2013-02-20 | 2016-02-10 | 株式会社デンソー | 炭化珪素単結晶および炭化珪素単結晶の製造方法 |
| JP6112712B2 (ja) * | 2013-03-27 | 2017-04-12 | 国立研究開発法人産業技術総合研究所 | 炭化珪素エピタキシャルウエハの製造方法 |
| KR101989255B1 (ko) * | 2013-06-04 | 2019-06-13 | 쇼와 덴코 가부시키가이샤 | 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법 |
| JP6122704B2 (ja) * | 2013-06-13 | 2017-04-26 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
| JP2015093806A (ja) * | 2013-11-12 | 2015-05-18 | 住友電気工業株式会社 | 炭化珪素基板の製造装置および製造方法 |
| KR102140789B1 (ko) * | 2014-02-17 | 2020-08-03 | 삼성전자주식회사 | 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법 |
| JP6239097B2 (ja) * | 2014-05-08 | 2017-11-29 | 三菱電機株式会社 | SiCエピタキシャルウエハ |
| CN106715767A (zh) * | 2014-10-01 | 2017-05-24 | 住友电气工业株式会社 | 碳化硅外延基板 |
| CN105814694B (zh) * | 2014-10-03 | 2019-03-08 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN107002282A (zh) | 2015-02-18 | 2017-08-01 | 新日铁住金株式会社 | 外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片 |
| EP3266907A4 (en) * | 2015-03-03 | 2018-10-24 | Showa Denko K.K. | Sic epitaxial wafer and method for manufacturing sic epitaxial wafer |
| CN106795649B (zh) * | 2015-04-17 | 2019-12-17 | 富士电机株式会社 | 半导体的制造方法以及SiC基板 |
| KR102106722B1 (ko) * | 2015-07-29 | 2020-05-04 | 쇼와 덴코 가부시키가이샤 | 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법 |
| JP6544166B2 (ja) * | 2015-09-14 | 2019-07-17 | 信越化学工業株式会社 | SiC複合基板の製造方法 |
| WO2017053518A1 (en) * | 2015-09-25 | 2017-03-30 | The Government Of The Usa, As Represented By The Secretary Of The Navy | Removal of basal plane dislocations from silicon carbide substrate surface by high temperature annealing and preserving surface morphology |
| DE112016004600B4 (de) * | 2015-10-07 | 2025-10-23 | Sumitomo Electric Industries, Ltd. | Epitaktisches Siliziumkarbidsubstrat, Verwendung des Siliziumkarbidsubstrats und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung |
| JP6696499B2 (ja) * | 2015-11-24 | 2020-05-20 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
| KR101914289B1 (ko) * | 2016-08-18 | 2018-11-01 | 주식회사 티씨케이 | 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법 |
| JP6930640B2 (ja) * | 2017-03-08 | 2021-09-01 | 住友電気工業株式会社 | 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
| JP6824088B2 (ja) * | 2017-03-24 | 2021-02-03 | 昭和電工株式会社 | 炭化珪素のエピタキシャル成長方法 |
| JP7133910B2 (ja) * | 2017-06-28 | 2022-09-09 | 昭和電工株式会社 | SiCエピタキシャルウェハ |
| JP6585799B1 (ja) | 2018-10-15 | 2019-10-02 | 昭和電工株式会社 | SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法 |
| JP7217608B2 (ja) * | 2018-10-16 | 2023-02-03 | 昭和電工株式会社 | SiC基板、SiCエピタキシャルウェハ及びその製造方法 |
| JP7129889B2 (ja) * | 2018-11-09 | 2022-09-02 | 昭和電工株式会社 | SiCエピタキシャルウェハの製造方法 |
| CN110281142A (zh) * | 2019-06-20 | 2019-09-27 | 山东大学 | 金刚石籽晶制备方法、金刚石籽晶及单晶 |
| CN113122147B (zh) * | 2019-12-31 | 2024-03-12 | 安集微电子科技(上海)股份有限公司 | 一种化学机械抛光液及其使用方法 |
| CN115003866B (zh) * | 2020-01-29 | 2024-05-03 | 住友电气工业株式会社 | 碳化硅外延衬底及碳化硅半导体器件的制造方法 |
| US11821105B2 (en) * | 2020-07-27 | 2023-11-21 | Globalwafers Co., Ltd. | Silicon carbide seed crystal and method of manufacturing silicon carbide ingot |
| JP7494768B2 (ja) * | 2021-03-16 | 2024-06-04 | 信越半導体株式会社 | 炭化珪素単結晶ウェーハの結晶欠陥評価方法 |
| JP7537446B2 (ja) * | 2021-03-26 | 2024-08-21 | 株式会社プロテリアル | 炭化ケイ素エピタキシャル基板およびその製造方法 |
| KR102321229B1 (ko) * | 2021-03-30 | 2021-11-03 | 주식회사 쎄닉 | 탄화규소 웨이퍼 및 이를 적용한 반도체 소자 |
| WO2023149166A1 (ja) * | 2022-02-02 | 2023-08-10 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板 |
| WO2023176676A1 (ja) * | 2022-03-17 | 2023-09-21 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
| JP2024008876A (ja) | 2022-07-08 | 2024-01-19 | 環球晶圓股▲ふん▼有限公司 | 結晶の結晶成長方法 |
| US20250223722A1 (en) | 2024-01-10 | 2025-07-10 | Globalwafers Co., Ltd. | Silicon carbide crystal boule and manufacturing method thereof |
| TWI897309B (zh) * | 2024-03-21 | 2025-09-11 | 鴻揚半導體股份有限公司 | 半導體結構及其製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6596080B2 (en) * | 2000-04-07 | 2003-07-22 | Hoya Corporation | Silicon carbide and method for producing the same |
| JP4338178B2 (ja) | 2003-03-24 | 2009-10-07 | 財団法人電力中央研究所 | 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法 |
| US7018554B2 (en) | 2003-09-22 | 2006-03-28 | Cree, Inc. | Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices |
| US7230274B2 (en) * | 2004-03-01 | 2007-06-12 | Cree, Inc | Reduction of carrot defects in silicon carbide epitaxy |
| US20070290211A1 (en) * | 2004-03-26 | 2007-12-20 | The Kansai Electric Power Co., Inc. | Bipolar Semiconductor Device and Process for Producing the Same |
| JP5285202B2 (ja) * | 2004-03-26 | 2013-09-11 | 一般財団法人電力中央研究所 | バイポーラ型半導体装置およびその製造方法 |
| EP1619276B1 (en) * | 2004-07-19 | 2017-01-11 | Norstel AB | Homoepitaxial growth of SiC on low off-axis SiC wafers |
| JP2006237125A (ja) * | 2005-02-23 | 2006-09-07 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置 |
| KR20060127743A (ko) * | 2005-06-06 | 2006-12-13 | 스미토모덴키고교가부시키가이샤 | 질화물 반도체 기판과 그 제조 방법 |
| WO2008039914A2 (en) * | 2006-09-27 | 2008-04-03 | Ii-Vi Incorporated | Sic single crystals with reduced dislocation density grown by step-wise periodic perturbation technique |
| JP2008311541A (ja) | 2007-06-18 | 2008-12-25 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体基板の製造方法 |
| KR101287787B1 (ko) * | 2007-09-12 | 2013-07-18 | 쇼와 덴코 가부시키가이샤 | 에피택셜 SiC 단결정 기판 및 에피택셜 SiC 단결정 기판의 제조 방법 |
| US8536582B2 (en) * | 2008-12-01 | 2013-09-17 | Cree, Inc. | Stable power devices on low-angle off-cut silicon carbide crystals |
| US9464366B2 (en) * | 2009-08-20 | 2016-10-11 | The United States Of America, As Represented By The Secretary Of The Navy | Reduction of basal plane dislocations in epitaxial SiC |
| JP4959763B2 (ja) | 2009-08-28 | 2012-06-27 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びその製造方法 |
| JP4887418B2 (ja) * | 2009-12-14 | 2012-02-29 | 昭和電工株式会社 | SiCエピタキシャルウェハの製造方法 |
| US9885124B2 (en) * | 2011-11-23 | 2018-02-06 | University Of South Carolina | Method of growing high quality, thick SiC epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition |
-
2011
- 2011-09-09 JP JP2011197626A patent/JP5961357B2/ja active Active
-
2012
- 2012-09-04 US US14/240,662 patent/US9287121B2/en active Active
- 2012-09-04 EP EP12829619.1A patent/EP2755228A4/en not_active Withdrawn
- 2012-09-04 KR KR1020147008630A patent/KR101654440B1/ko active Active
- 2012-09-04 WO PCT/JP2012/072454 patent/WO2013035691A1/ja not_active Ceased
- 2012-09-04 CN CN201280042735.XA patent/CN103765559B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4545691A1 (en) | 2023-10-25 | 2025-04-30 | Resonac Corporation | EPITAXIAL SIC WAFER |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103765559A (zh) | 2014-04-30 |
| JP2013058709A (ja) | 2013-03-28 |
| KR20140057645A (ko) | 2014-05-13 |
| EP2755228A1 (en) | 2014-07-16 |
| CN103765559B (zh) | 2016-11-16 |
| KR101654440B1 (ko) | 2016-09-05 |
| US20140175461A1 (en) | 2014-06-26 |
| WO2013035691A1 (ja) | 2013-03-14 |
| US9287121B2 (en) | 2016-03-15 |
| EP2755228A4 (en) | 2015-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5961357B2 (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
| JP6122704B2 (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
| JP5076020B2 (ja) | SiCエピタキシャルウェハ | |
| JP4887418B2 (ja) | SiCエピタキシャルウェハの製造方法 | |
| JP4959763B2 (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
| JP5304713B2 (ja) | 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ | |
| JP5897834B2 (ja) | SiCエピタキシャルウェハの製造方法 | |
| JP6037671B2 (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
| JP5384714B2 (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
| JP5694413B2 (ja) | 平滑なウェハの製造方法 | |
| JP5885305B2 (ja) | シリコンウェーハ及びその製造方法 | |
| JP6069545B2 (ja) | SiCエピタキシャルウェハの評価方法 | |
| CN103296171B (zh) | 氮化镓基板以及使用了该氮化镓基板的光设备 | |
| JP5604577B2 (ja) | SiCエピタキシャルウェハ | |
| JP5124690B2 (ja) | SiCエピタキシャルウェハ | |
| JP2020202289A (ja) | SiCエピタキシャルウェハの製造方法 | |
| WO2022074880A1 (ja) | Iii族元素窒化物半導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160627 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5961357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |