JP5987597B2

JP5987597B2 - 半導体装置およびその製造方法

Info

Publication number: JP5987597B2
Application number: JP2012209511A
Authority: JP
Inventors: 正芳小嵜; 隆弘藤井
Original assignee: Toyoda Gosei Co Ltd
Current assignee: Toyoda Gosei Co Ltd
Priority date: 2012-09-24
Filing date: 2012-09-24
Publication date: 2016-09-07
Anticipated expiration: 2032-09-24
Also published as: JP2014063956A

Description

本発明は、半導体装置およびその製造方法に関する。

半導体装置（半導体デバイス、半導体素子）としては、ＮＰＮ型のＧａＮ系半導体装置が知られている（例えば、特許文献１を参照）。ＮＰＮ型のＧａＮ系半導体装置には、基板に対して、第１のＮ型半導体層と、Ｐ型半導体層と、第２のＮ型半導体層とが順に積層されている。第１のＮ型半導体層、Ｐ型半導体層および第２のＮ型半導体層は、窒化ガリウム（ＧａＮ）から主になる半導体層である。第１のＮ型半導体層は、ケイ素（Ｓｉ）をドナー（ドーパント、不純物）として含有する。Ｐ型半導体層は、マグネシウム（Ｍｇ）をアクセプタ（ドーパント、不純物）として含有する。第２のＮ型半導体層は、第１のＮ型半導体層よりも高い濃度でＳｉをドナーとして含有する。

一般的に、ＧａＮ系の半導体装置は、ＭＯＣＶＤ装置を用いて製造される。ＭＯＣＶＤ装置は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって半導体装置を製造する半導体製造装置である。ＭＯＣＶＤ装置によってＮＰＮ型のＧａＮ系半導体装置を製造する場合、ＭＯＣＶＤ装置の反応室に基板を配置した後、各半導体層に応じたドーパント材料を混合した原料ガスを、配管を通じて反応室に供給することによって、第１のＮ型半導体層と、Ｐ型半導体層と、第２のＮ型半導体層とが順に形成される。

特開２００８−１９２７０１号公報

特許文献１では、ＮＰＮ型のＧａＮ系半導体装置において、Ｐ型半導体のドーパント材料であるＭｇが第２のＮ型半導体層に混入してしまうことについて十分に考慮されていなかった。第２のＮ型半導体層へのＭｇの混入は、第２のＮ型半導体層の電気的特性（例えば、キャリア濃度、移動度、シート抵抗、抵抗率など）を劣化させる要因となる。第２のＮ型半導体層へのＭｇの混入は、Ｐ型半導体層の形成に用いられるＭｇが、ＭＯＣＶＤ装置の反応室および配管に残留し、第２のＮ型半導体層の形成中に原料ガスに混入すること（いわゆる、メモリ効果）によって発生すると考えられる。また、第２のＮ型半導体層へのＭｇの混入は、第２のＮ型半導体層の形成中に、Ｐ型半導体層のＭｇが第２のＮ型半導体層へと拡散することによっても発生すると考えられる。

そのため、ＮＰＮ型のＧａＮ系半導体装置において、第２のＮ型半導体層の電気的特性を向上させることが可能な技術が望まれていた。そのほか、半導体装置においては、微細化や、低コスト化、省資源化、製造の容易化、使い勝手の向上、耐久性の向上などが望まれていた。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の一形態は、半導体装置を提供する。この半導体装置は、窒化ガリウム（ＧａＮ）から主になると共に、ケイ素（Ｓｉ）をドナーとして含有する第１のＮ型半導体層と；前記第１のＮ型半導体層に対して積層した状態で形成され、窒化ガリウム（ＧａＮ）から主になると共に、マグネシウム（Ｍｇ）をアクセプタとして含有するＰ型半導体層と；前記Ｐ型半導体層に対して積層した状態で形成され、窒化ガリウム（ＧａＮ）から主になると共に、前記第１のＮ型半導体層よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する第２のＮ型半導体層とを備える。前記Ｐ型半導体層は、前記第２のＮ型半導体層に隣接する界面と；前記界面より前記第１のＮ型半導体層側に位置し、マグネシウム（Ｍｇ）の濃度が前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度より高い領域とを含み、前記Ｐ型半導体層の前記界面におけるマグネシウム（Ｍｇ）の濃度は、前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度より低い。
本発明の一形態は、半導体装置の製造方法を提供する。この製造方法は、（ａ）窒化ガリウム（ＧａＮ）から主になると共にケイ素（Ｓｉ）をドナーとして含有する第１のＮ型半導体層を、ケイ素（Ｓｉ）を混合した原料ガスを用いた結晶成長によって形成する工程と；（ｂ）窒化ガリウム（ＧａＮ）から主になると共にマグネシウム（Ｍｇ）をアクセプタとして含有するＰ型半導体層を、マグネシウム（Ｍｇ）を混合した原料ガスを用いた結晶成長によって、前記第１のＮ型半導体層に対して形成する工程と；（ｃ）窒化ガリウム（ＧａＮ）から主になると共に前記第１のＮ型半導体層よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する第２のＮ型半導体層を、ケイ素（Ｓｉ）を混合した原料ガスを用いた結晶成長によって、前記Ｐ型半導体層に対して形成する工程とを備え、前記（ｂ）工程は、前記Ｐ型半導体層において前記第２のＮ型半導体層に隣接する界面におけるマグネシウム（Ｍｇ）の濃度が、前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度よりも低くなるとともに、前記界面より前記第１のＮ型半導体層側にマグネシウム（Ｍｇ）の濃度が前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度より高い領域が形成されるように、前記Ｐ型半導体層を形成する間、前記原料ガスに混合されるマグネシウム（Ｍｇ）の量を調整する工程を含む。

（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、窒化ガリウム（ＧａＮ）から主になると共に、ケイ素（Ｓｉ）をドナーとして含有する第１のＮ型半導体層と；前記第１のＮ型半導体層に対して積層した状態で形成され、窒化ガリウム（ＧａＮ）から主になると共に、マグネシウム（Ｍｇ）をアクセプタとして含有するＰ型半導体層と；前記Ｐ型半導体層に対して積層した状態で形成され、窒化ガリウム（ＧａＮ）から主になると共に、前記第１のＮ型半導体層よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する第２のＮ型半導体層とを備え、前記Ｐ型半導体層は、前記第２のＮ型半導体層に隣接する界面を含み、前記Ｐ型半導体層の前記界面におけるマグネシウム（Ｍｇ）の濃度は、前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度より低い。この形態の半導体装置によれば、第２のＮ型半導体層の形成時におけるＭｇのメモリ効果および拡散に起因する第２のＮ型半導体層へのＭｇの混入を抑制することができる。その結果、第２のＮ型半導体層の電気的特性を向上させることができる。

（２）上記形態の半導体装置において、前記Ｐ型半導体層の前記界面におけるマグネシウム（Ｍｇ）の濃度は、前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度の半分以下であってもよい。この形態の半導体装置によれば、第２のＮ型半導体層の電気的特性を十分に向上させることができる。

（３）上記形態の半導体装置において、前記Ｐ型半導体層の前記界面におけるマグネシウム（Ｍｇ）の濃度は、２×１０¹⁸ｃｍ^-3以下であってもよい。この形態の半導体装置によれば、第２のＮ型半導体層の電気的特性を十分に向上させることができる。

（４）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、（ａ）窒化ガリウム（ＧａＮ）から主になると共にケイ素（Ｓｉ）をドナーとして含有する第１のＮ型半導体層を、ケイ素（Ｓｉ）を混合した原料ガスを用いた結晶成長によって形成する工程と；（ｂ）窒化ガリウム（ＧａＮ）から主になると共にマグネシウム（Ｍｇ）をアクセプタとして含有するＰ型半導体層を、マグネシウム（Ｍｇ）を混合した原料ガスを用いた結晶成長によって、前記第１のＮ型半導体層に対して形成する工程と；（ｃ）窒化ガリウム（ＧａＮ）から主になると共に前記第１のＮ型半導体層よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する第２のＮ型半導体層を、ケイ素（Ｓｉ）を混合した原料ガスを用いた結晶成長によって、前記Ｐ型半導体層に対して形成する工程とを備え、前記（ｂ）工程は、前記Ｐ型半導体層において前記第２のＮ型半導体層に隣接する界面におけるマグネシウム（Ｍｇ）の濃度が、前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度よりも低くなるように、前記Ｐ型半導体層を形成する間、前記原料ガスに混合されるマグネシウム（Ｍｇ）の量を調整する工程を含む。この形態の半導体装置の製造方法によれば、第２のＮ型半導体層の形成に先立ってＰ型半導体層の界面を形成する際に、原料ガスに混合するＭｇの量を抑制するため、第２のＮ型半導体層を形成する際に、メモリ効果による第２のＮ型半導体層へのＭｇの混入を抑制することができる。また、Ｐ型半導体層の界面におけるＭｇの濃度を抑制するため、第２のＮ型半導体層を形成する際に、Ｐ型半導体層から第２のＮ型半導体層へのＭｇの拡散を抑制することができる。これらの結果、第２のＮ型半導体層の電気的特性を向上させることができる。

本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、半導体装置を備える電気機器、半導体装置を製造する半導体製造装置などの形態で実現することができる。

半導体装置の構成を模式的に示す断面図である。半導体装置における各半導体層におけるドーパントの濃度分布を示す説明図である。Ｍｇの混入によるＮ型半導体層の劣化を評価した結果を示す表である。図３の評価試験に用いた試料Ｓ１および試料Ｓ２の構成を模式的に示す断面図である。試料Ｓ１におけるＭｇの濃度分布を分析した結果を示すグラフである。半導体装置の製造方法を示す工程図である。第１変形例のＰ型半導体層におけるＭｇの濃度分布を示すグラフである。第２変形例のＰ型半導体層におけるＭｇの濃度分布を示すグラフである。第３変形例のＰ型半導体層におけるＭｇの濃度分布を示すグラフである。第４変形例のＰ型半導体層におけるＭｇの濃度分布を示すグラフである。

Ａ．実施形態：
図１は、半導体装置１０の構成を模式的に示す断面図である。半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０は、電力制御に用いられ、パワーデバイスとも呼ばれる。

半導体装置１０は、基板１１０と、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０とを備える。半導体装置１０は、ＮＰＮ型の半導体装置であり、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０とが順に接合した構造を有する。

半導体装置１０の基板１１０には、ＭＯＣＶＤ装置を用いた結晶成長によって、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０とが順に積層した状態で形成されている。他の実施形態では、基板１１０と第１のＮ型半導体層１２０と間に真性半導体層（アンドープ半導体層）が形成されてもよいし、第１のＮ型半導体層１２０とＰ型半導体層１３０との間に真性半導体層が形成されてもよい。

図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、基板１１０に対して第１のＮ型半導体層１２０が積層する積層方向に沿った軸である。Ｘ軸に沿ったＸ軸方向のうち、＋Ｘ軸方向は、基板１１０から第１のＮ型半導体層１２０に向かう方向であり、−Ｘ軸方向は、＋Ｘ軸方向に対向する方向である。図１のＸＹＺ軸のうち、Ｙ軸およびＺ軸は、Ｚ軸に直交すると共に相互に直交する軸である。Ｙ軸に沿ったＹ軸方向のうち、＋Ｙ軸方向は、図１の紙面左から紙面右に向かう方向であり、−Ｙ軸方向は、＋Ｙ軸方向に対向する方向である。Ｚ軸に沿ったＺ軸方向のうち、＋Ｚ軸方向は、図１の紙面奥から紙面手前に向かう方向であり、−Ｚ軸方向は、＋Ｚ軸方向に対向する方向である。

半導体装置１０の基板１１０は、Ｙ軸およびＺ軸に沿って広がる板状をなす。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主になると共に、第１のＮ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。基板１１０は、半導体装置１０の各半導体層を定着および支持可能に構成された部位であればよく、他の実施形態では、例えば、ケイ素（Ｓｉ）から主になる部位であってもよい。

基板１１０は、界面１１１と、界面１１２とを有する。基板１１０の界面１１１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。基板１１０の界面１１２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１１１に背向する。界面１１２は、第１のＮ型半導体層１２０に隣接する。

本実施形態では、基板１１０の界面１１１には、ドレイン電極とも呼ばれる電極２１０が形成されている。本実施形態では、電極２１０は、チタン（Ｔｉ）からなる層にアルミニウム（Ａｌ）からなる層を積層した構造を有する電極である。他の実施形態では、電極２１０は、ＴｉおよびＡｌの他、白金（Ｐｔ）、Ｃｏ（コバルト）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、金（Ａｕ）等の導電性材料の少なくとも１つからなる電極であってもよい。

基板１１０の厚さは、界面１１１と界面１１２との間におけるＸ軸方向に沿った距離であり、本実施形態では、３２０μｍ（マイクロメートル）である。他の実施形態では、基板１１０の厚さは、３００μｍ〜１ｍｍ（ミリメートル）の範囲から選択される他の値であってもよい。

半導体装置１０における第１のＮ型半導体層１２０は、基板１１０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。第１のＮ型半導体層１２０は、窒化ガリウム（ＧａＮ）から主になると共に、ケイ素（Ｓｉ）をドナーとして含有する。第１のＮ型半導体層１２０は、「ｎ^-−ＧａＮ」とも呼ばれる。

第１のＮ型半導体層１２０は、界面１２１と、界面１２２とを有する。第１のＮ型半導体層１２０における界面１２１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１２１は、基板１１０に隣接する。第１のＮ型半導体層１２０における界面１２２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１２１に背向する。界面１２２は、Ｐ型半導体層１３０に隣接する。

第１のＮ型半導体層１２０の厚さは、界面１２１と界面１２２との間におけるＸ軸方向に沿った距離であり、本実施形態では、１０μｍである。他の実施形態では、第１のＮ型半導体層１２０の厚さは、５〜１５μｍの範囲から選択される他の値であってもよい。

半導体装置１０のＰ型半導体層１３０は、第１のＮ型半導体層１２０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。Ｐ型半導体層１３０は、窒化ガリウム（ＧａＮ）から主になると共に、マグネシウム（Ｍｇ）をアクセプタとして含有する。Ｐ型半導体層１３０は、「ｐ−ＧａＮ」とも呼ばれる。

Ｐ型半導体層１３０は、界面１３１と、界面１３２とを有する。Ｐ型半導体層１３０の界面１３１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１３１は、第１のＮ型半導体層１２０に隣接する。Ｐ型半導体層１３０の界面１３２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１３１に背向する。界面１３２は、第２のＮ型半導体層１４０に隣接する。

本実施形態では、Ｐ型半導体層１３０の界面１３２には、第２のＮ型半導体層１４０に加え、Ｐボディ電極とも呼ばれる電極２３０が形成されている。本実施形態では、電極２３０は、ニッケル（Ｎｉ）からなる層に金（Ａｕ）からなる層を積層した構造を有する電極である。他の実施形態では、電極２３０は、ＮｉおよびＡｕの他、白金（Ｐｔ）、Ｃｏ（コバルト）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）等の導電性材料の少なくとも１つからなる電極であってもよい。

Ｐ型半導体層１３０の厚さは、界面１３１と界面１３２との間におけるＸ軸方向に沿った距離であり、本実施形態では、１μｍである。他の実施形態では、Ｐ型半導体層１３０の厚さは、０．３〜２μｍの範囲から選択される他の値であってもよい。

半導体装置１０における第２のＮ型半導体層１４０は、Ｐ型半導体層１３０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。第２のＮ型半導体層１４０は、窒化ガリウム（ＧａＮ）から主になると共に、第１のＮ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。第２のＮ型半導体層１４０は、「ｎ⁺−ＧａＮ」とも呼ばれる。

第２のＮ型半導体層１４０は、界面１４１と、界面１４２とを有する。第２のＮ型半導体層１４０における界面１４１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１４１は、Ｐ型半導体層１３０に隣接する。第２のＮ型半導体層１４０における界面１４２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１４１に背向する。

本実施形態では、第２のＮ型半導体層１４０の界面１４２には、ソース電極とも呼ばれる電極２４０が形成されている。本実施形態では、電極２４０は、チタン（Ｔｉ）からなる層にアルミニウム（Ａｌ）からなる層を積層した構造を有する電極である。他の実施形態では、電極２１０は、ＴｉおよびＡｌの他、白金（Ｐｔ）、Ｃｏ（コバルト）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、金（Ａｕ）等の導電性材料の少なくとも１つからなる電極であってもよい。

第２のＮ型半導体層１４０の厚さは、界面１４１と界面１４２との間におけるＸ軸方向に沿った距離であり、本実施形態では、０．２μｍである。他の実施形態では、第２のＮ型半導体層１４０の厚さは、０．１〜０．５μｍの範囲から選択される他の値であってもよい。

本実施形態では、第１のＮ型半導体層１２０とＰ型半導体層１３０との各表面にわたって絶縁膜３３０が形成され、第１のＮ型半導体層１２０とＰ型半導体層１３０と第２のＮ型半導体層１４０との各表面にわたって絶縁膜３４０が形成されている。本実施形態では、絶縁膜３３０，３４０は、酸化アルミニウム（Ａｌ₂Ｏ₃）からなる層である。他の実施形態では、絶縁膜３３０，３４０は、アルミニウム（Ａl）のシリケート化合物からなる層であってもよいし、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）等の各酸化物、または、これらのシリケート化合物からなる層であってもよい。本実施形態では、絶縁膜３３０を形成する物質と、絶縁膜３４０を形成する物質とは、同じ物質であるが、他の実施形態では、相互に異なる物質であってもよい。

本実施形態では、ゲート電極とも呼ばれる電極２５０が、第１のＮ型半導体層１２０とＰ型半導体層１３０と第２のＮ型半導体層１４０との各表面にわたって、絶縁膜３４０を間に挟む状態で形成されている。本実施形態では、電極２５０は、ニッケル（Ｎｉ）からなる層に金（Ａｕ）からなる層を積層した構造を有する電極である。他の実施形態では、電極２５０は、ＮｉおよびＡｕの他、白金（Ｐｔ）、Ｃｏ（コバルト）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、ポリシリコン等の導電性材料の少なくとも１つからなる電極であってもよい。

図２は、半導体装置１０における各半導体層におけるドーパントの濃度分布を示す説明図である。図２には、各半導体層におけるドーパントの濃度分布を示す３つの片対数グラフが図示されている。図２では、各グラフの横軸は、各半導体層におけるＸ軸に沿った位置を示し、各グラフにおける横軸の縮尺は、各半導体層の厚さに応じた縮尺である。図２では、各グラフの縦軸は、対数目盛を用いて各ドーパントの濃度を示し、各グラフ間で縦軸の縮尺は同じである。

図２の紙面左側には、第１のＮ型半導体層１２０におけるＳｉの濃度分布を示すグラフが図示されている。横軸に表される位置ｘ_n1は、界面１２１からＸ軸に沿って＋Ｘ軸方向に進んだ距離を示す。界面１２１では、位置ｘ_n1は値「０」をとり、界面１２２では、位置ｘ_n1は値「ｄｎ１」をとる。縦軸に表される濃度ｙ_n1は、位置ｘ_n1におけるＳｉの濃度を示す。濃度ｙ_n1は、式ｆ（ｘ_n1）を用いて表される。界面１２１では、濃度ｙ_n1は値「ｆ（０）」をとり、界面１２２では、濃度ｙ_n1は値「ｆ（ｄｎ１）」をとる。

本実施形態では、濃度ｙ_n1は、第１のＮ型半導体層１２０の全域にわたって一定であり、値「ｆ（０）」と値「ｆ（ｄｎ１）」とは等しい。本実施形態では、濃度ｙ_n1は、第１のＮ型半導体層１２０の全域にわたって８×１０¹⁵ｃｍ^-3である。他の実施形態では、濃度ｙ_n1は、第１のＮ型半導体層１２０に要求される耐電圧特性、第１のＮ型半導体層１２０の厚さ、および他の半導体層との関係に基づいて設計された他の値であってもよい。他の実施形態では、濃度ｙ_n1は、位置ｘ_n1に応じて異なる値であってもよい。

図２の紙面右側には、第２のＮ型半導体層１４０におけるＳｉの濃度分布を示すグラフが図示されている。横軸に表される位置ｘ_n2は、界面１４１からＸ軸に沿って＋Ｘ軸方向に進んだ距離を示す。界面１４１では、位置ｘ_n2は値「０」をとり、界面１４２では、位置ｘ_n2は値「ｄｎ２」をとる。縦軸に表される濃度ｙ_n2は、位置ｘ_n2におけるＳｉの濃度を示す。濃度ｙ_n2は、式ｈ（ｘ_n2）を用いて表される。界面１４１では、濃度ｙ_n2は値「ｈ（０）」をとり、界面１４２では、濃度ｙ_n2は値「ｈ（ｄｎ２）」をとる。第２のＮ型半導体層１４０における濃度ｙ_n2の平均値は、第１のＮ型半導体層１２０における濃度ｙ_n1の平均値よりも高い。

本実施形態では、濃度ｙ_n2は、第２のＮ型半導体層１４０の全域にわたって一定であり、値「ｈ（０）」と値「ｈ（ｄｎ１）」とは等しい。本実施形態では、濃度ｙ_n2は、第２のＮ型半導体層１４０の全域にわたって４×１０¹⁸ｃｍ^-3である。他の実施形態では、濃度ｙ_n2は、第２のＮ型半導体層１４０に要求される電気的特性（例えば、キャリア濃度、移動度、シート抵抗、抵抗率など）、第２のＮ型半導体層１４０の厚さ、および他の半導体層との関係に基づいて設計された他の値であってもよい。他の実施形態では、濃度ｙ_n2は、位置ｘ_n2に応じて異なる値であってもよい。

図２の紙面中央には、Ｐ型半導体層１３０におけるＭｇの濃度分布を示すグラフが図示されている。横軸に表される位置ｘ_pは、界面１３１からＸ軸に沿って＋Ｘ軸方向に進んだ距離を示す。界面１３１では、位置ｘ_pは値「０」をとり、界面１３２では、位置ｘ_pは値「ｄｐ」をとる。縦軸に表される濃度ｙ_pは、Ｐ型半導体層１３０におけるＭｇの濃度を示す。濃度ｙ_pは、式ｇ（ｘ_p）を用いて表される。界面１３１では、濃度ｙ_pは値「ｇ（０）」をとり、界面１３２では、濃度ｙ_pは値「ｇ（ｄｐ）」をとる。Ｐ型半導体層１３０は、次の式１〜３を満たす。

式１は、Ｐ型半導体層１３０におけるＭｇの総数が、第１のＮ型半導体層１２０におけるＳｉの総数よりも多いことを示す。式２は、Ｐ型半導体層１３０の厚さが、第１のＮ型半導体層１２０の厚さよりも小さいことを示す。式３は、界面１３２における濃度ｙ_pである値「ｇ（ｄｐ）」が、２×１０¹⁸ｃｍ^-3以下であることを示す。

本実施形態では、位置ｘ_pが値「０」から値「ｄｐ」へと増加するに連れて、濃度ｙ_pは、値「ｇ（０）」から値「ｇ（ｄｐ）」へと減少する。本実施形態では、値「ｇ（０）」は、２×１０¹⁹ｃｍ^-3であり、値「ｇ（ｄｐ）」は、１×１０¹⁸ｃｍ^-3である。

Ｍｇの混入による第２のＮ型半導体層１４０の劣化を抑制する観点から、界面１３２における濃度ｙ_pである値「ｇ（ｄｐ）」は、第２のＮ型半導体層１４０における濃度ｙ_n2の平均値よりも低い。本実施形態では、値「ｇ（ｄｐ）」は、第２のＮ型半導体層１４０における濃度ｙ_n2の半分以下（すなわち、２×１０¹⁸ｃｍ^-3以下）である。

図３は、Ｍｇの混入によるＮ型半導体層の劣化を評価した結果を示す表である。図３の評価試験では、発明者は、試料Ｓ１および試料Ｓ２を用意し、各試料について、Ｎ型半導体層におけるホール効果に関する電気的特性として、キャリア濃度と、移動度と、シート抵抗と、抵抗率とを測定した。試料Ｓ１は、Ｍｇを含有するＰ型半導体層を隣接させた状態でＮ型半導体層を形成した試料である。試料Ｓ２は、試料Ｓ１との比較のために、真性半導体層を隣接させた状態でＮ型半導体層を形成した試料である。

図４は、図３の評価試験に用いた試料Ｓ１および試料Ｓ２の構成を模式的に示す断面図である。図４には、図１と同様に、ＸＹＺ軸が図示されている。

試料Ｓ１は、基板８１０と、アンドープ半導体層８２０と、Ｐ型半導体層８３０と、Ｎ型半導体層８４０とを備える。試料Ｓ１の基板８１０には、ＭＯＣＶＤ装置を用いた結晶成長によって、アンドープ半導体層８２０と、Ｐ型半導体層８３０と、Ｎ型半導体層８４０とが順に積層した状態で形成されている。

試料Ｓ１の基板８１０は、単結晶サファイアからなり、Ｙ軸およびＺ軸に沿って広がる板状をなす。基板８１０とアンドープ半導体層８２０との間には、窒化アルミニウム（ＡｌＮ）からなるバッファ層８１５が形成されている。試料Ｓ１のアンドープ半導体層８２０は、基板８１０の＋Ｘ軸方向側に形成され、窒化ガリウム（ＧａＮ）から主になる真性半導体層であり、「アンドープＧａＮ」とも呼ばれる。試料Ｓ１のＰ型半導体層８３０は、アンドープ半導体層８２０の＋Ｘ軸方向側に形成されたｐ−ＧａＮである。Ｐ型半導体層８３０の厚さは、０．７μｍである。Ｐ型半導体層８３０におけるＭｇの濃度は、全域にわたって１．８×１０¹⁸ｃｍ^-3である。試料Ｓ１のＮ型半導体層８４０は、Ｐ型半導体層８３０の＋Ｘ軸方向側に形成されたｎ⁺−ＧａＮである。Ｎ型半導体層８４０の厚さは、０．２μｍである。Ｎ型半導体層８４０におけるＳｉの濃度は、全域にわたって６×１０¹⁸ｃｍ^-3である。

試料Ｓ２は、基板９１０と、アンドープ半導体層９２０と、アンドープ半導体層９３０と、Ｎ型半導体層９４０とを備える。試料Ｓ２の基板９１０には、ＭＯＣＶＤ装置を用いた結晶成長によって、アンドープ半導体層９２０と、アンドープ半導体層９３０と、Ｎ型半導体層９４０とが順に積層した状態で形成されている。

試料Ｓ２の基板９１０は、単結晶サファイアからなり、Ｙ軸およびＺ軸に沿って広がる板状をなす。基板９１０とアンドープ半導体層９２０との間には、窒化アルミニウム（ＡｌＮ）からなるバッファ層９１５が形成されている。試料Ｓ２のアンドープ半導体層９２０は、基板９１０の＋Ｘ軸方向側に形成されている点を除き、試料Ｓ１のアンドープ半導体層８２０と同様である。試料Ｓ２のアンドープ半導体層９３０は、アンドープ半導体層９２０の＋Ｘ軸方向側に形成されたアンドープＧａＮである。アンドープ半導体層９３０の厚さは、０．７μｍである。試料Ｓ２のＮ型半導体層９４０は、アンドープ半導体層９３０の＋Ｘ軸方向側に形成されている点を除き、試料Ｓ１のＮ型半導体層８４０と同様である。

図３の説明に戻り、図３の結果から、第２のＮ型半導体層１４０に対応するＮ型半導体層に隣接する半導体層が、Ｍｇを含有するＰ型半導体層である場合、Ｎ型半導体層の電気的特性であるキャリア濃度、移動度、シート抵抗および抵抗率がそれぞれ劣化することが確認された。図３の結果から、Ｐ型半導体層８３０におけるＭｇの濃度が１．８×１０¹⁸ｃｍ^-3である場合、試料Ｓ１のＮ型半導体層８４０のキャリア濃度は、試料Ｓ２のＮ型半導体層９４０と比較して６．３×１０¹⁷ｃｍ^-3低下することが確認された。図３の結果から、Ｎ型半導体層８４０の厚さが０．２μｍ程度であれば、Ｎ型半導体層８４０のキャリア濃度は、Ｐ型半導体層８３０におけるＭｇの濃度の半分程度、低下すると考えられる。

図５は、試料Ｓ１におけるＭｇの濃度分布を分析した結果を示すグラフである。発明者は、二次イオン質量分析計（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometer）を用いて図５の結果を得た。図５のグラフでは、横軸は、試料Ｓ１の＋Ｘ軸方向側からＸ軸に沿った深さを示し、縦軸は、対数目盛を用いてＭｇの濃度を示す。図５の領域Ｒ１は、Ｎ型半導体層８４０が存在する範囲を示す。図５の領域Ｒ２は、Ｐ型半導体層８３０が存在する範囲を示す。図５の領域Ｒ３は、アンドープ半導体層８２０が存在する範囲を示す。図５に施されたハッチングは、ＳＩＭＳによってＭｇを検出可能な下限値である８×１０¹⁵ｃｍ^-3以下の範囲を示す。図５の結果から、Ｎ型半導体層８４０に混入したＭｇは、Ｐ型半導体層８３０に隣接する側から＋Ｘ軸方向側に向かうに連れて、Ｐ型半導体層８３０におけるＭｇの濃度から徐々に減少することが確認された。

図３および図５の結果から、Ｍｇの混入による第２のＮ型半導体層１４０の劣化を抑制する観点から、界面１３２における濃度ｙ_pは、第２のＮ型半導体層１４０における濃度ｙ_n2よりも低いことが好ましく、第２のＮ型半導体層１４０における濃度ｙ_n2の半分以下とすることが更に好ましい。

図６は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、まず、製造者は、ＭＯＣＶＤ装置の反応室に基板１１０を配置する（工程Ｐ１２２）。

反応室に基板１１０を配置した後（工程Ｐ１２２）、ＭＯＣＶＤ装置は、製造者の操作に基づいて、ケイ素（Ｓｉ）を混合した原料ガスを用いた結晶成長によって、基板１１０上に第１のＮ型半導体層１２０を形成する（工程Ｐ１２４）。本実施形態では、原料ガスは、トリメチルガリウム（ＴＭＧａ：Tri-Methyl-Gallium）と、アンモニア（ＮＨ₃）と、水素（Ｈ₂）とを含有するガスであり、ＭＯＣＶＤ装置の配管を通じて反応室に供給される。工程Ｐ１２４では、ＭＯＣＶＤ装置は、反応室に供給される前の原料ガスに対してＳｉを混合する。

基板１１０上に第１のＮ型半導体層１２０を形成した後（工程Ｐ１２４）、ＭＯＣＶＤ装置は、製造者の操作に基づいて、マグネシウム（Ｍｇ）を混合した原料ガスを用いた結晶成長によって、第１のＮ型半導体層１２０上にＰ型半導体層１３０を形成する（工程Ｐ１２６）。工程Ｐ１２６では、ＭＯＣＶＤ装置は、反応室に供給される前の原料ガスに対してＭｇを混合する。工程Ｐ１２６では、Ｐ型半導体層１３０の界面１３２におけるＭｇの濃度が、第２のＮ型半導体層１４０におけるＳｉの濃度よりも低くなるように、ＭＯＣＶＤ装置は、Ｐ型半導体層１３０を形成する間、原料ガスに混合されるＭｇの量を調整する。

第１のＮ型半導体層１２０上にＰ型半導体層１３０を形成した後（工程Ｐ１２６）、ＭＯＣＶＤ装置は、製造者の操作に基づいて、ケイ素（Ｓｉ）を混合した原料ガスを用いた結晶成長によって、Ｐ型半導体層１３０上に第２のＮ型半導体層１４０を形成する（工程Ｐ１２８）。工程Ｐ１２８では、ＭＯＣＶＤ装置は、反応室に供給される前の原料ガスに対してＳｉを混合する。工程Ｐ１２８では、第２のＮ型半導体層１４０におけるＳｉの濃度が、第１のＮ型半導体層１２０よりも高くなるように、ＭＯＣＶＤ装置は、原料ガスに混合されるＳｉの量を調整する。

Ｐ型半導体層１３０上に第２のＮ型半導体層１４０を形成した後（工程Ｐ１２８）、製造者は、半導体装置１０の中間製品をＭＯＣＶＤ装置から取り出し、各半導体層に対して電極を形成する（工程Ｐ１５０）。本実施形態では、工程Ｐ１５０では、電極２１０，２３０，２４０，２５０、および絶縁膜３３０，３４０が、それぞれ形成される。電極を形成した後（工程Ｐ１５０）、半導体装置１０が完成する。

以上説明した実施形態によれば、Ｐ型半導体層１３０の界面１３２におけるＭｇの濃度が、第２のＮ型半導体層１４０におけるＳｉの濃度より低いため、第２のＮ型半導体層１４０の形成時におけるＭｇのメモリ効果および拡散に起因する第２のＮ型半導体層１４０へのＭｇの混入を抑制することができる。具体的には、第２のＮ型半導体層１４０の形成に先立ってＰ型半導体層１３０の界面１３２を形成する際（工程Ｐ１２６）に、原料ガスに混合するＭｇの量を抑制するため、第２のＮ型半導体層１４０を形成する際（工程Ｐ１２８）に、メモリ効果による第２のＮ型半導体層１４０へのＭｇの混入を抑制することができる。また、Ｐ型半導体層１３０の界面１３２におけるＭｇの濃度を抑制するため、第２のＮ型半導体層１４０を形成する際（工程Ｐ１２８）に、Ｐ型半導体層１３０から第２のＮ型半導体層１４０へのＭｇの拡散を抑制することができる。これらの結果、第２のＮ型半導体層１４０の電気的特性を向上させることができる。

また、Ｐ型半導体層１３０の界面１３２におけるＭｇの濃度が、第２のＮ型半導体層１４０におけるＳｉの濃度の半分以下であるため、第２のＮ型半導体層１４０の電気的特性を十分に向上させることができる。また、Ｐ型半導体層１３０の界面１３２におけるＭｇの濃度が、２×１０¹⁸ｃｍ^-3以下であるため、第２のＮ型半導体層１４０の電気的特性を十分に向上させることができる。

Ｂ．変形例：
Ｐ型半導体層１３０におけるＭｇの濃度分布は、前述の式１〜３を満たす限り、種々の態様で実現することができる。

図７は、第１変形例のＰ型半導体層１３０におけるＭｇの濃度分布を示すグラフである。上述した第１実施形態では、Ｐ型半導体層１３０に分布するＭｇの濃度ｙ_pは、図２の紙面中央に示す式ｇ１（ｘ_p）を用いて表されるが、第１変形例では、図７に示す式ｇ１（ｘ_p）を用いて表される。このように、第１変形例は、濃度ｙ_pが式ｇ１（ｘ_p）を用いて表される点を除き、第１実施形態と同様である。第１変形例では、濃度ｙ_pは、位置ｘ_pが値「０」から値「ｄ１」までの間をとる範囲では、値ｇ１（０）を維持し、位置ｘ_pが値「ｄ１」から値「ｄｐ」までの間をとる範囲では、値ｇ１（０）よりも小さな値ｇ１（ｄｐ）を維持する。第１変形例では、値ｇ１（０）は、２×１０¹⁸ｃｍ^-3よりも大きい。第１変形例では、値ｇ１（ｄｐ）は、１×１０¹⁸ｃｍ^-3である。

図８は、第２変形例のＰ型半導体層１３０におけるＭｇの濃度分布を示すグラフである。上述した第１実施形態では、Ｐ型半導体層１３０に分布するＭｇの濃度ｙ_pは、図２の紙面中央に示す式ｇ１（ｘ_p）を用いて表されるが、第２変形例では、図８に示す式ｇ２（ｘ_p）を用いて表される。このように、第２変形例は、濃度ｙ_pが式ｇ２（ｘ_p）を用いて表される点を除き、第１実施形態と同様である。第２変形例では、位置ｘ_pが値「０」から値「ｄ２」を経て値「ｄｐ」へと増加すると、濃度ｙ_pは、値「ｇ２（０）」から値「ｇ２（ｄ２）」まで徐々に増加した後、値「ｇ２（ｄ２）」から値「ｇ２（ｄｐ）」まで徐々に減少する。第２変形例では、値ｇ２（０）および値「ｇ２（ｄ２）」は、２×１０¹⁸ｃｍ^-3よりも大きい。第２変形例では、値「ｇ２（ｄｐ）」は、１×１０¹⁸ｃｍ^-3である。

図９は、第３変形例のＰ型半導体層１３０におけるＭｇの濃度分布を示すグラフである。上述した第１実施形態では、Ｐ型半導体層１３０に分布するＭｇの濃度ｙ_pは、図２の紙面中央に示す式ｇ１（ｘ_p）を用いて表されるが、第３変形例では、図９に示す式ｇ３（ｘ_p）を用いて表される。このように、第３変形例は、濃度ｙ_pが式ｇ３（ｘ_p）を用いて表される点を除き、第１実施形態と同様である。第３変形例では、位置ｘ_pが値「０」から値「ｄ３」を経て値「ｄｐ」へと増加すると、濃度ｙ_pは、値「ｇ３（０）」から値「ｇ３（ｄ２）」まで徐々に増加した後、値「ｇ３（ｄ３）」から値「ｇ３（ｄｐ）」まで徐々に減少する。第３変形例では、値ｇ３（０）は、値「ｇ３（ｄ２）」と同程度の値である。第３変形例では、値「ｇ３（ｄ３）」は、２×１０¹⁸ｃｍ^-3よりも大きい。第３変形例では、値「ｇ３（ｄｐ）」は、１×１０¹⁸ｃｍ^-3である。

図１０は、第４変形例のＰ型半導体層１３０におけるＭｇの濃度分布を示すグラフである。上述した第１実施形態では、Ｐ型半導体層１３０に分布するＭｇの濃度ｙ_pは、図２の紙面中央に示す式ｇ１（ｘ_p）を用いて表されるが、第１変形例では、図１０に示す式ｇ４（ｘ_p）を用いて表される。このように、第４変形例は、濃度ｙ_pが式ｇ４（ｘ_p）を用いて表される点を除き、第１実施形態と同様である。位置ｘ_pが値「０」から値「ｄ４」を経て値「ｄｐ」へと増加すると、濃度ｙ_pは、値「ｇ４（０）」から増減を繰り返して値「ｇ４（ｄｐ）」となる途中、値「ｇ４（ｄｐ）」よりも小さい最低値「ｇ４（ｄ４）」をとる。第４変形例では、値ｇ４（０）は、２×１０¹⁸ｃｍ^-3よりも大きい。第４変形例では、値「ｇ４（ｄｐ）」は、１×１０¹⁸ｃｍ^-3である。

Ｃ．他の実施形態：
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。

１０…半導体装置
１１０…基板
１１１…界面
１１２…界面
１２０…第１のＮ型半導体層
１２１…界面
１２２…界面
１３０…Ｐ型半導体層
１３１…界面
１３２…界面
１４０…第２のＮ型半導体層
１４１…界面
１４２…界面
２１０…電極
２３０…電極
２４０…電極
２５０…電極
３３０…絶縁膜
３４０…絶縁膜
８１０…基板
８１５…バッファ層
８２０…アンドープ半導体層
８３０…Ｐ型半導体層
８４０…Ｎ型半導体層
９１０…基板
９１５…バッファ層
９２０…アンドープ半導体層
９３０…アンドープ半導体層
９４０…Ｎ型半導体層

Claims

半導体装置であって、
窒化ガリウム（ＧａＮ）から主になると共に、ケイ素（Ｓｉ）をドナーとして含有する第１のＮ型半導体層と、
前記第１のＮ型半導体層に対して積層した状態で形成され、窒化ガリウム（ＧａＮ）から主になると共に、マグネシウム（Ｍｇ）をアクセプタとして含有するＰ型半導体層と、
前記Ｐ型半導体層に対して積層した状態で形成され、窒化ガリウム（ＧａＮ）から主になると共に、前記第１のＮ型半導体層よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する第２のＮ型半導体層と
を備え、
前記Ｐ型半導体層は、
前記第２のＮ型半導体層に隣接する界面と、
前記界面より前記第１のＮ型半導体層側に位置し、マグネシウム（Ｍｇ）の濃度が前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度より高い領域と
を含み、
前記Ｐ型半導体層の前記界面におけるマグネシウム（Ｍｇ）の濃度は、前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度より低い、半導体装置。
前記Ｐ型半導体層の前記界面におけるマグネシウム（Ｍｇ）の濃度は、前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度の半分以下である、請求項１に記載の半導体装置。
前記Ｐ型半導体層の前記界面におけるマグネシウム（Ｍｇ）の濃度は、２×１０^１８ｃｍ^−３以下である、請求項１または請求項２に記載の半導体装置。
半導体装置の製造方法であって、
（ａ）窒化ガリウム（ＧａＮ）から主になると共にケイ素（Ｓｉ）をドナーとして含有する第１のＮ型半導体層を、ケイ素（Ｓｉ）を混合した原料ガスを用いた結晶成長によって形成する工程と、
（ｂ）窒化ガリウム（ＧａＮ）から主になると共にマグネシウム（Ｍｇ）をアクセプタとして含有するＰ型半導体層を、マグネシウム（Ｍｇ）を混合した原料ガスを用いた結晶成長によって、前記第１のＮ型半導体層に対して形成する工程と、
（ｃ）窒化ガリウム（ＧａＮ）から主になると共に前記第１のＮ型半導体層よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する第２のＮ型半導体層を、ケイ素（Ｓｉ）を混合した原料ガスを用いた結晶成長によって、前記Ｐ型半導体層に対して形成する工程と
を備え、
前記（ｂ）工程は、前記Ｐ型半導体層において前記第２のＮ型半導体層に隣接する界面におけるマグネシウム（Ｍｇ）の濃度が、前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度よりも低くなるとともに、前記界面より前記第１のＮ型半導体層側にマグネシウム（Ｍｇ）の濃度が前記第２のＮ型半導体層におけるケイ素（Ｓｉ）の濃度より高い領域が形成されるように、前記Ｐ型半導体層を形成する間、前記原料ガスに混合されるマグネシウム（Ｍｇ）の量を調整する工程を含む、半導体装置の製造方法。