Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5993263B2 - Operational amplifier - Google Patents
[go: Go Back, main page]

JP5993263B2 - Operational amplifier - Google Patents

Operational amplifier Download PDF

Info

Publication number
JP5993263B2
JP5993263B2 JP2012208054A JP2012208054A JP5993263B2 JP 5993263 B2 JP5993263 B2 JP 5993263B2 JP 2012208054 A JP2012208054 A JP 2012208054A JP 2012208054 A JP2012208054 A JP 2012208054A JP 5993263 B2 JP5993263 B2 JP 5993263B2
Authority
JP
Japan
Prior art keywords
current
transistor
circuit
base
auxiliary circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012208054A
Other languages
Japanese (ja)
Other versions
JP2014064165A (en
JP2014064165A5 (en
Inventor
新井 義明
義明 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2012208054A priority Critical patent/JP5993263B2/en
Publication of JP2014064165A publication Critical patent/JP2014064165A/en
Publication of JP2014064165A5 publication Critical patent/JP2014064165A5/ja
Application granted granted Critical
Publication of JP5993263B2 publication Critical patent/JP5993263B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、演算増幅器に係り、特に、レイル・ツー・レイル動作可能な演算増幅器におけるシンク電流能力の向上等を図ったものに関する。   The present invention relates to an operational amplifier, and more particularly to an operational amplifier that improves the sink current capability of an operational amplifier capable of rail-to-rail operation.

バイポーラトランジスタによって構成され、レイル・ツー・レイル出力を可能とした演算増幅器としては、例えば、特許文献1等に提案されたたものなどがある。
図5には、特許文献1に開示された回路構成例を、理解を容易とするため簡略化した従来回路例が示されており、以下、同図を参照しつつ、かかる従来回路について説明する。
この演算増幅器は、電圧増幅器A1と、プリドライバ用トランジスタQ1と、プッシュプル出力段102Aと、アイドリング電流供給回路104Aとに大別されて構成されたものとなっている。
As an operational amplifier configured by a bipolar transistor and capable of rail-to-rail output, for example, there is one proposed in Patent Document 1 or the like.
FIG. 5 shows a conventional circuit example simplified for easy understanding of the circuit configuration example disclosed in Patent Document 1. Hereinafter, the conventional circuit will be described with reference to FIG. .
This operational amplifier is roughly divided into a voltage amplifier A1, a pre-driver transistor Q1, a push-pull output stage 102A, and an idling current supply circuit 104A.

かかる構成において、電圧増幅器A1の入力端子+INと−INの間に、差動電圧信号が入力されると、その増幅電圧出力がプリドライバ用トランジスタQ1のベースに印加され、電流変換されてエミッタに電流信号として出力される。
この電流信号は、トランジスタQ2、Q3により構成されたプッシュプル出力段102Aを駆動することとなる。
プッシュプル出力段102Aのアイドリング電流は、アイドリング電流供給回路104Aにより供給されるようになっている。このアイドリング電流供給回路104Aは、第4及び第5のトランジスタQ4,Q5と、2つの定電流源I1,I2と、2つの定電圧源Vb1,Vb2とから構成されたものとなっている。
In such a configuration, when a differential voltage signal is input between the input terminals + IN and -IN of the voltage amplifier A1, the amplified voltage output is applied to the base of the pre-driver transistor Q1, and is converted into a current at the emitter. Output as a current signal.
This current signal drives the push-pull output stage 102A constituted by the transistors Q2 and Q3.
The idling current of the push-pull output stage 102A is supplied by the idling current supply circuit 104A. The idling current supply circuit 104A is composed of fourth and fifth transistors Q4 and Q5, two constant current sources I1 and I2, and two constant voltage sources Vb1 and Vb2.

特公平6−91379号公報(第3−4頁、図1−図3)Japanese Patent Publication No. 6-91379 (page 3-4, FIGS. 1 to 3)

ところで、上述の従来回路において、電圧増幅器A1の2つの入力間に大きな電圧差が生じ、電圧増幅器A1の出力電位が極端に下降すると、トランジスタQ1、Q2からなるダーリントン構成により、大きなソース電流を流すことが可能であるが、シンク電流の場合には、ソース電流のように大きな電流を得ることは難しい。   By the way, in the above-described conventional circuit, when a large voltage difference is generated between two inputs of the voltage amplifier A1 and the output potential of the voltage amplifier A1 is extremely lowered, a large source current is caused to flow by the Darlington configuration including the transistors Q1 and Q2. However, in the case of a sink current, it is difficult to obtain a large current like a source current.

以下、上記従来回路におけるソース電流能力について説明する。
まず、電圧増幅器A1の2つの入力間に大きな電圧差が生じ、電圧増幅器A1の出力電位が極端に上昇すると、トランジスタQ1がオフする。
これに対応して、電流源I1の電流が全て、トランジスタQ4、Q5を介してトランジスタQ3のベースと電流源I2に供給される。この状態が、トランジスタQ3のベースに供給される電流が最大となり、トランジスタQ3のコレクタ電流が最大となる条件、すなわち、演算増幅器のシンク電流が最大となる条件である。
しかして、シンク電流能力ISINKは、下記する式1により表される。
The source current capability in the conventional circuit will be described below.
First, when a large voltage difference occurs between the two inputs of the voltage amplifier A1, and the output potential of the voltage amplifier A1 rises extremely, the transistor Q1 is turned off.
Correspondingly, all the current of the current source I1 is supplied to the base of the transistor Q3 and the current source I2 via the transistors Q4 and Q5. This state is a condition in which the current supplied to the base of the transistor Q3 is maximized and the collector current of the transistor Q3 is maximized, that is, the sink current of the operational amplifier is maximized.
Therefore, the sink current capability ISink is expressed by the following equation 1.

ISINK≒βQ3×(I1−I2)・・・式1   Isink≈βQ3 × (I1-I2) Equation 1

ここで、βQ3はトランジスタQ3の電流増幅率、I1は電流源I1の電流値、I2は電流源I2の電流値である。
式1で表されたように、先に図5に示された構成にあっては、シンク電流能力は、プロセス定数であるβと電流源I1、I2の電流値によって決定されることとなる。
Here, βQ3 is the current amplification factor of the transistor Q3, I1 is the current value of the current source I1, and I2 is the current value of the current source I2.
As represented by Equation 1, in the configuration shown in FIG. 5 previously, the sink current capability is determined by the process constant β and the current values of the current sources I1 and I2.

したがって、図5に示された構成において、シンク電流能力を向上させるためには、電流値I1を増加させる必要がある。
例えば、シンク電流能力として10mA必要な場合、仮に、βQ3の値を100とすると、I1を100μA以上にする必要がある。
このように、図5に示された従来回路においては、低消費電流で仕様する場合に高いシンク電流能力を得ることができないという問題がある。
Therefore, in the configuration shown in FIG. 5, in order to improve the sink current capability, it is necessary to increase the current value I1.
For example, if 10 mA is required as the sink current capability, assuming that the value of βQ3 is 100, I1 needs to be 100 μA or more.
As described above, the conventional circuit shown in FIG. 5 has a problem that a high sink current capability cannot be obtained when specifications are made with a low current consumption.

本発明は、上記実状に鑑みてなされたもので、低消費電流下であっても、レイル・ツー・レイル動作と高いソース電流能力を維持しつつ、高いシンク電流能力を確保可能とする演算増幅器を提供するものである。   The present invention has been made in view of the above circumstances, and an operational amplifier capable of securing a high sink current capability while maintaining a rail-to-rail operation and a high source current capability even under a low current consumption. Is to provide.

上記本発明の目的を達成するため、本発明に係る演算増幅器は、
入力信号に対して差動増幅を行う差動増幅回路と、前記差動増幅回路の出力を電圧・電流変換して出力するプリドライバ回路と、前記プリドライバ回路の出力により駆動される出力段とを具備し、
前記出力段は、PNP型の第1の出力段用トランジスタとNPN型の第2の出力段用トランジスタを有し、前記第2の出力段用トランジスタにシンク電流が流入するよう設けられてなる演算増幅器であって、
前記プリドライバ回路を構成するプリドライバ用トランジスタの動作状態をモニタし、そのモニタ結果に応じて前記第2の出力段用トランジスタのベースへの電流供給を制御可能に構成されてなるシンク電流補助回路が設けられ
前記シンク電流補助回路は、PNP型で、エミッタが前記第1の出力用トランジスタのベースに接続されてなる前記プリドライバ用トランジスタの電流検出を行う電流検出回路と、前記電流検出回路により前記プリドライバ用トランジスタのコレクタ電流が検出された場合には、前記第2の出力段用トランジスタのベース電流を一定以下に抑える一方、前記プリドライバ用トランジスタのコレクタ電流の途絶が検出された場合には、ブーストした電流を前記第2の出力段用トランジスタのベース電流へ供給可能に構成された電流補助回路とを具備してなり、
前記電流検出回路は、PNP型の電流検出回路用トランジスタと電流検出回路用定電流源とを具備し、前記電流検出回路用トランジスタのベースは、前記プリドライバ用トランジスタのベースに接続され、コレクタには第2の電源電圧が印加可能とされる一方、前記電流検出回路用トランジスタのエミッタは前記電流検出回路用定電流源の一方の端子に接続され、前記電流検出回路用定電流源の他方の端子には第1の電源電圧が印加可能に構成されてなり、
前記電流補助回路は、NPN型の第1の電流補助回路用トランジスタと、PNP型の第2の電流補助回路用トランジスタと、電流補助回路用バイアス用定電圧源とを具備し、前記第1の電流補助回路用トランジスタのベースは、前記電流検出回路用トランジスタのエミッタに接続され、コレクタには第1の電源電圧が印加可能とされる一方、前記第1の電流補助回路用トランジスタのエミッタは前記第2の電流補助回路用トランジスタのエミッタと接続され、前記第2の電流補助回路用トランジスタのコレクタは前記第2の出力段用トランジスタのベースに接続される一方、前記第2の電流補助回路用トランジスタのベースは、前記電流補助回路用バイアス用定電圧源の負極側に接続され、前記電流補助回路用バイアス用定電圧源の正極側には第1の電源電圧が印加可能に構成されてなるものである。
In order to achieve the above object of the present invention, an operational amplifier according to the present invention comprises:
A differential amplifier circuit for performing differential amplification on an input signal; a pre-driver circuit for converting the output of the differential amplifier circuit into a voltage / current; and an output stage driven by the output of the pre-driver circuit; Comprising
The output stage includes a PNP-type first output stage transistor and an NPN-type second output stage transistor, and is provided so that a sink current flows into the second output stage transistor. An amplifier,
A sink current auxiliary circuit configured to monitor an operating state of a pre-driver transistor constituting the pre-driver circuit and to control current supply to the base of the second output stage transistor according to the monitoring result Is provided ,
The sink current auxiliary circuit is a PNP type, and includes a current detection circuit for detecting a current of the pre-driver transistor having an emitter connected to a base of the first output transistor, and the pre-driver using the current detection circuit. If the collector current of the pre-driver transistor is detected while the base current of the second output stage transistor is suppressed to a certain level or less, the collector current of the pre-driver transistor is detected. And a current auxiliary circuit configured to be able to supply the current to the base current of the second output stage transistor,
The current detection circuit includes a PNP-type current detection circuit transistor and a current detection circuit constant current source, and a base of the current detection circuit transistor is connected to a base of the pre-driver transistor and is connected to a collector. The second power supply voltage can be applied, while the emitter of the current detection circuit transistor is connected to one terminal of the current detection circuit constant current source, and the other of the current detection circuit constant current source is connected. The terminal is configured to be able to apply the first power supply voltage,
The current auxiliary circuit includes an NPN-type first current auxiliary circuit transistor, a PNP-type second current auxiliary circuit transistor, and a current auxiliary circuit bias constant voltage source. The base of the current auxiliary circuit transistor is connected to the emitter of the current detection circuit transistor, and a first power supply voltage can be applied to the collector, while the emitter of the first current auxiliary circuit transistor is Connected to the emitter of the second current auxiliary circuit transistor, the collector of the second current auxiliary circuit transistor is connected to the base of the second output stage transistor, while for the second current auxiliary circuit The base of the transistor is connected to the negative side of the current auxiliary circuit bias constant voltage source and to the positive side of the current auxiliary circuit bias constant voltage source In which the first power supply voltage, which are configured to be applied.

本発明によれば、回路の動作状態に応じてシンク電流の流れるプッシュプル段を構成するトランジスタのベース電流を、シンク電流補助回路により従来に比して格段に増大できるようにしたので、低消費電流下でも高いシンク電流能力を維持することができるという効果を奏するものである。   According to the present invention, since the base current of the transistor constituting the push-pull stage in which the sink current flows according to the operation state of the circuit can be significantly increased by the sink current auxiliary circuit as compared with the conventional case, low power consumption is achieved. The effect is that a high sink current capability can be maintained even under a current.

本発明の実施の形態における演算増幅器の基本回路構成例を示す回路図である。It is a circuit diagram which shows the example of a basic circuit structure of the operational amplifier in embodiment of this invention. 図1に示された基本回路構成例におけるシンク電流補助回路の具体回路構成例を示す回路図である。FIG. 2 is a circuit diagram showing a specific circuit configuration example of a sink current auxiliary circuit in the basic circuit configuration example shown in FIG. 1. 図2に示された回路構成例におけるより具体的な回路構成例を示す回路図である。FIG. 3 is a circuit diagram showing a more specific circuit configuration example in the circuit configuration example shown in FIG. 2. 本発明の実施の形態における演算増幅器のシンク電流と出力端子電圧との関係のシミュレーション結果を示す特性線図である。It is a characteristic diagram which shows the simulation result of the relationship between the sink current of the operational amplifier and the output terminal voltage in the embodiment of the present invention. 従来回路の回路図である。It is a circuit diagram of a conventional circuit.

以下、本発明の実施の形態について、図1乃至図4を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における演算増幅器の基本回路構成例について、図1を参照しつつ説明する。
この演算増幅器は、差動増幅回路としての電圧増幅器(図1においては「A1」と表記)20と、プリドライバ回路101と、プッシュプル出力段102と、シンク電流補助回路103と、アイドリング電流供給回路104とに大別されて構成されたものとなっている。
電圧増幅器20は、非反転入力端子(図1においては「+IN」と表記)35と、反転入力端子(図1においては「−IN」と表記)36に外部から印加された信号の差分に応じた電圧信号を出力するよう構成されたものである。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 4.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, an example of a basic circuit configuration of an operational amplifier according to an embodiment of the present invention will be described with reference to FIG.
This operational amplifier includes a voltage amplifier (noted as “A1” in FIG. 1) 20 as a differential amplifier circuit, a pre-driver circuit 101, a push-pull output stage 102, a sink current auxiliary circuit 103, and an idling current supply. The circuit is roughly divided into circuits 104.
The voltage amplifier 20 corresponds to a difference between signals applied to the non-inverting input terminal (indicated as “+ IN” in FIG. 1) 35 and the inverting input terminal (indicated as “−IN” in FIG. 1) 36 from the outside. It is configured to output a voltage signal.

プリドライバ回路101は、プリドライバ用トランジスタとしてのPNP型の第1のトランジスタ(図1においては「Q1」と表記)1を用いてなり、電圧増幅器20の出力電圧を電流変換してプッシュプル出力段102を駆動するようになっている。
具体的には、第1のトランジスタ1のベースは、電圧増幅器20の出力端子に接続され、電圧増幅器20の出力電圧が印加されるようになっている。
また、第1のトランジスタ1のエミッタと第1の電源ライン41との間には、第1の定電流源21が直列接続されて設けられると共に、第1のトランジスタ1のエミッタは、プッシュプル出力段102を構成する第2のトランジスタ(図1においては「Q2」と表記)2のベースと接続される一方、コレクタは第2の電源ライン42に接続されている。
なお、第1の電源ライン41には、所定の第1の電源電圧が、第2の電源ライン42には、所定の第2の電源電圧が、それぞれ印加されるものとなっている。
The pre-driver circuit 101 uses a PNP-type first transistor (indicated as “Q1” in FIG. 1) 1 as a pre-driver transistor, and converts the output voltage of the voltage amplifier 20 into a push-pull output. The stage 102 is driven.
Specifically, the base of the first transistor 1 is connected to the output terminal of the voltage amplifier 20 so that the output voltage of the voltage amplifier 20 is applied.
A first constant current source 21 is connected in series between the emitter of the first transistor 1 and the first power supply line 41, and the emitter of the first transistor 1 has a push-pull output. The collector is connected to the second power supply line 42 while being connected to the base of the second transistor (denoted as “Q2” in FIG. 1) 2 constituting the stage 102.
Note that a predetermined first power supply voltage is applied to the first power supply line 41, and a predetermined second power supply voltage is applied to the second power supply line 42.

プッシュプル出力段102は、PNP型の第2のトランジスタ(第1の出力段用トランジスタ)2とNPN型の第3のトランジスタ(図1においては「Q3」と表記)3とから構成されており、AB級出力段となっている。
すなわち、第2及び第3のトランジスタ2,3は、コレクタが相互に接続されると共に、出力端子37に接続されている。
また、第2のトランジスタ2のエミッタは第1の電源ライン41に、第3のトランジスタ(第2の出力段用トランジスタ)3のエミッタは第2の電源ライン42に、それぞれ接続されている。
The push-pull output stage 102 includes a PNP-type second transistor (first output-stage transistor) 2 and an NPN-type third transistor (denoted as “Q3” in FIG. 1) 3. , AB class output stage.
That is, the collectors of the second and third transistors 2 and 3 are connected to each other and to the output terminal 37.
The emitter of the second transistor 2 is connected to the first power supply line 41, and the emitter of the third transistor (second output stage transistor) 3 is connected to the second power supply line 42.

アイドリング電流供給部104は、第2及び第3のトランジスタ2,3のアイドリング電流の供給を行うもので、PNP型の第4のトランジスタ(図1においては「Q4」と表記)4と、NPN型の第5のトランジスタ(図1においては「Q5」と表記)5と、2つの定電圧源31,32と、第2の定電流源22とを具備して構成されたものとなっている。
具体的には、第4のトランジスタ4のエミッタと第5のトランジスタ5のコレクタは、共に第2のトランジスタ2のベースに接続される一方、第4のトランジスタ4のコレクタと第5のトランジスタ5のエミッタは、共に第3のトランジスタ3のベースに接続されている。
また、第4のトランジスタ4のコレクタと第2の電源ライン42との間には、第2の定電流源22が接続されている。
The idling current supply unit 104 supplies idling current to the second and third transistors 2 and 3, and includes a PNP type fourth transistor (indicated as “Q4” in FIG. 1) 4, an NPN type The fifth transistor (denoted as “Q5” in FIG. 1) 5, two constant voltage sources 31, 32, and a second constant current source 22.
Specifically, the emitter of the fourth transistor 4 and the collector of the fifth transistor 5 are both connected to the base of the second transistor 2 while the collector of the fourth transistor 4 and the collector of the fifth transistor 5 are connected. Both emitters are connected to the base of the third transistor 3.
The second constant current source 22 is connected between the collector of the fourth transistor 4 and the second power supply line 42.

さらに、第4のトランジスタ4のベースには、第1の定電圧源31の負極側が接続され、この第1の定電圧源31の正極側は第1の電源ライン41と接続されている。
また、第5のトランジスタ5のベースには、第2の定電圧源32の正極側が接続され、この第2の定電圧源32の負極側は第2の電源ライン42と接続されている。
Further, the negative electrode side of the first constant voltage source 31 is connected to the base of the fourth transistor 4, and the positive electrode side of the first constant voltage source 31 is connected to the first power supply line 41.
The base of the fifth transistor 5 is connected to the positive side of the second constant voltage source 32, and the negative side of the second constant voltage source 32 is connected to the second power supply line 42.

シンク電流補助回路103は、第1のトランジスタ1の動作状態をモニタし、そのモニタ結果に応じて、第3のトランジスタ3のベースへの電流供給を制御可能としたもので、換言すれば、第1のトランジスタ1の動作状態に応じて第3のトランジスタ3のベースへの電流供給を制御可能としたものである。
すなわち、シンク電流補助回路103は、第1のトランジスタ1のコレクタ電流ICQ1が流れている状態において、第3のトランジスタ3のベースへの供給電流を一定以下に抑える一方、コレクタ電流ICQ1が途絶した状態においてのみ、ブーストした電流を第3のトランジスタ3のベースへ供給するよう構成されたものとなっている。
シンク電流補助回路103のこのような動作、特に、コレクタ電流ICQ1が途絶した状態においてのみ、ブーストした電流を第3のトランジスタ3のベースへ供給することで、出力端子37における出力電流のブーストが行われるものとなっている。
The sink current auxiliary circuit 103 monitors the operating state of the first transistor 1 and can control the current supply to the base of the third transistor 3 according to the monitoring result. The current supply to the base of the third transistor 3 can be controlled according to the operating state of one transistor 1.
That is, the sink current auxiliary circuit 103 suppresses the supply current to the base of the third transistor 3 below a certain level while the collector current ICQ1 of the first transistor 1 flows, while the collector current ICQ1 is interrupted. Only, the boosted current is supplied to the base of the third transistor 3.
The boost of the output current at the output terminal 37 is performed by supplying the boosted current to the base of the third transistor 3 only in such an operation of the sink current auxiliary circuit 103, particularly in a state where the collector current ICQ1 is interrupted. It is supposed to be.

図2には、シンク電流補助回路103を具体回路化した回路構成例が示されており、以下、同図を参照しつつ、この回路について説明する。
なお、図1に示された回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この回路構成例において、シンク電流補助回路103は、電流検出回路103Aと、電流補助回路103Bとから構成されたものとなっている。
FIG. 2 shows a circuit configuration example in which the sink current auxiliary circuit 103 is embodied as a specific circuit. This circuit will be described below with reference to FIG.
The same components as those in the circuit configuration example shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
In this circuit configuration example, the sink current auxiliary circuit 103 includes a current detection circuit 103A and a current auxiliary circuit 103B.

電流検出回路103Aは、第1のトランジスタ1の動作状態をモニタするよう構成されてなるもので、この構成例においては、PNP型の第6のトランジスタ(図2においては「Q6」と表記)6と第3の定電流源(電流検出回路用定電流源)23とを具備して構成されたものとなっている。
すなわち、第6のトランジスタ(電流検出用トランジスタ)6のベースは、電圧増幅器20の出力端子に接続される一方、エミッタと第1の電源ライン41との間に第3の定電流源23が直列接続されて設けられ、コレクタは第2の電源ライン42に接続されたものとなっている。
The current detection circuit 103A is configured to monitor the operation state of the first transistor 1, and in this configuration example, a PNP-type sixth transistor (denoted as “Q6” in FIG. 2) 6 And a third constant current source (constant current source for current detection circuit) 23.
That is, the base of the sixth transistor (current detection transistor) 6 is connected to the output terminal of the voltage amplifier 20, while the third constant current source 23 is connected in series between the emitter and the first power supply line 41. The collector is connected to the second power supply line 42.

電流補助回路103Bは、電流検出回路103Aの動作に応じて、換言すれば、モニタされた第1のトランジスタ1の動作状態に応じて、第3のトランジスタ3のベースへの電流供給を制御可能に構成されたものである。
かかる電流補助回路103Bは、NPN型の第7のトランジスタ(図2においては「Q7」と表記)7と、PNP型の第8のトランジスタ(図2においては「Q8」と表記)8と、第3の定電圧源(電流補助回路用バイアス用定電圧源)33とを具備して構成されたものとなっている。
The current auxiliary circuit 103B can control the current supply to the base of the third transistor 3 according to the operation of the current detection circuit 103A, in other words, according to the monitored operation state of the first transistor 1. It is configured.
The current auxiliary circuit 103B includes an NPN-type seventh transistor (indicated as “Q7” in FIG. 2) 7, a PNP-type eighth transistor (indicated as “Q8” in FIG. 2) 8, 3 constant voltage sources (current auxiliary circuit bias constant voltage source) 33.

すなわち、第7のトランジスタ(第1の電流補助回路用トランジスタ)7と第8のトランジスタ(第2の電流補助回路用トランジスタ)8は、エミッタ同士が接続される一方、第7のトランジスタ7のコレクタは、第1の電源ライン41に接続され、第8のトランジスタ8のコレクタは第3のトランジスタ3のベースに接続されたものとなっている。
また、第7のトランジスタ7のベースは、第6のトランジスタ6のエミッタに接続される一方、第8のトランジスタ8のベースには、第3の定電圧源33の負極側が接続されており、この第3の定電圧源33の正極側は第1の電源ライン41に接続されている。
That is, the seventh transistor (first current auxiliary circuit transistor) 7 and the eighth transistor (second current auxiliary circuit transistor) 8 are connected to each other, while the collector of the seventh transistor 7 is connected. Is connected to the first power supply line 41, and the collector of the eighth transistor 8 is connected to the base of the third transistor 3.
The base of the seventh transistor 7 is connected to the emitter of the sixth transistor 6, while the base of the eighth transistor 8 is connected to the negative side of the third constant voltage source 33. The positive electrode side of the third constant voltage source 33 is connected to the first power supply line 41.

次に、第1乃至第3の定電圧源31〜33を、より具体化した回路構成例が図3に示されており、以下、同図を参照しつつ、この回路構成例について説明する。なお、図1、図2に示された回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この回路構成例においては、第1の定電圧生成部105と第2の定電圧生成部部106とが設けられており、第1の定電圧生成部105は、先に図2に示された第1の定電圧源31と第3の定電圧源33の機能を果たすものとなっており、第2の定電圧生成部106は、図2に示された第2の定電圧源32の機能を果たすものとなっている。
Next, FIG. 3 shows a more specific circuit configuration example of the first to third constant voltage sources 31 to 33. Hereinafter, this circuit configuration example will be described with reference to FIG. The same components as those in the circuit configuration example shown in FIGS. 1 and 2 are denoted by the same reference numerals, detailed description thereof is omitted, and different points are mainly described below. .
In this circuit configuration example, a first constant voltage generation unit 105 and a second constant voltage generation unit 106 are provided, and the first constant voltage generation unit 105 is shown in FIG. The second constant voltage generator 106 functions as the first constant voltage source 31 and the third constant voltage source 33, and the second constant voltage generation unit 106 functions as the second constant voltage source 32 shown in FIG. It has become something that fulfills.

第1の定電圧生成部105は、PNP型の第9及び第10のトランジスタ(図3においては、それぞれ「Q9」、「Q10」と表記)9,10と、ダイオード(図3においては「D1」と表記)15と、第4の定電流源24とを具備して構成されたものとなっている。
すなわち、まず、第9のトランジスタ9のエミッタは第10のトランジスタ10のコレクタ及びベースと接続され、第10のトランジスタ10のエミッタは第1の電源ライン41に接続されている。
The first constant voltage generator 105 includes PNP-type ninth and tenth transistors (represented as “Q9” and “Q10” in FIG. 3, respectively) 9 and 10, and a diode (“D1” in FIG. 3). ”) And a fourth constant current source 24.
That is, first, the emitter of the ninth transistor 9 is connected to the collector and base of the tenth transistor 10, and the emitter of the tenth transistor 10 is connected to the first power supply line 41.

また、第9のトランジスタ9のベースとコレクタは、共に第4のトランジスタ4のベースに接続されると共に、ダイオード15のアノードに接続されている。
ダイオード15のカソードと第2の電源ライン42との間には、第4の定電流源24が直列接続されて設けられると共に、ダイオード15のカソードは第8のトランジスタ8のベースに接続されている。
The base and collector of the ninth transistor 9 are both connected to the base of the fourth transistor 4 and to the anode of the diode 15.
A fourth constant current source 24 is connected in series between the cathode of the diode 15 and the second power supply line 42, and the cathode of the diode 15 is connected to the base of the eighth transistor 8. .

また、第8のトランジスタ8は、NPN型の第13及び第14のトランジスタ(図3においては、それぞれ「Q13」、「Q14」と表記)13,14により構成されるカレントミラーを介して、第1のトランジスタ1と接続されている。
すなわち、第13及び第14のトランジスタ13,14は、第13のトランジスタ13のコレクタとベースが共に第14のトランジスタ14のベースと接続されると共に、第1のトランジスタ1のコレクタと接続されている。
そして、第14のトランジスタ14のコレクタは、第8のトランジスタ8のコレクタと接続される一方、第13及び第14のトランジスタ13,14のエミッタは、共に第2の電源ライン42と接続されている。
The eighth transistor 8 is connected to the NPN type thirteenth and fourteenth transistors (referred to as “Q13” and “Q14” in FIG. 3, respectively) 13 and 14 through a current mirror. 1 transistor 1 is connected.
That is, the thirteenth and fourteenth transistors 13 and 14 are both connected to the base of the fourteenth transistor 14 and to the collector of the first transistor 1 while the collector and base of the thirteenth transistor 13 are both connected. .
The collector of the fourteenth transistor 14 is connected to the collector of the eighth transistor 8, while the emitters of the thirteenth and fourteenth transistors 13 and 14 are both connected to the second power supply line 42. .

第2の定電圧生成部106は、NPN型の第11及び第12のトランジスタ(図3においては、それぞれ「Q11」、「Q12」と表記)11,12と、第5の定電流源25とを具備して構成されたものとなっている。
すなわち、まず、第11のトランジスタ11のコレクタと第1の電源ライン41との間には、第5の定電流源25が直列接続されて設けられると共に、第11のトランジスタ11のコレクタとベースが共に、第5のトランジスタ5のベースに接続されている。
また、第11のトランジスタ11のエミッタは、第12のトランジスタ12コレクタとベースに接続され、第12のトランジスタ12のエミッタは第2の電源ライン42に接続されている。
The second constant voltage generation unit 106 includes NPN-type eleventh and twelfth transistors (indicated as “Q11” and “Q12” in FIG. 3) 11 and 12, a fifth constant current source 25, It is comprised and comprises.
That is, first, a fifth constant current source 25 is connected in series between the collector of the eleventh transistor 11 and the first power supply line 41, and the collector and base of the eleventh transistor 11 are connected to each other. Both are connected to the base of the fifth transistor 5.
The emitter of the eleventh transistor 11 is connected to the collector and base of the twelfth transistor 12, and the emitter of the twelfth transistor 12 is connected to the second power supply line 42.

次に、かかる構成における動作について説明する。
まず、電流補助回路103Bを構成する第8のトランジスタ8は、電流バッファとして機能するものとなっている。第7及び第8のトランジスタ7,8がトランジスタとして正常に動作する範囲であれば、第8のトランジスタ8のコレクタ電位に関係なく第3のトランジスタ3のベースに、第7のトランジスタ7のエミッタ電流IEQ7とほぼ同等の電流が第8のトランジスタ8を介して出力される。
Next, the operation in this configuration will be described.
First, the eighth transistor 8 constituting the current auxiliary circuit 103B functions as a current buffer. If the seventh and eighth transistors 7 and 8 are in a range where they normally operate as transistors, the emitter current of the seventh transistor 7 is applied to the base of the third transistor 3 regardless of the collector potential of the eighth transistor 8. A current substantially equivalent to IEQ 7 is output via the eighth transistor 8.

仮に、第8のトランジスタ8がなく、第7のトランジスタ7のエミッタが、第3のトランジスタ3のベースに直接接続された構成を採る場合には、電源電圧、すなわち、第1の電源ライン41の電位と第2の電源ライン42の電位の電位差の値が、3×Vbeのみに限定されることとなる。
これは、第7のトランジスタ7のエミッタが、第1及び第2のトランジスタ1,2、第6及び第7のトランジスタ6,7のベース・エミッタ間電圧によって、第1の電源ライン41から2×Vbe分低い電圧に固定され、第3のトランジスタ3のベースは、第3のトランジスタ3のベース・エミッタ間電圧によって、第2の電源ライン42から1×Vbe分高い電圧に固定されるためである。
If there is no eighth transistor 8 and the emitter of the seventh transistor 7 is directly connected to the base of the third transistor 3, the power supply voltage, that is, the first power supply line 41 The value of the potential difference between the potential and the potential of the second power supply line 42 is limited to 3 × Vbe only.
This is because the emitter of the seventh transistor 7 is 2 × from the first power supply line 41 by the base-emitter voltage of the first and second transistors 1, 2, sixth and seventh transistors 6, 7. This is because the base of the third transistor 3 is fixed to a voltage higher by 1 × Vbe from the second power supply line 42 by the base-emitter voltage of the third transistor 3. .

このような第3のトランジスタ3のベースに対する第8のトランジスタ8の作用を前提に、以下、全体の回路動作について説明する。
最初に、電圧増幅器20の2つの入力+INと−INの電位差が小さく、第1のトランジスタ1が動作してコレクタ電流が流れている状態にあっては、第6のトランジスタ6も動作する。このとき、第3の定電流源23の電流I3は、殆ど第6のトランジスタ6のエミッタに流入するため、第7のトランジスタ7のベース電流IBQ7は非常に小さくなる。これと同時に、第1のトランジスタ1のコレクタ電流ICQ1は、第13及び第14のトランジスタ13,14によって構成されたカレントミラーによりICQ14としてミラーされているため、ICQ1と同等の電流が第3のトランジスタ3のベースから流出する。
On the premise of the action of the eighth transistor 8 on the base of the third transistor 3, the overall circuit operation will be described below.
First, when the potential difference between the two inputs + IN and -IN of the voltage amplifier 20 is small and the first transistor 1 is operating and the collector current is flowing, the sixth transistor 6 is also operated. At this time, since the current I3 of the third constant current source 23 almost flows into the emitter of the sixth transistor 6, the base current IBQ7 of the seventh transistor 7 becomes very small. At the same time, the collector current ICQ1 of the first transistor 1 is mirrored as ICQ14 by the current mirror formed by the thirteenth and fourteenth transistors 13 and 14, so that a current equivalent to ICQ1 is the third transistor. Out of 3 bases.

その結果、電圧増幅器20の2つの入力+INと−INの電位差が小さく、第1のトランジスタ1が動作している状態にあっては、シンク電流補助回路103から第3のトランジスタ3のベースへ供給される電流は小さくなるため、アイドリング電流が抑えられることとなる。   As a result, when the potential difference between the two inputs + IN and −IN of the voltage amplifier 20 is small and the first transistor 1 is operating, the voltage is supplied from the sink current auxiliary circuit 103 to the base of the third transistor 3. Since the generated current is reduced, the idling current is suppressed.

次に、電圧増幅器20の2つの入力+INと−INの電位差が大きくなり、電圧増幅器20の出力電位が極端に上昇すると、第1及び第6のトランジスタ1,6が共にオフ状態となる。
第1のトランジスタ1がオフ状態となることで、そのコレクタ電流ICQ1と、カレントミラー電流ICQ14は零となると共に、第1の定電流源21の電流I1は、全て第3のトランジスタ3のベースに流入する。同時に、第6のトランジスタ6がオフとなることで、第3の定電流源23の電流I3は全て第7のトランジスタ7のベースに流入するため、I3=IBQ7となる。
Next, when the potential difference between the two inputs + IN and −IN of the voltage amplifier 20 increases and the output potential of the voltage amplifier 20 rises extremely, both the first and sixth transistors 1 and 6 are turned off.
When the first transistor 1 is turned off, its collector current ICQ1 and current mirror current ICQ14 become zero, and all the current I1 of the first constant current source 21 is supplied to the base of the third transistor 3. Inflow. At the same time, since the sixth transistor 6 is turned off, all the current I3 of the third constant current source 23 flows into the base of the seventh transistor 7, so that I3 = IBQ7.

したがって、第7のトランジスタ7のエミッタ電流IEQ7は、電流I3を(β+1)倍した電流となる。なお、ここで、βは、第7のトランジスタ7の電流増幅率である。
しかして、第3のトランジスタ3のベース電流は、下記する式2により表され、このときの第3のトランジスタ3のシンク電流、すなわち、コレクタ電流ISINKは下記する式3により表されることとなる。
Therefore, the emitter current IEQ7 of the seventh transistor 7 is a current obtained by multiplying the current I3 by (β + 1). Here, β is the current amplification factor of the seventh transistor 7.
Therefore, the base current of the third transistor 3 is expressed by the following formula 2, and the sink current of the third transistor 3 at this time, that is, the collector current ISink is expressed by the following formula 3. .

IBQ3≒(βQ7+1)×I3+(I1−I2)・・・式2   IBQ3≈ (βQ7 + 1) × I3 + (I1-I2) Equation 2

ISINK≒βQ3×{(βQ7+1)×I3+(I1−I2)}・・・式3   Isink≈βQ3 × {(βQ7 + 1) × I3 + (I1−I2)} Equation 3

図4には、I1≒3μA、I2≒1μA、I3≒1μAの条件の下、上述した回路構成におけるシンク電流と出力電圧との関係をシミュレーションした結果が、従来回路(図5参照)の同様なシミュレーション結果と共に示されており、以下、同図について説明する。
図4において、横軸はシンク電流を、縦軸は出力端子電圧を、それぞれ表しており、点線の特性線(符号Aを付した特性線)は、従来回路のシミュレーション結果を、実線の特性線(符号Bを付した特性線)は本発明の実施の形態における回路のシミュレーション結果を、それぞれ示している。かかる図4によれば、本発明の実施の形態における回路のシンク電流能力が従来回路に比して格段に向上されていることが確認できるものとなっている。
FIG. 4 shows the result of simulating the relationship between the sink current and the output voltage in the above circuit configuration under the conditions of I1≈3 μA, I2≈1 μA, and I3≈1 μA, which is similar to that of the conventional circuit (see FIG. 5). This is shown together with the simulation results, and will be described below.
In FIG. 4, the horizontal axis represents the sink current, and the vertical axis represents the output terminal voltage. The dotted characteristic line (characteristic line with the symbol A) represents the simulation result of the conventional circuit, and the solid characteristic line. (Characteristic lines to which reference sign B is attached) indicate the simulation results of the circuit in the embodiment of the present invention. According to FIG. 4, it can be confirmed that the sink current capability of the circuit according to the embodiment of the present invention is remarkably improved as compared with the conventional circuit.

レイル・ツー・レイル出力と高いソース電流能力を維持しつつ高いシンク電流能力が所望される演算増幅器に適用できる。   The present invention can be applied to an operational amplifier in which a high sink current capability is desired while maintaining a rail-to-rail output and a high source current capability.

101…プリドライバ回路
102…プッシュプル出力段
103…シンク電流補助回路
103A…電流検出回路
103B…電流補助回路
104…アイドリング電流供給回路
105…第1の定電圧生成部
106…第2の定電圧生成部
DESCRIPTION OF SYMBOLS 101 ... Pre-driver circuit 102 ... Push pull output stage 103 ... Sink current auxiliary circuit 103A ... Current detection circuit 103B ... Current auxiliary circuit 104 ... Idling current supply circuit 105 ... First constant voltage generation part 106 ... Second constant voltage generation Part

Claims (1)

入力信号に対して差動増幅を行う差動増幅回路と、前記差動増幅回路の出力を電圧・電流変換して出力するプリドライバ回路と、前記プリドライバ回路の出力により駆動される出力段とを具備し、
前記出力段は、PNP型の第1の出力段用トランジスタとNPN型の第2の出力段用トランジスタを有し、前記第2の出力段用トランジスタにシンク電流が流入するよう設けられてなる演算増幅器であって、
前記プリドライバ回路を構成するプリドライバ用トランジスタの動作状態をモニタし、そのモニタ結果に応じて前記第2の出力段用トランジスタのベースへの電流供給を制御可能に構成されてなるシンク電流補助回路が設けられ、
前記シンク電流補助回路は、PNP型で、エミッタが前記第1の出力用トランジスタのベースに接続されてなる前記プリドライバ用トランジスタの電流検出を行う電流検出回路と、前記電流検出回路により前記プリドライバ用トランジスタのコレクタ電流が検出された場合には、前記第2の出力段用トランジスタのベース電流を一定以下に抑える一方、前記プリドライバ用トランジスタのコレクタ電流の途絶が検出された場合には、ブーストした電流を前記第2の出力段用トランジスタのベース電流へ供給可能に構成された電流補助回路とを具備してなり、
前記電流検出回路は、PNP型の電流検出回路用トランジスタと電流検出回路用定電流源とを具備し、前記電流検出回路用トランジスタのベースは、前記プリドライバ用トランジスタのベースに接続され、コレクタには第2の電源電圧が印加可能とされる一方、前記電流検出回路用トランジスタのエミッタは前記電流検出回路用定電流源の一方の端子に接続され、前記電流検出回路用定電流源の他方の端子には第1の電源電圧が印加可能に構成されてなり、
前記電流補助回路は、NPN型の第1の電流補助回路用トランジスタと、PNP型の第2の電流補助回路用トランジスタと、電流補助回路用バイアス用定電圧源とを具備し、前記第1の電流補助回路用トランジスタのベースは、前記電流検出回路用トランジスタのエミッタに接続され、コレクタには第1の電源電圧が印加可能とされる一方、前記第1の電流補助回路用トランジスタのエミッタは前記第2の電流補助回路用トランジスタのエミッタと接続され、前記第2の電流補助回路用トランジスタのコレクタは前記第2の出力段用トランジスタのベースに接続される一方、前記第2の電流補助回路用トランジスタのベースは、前記電流補助回路用バイアス用定電圧源の負極側に接続され、前記電流補助回路用バイアス用定電圧源の正極側には第1の電源電圧が印加可能に構成されてなることを特徴とする演算増幅器。
A differential amplifier circuit that differentially amplifies an input signal; a pre-driver circuit that outputs the output of the differential amplifier circuit by voltage-current conversion; and an output stage driven by the output of the pre-driver circuit; Comprising
The output stage includes a PNP-type first output stage transistor and an NPN-type second output stage transistor, and is provided so that a sink current flows into the second output stage transistor. An amplifier,
A sink current auxiliary circuit configured to monitor an operating state of a pre-driver transistor constituting the pre-driver circuit and to control current supply to the base of the second output stage transistor according to the monitoring result Is provided,
The sink current auxiliary circuit is a PNP type, and includes a current detection circuit for detecting a current of the pre-driver transistor having an emitter connected to a base of the first output transistor, and the pre-driver using the current detection circuit. If the collector current of the pre-driver transistor is detected while the base current of the second output stage transistor is suppressed to a certain level or less, the collector current of the pre-driver transistor is detected. And a current auxiliary circuit configured to be able to supply the current to the base current of the second output stage transistor,
The current detection circuit includes a PNP-type current detection circuit transistor and a current detection circuit constant current source, and a base of the current detection circuit transistor is connected to a base of the pre-driver transistor and is connected to a collector. The second power supply voltage can be applied, while the emitter of the current detection circuit transistor is connected to one terminal of the current detection circuit constant current source, and the other of the current detection circuit constant current source is connected. The terminal is configured to be able to apply the first power supply voltage,
The current auxiliary circuit includes an NPN-type first current auxiliary circuit transistor, a PNP-type second current auxiliary circuit transistor, and a current auxiliary circuit bias constant voltage source. The base of the current auxiliary circuit transistor is connected to the emitter of the current detection circuit transistor, and a first power supply voltage can be applied to the collector, while the emitter of the first current auxiliary circuit transistor is Connected to the emitter of the second current auxiliary circuit transistor, the collector of the second current auxiliary circuit transistor is connected to the base of the second output stage transistor, while for the second current auxiliary circuit The base of the transistor is connected to the negative side of the current auxiliary circuit bias constant voltage source and to the positive side of the current auxiliary circuit bias constant voltage source Computation amplifier you characterized in that the first power supply voltage, which are configured to be applied.
JP2012208054A 2012-09-21 2012-09-21 Operational amplifier Active JP5993263B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012208054A JP5993263B2 (en) 2012-09-21 2012-09-21 Operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208054A JP5993263B2 (en) 2012-09-21 2012-09-21 Operational amplifier

Publications (3)

Publication Number Publication Date
JP2014064165A JP2014064165A (en) 2014-04-10
JP2014064165A5 JP2014064165A5 (en) 2015-08-27
JP5993263B2 true JP5993263B2 (en) 2016-09-14

Family

ID=50619022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208054A Active JP5993263B2 (en) 2012-09-21 2012-09-21 Operational amplifier

Country Status (1)

Country Link
JP (1) JP5993263B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570128A (en) * 1984-07-05 1986-02-11 National Semiconductor Corporation Class AB output circuit with large swing
US7292098B2 (en) * 2005-11-04 2007-11-06 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Operational amplifier
JP4838685B2 (en) * 2006-10-10 2011-12-14 新日本無線株式会社 Differential amplifier circuit
JP4966054B2 (en) * 2007-03-06 2012-07-04 新日本無線株式会社 Differential amplifier circuit

Also Published As

Publication number Publication date
JP2014064165A (en) 2014-04-10

Similar Documents

Publication Publication Date Title
JP5522818B2 (en) Amplifier circuit
CN100578924C (en) Output stage circuit, power amplifying circuit and processing method of electric signal
US6184750B1 (en) Control circuit driven by a differential input voltage and method for controlling same
CN103458341A (en) Audio frequency amplifier adjunct circuit used for eliminating emitter output stage
JP5993263B2 (en) Operational amplifier
CN104467711A (en) Amplification circuit
JP6111712B2 (en) Amplifier circuit
US7705671B1 (en) Audio amplifier having an input stage with a supply-independent reference voltage
CN203423795U (en) Additional circuit of audio frequency amplifier applied for eliminating emitter output stage
CN115765639B (en) Operational amplifier and output stage circuit thereof
CN111949062A (en) Linear ultralow temperature coefficient reference source adopting operational amplifier negative feedback
JP4966054B2 (en) Differential amplifier circuit
CN100508376C (en) An Operational Amplifier Phase Inversion and Overcurrent Suppression Circuit
JP4549274B2 (en) Driver output circuit
JP6933797B2 (en) Audio amplifier and audio power amplifier
TWI773474B (en) Amplifier circuit
JP5014910B2 (en) Output circuit
US11469727B2 (en) Pre-driver stage with adjustable biasing
CN112187196B (en) Class D power amplifier and electronic equipment
JP5237885B2 (en) Output circuit
JP3733188B2 (en) Power Amplifier
JP2012138860A (en) Amplification circuit
JP4654609B2 (en) Load drive circuit
RU2008134977A (en) CASKED DIFFERENTIAL AMPLIFIER WITH CONTROLLED AMPLIFICATION
JPS6049366B2 (en) push pull amplifier

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160819

R150 Certificate of patent or registration of utility model

Ref document number: 5993263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250