Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6009182B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP6009182B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6009182B2
JP6009182B2 JP2012055292A JP2012055292A JP6009182B2 JP 6009182 B2 JP6009182 B2 JP 6009182B2 JP 2012055292 A JP2012055292 A JP 2012055292A JP 2012055292 A JP2012055292 A JP 2012055292A JP 6009182 B2 JP6009182 B2 JP 6009182B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
electrode layer
semiconductor layer
layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012055292A
Other languages
English (en)
Other versions
JP2013191648A (ja
JP2013191648A5 (ja
Inventor
山崎 舜平
舜平 山崎
英明 宍戸
英明 宍戸
桑原 秀明
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012055292A priority Critical patent/JP6009182B2/ja
Publication of JP2013191648A publication Critical patent/JP2013191648A/ja
Publication of JP2013191648A5 publication Critical patent/JP2013191648A5/ja
Application granted granted Critical
Publication of JP6009182B2 publication Critical patent/JP6009182B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている。
近年、絶縁表面を有する基板上に形成された金属酸化物を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。特許文献1には、金属酸化物を用いた薄膜トランジスタの構造が開示されており、ドレイン電極層及びソース電極層の上端部が、断面において、曲面形状を有している。
特開2010−135772
酸化物半導体層をチャネルとするトランジスタは、加工条件又は熱処理条件によって電気的特性が変化することがある。
また、酸化物半導体層の上面形状や、ソース電極層の上面形状や、ドレイン電極層の上面形状や、それらの位置関係(配線のレイアウトとも呼ぶ)などによっても電気的特性が変化する傾向がある。特に、酸化物半導体層をチャネルとするトランジスタのチャネル長Lが4.5μm以下、または3μm以下において電気的特性が変化する傾向がある。
これらは、酸化物半導体層をチャネルとするトランジスタの製造工程時に酸化物半導体層から酸素や水素などが脱離または拡散することなどに起因するものと考えられる。特に、酸素や水素などは、c軸が揃っている結晶部を含む酸化物半導体層中において、ab面内方向に移動しやすく、c軸方向には移動しにくいため、酸化物半導体層の端面の位置や、酸化物半導体層の端面と接する材料の影響が大きいことが分かった。また、酸化物半導体層の端面を金属材料からなる金属電極で覆った場合、金属電極は、酸化物半導体層の端面からの酸素や水素などの脱離や拡散はブロックされてしまうことがわかった。
酸化物半導体層上に接して金属電極を形成した後に加熱する場合、金属電極と重なる領域は、酸化物半導体層の端面からの拡散や脱離が主に行われる。酸化物半導体層の端面に接してあまり重ならない、好ましくは重ならないように金属電極を形成する。
また、その金属電極の上面形状は、酸化物半導体層が矩形である場合、上面形状の端部の周縁が曲線を描くような形状、或いは長方形の四隅を切り落とした形状とする。金属電極をこのような形状とすることで電界集中を抑えることができる。なお、酸化物半導体層上に接する金属電極は、ドレイン電極層またはソース電極層である。
本明細書で開示する発明の一つは、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、酸化物半導体層上に接するソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に酸化物絶縁膜とを有し、ソース電極層の周縁は、酸化物半導体層の周縁の内側に配置され、ドレイン電極層の周縁は、酸化物半導体層の周縁の内側に配置され、酸化物半導体層の端面は、酸化物絶縁膜で覆われていることを特徴とする半導体装置である。
上記構成において、酸化物半導体層の周縁は、ゲート電極層の周縁の内側に配置することが好ましい。酸化物半導体層の周縁をゲート電極層の周縁の内側に配置すると、ゲート電極層の端部と重なる領域の段差などがないため、平坦性が高い。
また、上記構成において、ソース電極層またはドレイン電極層の上面形状(パターン形状とも呼ぶ)は長方形であり、その四隅の周縁は、曲線を描く。或いは、上記構成において、ソース電極層またはドレイン電極層の上面形状は長方形の四隅が切り取られた形状である。
また、上記構成において、ソース電極層の周縁と酸化物半導体層の周縁との間隔はチャネル長L以上であるレイアウトとする。また、ドレイン電極層の周縁と酸化物半導体層の周縁との間隔はチャネル長L以上であるレイアウトとする。
また、酸化物半導体層のチャネル形成領域の上面形状は、長方形、或いはC字形状またはU字形状とする。また、そのチャネル長Lは、4.5μm以下、好ましくは3μm以下とする。
酸化物半導体層の材料は、少なくともInを含む酸化物半導体であり、例えば、酸化インジウム、二元系金属の酸化物であるIn−Zn系酸化物、In−Mg系酸化物、In−Ga系酸化物、三元系金属の酸化物であるIn−Ga−Zn系酸化物(前記したように、IGZOとも表記する。)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物などを用いることができる。
なお、ここで、例えば、In−Ga−Zn系酸化物とは、In、Ga及びZnを有する酸化物という意味であり、InとGaとZnの比率は問わない。また、In、Ga及びZn以外の金属元素が含まれていてもよい。
また、その酸化物半導体層の上面形状は、矩形である場合、上面形状の端部の周縁が曲線を描くような形状、或いは長方形の四隅を切り落とした形状とする。
また、酸化物半導体層が矩形である場合を例として挙げたが、特に限定されず、酸化物半導体層の上面形状は円形や楕円形や多角形などの形状でもよい。酸化物半導体層の上面形状が矩形でない場合においても、酸化物半導体層上に接して形成する金属電極は、酸化物半導体層の端面をできるだけ覆わないようにする。金属電極の一部が酸化物半導体層の端面を覆う場合、端面と重なる金属電極のパターンは、細いパターンとし、チャネル形成領域から十分離れた位置で酸化物半導体層の端面と金属電極の細いパターンが重なるように配置することが好ましい。
また、他の発明の一つは、金属電極の一部が酸化物半導体層の端面を覆う場合であり、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、酸化物半導体層上に接するソース電極層及びドレイン電極層と、ソース電極層及び前記ドレイン電極層上に酸化物絶縁膜とを有し、酸化物半導体層のチャネル形成領域の上面形状は、C字形状またはU字形状であり、酸化物半導体層の端面が酸化物絶縁膜で覆われている領域は、酸化物半導体層の端面がソース電極層と重なる領域と、酸化物半導体層の端面がドレイン電極層と重なる領域との合計面積よりも大きいことを特徴とする半導体装置である。
なお、酸化物半導体層の端面は、酸化物絶縁膜で覆う構成とする。酸化物絶縁膜は、十分な酸素を含み、酸化物半導体層への酸素供給源となるような膜とすることが好ましい。具体的には、酸化物絶縁膜として酸化シリコン膜、酸化窒化シリコン膜などを用い、さらにイオン注入法や酸素プラズマ処理などによって酸化物絶縁膜に酸素を添加してもよい。
金属電極が重なっていない酸化物半導体層や、端面近傍の領域は、十分に水素の脱離や、酸素の供給を行うことができる。また、水素の脱離のための加熱処理や、酸素の供給を行うための加熱処理は、水素の拡散距離や、酸素の拡散距離にもよるが、温度が高いほど広い範囲で脱離または拡散し、時間が長いほど広い範囲で脱離または拡散が生じる。
従って、金属電極の上面形状や、酸化物半導体層のアイランド形状を所望の形状、即ち、十分に水素や酸素が拡散できるような形状とすると、短時間での処理で十分に水素や酸素が拡散できるようにすることができる。また、酸化物半導体層のアイランド形状の寸法を縮小することによっても十分に水素や酸素が拡散できるような形状とすることができる。その結果、酸化物半導体層を用いたトランジスタの基板面内における電気特性のバラツキが低減される。
例えば、酸化物半導体層上にソース電極層及びドレイン電極層を形成した後、窒素雰囲気や減圧雰囲気で350℃以上の加熱を行って、酸化物半導体層の露出面、主に端面から水素を放出させ、酸化物半導体層中の水素濃度を効率よく低減することができる。また、酸化物半導体層上にソース電極層及びドレイン電極層を形成した後、十分な酸素を含み、酸化物半導体層への酸素供給源となるような膜を形成することで、その膜と接する酸化物層半導体層の領域、主に端面から酸化物半導体層に酸素を供給し、酸化物半導体層の酸素欠損を低減することができる。
また、上記構成において、さらに酸化物絶縁膜上にソース配線を有し、ソース配線は、酸化物絶縁膜に形成されたコンタクトホールを介してソース電極層と電気的に接続する。この場合、ソース電極層上にコンタクトホールが形成され、上方にソース配線が配置される。
また、酸化物半導体層に十分に水素や酸素が拡散できるような形状とするため、酸化物半導体層に開口部を設けてもよく、その構成は、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にチャネル形成領域を含む酸化物半導体層と、酸化物半導体層上に接するソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に酸化物絶縁膜とを有し、酸化物半導体層にゲート絶縁層に達する開口部を有し、酸化物半導体層の端面が酸化物絶縁膜で覆われていることを特徴とする半導体装置である。
開口部を設けると、酸化物半導体層には、内周縁が設けられることになり、端面は、その内周縁と、外周縁との2カ所となる。開口部には酸化物半導体層の内周縁の端面が設けられるため、その端面に接する酸化物絶縁膜(十分な酸素を含み、酸化物半導体層への酸素供給源となるような膜)を設けることで効率よく、酸化物半導体層の中心部まで酸素を拡散できる。特に酸化物半導体層のアイランド形状の面積が大きい場合、または、酸化物半導体層の周縁からの距離が不均一な部分がある複雑な形状に開口部を適宜設けることで、内周縁と外周縁の両方から酸素や水素の拡散を促すことができるため、有用である。なお、開口部の形状は、特に限定されず、円形や多角形であってもよいし、スリット形状であってもよく、開口部は、一つの酸化物半導体層のアイランドに複数形成してもよい。
また、酸化物半導体層の開口部は、トランジスタの電気特性に影響が少ない位置、またはトランジスタの電気特性に影響が少ない大きさとすることが好ましい。例えば開口部はチャネル形成領域に形成し、ソース電極層及びドレイン電極層と重ならない位置に設け、開口部の大きさはチャネル長Lよりも幅を小さくする。または、開口部は酸化物半導体層の外周縁とソース電極層の間、または酸化物半導体層の外周縁とドレイン電極層との間に設ける。
同一基板上に複数のトランジスタを作製する場合、酸化物半導体層をチャネルとするトランジスタのチャネル長が4.5μm以下、または3μm以下において、基板面内におけるトランジスタの電気特性のバラツキが低減できる。
本発明の一態様を示す半導体装置の上面図および断面図の一例である。 本発明の一態様を示す半導体装置の上面図の一例である。 本発明の一態様を示す半導体装置の上面図および断面図の一例である。 本発明の一態様を示す半導体装置の上面図および断面図の一例である。 本発明の一態様を示す半導体装置の上面図の一例である。 本発明の一態様を示す半導体装置の上面図および断面図の一例である。 本発明の一態様を示す表示装置の上面図の一例である。 (A)は、本発明の一態様を示す半導体装置の上面図の一例であり、(B)は酸化物半導体層の上面図である。 本発明の一態様を示す表示装置の上面図の一例である。 電子機器を説明する図。 電子機器を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本実施の形態では、酸化物半導体層の端面に接してドレイン電極層及びソース電極層が重ならないレイアウトであるトランジスタの一例を示す。
図1(A)は、ボトムゲート型のトランジスタの上面図を示す図であり、図1(A)中の鎖線ABで切断した断面図が図1(B)である。
図1(A)に示すように、酸化物半導体層104の周縁は、チャネル長方向に長辺を有する長方形の四隅がそれぞれ曲線となっており、ゲート電極層102の周縁よりも内側に配置されている。なお、ゲート電極層102の周縁とは、ゲート電極層102の端面における下端部と基板101との境界を指しており、外周縁である。
また、ドレイン電極層105の周縁は、チャネル長方向と垂直な方向に長辺を有する長方形の四隅がそれぞれ曲線となっており、酸化物半導体層104の周縁よりも内側に配置されている。なお、ドレイン電極層105の周縁とは、ドレイン電極層105の端面における下端部と酸化物半導体層104との境界を指しており、外周縁である。
また、ソース電極層106の周縁は、チャネル長方向と垂直な方向に長辺を有する長方形の四隅がそれぞれ曲線となっており、酸化物半導体層104の周縁よりも内側に配置されている。なお、ソース電極層106の周縁とは、ドレイン電極層105の端面における下端部と酸化物半導体層104との境界を指しており、外周縁である。ドレイン電極層105及びソース電極層106の上面形状を図1(A)に示す形状とすることで電界集中を抑えることができる。
なお、トランジスタのチャネル長Lは、図1(A)で示したドレイン電極層105とソース電極層106の間隔である。また、ソース電極層106及びドレイン電極層105は、酸化物半導体層104の周縁と重ならない。酸化物半導体層104の周縁と、ソース電極層106の周縁との距離W1、W2、W3及び、ドレイン電極層105の周縁との距離W4は、チャネル長L以上である。トランジスタのチャネル長Lは、4.5μm以下、好ましくは3μm以下である。
また、酸化物半導体層104の端部は、図1(B)に示すようにテーパー形状となっており、酸化物半導体層104の端面は酸化物絶縁膜107で覆われている。なお、酸化物半導体層104の端部におけるテーパー角は、10°以上70°以下とする。なお、酸化物半導体層104の周縁とは、酸化物半導体層104の端面における下端部とゲート絶縁層103との境界を指しており、外周縁である。
酸化物半導体層104の端面はドレイン電極層105やソース電極層106と重なっておらず、酸化物絶縁膜107で覆われているため、酸化物半導体層104の端面から効率よく酸化物絶縁膜107からの酸素を拡散させて、酸化物半導体層104の内部に酸素を供給することができる。
なお、図1(A)、及び図1(B)には図示していないが、ドレイン電極層105やソース電極層106は、それぞれの上方に形成する配線や電極と接続させればよい。
図1(A)、及び図1(B)に示したトランジスタの作製方法の一例を以下に説明する。
まず、絶縁表面を有する基板101上にゲート電極層102を形成する。
絶縁表面を有する基板101に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板101として用いてもよい。
また、基板101として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体層104を含むトランジスタを直接作製してもよいし、他の作製基板に酸化物半導体層104を含むトランジスタを作製し、その後、可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体層104を含むトランジスタとの間に剥離層を設けるとよい。
また、必要があれば、絶縁表面を有する基板101上に下地絶縁層を形成してもよい。下地絶縁層としては、プラズマCVD法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を用いて形成することができる。
ゲート電極層102の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層102としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層102は、単層構造としてもよいし、積層構造としてもよい。本実施の形態では、スパッタリング法により膜厚100nmのタングステン膜を形成し、所望の形状にパターニングする。
また、ゲート電極層102の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
次いで、ゲート電極層102上にゲート絶縁層103を形成する。
ゲート絶縁層103の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁層103は、酸化物半導体層104と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層103は、膜中(バルク中)に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層103として、酸化シリコン膜を用いる場合には、SiO2+α(ただし、α>0)とする。本実施の形態では、ゲート絶縁層103として、SiO2+α(ただし、α>0)である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層103として用いることで、酸化物半導体層104に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層103は、作製するトランジスタのサイズやゲート絶縁層103の段差被覆性を考慮して形成することが好ましい。本実施の形態では、ゲート絶縁層103を積層構造とし、1層目をプラズマCVD法を用いて形成する膜厚50nmの窒化シリコン膜(成膜条件:基板を350℃の300秒加熱、SiHガス:Nガス=50sccm:5000sccm、圧力60Pa、電力1500W)を用い、その上に2層目として、プラズマCVD法により膜厚200nmの酸化窒化シリコン膜(成膜条件:基板を350℃の300秒加熱、SiHガス:NOガス=100sccm:3000sccm、圧力40Pa、電力1500W)を形成する。
また、ゲート絶縁層103の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSi(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiO(x>0、y>0))、ハフニウムアルミネート(HfAl(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層103は、単層構造としても良いし、積層構造としても良い。
次いで、ゲート絶縁層103上に酸化物半導体膜を形成する。
ゲート絶縁層103上に形成する酸化物半導体積層の形成工程において、酸化物半導体膜に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜の成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁層103が形成された基板を予備加熱し、基板及びゲート絶縁層103に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
酸化物半導体膜を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
なお、酸化物半導体膜は、成膜時に酸素が多く含まれるような条件(例えば、酸素100%の雰囲気下でスパッタリング法により成膜を行うなど)で成膜して、酸素を多く含む(好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている)膜とすることが好ましい。
なお、本実施の形態において、酸化物半導体膜として、AC電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚35nmのIn−Ga−Zn系酸化物膜(IGZO膜)を成膜する。本実施の形態において、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)の原子比のIn−Ga−Zn系酸化物ターゲットを用いる。なお、成膜条件は、酸素及びアルゴン雰囲気下(酸素流量比率50%)、圧力0.7Pa、電源電力5kW、基板温度170℃とする。この成膜条件での成膜速度は、16nm/minである。なお、酸化物半導体膜の成膜時の基板温度は、室温以上450℃以下とする。
酸化物半導体膜は、単結晶、多結晶(ポリクリスタルともいう。)または非晶質などの状態をとる。
好ましくは、酸化物半導体膜は、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜とする。
CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう。)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動度の低下が抑制される。
CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5°以上5°以下の範囲も含まれることとする。
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
次いで、所望の形状にパターニングして酸化物半導体層104を形成する。なお、パターニング前後に加熱処理(窒素雰囲気下、減圧雰囲気下、または酸素を含む雰囲気下において200℃以上700℃以下)を行ってもよい。
次いで、金属膜を形成し、所望の形状にパターニングして、酸化物半導体層104の端面と重ならないようにドレイン電極層105やソース電極層106を形成する。
次いで、酸化物半導体層104の端面を覆う酸化物絶縁膜107を形成する。本実施の形態では、減圧雰囲気下で加熱した後、無バイアスでNOガスを用いたプラズマ処理を行った後、酸化物絶縁膜107として、プラズマCVD法によりシランガスとNOガスの混合ガスを材料ガスとして膜厚30nmの酸化窒化シリコン膜を形成した後、酸化窒化シリコン膜に酸素を導入する。酸化絶縁膜への酸素の導入は、例えば酸素ドープ処理によって行うことができる。
なお、本明細書等において、「酸素ドープ」とは、酸素(少なくとも、酸素ラジカル、酸素原子、酸素分子、オゾン、酸素イオン(酸素分子イオン)、及び/又は酸素クラスタイオンのいずれかを含む)をバルクに添加することを言う。なお、当該「バルク」の用語は、酸素を、薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、「酸素ドープ」には、プラズマ化した酸素をバルクに添加する「酸素プラズマドープ」が含まれる。
酸素の供給ガスとしては、Oを含有するガスを用いればよく、例えば、Oガス、NOガス、COガス、COガス、NOガス等を用いることができる。なお、酸素の供給ガスに希ガス(例えばAr)を含有させてもよい。
また、例えば、イオン注入法で酸素の導入を行う場合、酸素のドーズ量は1×1013ions/cm以上5×1016ions/cm以下とするのが好ましく、酸素ドープ処理後の酸化物絶縁膜107中の酸素の含有量は、酸化物絶縁膜107の化学量論的組成比を超える程度とするのが好ましい。なお、このような化学量論的組成比より過剰に酸素が含まれる酸素過剰領域は、酸化物絶縁膜107の一部に存在していればよい。なお、酸素の注入深さは、注入条件により適宜制御すればよい。
本実施の形態においては、酸化物絶縁膜107として酸化窒化シリコン膜を形成し、酸素ドープ処理を行うことで、酸化物絶縁膜107に酸素を導入して、化学量論的組成比より過剰に酸素が含まれる酸素過剰領域を形成する。酸化物絶縁膜107に酸素を導入することにより、酸化物絶縁膜107を酸素供給層として機能させることができる。
酸素過剰領域は、酸化物絶縁膜107の少なくとも一部に設けられていればよく、酸化物半導体層104と酸化物絶縁膜107の界面近傍に設けられていることが好ましい。なお、酸化物絶縁膜107へ酸素を導入する際に、酸化物半導体層104へも同時に酸素が導入され、酸化物半導体層104においても酸素過剰領域が形成されることがある。
なお、酸化物絶縁膜107において、酸素は主たる成分材料の一つである。このため、酸化物絶縁層中の酸素濃度を、SIMS(Secondary Ion Mass Spectroscopy)などの方法を用いて、正確に見積もることは難しい。つまり、酸化物絶縁層に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
ところで、酸素には17Oや18Oといった同位体が存在し、自然界におけるこれらの存在比率はそれぞれ酸素原子全体の0.038%、0.2%程度であることが知られている。つまり、酸化物半導体層上の絶縁層中(本実施の形態においては、酸化物絶縁膜107)または酸化物半導体層中におけるこれら同位体の濃度は、SIMSなどの方法によって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半導体層と接する絶縁層中、または酸化物半導体層中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃度を測定することで、酸化物半導体層と接する絶縁層に意図的に酸素が添加されたか否かを判別してもよい。
なお、酸素を酸化物絶縁膜107に導入した後、酸化物絶縁膜107の酸素過剰領域に含まれる酸素が離脱する温度、又はそれ以上の温度で熱処理を行ってもよい。当該熱処理によって、酸化物絶縁膜107の酸素過剰領域に含まれる酸素を酸化物半導体層104へと供給することができ、酸化物半導体層104の酸素欠損が補填される。なお、酸化物半導体層104への酸素の供給を目的とした該熱処理は、トランジスタの作製工程における他の熱処理と兼ねることも可能である。
酸化物絶縁膜107から酸化物半導体層104に酸素が供給されることで、酸化物半導体層104と酸化物絶縁膜107との界面準位密度を低減することができる。この結果、トランジスタの動作などに起因して、酸化物半導体層104と酸化物絶縁膜107との界面にキャリアが捕獲されることを抑制することができ、信頼性の高いトランジスタを得ることができる。
特に、酸化物半導体層104がCAAC−OS膜である場合、横方向の酸素の拡散と、縦方向の酸素の拡散とを比較した場合、横方向の酸素の拡散のほうが速く、異方性を有している。従って、酸化物半導体層104の端面が酸化物絶縁膜107で覆われていると、効率よく酸素を供給することができる。
以上の工程を経ることにより、図1(A)、及び図1(B)に示すトランジスタを作製することができる。
また、図1とは異なるレイアウトの例を図2に示す。なお、図1とはパターン形状が異なる以外は、同一であるため、同じ作製工程で図2に示すトランジスタを作製することができる。
図2においては、酸化物半導体層114のパターン形状をチャネル長方向に細長い長方形とし、四隅を曲線形状とする。また、図2には図示されないが、酸化物半導体層114の端面は、酸化物絶縁膜で覆う。チャネル長方向に細長い長方形とし、四隅を曲線形状とすると、酸化物絶縁膜と接する酸化物半導体層114の周縁から酸素などを拡散させた場合、酸化物半導体層114の周縁即ち、四辺からそれぞれ酸化物半導体層114のパターン形状の中心に向かって拡散するため、短時間で酸化物半導体層114の全体に十分な酸素を供給することができる。
また、ソース電極層116及びドレイン電極層115の形状をチャネル長方向に細長い長方形とし、四隅を切り落とした形状とする。
また、ソース電極層116及びドレイン電極層115は、酸化物半導体層114の周縁と重ならない。酸化物半導体層114の周縁と、ソース電極層116の周縁との距離W1、W2、W3及び、ドレイン電極層115の周縁との距離W4は、チャネル長L以上である。なお、トランジスタのチャネル長Lは、4.5μm以下、好ましくは3μm以下である。
また、ゲート電極層112の周縁は、酸化物半導体層114と一部がゲート絶縁層を介して重なっており、図1と異なっている。図1よりもゲート電極層112とソース電極層116(或いはドレイン電極層115)とが重なる面積を小さくすることで、ゲート電極層112とドレイン電極層115との間に形成される寄生容量と、ゲート電極層112とソース電極層116との間に形成される寄生容量を小さくしている。なお、これらの寄生容量が問題にならないのであれば、図1に示したようにゲート電極層のパターン形状を大きくして、酸化物半導体層114の周縁の外側にゲート電極層112の周縁が位置するようにしてもよい。
また、図1とは異なるレイアウトの例を図3に示す。図3は、酸化物絶縁膜107にコンタクトホールを形成し、上方にドレイン配線またはソース配線を形成し、それぞれドレイン電極層105またはソース電極層106と電気的に接続する例である。
図3(A)は、ボトムゲート型のトランジスタの上面図を示す図であり、図3(A)中の鎖線CDで切断した断面図が図3(B)である。なお、図3において、図1と同一の箇所は、同一の符号を用いて説明する。なお、図1とはパターン形状が異なる以外は、同一であるため、同じ作製工程で図3に示すトランジスタを作製することができる。
図3に示したトランジスタの作製方法を以下に示す。
まず、図1のトランジスタの作製工程と同じ手順で酸化物絶縁膜107までを形成した後、層間絶縁膜111を形成し、ドレイン電極層105またはソース電極層106に達するコンタクトを形成する。層間絶縁膜111は、酸化物絶縁膜107と同じ材料、或いは有機樹脂膜を用いる。
そして、層間絶縁膜111上に導電膜を形成し、パターニングを行ってドレイン配線109またはソース配線108を形成する。ドレイン配線109またはソース配線108を形成する導電膜は、ゲート電極層102と同じ材料、或いはドレイン電極層105と同じ材料を用いる。こうして図3(B)に示す断面構造のトランジスタを作製することができる。
図3(A)において、酸化物半導体層104の周縁は、チャネル長方向と垂直な方向に長辺を有する長方形の四隅がそれぞれ曲線となっており、ゲート電極層102の周縁よりも内側に配置されている。また、ドレイン電極層105の周縁は、チャネル長方向と垂直な方向に長辺を有する長方形の四隅がそれぞれ曲線となっており、酸化物半導体層104の周縁よりも内側に配置されている。また、ソース電極層106の周縁は、チャネル長方向と垂直な方向に長辺を有する長方形の四隅がそれぞれ曲線となっており、酸化物半導体層104の周縁よりも内側に配置されている。
また、ドレイン電極層105またはソース電極層106の上面形状は四隅が曲線である長方形に限定されず、図4(A)に示すような形状としてもよい。
図4(A)は、ボトムゲート型のトランジスタの上面図を示す図であり、図4(A)中の鎖線EFで切断した断面図が図4(B)である。なお、図4において、図3と同一の箇所は、同一の符号を用いて説明する。なお、図3とはパターン形状が異なる以外は、同一であるため、同じ作製工程で図4に示すトランジスタを作製することができる。
図4(A)においては、酸化物半導体層104のパターン形状を正方形とし、四隅を曲線形状とする。酸化物半導体層104の周縁は、ゲート電極層102の周縁よりも内側に配置されている。また、ドレイン電極層105の周縁は、長方形の四隅がそれぞれ曲線となっており、酸化物半導体層104の周縁よりも内側に配置されている。ドレイン配線108は、図4(B)に示すように、層間絶縁膜111及び酸化物絶縁膜107に形成されたコンタクトホールを介してドレイン電極層105と電気的に接続されている。
また、ソース電極層106の周縁は、U字形状またはC字形状となっており、酸化物半導体層104の周縁よりも内側に配置されている。ソース配線109は、図4(B)に示すように、層間絶縁膜111及び酸化物絶縁膜107に形成されたコンタクトホールを介してソース電極層106と電気的に接続されている。なお、図4(A)に示すトランジスタのドレイン電極層105とソース電極層106の間に形成されるチャネル形成領域の上面形状は、U字形状またはC字形状である。なお、トランジスタのチャネル長Lは、ドレイン電極層105とソース電極層106の間隔であり、そのチャネル長Lは4.5μm以下、好ましくは3μm以下である。
本実施の形態に示すレイアウトのいずれか一とすることによって、同一基板上に形成される複数のトランジスタの電気特性のバラツキを低減することができる。
(実施の形態2)
本実施の形態では、酸化物半導体層の端面に接してドレイン電極層の一部またはソース電極層の一部が重なるレイアウトであるトランジスタの一例を示す。
金属材料からなるソース電極層126及びドレイン電極層125が酸化物半導体層124の周縁と重なる領域が広ければ広いほど短時間で酸化物半導体層124の全体に十分な酸素を供給することが困難となる。従って、ソース電極層126及びドレイン電極層125の上面パターン形状は細長い形状であることが好ましい。また、酸化物半導体層124の端面の一部と金属電極が重なっていても、重なっている領域を小さくすれば、十分に酸素の拡散を行うことができる。
図5に示すように、ソース電極層126及びドレイン電極層125のパターン形状は、重なっている部分の幅を他の幅よりも細くするレイアウトとすることが好ましい。そのレイアウトの一例を図5に示す。
図5に示すように、ドレイン電極層125のパターン形状は、酸化物半導体層124の端面と重なる部分と、ゲート電極層122と重なる部分の幅を細くする。また、ソース電極層126のパターン形状は、酸化物半導体層124の端面と重なる部分と、ゲート電極層122と重なる部分の幅を細くする。トランジスタのチャネル長Lは、ドレイン電極層125とソース電極層126の間隔であり、そのチャネル長Lは4.5μm以下、好ましくは3μm以下である。
また、ソース電極層126またはドレイン電極層125に達するコンタクトホールでの接続を行わなくてもよいため、トランジスタの作製において、実施の形態1よりもマスク数を低減することができる。
また、図5とは異なるレイアウトの例を図6に示す。図6は、トランジスタのチャネル形成領域の上面形状をU字形状またはC字形状とする例である。
図6(A)は、ボトムゲート型のトランジスタの上面図を示す図であり、図6(A)中の鎖線GHで切断した断面図が図6(B)である。なお、図5とはパターン形状が異なる以外は、同一である。
図6(A)においては、酸化物半導体層134のパターン形状を正方形とし、四隅を曲線形状とする。酸化物半導体層134の周縁は、ゲート電極層132の周縁よりも内側に配置されている。また、ドレイン電極層135の周縁は、長方形の四隅がそれぞれ曲線となっており、酸化物半導体層134の周縁と一部重なるが、重なる領域の幅が十分細いため、酸化物半導体層134の周縁から酸素の拡散を十分に行うことができる。
また、ソース電極層136の周縁は、Y字形状となっており、酸化物半導体層104の周縁と一部重なるが、重なる領域の幅が十分細いため、酸化物半導体層134の周縁から酸素の拡散を十分に行うことができる。なお、図6(A)に示すトランジスタのドレイン電極層135とソース電極層136の間に形成されるチャネル形成領域の上面形状は、U字形状またはC字形状である。なお、トランジスタのチャネル長Lは、ドレイン電極層135とソース電極層136の間隔であり、そのチャネル長Lは4.5μm以下、好ましくは3μm以下である。
以下に図6(A)、及び図6(B)にトランジスタの作製方法の一例を説明する。なお、図1に示すトランジスタとパターン形状が異なる点と、酸化物半導体層の断面形状が異なる点以外は同一であるため、ここでは詳細な説明は省略することとする。
まず、絶縁表面を有する基板131上にゲート電極層132を形成する。次いで、ゲート電極層132上にゲート絶縁層133を形成する。次いで、ゲート絶縁層133上に酸化物半導体膜を形成する。
次いで、所望の形状にパターニングして酸化物半導体層134を形成する。なお、パターニング前後に加熱処理(窒素雰囲気下または酸素を含む雰囲気下において200℃以上700℃以下)を行ってもよい。
次いで、金属膜を形成し、所望の形状にパターニングして、酸化物半導体層134の端面と一部重なるドレイン電極層135またはソース電極層136を形成する。この時、図6(B)に示したように、金属膜のエッチングの際に露出している酸化物半導体層134の部分も除去され、膜厚の薄い領域が形成される。
次いで、酸化物半導体層134の端面を覆う酸化物絶縁膜137を形成する。本実施の形態では、酸化物絶縁膜137として、プラズマCVD法により膜厚30nmの酸化窒化シリコン膜を形成した後、酸化窒化シリコン膜に酸素を導入する。酸化絶縁膜への酸素の導入は、例えば酸素ドープ処理によって行うことができる。
なお、酸素を酸化物絶縁膜137に導入した後、酸化物絶縁膜137の酸素過剰領域に含まれる酸素が離脱する温度、又はそれ以上の温度で熱処理を行ってもよい。当該熱処理によって、酸化物絶縁膜137の酸素過剰領域に含まれる酸素を酸化物半導体層134へと供給することができ、酸化物半導体層134の酸素欠損が補填される。なお、酸化物半導体層134への酸素の供給を目的とした該熱処理は、トランジスタの作製工程における他の熱処理と兼ねることも可能である。
酸化物絶縁膜137から酸化物半導体層134に酸素が供給されることで、酸化物半導体層134と酸化物絶縁膜137との界面準位密度を低減することができる。この結果、トランジスタの動作などに起因して、酸化物半導体層134と酸化物絶縁膜137との界面にキャリアが捕獲されることを抑制することができ、信頼性の高いトランジスタを得ることができる。
(実施の形態3)
本実施の形態では、実施の形態2に示したトランジスタを表示装置のスイッチング素子に用いる例を図7に示す。
図7は、表示装置の画素部の一部の模式図である。
チャネル形成領域の上面形状がU字形状またはC字形状であるトランジスタは、ドレイン電極層305がコンタクトホールを介して画素電極322と電気的に接続されている。
画素電極322は、酸化インジウム、インジウム錫酸化物、酸化インジウム酸化亜鉛等の材料を用いて形成することができる。
また、ゲート電極層302の周縁よりも内側に酸化物半導体層314が配置されている。従って、ゲート電極層302は、酸化物半導体層314の遮光膜としても機能する。
酸化物半導体層314のチャネル形成領域の上面形状は、C字形状またはU字形状であり、酸化物半導体層314の端面が酸化物絶縁膜で覆われている領域は、酸化物半導体層314の端面がソース電極層306と重なる領域と、酸化物半導体層314の端面がドレイン電極層305と重なる領域との合計面積よりも大きい。従って、ソース電極層306の周縁は、酸化物半導体層314の周縁と一部重なるが、重なる領域の幅が十分細いため、酸化物半導体層314の周縁から酸素の拡散を十分に行うことができる。
なお、ソース電極層306はソース配線308から分岐している。本実施の形態では、ソース配線308から分岐して、且つ、酸化物半導体層314と接して重なっている領域をソース電極層306と呼ぶ。
また、容量配線320がゲート電極層302と同じ材料及び同じ工程で形成され、画素電極322と、画素電極322と重なる容量配線320と、その間の絶縁膜を誘電体とする保持容量を形成している。
以上の工程により、ボトムゲート型のトランジスタと、保持容量等の素子を有するアクティブマトリクス基板を完成させることができる。例えば、これを用いてアクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定すれば良い。
また、アクティブマトリクス型のEL表示装置を作製する場合には、1つの画素に複数のトランジスタを設け、複数のトランジスタのレイアウトの少なくとも一つを本実施の形態に示したレイアウトとし、隣合う画素との間に隔壁を設け、画素電極である第1の電極上に少なくとも有機化合物を含む発光層と、発光層上に第2の電極を形成してアクティブマトリクス基板を封止基板と固定すればよい。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
(実施の形態4)
本実施の形態では、内周縁と外周縁を有する酸化物半導体層を用いる例を示す。
図8(A)は、トランジスタの上面図である。実施の形態1と酸化物半導体層のアイランド形状が異なる以外は、同じであるため、詳細な説明は省略することとする。
図8(A)に示すように、酸化物半導体層204には開口部213が設けられており、ソース電極層206とドレイン電極層205と重ならない位置に設けられている。従って、図8(A)に示すチャネル形成領域は、開口があり、穴が開いた状態となっている。また、開口部213は、ゲート電極層202と重なっている。また、図示しないが開口の内壁は、酸化物絶縁膜(十分な酸素を含み、酸化物半導体層への酸素供給源となるような膜)で覆われている。特に、酸化物半導体層204として、c軸が揃っている結晶部を含む酸化物半導体層を用いる場合、酸素や水素などは、c軸が揃っている結晶部を含む酸化物半導体層中において、ab面内方向に移動しやすく、c軸方向には移動しにくい傾向がある。
また、図8(B)は、酸化物半導体層204の形状を示す図であり、図8(B)には、酸化物半導体層204の端面に接する酸化物絶縁膜から酸素が供給される場合の酸素の拡散方向を示している。
酸化物半導体層204の外周縁からの拡散方向230は、外周縁から酸化物半導体層204の中心に向かう矢印が図8(B)に示されている。
また、酸化物半導体層204の内周縁(開口部)からの拡散方向231は、内周縁から酸化物半導体層204の外周縁に放射状に拡散している様子を矢印で示している。
このように、酸化物半導体層204に開口部213を設けることによって、内周縁と外周縁の両方から酸素の拡散を促すことができるため、開口部を設けない酸化物半導体層に比べて短時間で酸素の拡散を行うことができる。
また、ここでは酸素の拡散を例に示したが、水素の拡散についても同様のことが言える。水素の場合には、窒素雰囲気または減圧雰囲気下で加熱処理を行うことで、酸素とは逆方向に酸化物半導体層204中の水素が放出される。なお、酸化物半導体層204中の水素を放出するために複数の開口を形成し、窒素雰囲気または減圧雰囲気下で加熱処理を行った後、複数の開口のうち、幾つかと重なるようにソース電極層206(またはドレイン電極層205)を設けてもよく、その後に酸化物絶縁膜を形成し、残りの開口の内壁を覆う構成としてもよい。
また、図8(A)に示した開口213の上面形状は、幅がチャネル長Lよりも狭く、長さがチャネル幅より短い形状(四隅が丸い長方形形状)の例を示したが特に限定されず、その上面形状は、円形、楕円形、多角形であってもよい。
また、酸化物半導体層204として、c軸が揃っている結晶部を含む酸化物半導体層を用いる場合に限定されず、非晶質な酸化物半導体層であっても、内周縁と外周縁の両方から酸素や水素の拡散を促すことができることは有用である。
また、図8(A)では、酸化物半導体層204の外周縁をゲート電極層202の周縁の内側に配置する例を示したが、特に限定されず、ゲート電極層202は、ゲート絶縁層を介してチャネル形成領域と重なっていればよい。
また、表示装置の画素に配置するトランジスタの例を図9(A)及び図9(B)に示す。
図9(A)は画素の上面図の一例であり、図9(A)中の鎖線KJで切断した断面が図9(B)に相当する。
絶縁表面を有する基板301上にゲート電極層302が形成され、ゲート電極層302を覆うように、チャネル形成領域を含む酸化物半導体層314と、酸化物半導体層314上に接するソース電極層306及びドレイン電極層305と、ソース電極層306及びドレイン電極層305上に酸化物絶縁膜307とを有し、酸化物半導体層314にゲート絶縁層303に達する開口部313を複数有し、酸化物半導体層314の端面が酸化物絶縁膜307で覆われている。また、酸化物絶縁膜307上には層間絶縁膜311が形成され、その上に画素電極322が形成される。画素電極322は、酸化物絶縁膜307及び層間絶縁膜311に形成されたコンタクトホールを介してドレイン電極層305と電気的に接続する。
図9(A)に示すように、酸化物半導体314は、円形の開口部313を3つ有しており、図9(B)に示すように、その開口部313の内壁には酸化物絶縁膜307が接して設けられている。開口部313の内壁に接する酸化物絶縁膜307を設けることで効率よく、酸化物半導体層の中心部まで酸素を拡散できる。従って、トランジスタの製造プロセスを短時間で行うことができ、短時間であっても、酸化物半導体314の内周縁と外周縁の両方から十分に酸素の拡散ができるため、電気特性のバラツキも低減できる。
開口部313では、ゲート絶縁層303と酸化物絶縁膜307が接しており、ゲート電極層302と重なっている。
なお、ソース電極層306はソース配線308から分岐している。本実施の形態では、ソース配線308から分岐して、且つ、酸化物半導体層314と接して重なっている領域をソース電極層306と呼ぶ。
また、容量配線320がゲート電極層302と同じ材料及び同じ工程で形成され、画素電極322と、画素電極322と重なる容量配線320と、その間の絶縁膜を誘電体とする保持容量を形成している。
このようなボトムゲート型のトランジスタと、保持容量等の素子を有するアクティブマトリクス基板を作製することができる。酸化物半導体314は、開口部313を形成してもマスク数の増加や工程の増加もない。
図9(A)及び図9(B)に示すトランジスタを用いてアクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定すれば良い。
また、アクティブマトリクス型のEL表示装置を作製する場合には、1つの画素に複数のトランジスタを設け、複数のトランジスタのレイアウトの少なくとも一つを本実施の形態に示したレイアウトとし、隣合う画素との間に隔壁を設け、画素電極である第1の電極上に少なくとも有機化合物を含む発光層と、発光層上に第2の電極を形成してアクティブマトリクス基板を封止基板と固定すればよい。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
(実施の形態5)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、DVD(Digital Versatile Disc)などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルCDプレーヤ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置などが挙げられる。これらの電子機器の具体例を図10に示す。
図10(A)は、表示部を有するテーブル9000を示している。テーブル9000は、筐体9001に表示部9003が組み込まれており、表示部9003により映像を表示することが可能である。なお、4本の脚部9002により筐体9001を支持した構成を示している。また、電力供給のための電源コード9005を筐体9001に有している。
実施の形態1乃至4のいずれかに示すトランジスタは、表示部9003に用いることが可能であり、電子機器の表示品質の向上を実現することができる。
表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッチ入力機能を持たせることができる。
また、筐体9001に設けられたヒンジによって、表示部9003の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図10(B)は、テレビジョン装置9100を示している。テレビジョン装置9100は、筐体9101に表示部9103が組み込まれており、表示部9103により映像を表示することが可能である。なお、ここではスタンド9105により筐体9101を支持した構成を示している。
テレビジョン装置9100の操作は、筐体9101が備える操作スイッチや、別体のリモコン操作機9110により行うことができる。リモコン操作機9110が備える操作キー9109により、チャンネルや音量の操作を行うことができ、表示部9103に表示される映像を操作することができる。また、リモコン操作機9110に、当該リモコン操作機9110から出力する情報を表示する表示部9107を設ける構成としてもよい。
図10(B)に示すテレビジョン装置9100は、受信機やモデムなどを備えている。テレビジョン装置9100は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
実施の形態1乃至4のいずれかに示すトランジスタは、表示部9103、9107に用いることが可能であり、テレビジョン装置、及びリモコン操作機の表示品質の向上を実現することができる。
図10(C)はコンピュータであり、CPUを含む本体9201、筐体9202、表示部9203、キーボード9204、外部接続ポート9205、ポインティングデバイス9206等を含む。コンピュータは、実施の形態1乃至4のいずれかに示すトランジスタをその表示部9203に用いることにより作製され、表示品質の向上が実現する。
図11(A)及び図11(B)は2つ折り可能なタブレット型端末である。図11(A)は、開いた状態であり、タブレット型端末は、筐体9630、表示部9631a、表示部9631b、表示モード切り替えスイッチ9034、電源スイッチ9035、省電力モード切り替えスイッチ9036、留め具9033、操作スイッチ9038、を有する。
また、表示部9631aは、一部をタッチパネル領域9632aとすることができ、表示された操作キー9638にふれることでデータ入力をすることができる。なお、表示部9631aにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部9631aの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部9631aの全面をキーボードボタン表示させてタッチパネルとし、表示部9631bを表示画面として用いることができる。表示部9631a及び表示部9631bは、実施の形態1乃至4のいずれかに示すトランジスタをその画素に配置することにより作製され、表示品質の向上が実現する。
また、表示部9631bにおいても表示部9631aと同様に、表示部9631bの一部をタッチパネル領域9632bとすることができる。また、タッチパネルのキーボード表示切り替えボタン9639が表示されている位置に指やスタイラスなどでふれることで表示部9631bにキーボードボタン表示することができる。
また、タッチパネル領域9632aとタッチパネル領域9632bに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ9034は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ9036は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図11(A)では表示部9631bと表示部9631aの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図11(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9633、充放電制御回路9634、バッテリー9635、DCDCコンバータ9636を有する。なお、図11(B)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ9636を有する構成について示している。
なお、タブレット型端末は2つ折り可能なため、未使用時に筐体9630を閉じた状態にすることができる。従って、表示部9631a、表示部9631bを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図11(A)及び図11(B)に示したタブレット型端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池9633は、筐体9630の一面又は二面に効率的なバッテリー9635の充電を行う構成とすることができるため好適である。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図11(B)に示す充放電制御回路9634の構成、及び動作について図11(C)にブロック図を示し説明する。図11(C)には、太陽電池9633、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3が、図11(B)に示す充放電制御回路9634に対応する箇所となる。
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDCDCコンバータ9636で昇圧又は降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧又は降圧をすることとなる。また、表示部9631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635の充電を行う構成とすればよい。
なお太陽電池9633については、発電手段の一例として示したが、特に限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送受信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
101:基板
102:ゲート電極層
103:ゲート絶縁層
104:酸化物半導体層
105:ドレイン電極層
106:ソース電極層
107:酸化物絶縁膜
108:ソース配線
109:ドレイン配線
111:層間絶縁膜
112:ゲート電極層
114:酸化物半導体層
115:ドレイン電極層
116:ソース電極層
122:ゲート電極層
124:酸化物半導体層
125:ドレイン電極層
126:ソース電極層
131:基板
132:ゲート電極層
133:ゲート絶縁層
134:酸化物半導体層
135:ドレイン電極層
136:ソース電極層
137:酸化物絶縁膜
202:ゲート電極層
204:酸化物半導体層
205:ドレイン電極層
206:ソース電極層
213:開口部
230:外周縁からの拡散方向
231:内周縁(開口部)からの拡散方向
301:基板
302:ゲート電極層
303:ゲート絶縁層
305:ドレイン電極層
306:ソース電極層
307:酸化物絶縁膜
308:ソース配線
311:層間絶縁膜
313:開口部
314:酸化物半導体層
320:容量配線
322:画素電極
9000 テーブル
9001 筐体
9002 脚部
9003 表示部
9004 表示ボタン
9005 電源コード
9033 留め具
9034 スイッチ
9035 電源スイッチ
9036 スイッチ
9038 操作スイッチ
9201 本体
9202 筐体
9203 表示部
9204 キーボード
9205 外部接続ポート
9206 ポインティングデバイス
9630 筐体
9631 表示部
9631a 表示部
9631b 表示部
9632a タッチパネル領域
9632b タッチパネル領域
9633 太陽電池
9634 充放電制御回路
9635 バッテリー
9636 DCDCコンバータ
9637 コンバータ
9638 操作キー
9639 ボタン

Claims (8)

  1. ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層上の、チャネル形成領域を含む酸化物半導体層と、
    前記酸化物半導体層上に接するソース電極層及びドレイン電極層と、
    前記ソース電極層及び前記ドレイン電極層上の酸化物絶縁膜と、を有し、
    前記ソース電極層の周縁は、前記酸化物半導体層の周縁の内側に配置され、
    前記ドレイン電極層の周縁は、前記酸化物半導体層の周縁の内側に配置され、
    前記酸化物半導体層の端面は、前記酸化物絶縁膜で覆われており、
    前記ソース電極層の周縁と前記酸化物半導体層の周縁との間隔はチャネル長L以上であることを特徴とする半導体装置。
  2. ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層上の、チャネル形成領域を含む酸化物半導体層と、
    前記酸化物半導体層上に接するソース電極層及びドレイン電極層と、
    前記ソース電極層及び前記ドレイン電極層上の酸化物絶縁膜と、を有し、
    前記ソース電極層の周縁は、前記酸化物半導体層の周縁の内側に配置され、
    前記ドレイン電極層の周縁は、前記酸化物半導体層の周縁の内側に配置され、
    前記酸化物半導体層の端面は、前記酸化物絶縁膜で覆われており、
    前記ドレイン電極層の周縁と前記酸化物半導体層の周縁との間隔はチャネル長L以上であることを特徴とする半導体装置。
  3. 請求項1または2において、
    前記酸化物半導体層の周縁は、前記ゲート電極層の周縁の内側に配置することを特徴とする半導体装置。
  4. 請求項1乃至3のいずれか一において、
    前記ソース電極層または前記ドレイン電極層の上面形状は長方形であり、その四隅の周縁は、曲線を描くことを特徴とする半導体装置。
  5. 請求項1乃至3のいずれか一において、
    前記ソース電極層または前記ドレイン電極層の上面形状は長方形の四隅が切り取られた形状であることを特徴とする半導体装置。
  6. 請求項1乃至のいずれか一において、
    前記チャネル形成領域の上面形状は、C字形状またはU字形状であることを特徴とする半導体装置。
  7. 請求項1乃至6のいずれか一において、
    前記チャネル長Lは、4.5μm以下であることを特徴とする半導体装置。
  8. 請求項1乃至のいずれか一において、
    前記酸化物絶縁膜上にソース配線を有し、
    前記ソース配線は、前記酸化物絶縁膜に形成されたコンタクトホールを介して前記ソース電極層と電気的に接続することを特徴とする半導体装置。
JP2012055292A 2012-03-13 2012-03-13 半導体装置 Active JP6009182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012055292A JP6009182B2 (ja) 2012-03-13 2012-03-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012055292A JP6009182B2 (ja) 2012-03-13 2012-03-13 半導体装置

Publications (3)

Publication Number Publication Date
JP2013191648A JP2013191648A (ja) 2013-09-26
JP2013191648A5 JP2013191648A5 (ja) 2015-04-02
JP6009182B2 true JP6009182B2 (ja) 2016-10-19

Family

ID=49391629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012055292A Active JP6009182B2 (ja) 2012-03-13 2012-03-13 半導体装置

Country Status (1)

Country Link
JP (1) JP6009182B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6459271B2 (ja) * 2014-07-23 2019-01-30 Tianma Japan株式会社 イメージセンサ及びその駆動方法
CN104409509A (zh) * 2014-10-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管
JP2016225505A (ja) * 2015-06-01 2016-12-28 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
WO2017094548A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
US20180145096A1 (en) * 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662198B2 (ja) * 2004-04-14 2011-03-30 住友電気工業株式会社 横型半導体デバイスの配線構造
KR100615236B1 (ko) * 2004-08-05 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
JP4887646B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP2007134482A (ja) * 2005-11-10 2007-05-31 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP4691545B2 (ja) * 2007-12-20 2011-06-01 株式会社日立製作所 半導体装置の製造方法
JP2010114171A (ja) * 2008-11-05 2010-05-20 Hitachi Ltd 半導体装置
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
WO2011055644A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2013191648A (ja) 2013-09-26

Similar Documents

Publication Publication Date Title
JP7332759B2 (ja) 半導体装置
JP6875475B2 (ja) 発光装置
JP6419911B2 (ja) 半導体装置
JP5490948B2 (ja) 半導体素子
US9620650B2 (en) Semiconductor device and manufacturing method thereof
JP6200195B2 (ja) 半導体装置
JP2022089843A (ja) 表示装置
TWI705568B (zh) 半導體裝置及其製造方法
US9911755B2 (en) Semiconductor device including transistor and capacitor
JP2019195072A (ja) 半導体装置
US20140014947A1 (en) Semiconductor device
JP2013168644A (ja) 半導体装置、及びその作製方法
JP6009182B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160914

R150 Certificate of patent or registration of utility model

Ref document number: 6009182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250