Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6015221B2 - Manufacturing method of ceramic electronic component - Google Patents
[go: Go Back, main page]

JP6015221B2 - Manufacturing method of ceramic electronic component - Google Patents

Manufacturing method of ceramic electronic component Download PDF

Info

Publication number
JP6015221B2
JP6015221B2 JP2012175276A JP2012175276A JP6015221B2 JP 6015221 B2 JP6015221 B2 JP 6015221B2 JP 2012175276 A JP2012175276 A JP 2012175276A JP 2012175276 A JP2012175276 A JP 2012175276A JP 6015221 B2 JP6015221 B2 JP 6015221B2
Authority
JP
Japan
Prior art keywords
ceramic
conductive paste
powder
temperature
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012175276A
Other languages
Japanese (ja)
Other versions
JP2014036056A (en
Inventor
敏宏 原田
敏宏 原田
悟 松野
悟 松野
満洋 草野
満洋 草野
吉宏 福田
吉宏 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012175276A priority Critical patent/JP6015221B2/en
Publication of JP2014036056A publication Critical patent/JP2014036056A/en
Application granted granted Critical
Publication of JP6015221B2 publication Critical patent/JP6015221B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、例えば、積層セラミックコンデンサなどのセラミック電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a ceramic electronic component such as a multilayer ceramic capacitor.

一般的に、積層セラミックコンデンサは小型化してきており、外部電極の膜厚も薄くなってきている。このため、より緻密な外部電極が要求されてきている。   In general, the monolithic ceramic capacitor has been miniaturized, and the film thickness of the external electrode has been reduced. For this reason, a denser external electrode has been required.

ところが、外部電極が緻密になると、外部電極用導電性ペーストを焼き付ける時に、外部電極用導電性ペーストに内包されているカーボン成分がガス化し、ブリスタ(気泡)が発生する。   However, when the external electrode becomes dense, the carbon component contained in the external electrode conductive paste is gasified and blisters (bubbles) are generated when the external electrode conductive paste is baked.

そこで、例えば、特許文献1に記載の製造方法では、外部電極用導電性ペーストをセラミック素体に焼き付ける工程において、外部電極用導電性ペースト中に含まれるバインダ樹脂を除去するために必要な温度まで昇温する第1の領域と、外部電極用導電性ペーストを焼結するために必要な温度まで昇温する第2の領域と、第2の領域において昇温された温度から常温まで降温する第3の領域とに分けて、第1領域において、焼成炉内の圧力を大気圧から0.15MPaに加圧するとともに、焼成炉内の酸素濃度を30〜100ppmに設定して焼成する。   Therefore, for example, in the manufacturing method described in Patent Document 1, in the step of baking the conductive paste for external electrodes on the ceramic body, the temperature required to remove the binder resin contained in the conductive paste for external electrodes is increased. A first region for raising the temperature, a second region for raising the temperature to a temperature necessary for sintering the conductive paste for external electrodes, and a second region for lowering the temperature from the temperature raised in the second region to room temperature. In the first region, the pressure in the firing furnace is increased from atmospheric pressure to 0.15 MPa, and the oxygen concentration in the firing furnace is set to 30 to 100 ppm and fired.

そして、この製造方法により、バインダ樹脂の除去が促進されるとともに、残留カーボン量を減少させることができるので、残留カーボンに起因するブリスタ(気泡)の発生を抑制しつつ、緻密な外部電極の膜を形成することができる。   This manufacturing method facilitates the removal of the binder resin and can reduce the amount of residual carbon, so that a fine external electrode film can be formed while suppressing the generation of blisters (bubbles) due to the residual carbon. Can be formed.

特開2011−238834号公報JP 2011-238834 A

しかしながら、外部電極がCuである場合、外部電極用導電性ペーストに含まれているCu粉末に吸着したカーボンは燃焼・熱分解されにくく、特許文献1に記載の製造方法を使用しても、第1の領域において短時間で残留カーボン量を減少させることは難しい。そのため、例えば700℃〜750℃の温度領域では、残留バインダーガスの発生と外部電極の緻密化とが同時に起こるため、外部電極のブリスタ(電極膜が浮き上がる現象)の抑制と外部電極の緻密化とを両立させることが難しいという問題があった。   However, when the external electrode is Cu, the carbon adsorbed on the Cu powder contained in the external electrode conductive paste is difficult to be combusted and thermally decomposed, and even if the manufacturing method described in Patent Document 1 is used, In the region 1, it is difficult to reduce the amount of residual carbon in a short time. For this reason, for example, in the temperature range of 700 ° C. to 750 ° C., the generation of residual binder gas and the densification of the external electrode occur at the same time, thereby suppressing blistering of the external electrode (a phenomenon in which the electrode film rises) and There was a problem that it was difficult to achieve both.

それゆえに、本発明の目的は、外部電極のブリスタ(電極膜が浮き上がる現象)の抑制および緻密化を両立させることができるセラミック電子部品の製造方法を提供することである。   SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method for manufacturing a ceramic electronic component that can achieve both suppression and densification of external electrode blisters (a phenomenon in which an electrode film is lifted).

本発明は、
Caの酸化物を含むセラミック素体を形成する工程と、
前記セラミック素体の表面に、Cu粉末と粘度がlogη<2Pa・sになる温度が820℃〜870℃のガラスとを含む外部電極用導電性ペーストを塗布する工程と、
前記外部電極用導電性ペーストを、不活性ガス中で、ガラスの粘度がlogη=2Pa・s以下になる温度以上で、かつ、870℃以下の焼き付け温度で焼き付ける工程と、
を備えていること、を特徴とする、セラミック電子部品の製造方法である。
The present invention
Forming a ceramic body containing Ca oxide;
Applying a conductive paste for external electrodes including Cu powder and glass having a viscosity of log η <2 Pa · s at a temperature of 820 ° C. to 870 ° C. on the surface of the ceramic body;
Baking the conductive paste for external electrodes in an inert gas at a temperature not lower than the temperature at which the viscosity of the glass is log η = 2 Pa · s or lower and a baking temperature of 870 ° C. or lower;
A method for manufacturing a ceramic electronic component, comprising:

本発明では、外部電極用導電性ペーストのガラスに、軟化点が比較的高いガラスを用いているため、外部電極用導電性ペーストのCu粉末に吸着した残留カーボンが燃焼してバインダーガスが発生する温度領域(例えば750℃以下)において、ガラスの軟化流動が抑えられ、外部電極膜をポーラスな状態に保つことができる。そのため、残留バインダーガスが飛散し易くなり、外部電極のブリスタ(電極膜が浮き上がる現象)の発生が抑えられる。   In the present invention, a glass having a relatively high softening point is used as the glass of the conductive paste for external electrodes, so that residual carbon adsorbed on the Cu powder of the conductive paste for external electrodes burns to generate a binder gas. In the temperature range (for example, 750 ° C. or lower), the softening flow of the glass is suppressed, and the external electrode film can be kept in a porous state. Therefore, the residual binder gas is easily scattered, and the occurrence of blisters (a phenomenon in which the electrode film is lifted) of the external electrode is suppressed.

一方、セラミック素体にCa成分を含むため、バインダーガス飛散後の温度領域(例えば750℃以上)では、セラミック素体に含まれるCa成分がガラスに拡散し、ガラスの粘度を低下させる。そのため、ガラスの軟化流動が進み、Cu粉末間の空隙が埋まったり、Cu粉末が焼結したりして、外部電極膜が緻密化する。   On the other hand, since the ceramic element contains a Ca component, in the temperature range after the binder gas is scattered (for example, 750 ° C. or more), the Ca component contained in the ceramic element diffuses into the glass, thereby reducing the viscosity of the glass. Therefore, the softening flow of the glass proceeds, the gap between the Cu powders is filled, or the Cu powder is sintered, and the external electrode film becomes dense.

また、本発明は、セラミック素体の表面に塗布した外部電極用導電性ペーストの焼き付け後の厚みが、10〜20μmの範囲であること、を特徴とする、セラミック電子部品の製造方法である。   Moreover, this invention is a manufacturing method of the ceramic electronic component characterized by the thickness after baking of the electroconductive paste for external electrodes apply | coated to the surface of the ceramic element | base_body in the range of 10-20 micrometers.

外部電極の膜厚を薄くするためには、Cu粉末を微粒化させる必要がある。しかし、Cu粉末は粒子が小さいほど酸化し易くなる。そのため、Cu粉末に防錆処理を施す場合があるけれども、このような防錆剤はCu粉末に吸着している。従って、防錆剤由来のカーボンは低い温度領域でガス化し難く、高い温度領域でガス化するため、外部電極のブリスタ発生の要因となる。そのため、本発明は、セラミック素体の表面に塗布した外部電極用導電性ペーストの焼き付け後の厚みが10〜20μmの範囲の場合に特に有効である。   In order to reduce the thickness of the external electrode, it is necessary to atomize the Cu powder. However, the smaller the particles of Cu powder, the easier it is to oxidize. Therefore, although rust prevention treatment may be performed on Cu powder, such a rust inhibitor is adsorbed on Cu powder. Accordingly, the carbon derived from the rust preventive agent is difficult to gasify in the low temperature region and gasifies in the high temperature region, which causes generation of blisters in the external electrode. Therefore, the present invention is particularly effective when the thickness after baking of the conductive paste for external electrodes applied to the surface of the ceramic body is in the range of 10 to 20 μm.

また、本発明は、外部電極用導電性ペーストに含まれるCu粉末の微粒粉と扁平粉との比率が、扁平粉比率40%以上であること、を特徴とする、セラミック電子部品の製造方法である。これにより、セラミック素体のコーナー部における外部電極の膜切れ(以下、キレツと称する)が抑制される。   Moreover, this invention is a manufacturing method of the ceramic electronic component characterized by the ratio of the fine powder of Cu powder contained in the electroconductive paste for external electrodes, and flat powder being 40% or more of flat powder ratios. is there. Thereby, the film breakage (hereinafter referred to as “Kiretsu”) of the external electrode at the corner portion of the ceramic body is suppressed.

本発明によれば、外部電極のブリスタ(電極膜が浮き上がる現象)の抑制および緻密化を両立させることができる。   According to the present invention, it is possible to achieve both suppression and densification of external electrode blisters (a phenomenon in which the electrode film is lifted).

この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-mentioned object, other objects, features and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

本発明に係るセラミック電子部品の製造方法の一実施の形態を説明するための積層コンデンサを示す斜視図である。It is a perspective view which shows the multilayer capacitor for demonstrating one Embodiment of the manufacturing method of the ceramic electronic component which concerns on this invention. 図1に示した積層コンデンサのA−A断面図である。It is AA sectional drawing of the multilayer capacitor shown in FIG.

本発明に係るセラミック電子部品の製造方法の一実施の形態を、積層コンデンサを例にして説明する。   An embodiment of a method for producing a ceramic electronic component according to the present invention will be described by taking a multilayer capacitor as an example.

図1に示すように、積層コンデンサ1は、セラミック素体10と、セラミック素体10の表面に形成された外部電極20,22とを備えている。セラミック素体10は、互いに対向する一対の主面10a,10bと、互いに対向する一対の側面10c,10dおよび互いに対向する一対の端面10e,10fを有している。   As shown in FIG. 1, the multilayer capacitor 1 includes a ceramic body 10 and external electrodes 20 and 22 formed on the surface of the ceramic body 10. The ceramic body 10 has a pair of main surfaces 10a and 10b facing each other, a pair of side surfaces 10c and 10d facing each other, and a pair of end surfaces 10e and 10f facing each other.

外部電極20は、セラミック素体10の左側端部(左側端面10e)に形成され、セラミック素体10の主面10a,10bおよび側面10c,10dに回り込んでいる。外部電極22は、セラミック素体10の右側端部(右側端面10f)に形成され、セラミック素体10の主面10a,10bおよび側面10c,10dに回り込んでいる。ただし、外部電極20,22は、必ずしも側面10c,10dに回り込んでいる必要はない。セラミック素体10の外部電極20,22は、下地層とめっき層とから成る。   The external electrode 20 is formed at the left end portion (left end surface 10 e) of the ceramic body 10 and wraps around the main surfaces 10 a and 10 b and the side surfaces 10 c and 10 d of the ceramic body 10. The external electrode 22 is formed on the right end portion (right end surface 10f) of the ceramic body 10, and wraps around the main surfaces 10a and 10b and the side surfaces 10c and 10d of the ceramic body 10. However, the external electrodes 20 and 22 do not necessarily have to wrap around the side surfaces 10c and 10d. The external electrodes 20 and 22 of the ceramic body 10 are composed of a base layer and a plating layer.

図2に示すように、セラミック素体10は、内部電極パターン2と内部電極パターン4とが、厚み方向において、誘電体セラミック層6を介して対向している。この内部電極パターン2と内部電極パターン4とが、誘電体セラミック層6を介して対向している部分に静電容量が形成されている。   As shown in FIG. 2, in the ceramic body 10, the internal electrode pattern 2 and the internal electrode pattern 4 are opposed to each other via the dielectric ceramic layer 6 in the thickness direction. Capacitance is formed in a portion where the internal electrode pattern 2 and the internal electrode pattern 4 face each other with the dielectric ceramic layer 6 interposed therebetween.

内部電極パターン2の左側端部2aは、セラミック素体10の左側端面10eに引き出されて外部電極20に電気的に接続されている。内部電極パターン4の右側端部4aは、セラミック素体10の右側端面10fに引き出されて外部電極22に電気的に接続されている。   The left end portion 2 a of the internal electrode pattern 2 is drawn out to the left end surface 10 e of the ceramic body 10 and is electrically connected to the external electrode 20. The right end portion 4 a of the internal electrode pattern 4 is drawn out to the right end surface 10 f of the ceramic body 10 and is electrically connected to the external electrode 22.

次に、以上の構成からなる積層コンデンサ1の製造方法について説明する。   Next, a method for manufacturing the multilayer capacitor 1 having the above configuration will be described.

先ず、セラミック材料の粉末が、有機バインダおよび有機溶剤と共に混合され、スラリーとされる。セラミック材料としては、例えば、CaTiO3、CaZrO3などを主成分とする、Caを含む誘電体セラミックが用いられる。あるいは、これらの主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分が添加されたものが用いられる。 First, a ceramic material powder is mixed with an organic binder and an organic solvent to form a slurry. As the ceramic material, for example, a dielectric ceramic containing Ca and containing CaTiO 3 , CaZrO 3 or the like as a main component is used. Or what added subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components is used.

このスラリーは、ドクターブレード法によってシート状に成形された後、乾燥されてセラミックグリーンシートとされる。このセラミックグリーンシートは、焼成後は前述の誘電体セラミック層6となるべきものであり、以下、セラミックグリーンシート6とする。セラミックグリーンシート6の厚みは、焼成後0.5〜10μmであることが好ましい。   This slurry is formed into a sheet by the doctor blade method and then dried to form a ceramic green sheet. This ceramic green sheet should become the above-mentioned dielectric ceramic layer 6 after firing. The thickness of the ceramic green sheet 6 is preferably 0.5 to 10 μm after firing.

次に、セラミックグリーンシート6の上に、例えば、スクリーン印刷法などによって、内部電極用導電性ペーストが塗布され、所定の内部電極パターン2(もしくは内部電極パターン4)が形成される。内部電極パターン2,4の材料としては、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどが用いられる。内部電極パターン2,4の厚み(焼成後の最も厚い部分の厚み)は、0.5〜2.0μmであることが好ましい。   Next, a conductive paste for internal electrodes is applied on the ceramic green sheet 6 by, for example, a screen printing method to form a predetermined internal electrode pattern 2 (or internal electrode pattern 4). For example, Ni, Cu, Ag, Pd, Ag—Pd alloy, Au, or the like is used as the material of the internal electrode patterns 2 and 4. The thickness of the internal electrode patterns 2 and 4 (thickness of the thickest part after firing) is preferably 0.5 to 2.0 μm.

次に、内部電極パターン2,4が形成されていない外層用セラミックグリーンシート6が、所定枚数積み重ねられた後、その上に、内部電極パターン2が形成された内層用セラミックグリーンシート6と内部電極パターン4が形成された内層用セラミックグリーンシート6とが交互に所定枚数積み重ねられる。さらに、その上に、内部電極パターン2,4が形成されていない外層用セラミックグリーンシート6が、所定枚数積み重ねられる。こうして、マザー積層体が作成される。   Next, after stacking a predetermined number of outer layer ceramic green sheets 6 on which the internal electrode patterns 2 and 4 are not formed, the inner layer ceramic green sheets 6 and the internal electrodes on which the internal electrode pattern 2 is formed are stacked thereon. A predetermined number of ceramic green sheets 6 for the inner layer on which the pattern 4 is formed are alternately stacked. Further, a predetermined number of outer layer ceramic green sheets 6 on which the internal electrode patterns 2 and 4 are not formed are stacked thereon. In this way, a mother laminated body is created.

次に、マザー積層体は、静水圧プレス法などによって、セラミックグリーンシート6の積み重ね方向にプレスされ、圧着される。   Next, the mother laminate is pressed and pressure-bonded in the stacking direction of the ceramic green sheets 6 by an isostatic pressing method or the like.

次に、マザー積層体は所定の製品サイズにカットされる。製品サイズにカットされた未焼成のセラミック素体10は、バレル研磨などによって、角部や稜部に丸みが形成される。   Next, the mother laminate is cut into a predetermined product size. The unfired ceramic body 10 cut to the product size is rounded at corners and ridges by barrel polishing or the like.

次に、セラミック素体10が焼成される。焼成温度は、セラミックグリーンシート6や内部電極パターン2,4の材料に依存するけれども、900〜1300℃であることが好ましい。セラミックグリーンシート6は、焼成によって誘電体セラミック層6となる。誘電体セラミック層6の厚みは、0.5〜10μmであることが好ましい。   Next, the ceramic body 10 is fired. Although the firing temperature depends on the materials of the ceramic green sheet 6 and the internal electrode patterns 2 and 4, it is preferably 900 to 1300 ° C. The ceramic green sheet 6 becomes the dielectric ceramic layer 6 by firing. The thickness of the dielectric ceramic layer 6 is preferably 0.5 to 10 μm.

次に、焼成後のセラミック素体10の両端部に、外部電極20,22の下地層用導電性ペーストが浸漬法によって塗布、乾燥される。下地層用導電性ペーストは、Cu粉末およびガラスが、有機バインダおよび有機溶剤と共に混合され、ペーストとされる。   Next, the conductive paste for the underlayer of the external electrodes 20 and 22 is applied to both ends of the fired ceramic body 10 by an immersion method and dried. The conductive paste for the underlayer is made by mixing Cu powder and glass together with an organic binder and an organic solvent.

下地層用導電性ペーストのCu粉末は、微粒粉と扁平粉とから成り、微粒粉と扁平粉との比率が、扁平粉比率40%以上であることが好ましい。セラミック素体10の端部に塗布された下地層用導電性ペーストは、セラミック素体10の端面10e,10fの中央部のおける膜厚とセラミック素体10のコーナー部(例えば、主面10aと端面10eとの間の稜線部)における膜厚との間に、場所による膜厚差が生じている。従って、金属成分の焼結収縮(緻密化)が進むに従って、特に膜厚の薄いコーナー部において、膜切れ(以下、キレツと称する)が発生する場合がある。そこで、このキレツを抑制するために、Cu粉末に扁平粉が添加される。扁平粉が添加されることによって、膜厚方向の緻密化が進んでも、膜面方向の焼結収縮が抑制できる。微粒粉の粒径は0.45〜0.66μmであり、扁平粉の粒径は3.4〜3.55μmであることが好ましい。   The Cu powder of the conductive paste for the underlayer is composed of fine powder and flat powder, and the ratio of fine powder and flat powder is preferably a flat powder ratio of 40% or more. The conductive paste for the underlayer applied to the end of the ceramic body 10 has a film thickness at the center of the end faces 10e and 10f of the ceramic body 10 and a corner (for example, the main surface 10a and the main surface 10a). There is a difference in film thickness depending on the location between the film thickness at the ridge line part between the end face 10e and the film. Therefore, as the sintering shrinkage (densification) of the metal component progresses, film breakage (hereinafter referred to as “Kiretsu”) may occur particularly in the corner portion where the film thickness is thin. Therefore, flat powder is added to Cu powder in order to suppress this cracking. By adding the flat powder, sintering shrinkage in the film surface direction can be suppressed even if the film thickness becomes denser. The particle size of the fine powder is 0.45 to 0.66 μm, and the particle size of the flat powder is preferably 3.4 to 3.55 μm.

下地層用導電性ペーストのガラスとしては、820℃〜870℃の温度で、粘度がlogη<2Pa・sになる特性を有する、ホウケイ酸ガラスやシリカ系ガラスなどが粒子状で用いられる。ここで、ガラスの粘度は、ガラス平行板加圧粘度計(オプト企業製GPM−2)により測定される(ガラス圧粉体は、7mmφ、T=6〜8mm)。測定条件は、60.14gの加重をかけながら、5℃/minの昇温速度で、室温から870℃まで加熱される。ガラス粒子の平均粒径は、0.7〜5μmであることが好ましい。   As the glass of the conductive paste for the underlayer, borosilicate glass, silica-based glass, or the like having a characteristic that the viscosity becomes log η <2 Pa · s at a temperature of 820 ° C. to 870 ° C. is used in the form of particles. Here, the viscosity of the glass is measured by a glass parallel plate pressure viscometer (GPM-2 manufactured by Opt Corporation) (the glass green compact is 7 mmφ, T = 6 to 8 mm). The measurement condition is that heating is performed from room temperature to 870 ° C. at a rate of temperature increase of 5 ° C./min while applying a weight of 60.14 g. The average particle size of the glass particles is preferably 0.7 to 5 μm.

次に、下地層用導電性ペーストが塗布されたセラミック素体10は、チャンバ内に載置され、下地層用導電性ペーストが、大気、H2、N2、N2+水蒸気などを組み合わせた雰囲気中で、ガラスの粘度がlogη=2Pa・s以下になる温度以上で、かつ、870℃以下の焼き付け温度で焼き付けられる。 Next, the ceramic body 10 coated with the conductive paste for the underlayer is placed in the chamber, and the conductive paste for the underlayer combines air, H 2 , N 2 , N 2 + water vapor, and the like. In an atmosphere, the glass is baked at a baking temperature of 870 ° C. or lower and a temperature at which the viscosity of the glass becomes log η = 2 Pa · s or lower.

例えば、焼き付けプロセスとしては、以下の2つのプロセスが挙げられる。いずれのプロセスも、最後に還元性雰囲気をチャンバ内に導入することにより、下地層用導電性ペーストに含まれていたガラスが下地層の表面に偏析する。   For example, the following two processes are mentioned as the baking process. In either process, the reducing atmosphere is finally introduced into the chamber, so that the glass contained in the conductive paste for the base layer is segregated on the surface of the base layer.

<プロセス1>
(a)先ず、酸性/弱酸性雰囲気中で、下地層用導電性ペーストの脱バインダが行われ、下地層用導電性ペーストは下地層とされる。
(b)次に、酸性/弱酸性雰囲気が還元性雰囲気に入れ替えられて、還元性雰囲気中で、セラミック素体10と下地層との接合が行われる。
(c)次に、還元性雰囲気が酸性/弱酸性雰囲気に入れ替えられて、酸性/弱酸性雰囲気中で、下地層が焼結される。
(d)最後に、酸性/弱酸性雰囲気が還元性雰囲気に入れ替えられて、還元性雰囲気中で、下地層の表面にガラスが偏析される。
<Process 1>
(A) First, binder removal of the conductive paste for underlayer is performed in an acidic / weakly acidic atmosphere, and the conductive paste for underlayer is used as the underlayer.
(B) Next, the acidic / weakly acidic atmosphere is replaced with a reducing atmosphere, and the ceramic body 10 and the base layer are joined in the reducing atmosphere.
(C) Next, the reducing atmosphere is replaced with an acidic / weakly acidic atmosphere, and the underlayer is sintered in the acidic / weakly acidic atmosphere.
(D) Finally, the acidic / weakly acidic atmosphere is replaced with a reducing atmosphere, and the glass is segregated on the surface of the underlayer in the reducing atmosphere.

<プロセス2>
(a)先ず、酸性/弱酸性雰囲気中で、下地層用導電性ペーストの脱バインダが行われ、下地層用導電性ペーストは下地層とされる。
(b)次に、酸性/弱酸性雰囲気中で、下地層が焼結される。
(c)最後に、酸性/弱酸性雰囲気が還元性雰囲気に入れ替えられて、還元性雰囲気中で、下地層の表面にガラスが偏析されると共に、セラミック素体10と下地層との接合が行われる。
<Process 2>
(A) First, binder removal of the conductive paste for underlayer is performed in an acidic / weakly acidic atmosphere, and the conductive paste for underlayer is used as the underlayer.
(B) Next, the base layer is sintered in an acidic / weakly acidic atmosphere.
(C) Finally, the acidic / weakly acidic atmosphere is replaced with a reducing atmosphere, and the glass is segregated on the surface of the underlayer in the reducing atmosphere, and the ceramic body 10 and the underlayer are joined. Is called.

こうして、セラミック素体10の両端部に、それぞれ、外部電極20,22の下地層が形成される。焼き付け後の下地層の厚み(最も厚い部分の厚み)は10〜20μm(MAX20μm)の範囲であることが好ましい。下地層の焼き付け後の厚みが20μmより厚くなると、ブリスタが発生し易くなり、10μmより薄いと、IR不良が発生し易くなるためである。   Thus, the base layers of the external electrodes 20 and 22 are formed on both ends of the ceramic body 10, respectively. The thickness of the base layer after baking (the thickness of the thickest part) is preferably in the range of 10 to 20 μm (MAX 20 μm). This is because blisters are likely to occur when the thickness of the underlying layer after baking is greater than 20 μm, and IR defects are likely to occur when the thickness is less than 10 μm.

なお、本実施の形態では、セラミック素体10を焼成した後に、下地層用導電性ペーストを塗布、焼き付けて下地層を形成する方法(ポストファイア法)を採用している。しかし、セラミック素体10を焼成する前に、下地層用導電性ペーストを塗布して、内部電極パターン2,4やセラミックグリーンシート6と同時に、下地層用導電性ペーストを焼き付けて下地層を形成する方法(コファイア法)を採用してもよい。   In the present embodiment, a method (postfire method) is employed in which after the ceramic body 10 is fired, a base layer conductive paste is applied and baked to form the base layer. However, before firing the ceramic body 10, the base layer conductive paste is applied, and the base layer conductive paste is baked simultaneously with the internal electrode patterns 2, 4 and the ceramic green sheet 6 to form the base layer. A method (cofire method) may be employed.

この後、はんだ付け性や耐湿性などを良好にするため、外部電極20,22のめっき層が、電解めっきなどの方法によって下地層の表面に形成される。めっき層の材料としては、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどが用いられる。めっき層は、複数層で構成されていてもよい。好ましくは、Niめっき層(一次めっき層)とSnめっき層(二次めっき層)の2層構造である。1つのめっき層の厚み(最も厚い部分の厚み)は、1〜10μmであることが好ましい。   Thereafter, in order to improve solderability, moisture resistance, and the like, the plating layers of the external electrodes 20 and 22 are formed on the surface of the base layer by a method such as electrolytic plating. As the material for the plating layer, for example, Ni, Cu, Ag, Pd, Ag—Pd alloy, Au, or the like is used. The plating layer may be composed of a plurality of layers. Preferably, it has a two-layer structure of a Ni plating layer (primary plating layer) and a Sn plating layer (secondary plating layer). It is preferable that the thickness of one plating layer (thickness of the thickest part) is 1-10 micrometers.

こうして、積層コンデンサ1が得られる。   In this way, the multilayer capacitor 1 is obtained.

(積層コンデンサのブリスタ発生およびIR不良の評価)
下地層用導電性ペーストとして、Cu粉末と粘度ηがlogη≦2Pa・sになる温度が800℃〜900℃のガラスとを含む複数の導電性ペーストを使用して、前記実施の形態の製造方法で、積層コンデンサ1が作成された。そして、作成した積層コンデンサ1の試料1〜試料16のブリスタ発生とIR不良とが評価された。表1は評価結果を示す。
(Evaluation of blister generation and IR failure of multilayer capacitors)
A manufacturing method according to the above embodiment using a plurality of conductive pastes including Cu powder and glass having a viscosity η of log η ≦ 2 Pa · s at a temperature of 800 ° C. to 900 ° C. Thus, the multilayer capacitor 1 was produced. And the blister generation | occurrence | production and IR defect of the samples 1-16 of the produced multilayer capacitor 1 were evaluated. Table 1 shows the evaluation results.

Figure 0006015221
Figure 0006015221

ブリスタの発生は、積層コンデンサ1の幅方向の1/2の位置を長さ方向に沿って切断した(1/2)LT断面、もしくは、積層コンデンサ1の厚さ方向の1/2の位置を長さ方向に沿って切断した(1/2)LW断面を、KEYENCE社のデジタルマイクロスコープVHX(倍率は200倍)を用いて観察された。ブリスタの発生評価は、試料1〜試料16に対して、それぞれ、サンプル数n=300個の積層コンデンサ1に対して行った。   The occurrence of blister is the (1/2) LT section obtained by cutting a half position in the width direction of the multilayer capacitor 1 along the length direction, or a half position in the thickness direction of the multilayer capacitor 1. A (1/2) LW cross section cut along the length direction was observed using a digital microscope VHX (magnification: 200 times) manufactured by KEYENCE. The evaluation of blister generation was performed for each of Sample 1 to Sample 16 with respect to the multilayer capacitor 1 having the number of samples n = 300.

IR不良は、Niめっき層(一次めっき層)とSnめっき層(二次めっき層)の2層構造のめっき処理が完了した積層コンデンサ1(サンプル数n=10万個)を、IR(絶縁抵抗)測定し、IR値が平均値より3σ以下に低下したIR不良サンプルの有無を確認した。   IR failure is caused by the multilayer capacitor 1 (the number of samples n = 100,000) in which the two-layer plating process of the Ni plating layer (primary plating layer) and the Sn plating layer (secondary plating layer) is completed. ) Was measured, and the presence or absence of an IR defective sample in which the IR value decreased to 3σ or less from the average value was confirmed.

焼き付け後の下地層の厚みは、積層コンデンサ1の幅方向の1/2の位置を長さ方向に沿って切断した(1/2)LT断面を、KEYENCE社のデジタルマイクロスコープVHXを用いて測定された。表1に記載された測定値は、同じ加工条件で作製した1ロットの積層コンデンサ1の20万個のサンプルのうち、IR測定のため10万個使用し、残りのサンプルの中からn=10個ランダムに抜き取ったサンプルを測定した平均値(少数点以下を四捨五入した平均値)である。   The thickness of the undercoat layer after baking was measured using a digital microscope VHX manufactured by KEYENCE Corp. (1/2) LT cross section obtained by cutting a half position in the width direction of the multilayer capacitor 1 along the length direction. It was done. The measured values shown in Table 1 are used for IR measurement among 200,000 samples of one lot of multilayer capacitors 1 manufactured under the same processing conditions, and n = 10 among the remaining samples. It is an average value (average value obtained by rounding off the decimal point) of samples sampled randomly.

なお、セラミック素体10のCa成分の分布は、例えば、積層コンデンサ1の幅方向の1/2の位置を長さ方向に沿って切断した(1/2)LT断面が、波長分散型X線分析装置(WDX)を用いて観察された。   The distribution of the Ca component of the ceramic body 10 is, for example, a (1/2) LT section obtained by cutting a half position in the width direction of the multilayer capacitor 1 along the length direction. Observed using an analyzer (WDX).

表1の試料1および試料2から、粘度がlogη≦2Pa・sになる温度が800℃のガラスを含む下地層用導電性ペーストを用いた場合は、ブリスタ発生とIR不良とが認められた。   From Sample 1 and Sample 2 in Table 1, when an underlying layer conductive paste containing glass having a viscosity of log η ≦ 2 Pa · s and having a temperature of 800 ° C. was used, blistering and IR failure were observed.

また、表1の試料9から、粘度がlogη≦2Pa・sになる温度が900℃のガラスを含む下地層用導電性ペーストを用いた場合は、下地層用導電性ペーストの焼き付け温度が900℃となり、ブリスタ発生とIR不良とが認められた。   Further, from the sample 9 in Table 1, when the conductive paste for the base layer including glass having a viscosity of log η ≦ 2 Pa · s including 900 ° C. is used, the baking temperature of the conductive paste for the base layer is 900 ° C. Thus, the occurrence of blistering and IR failure were recognized.

さらに、表1の試料10から、粘度がlogη≦2Pa・sになる温度が850℃のガラスを含む下地層用導電性ペーストを用いた場合であっても、下地層用導電性ペーストの焼き付け温度が800℃であれば、ガラスの粘度はlogη>2Pa・sであり、IR不良が認められた。   Furthermore, even if it is a case where the conductive paste for base layers containing the glass whose glass viscosity is 850 degreeC from the sample 10 of Table 1 is used, the baking temperature of the conductive paste for base layers is used. Was 800 ° C., the viscosity of the glass was log η> 2 Pa · s, and an IR defect was observed.

これに対して、Cu粉末と粘度がlogη≦2Pa・sになる温度が820℃〜870℃のガラスとを含む下地層用導電性ペーストを使用して、ガラスの粘度がlogη=2Pa・s以下になる温度以上で、かつ、870℃以下の焼き付け温度で下地層用導電性ペースト焼き付けた場合(試料3〜試料8、および、試料11〜試料16の場合)は、ブリスタ発生およびIR不良のいずれもが認められなかった。   On the other hand, using a conductive paste for an underlayer containing Cu powder and glass having a viscosity of log η ≦ 2 Pa · s and a temperature of 820 ° C. to 870 ° C., the viscosity of the glass is log η = 2 Pa · s or less. When the conductive paste for the base layer is baked at a baking temperature of 870 ° C. or lower (in the case of Sample 3 to Sample 8 and Sample 11 to Sample 16), either blister generation or IR failure No tick was observed.

(外部電極のキレツ発生率の評価)
下地層用導電性ペーストとして、Cu粉末の微粒粉と扁平粉との比率を変更した複数の導電性ペーストを使用して、前記実施の形態の製造方法で、積層コンデンサ1が作成された。そして、作成した積層コンデンサ1(試料21〜試料24)の外部電極20,22のキレツ発生率が評価された。表2は評価結果を示す。
(Evaluation of cracking rate of external electrode)
Using the plurality of conductive pastes in which the ratio of the fine powder of the Cu powder and the flat powder was changed as the conductive paste for the underlayer, the multilayer capacitor 1 was created by the manufacturing method of the above embodiment. The crease generation rate of the external electrodes 20 and 22 of the produced multilayer capacitor 1 (Samples 21 to 24) was evaluated. Table 2 shows the evaluation results.

Figure 0006015221
Figure 0006015221

外部電極20,22のキレツの観察は、Nikon社製の立体顕微鏡(倍率は約40〜50倍)を用いて、サンプル数n=600個の積層コンデンサ1に対して行われた。キレツの判定基準は、キレツの長さが、セラミック素体10のコーナー部の長さの1/3以上に達している場合を不良と判定した。   The crispness of the external electrodes 20 and 22 was observed on the multilayer capacitor 1 having n = 600 samples using a Nikon stereo microscope (magnification is about 40 to 50 times). As a criterion for determining the sharpness, the case where the length of the sharpness reached 1/3 or more of the length of the corner portion of the ceramic body 10 was determined to be defective.

表2の試料21から、Cu粉末の扁平粉比率が0%である場合は、キレツ発生率が4.0%と高い割合でキレツが発生していることが認められた。   From Sample 21 in Table 2, it was confirmed that when the flat powder ratio of the Cu powder was 0%, the generation of cricket was generated at a high rate of 4.0%.

これに対して、Cu粉末の扁平粉比率が40%以上である場合(試料22〜試料24の場合)は、キレツ発生率が0.2〜0.7%と低く、殆んどキレツが発生していないことが認められた。   On the other hand, when the flat powder ratio of Cu powder is 40% or more (in the case of sample 22 to sample 24), the crease generation rate is as low as 0.2 to 0.7%, and almost crease is generated. It was recognized that they did not.

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
例えば、本発明は2端子のセラミック電子部品だけではなく、アレイ型など多端子のセラミック電子部品にも適用できる。この場合、外部電極は帯状となり、側面への回り込みはない。セラミック素体の内部電極も必ずしも必要なものではない。
In addition, this invention is not limited to the said embodiment, A various deformation | transformation is carried out within the range of the summary.
For example, the present invention can be applied not only to a two-terminal ceramic electronic component but also to an array type multi-terminal ceramic electronic component. In this case, the external electrode has a belt shape and does not wrap around the side surface. The internal electrode of the ceramic body is not necessarily required.

また、セラミックグリーンシートの材料としては、誘電体セラミックの他に、PZT系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミックを用いることができる。圧電体セラミックを用いた場合、セラミック電子部品は圧電部品として機能する。半導体セラミックを用いた場合、セラミック電子部品はサーミスタとして機能する。   In addition to dielectric ceramics, piezoelectric ceramics such as PZT ceramics and semiconductor ceramics such as spinel ceramics can be used as the ceramic green sheet material. When the piezoelectric ceramic is used, the ceramic electronic component functions as a piezoelectric component. When a semiconductor ceramic is used, the ceramic electronic component functions as a thermistor.

1 積層コンデンサ
2,4 内部電極パターン
6 セラミックグリーンシート(誘電体セラミック層)
10 セラミック素体
20,22 外部電極
1 Multilayer capacitor 2, 4 Internal electrode pattern 6 Ceramic green sheet (dielectric ceramic layer)
10 Ceramic body 20, 22 External electrode

Claims (3)

Caの酸化物を含むセラミック素体を形成する工程と、
前記セラミック素体の表面に、Cu粉末と粘度がlogη<2Pa・sになる温度が820℃〜870℃のガラスとを含む外部電極用導電性ペーストを塗布する工程と、
前記外部電極用導電性ペーストを、不活性ガス中で、ガラスの粘度がlogη=2Pa・s以下になる温度以上で、かつ、870℃以下の焼き付け温度で焼き付ける工程と、
を備えていること、を特徴とする、セラミック電子部品の製造方法。
Forming a ceramic body containing Ca oxide;
Applying a conductive paste for external electrodes including Cu powder and glass having a viscosity of log η <2 Pa · s at a temperature of 820 ° C. to 870 ° C. on the surface of the ceramic body;
Baking the conductive paste for external electrodes in an inert gas at a temperature not lower than the temperature at which the viscosity of the glass is log η = 2 Pa · s or lower and a baking temperature of 870 ° C. or lower;
A method for producing a ceramic electronic component, comprising:
前記セラミック素体の表面に塗布した前記外部電極用導電性ペーストの焼き付け後の厚みが、10〜20μmの範囲であること、を特徴とする、請求項1に記載のセラミック電子部品の製造方法。   2. The method for manufacturing a ceramic electronic component according to claim 1, wherein a thickness of the external electrode conductive paste applied to the surface of the ceramic body after baking is in a range of 10 to 20 μm. 前記外部電極用導電性ペーストに含まれるCu粉末の微粒粉と扁平粉との比率が、扁平粉比率40%以上であること、を特徴とする、請求項1または請求項2に記載のセラミック電子部品の製造方法。   3. The ceramic electron according to claim 1, wherein the ratio of the fine powder and the flat powder of the Cu powder contained in the external electrode conductive paste is a flat powder ratio of 40% or more. 4. A manufacturing method for parts.
JP2012175276A 2012-08-07 2012-08-07 Manufacturing method of ceramic electronic component Expired - Fee Related JP6015221B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012175276A JP6015221B2 (en) 2012-08-07 2012-08-07 Manufacturing method of ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012175276A JP6015221B2 (en) 2012-08-07 2012-08-07 Manufacturing method of ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2014036056A JP2014036056A (en) 2014-02-24
JP6015221B2 true JP6015221B2 (en) 2016-10-26

Family

ID=50284876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012175276A Expired - Fee Related JP6015221B2 (en) 2012-08-07 2012-08-07 Manufacturing method of ceramic electronic component

Country Status (1)

Country Link
JP (1) JP6015221B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7136333B2 (en) * 2019-03-28 2022-09-13 株式会社村田製作所 Chip type ceramic electronic component and manufacturing method thereof
JP7491411B2 (en) * 2021-02-01 2024-05-28 株式会社村田製作所 Electronic Components
JP7552739B2 (en) * 2021-02-01 2024-09-18 株式会社村田製作所 Electronic Components
WO2025018014A1 (en) * 2023-07-18 2025-01-23 株式会社村田製作所 Multilayer ceramic capacitor
WO2025197203A1 (en) * 2024-03-18 2025-09-25 株式会社村田製作所 Multilayer ceramic capacitor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297146A (en) * 2002-04-03 2003-10-17 Murata Mfg Co Ltd Electrically conductive paste and layer stack ceramic electronic component using it
WO2006003755A1 (en) * 2004-07-06 2006-01-12 Murata Manufacturing.Co., Ltd. Electroconductive paste and ceramic electronic parts using the same
JP2011192968A (en) * 2010-02-19 2011-09-29 Murata Mfg Co Ltd Capacitor and method of manufacturing the same

Also Published As

Publication number Publication date
JP2014036056A (en) 2014-02-24

Similar Documents

Publication Publication Date Title
KR20220116120A (en) Multilayer electronic component and method for manufacturing multilayer electronic component
JP2017011172A (en) Multilayer ceramic capacitor and manufacturing method therefor
JP2014220324A (en) Multilayer ceramic capacitor
JP2013048208A (en) Multilayer ceramic electronic component
JP6015221B2 (en) Manufacturing method of ceramic electronic component
JP5780856B2 (en) Multilayer ceramic capacitor
JP6330484B2 (en) Ceramic electronic components
CN102105954A (en) Stacked Electronic Components
JP2012169620A (en) Multilayer ceramic electronic component and method for manufacturing the same
JP5423977B2 (en) Manufacturing method of multilayer ceramic electronic component
JP5527404B2 (en) Multilayer ceramic electronic components
JP2012182355A (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP4998222B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JPWO2012173018A1 (en) Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component
JP2021052103A (en) Manufacturing method of ceramic electronic component and ceramic electronic component
JP2018107422A (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP2019004021A (en) Multilayer ceramic capacitor
JP5471799B2 (en) Manufacturing method of electronic parts
JP2005101317A (en) Ceramic electronic component and its manufacturing method
JP5527405B2 (en) Multilayer ceramic electronic components
US20150116895A1 (en) Conductive paste composition for external electrode, multilayer ceramic electronic component using the same, and manufacturing method thereof
JP5527401B2 (en) Multilayer ceramic electronic components
JP5527403B2 (en) Multilayer ceramic electronic components
JP5527400B2 (en) Multilayer ceramic electronic components
JP2015043447A (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6015221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees