JP6019714B2

JP6019714B2 - 信号処理装置および方法、撮像装置、並びに、固体撮像素子

Info

Publication number: JP6019714B2
Application number: JP2012103132A
Authority: JP
Inventors: 怜史緒方; 吉川　玲; 玲吉川; 弘知海老原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2012-04-27
Filing date: 2012-04-27
Publication date: 2016-11-02
Anticipated expiration: 2032-04-27
Also published as: US9160940B2; JP2013232755A; CN103379292B; US20130286265A1; US20160014355A1; US9712766B2; CN103379292A

Description

本技術は、信号処理装置および方法、撮像装置、並びに、固体撮像素子に関し、特に、偽信号の発生を抑制することができるようにした信号処理装置および方法、撮像装置、並びに、固体撮像素子に関する。

従来、撮像素子におけるカラムADC回路では、画素信号読み出しを行うソースフォロワ（Source Follower）回路の出力段にあたる垂直信号線（VSL）と基準電圧とを、コンパレータ回路で比較することによるA/D変換が行われていた。

一般的に、垂直信号線（VSL）は、コンパレータ回路に直接入力されている。そのため、A/D変換期間に垂直信号線（VSL）の出力変動が発生すると、本来読み出しを行いたい信号に誤差が生じてしまい偽信号となってA/D変換されてしまう恐れがあった。

そこで、出力変動を抑制する手法として、垂直信号線（VSL）に遮断スイッチを設ける手法が提案された（例えば、特許文献１参照）。

特開２００８−６７１０７号公報

しかしながら、この方法の場合、スイッチングが１度しか行われないため、スイッチング時のチャージインジェクションやクロックフィードスルーによるサンプリングノードの変動が信号誤差として現れてしまう恐れがあった。

本技術は、このような状況に鑑みて提案されたものであり、偽信号の発生を抑制することを目的とする。

本技術の一側面は、画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間の一部において、前記A/D変換を行うA/D変換部への前記信号の供給を停止する制御部と、前記制御部により前記A/D変換部への前記信号の供給が停止されている状態において、前記制御部により前記A/D変換部への前記信号の供給が停止された時の前記信号の信号値を保持し、保持している前記信号値を前記A/D変換部に供給する保持部とを備える信号処理装置である。

前記A/D変換部は、画素のノイズ信号をA/D変換するプリチャージ期間と、画素のデータを含む信号をA/D変換するデータ期間の２つのA/D変換期間を有し、前記プリチャージ期間のA/D変換結果と、前記データ期間のA/D変換結果との差分を取るCDS（Correlated Double Sampling）動作を行うことができる。

前記制御部は、前記A/D変換期間の前記データ期間の一部において、前記A/D変換部への前記信号の供給を停止することができる。

前記制御部は、前記データ期間の開始時刻において、前記A/D変換部への前記信号の供給を停止することができる。

前記制御部は、前記データ期間の開始時刻より前の時刻において、前記A/D変換部への前記信号の供給を停止することができる。

前記制御部は、さらに、前記A/D変換期間の前記プリチャージ期間の一部において、前記A/D変換部への前記信号の供給を停止することができる。

前記制御部は、前記プリチャージ期間の開始時刻において、前記A/D変換部への前記信号の供給を停止することができる。

前記制御部は、前記プリチャージ期間の開始時刻より前の時刻において、前記A/D変換部への前記信号の供給を停止することができる。

前記制御部は、前記信号が伝送される信号線と、前記A/D変換部の入力との接続を制御するスイッチと、前記スイッチを制御する制御信号を供給する制御信号供給部とを有し、前記制御信号供給部は、前記A/D変換期間の一部において、前記信号線と前記A/D変換部の入力とを遮断する制御信号を前記スイッチに供給することができる。

前記スイッチは、相補スイッチよりなることができる。

前記保持部は、前記A/D変換部の入力と基準電位との間に形成される、前記信号値を保持するキャパシタを有することができる。

前記A/D変換部をさらに有することができる。

前記A/D変換部は、画素アレイの所定の列の各画素の電荷に応じた信号をA/D変換することができる。

前記画素から読み出される電荷に応じた信号を生成し、伝送するソースフォロワ部をさらに有し、前記制御部は、前記A/D変換期間の一部において、前記ソースフォロワ部から出力される前記信号の、前記A/D変換部への供給を停止することができる。

画素において前記電荷を蓄積するフォトダイオードと、前記フォトダイオードから読み出された前記電荷を保持するフローティングディフュージョン部とをさらに備え、前記ソースフォロワ部は、前記フローティングディフュージョン部に保持されている前記電荷に応じた信号を生成し、伝送することができる。

本技術の一側面は、また、信号処理装置の信号処理方法において、前記信号処理装置が、画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間の一部において、前記A/D変換を行うA/D変換部への前記信号の供給を停止し、前記A/D変換部への前記信号の供給が停止されている状態において、前記A/D変換部への前記信号の供給が停止された時の前記信号の信号値を保持し、保持している前記信号値を前記A/D変換部に供給する信号処理方法である。

本技術の他の側面は、被写体を撮像する撮像部と、前記撮像部による撮像により得られた画像データを画像処理する画像処理部とを備え、前記撮像部は、画素から読み出される電荷に応じた信号をA/D変換し、前記画像データを生成するA/D変換部と、前記信号のA/D変換が行われるA/D変換期間の一部において、前記A/D変換部への前記信号の供給を停止する制御部と、前記制御部により前記A/D変換部への前記信号の供給が停止されている状態において、前記制御部により前記A/D変換部への前記信号の供給が停止された時の前記信号の信号値を保持し、保持している前記信号値を前記A/D変換部に供給する保持部とを備える撮像装置である。

本技術のさらに他の側面は、画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間の一部において、前記A/D変換を行うA/D変換部への前記信号の供給を停止する制御部と、前記制御部により前記A/D変換部への前記信号の供給が停止されている状態において、前記制御部により前記A/D変換部への前記信号の供給が停止された時の前記信号の信号値を保持し、保持している前記信号値を前記A/D変換部に供給する保持部とを備える固体撮像素子である。

本技術の一側面においては、画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間の一部において、A/D変換を行うA/D変換部への信号の供給が停止され、そのA/D変換部への信号の供給が停止されている状態において、そのA/D変換部への信号の供給が停止された時のその信号の信号値を保持し、保持している信号値がA/D変換部に供給される。

本技術の他の側面においては、被写体を撮像した撮像部の画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間の一部において、その信号の供給が停止され、その信号の供給が停止されている状態において、その信号の供給が停止された時のその信号の信号値が保持され、保持されている信号値がA/D変換され、生成された画像データが画像処理される。

本技術によれば、情報を処理することが出来る。特に、偽信号の発生を抑制することができる。

撮像装置の一部の主な構成例を示す図である。撮像装置の各信号の様子の例を示すタイミングチャートである。撮像装置の一部の主な構成例を示す図である。撮像装置の各信号の様子の例を示すタイミングチャートである。撮像装置の一部の主な構成例を示す図である。撮像装置の各信号の様子の例を示すタイミングチャートである。本技術を適用した撮像装置の一部の主な構成例を示す図である。撮像装置の各信号の様子の例を示すタイミングチャートである。撮像装置の各信号の様子の例を示すタイミングチャートである。サンプルホールド制御処理の流れの例を説明するフローチャートである。撮像装置の主な構成例を示す図である。コンピュータの主な構成例を示すブロック図である。

以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（撮像装置）
２．第２の実施の形態（撮像装置）
３．第３の実施の形態（コンピュータ）

＜１．第１の実施の形態＞
［１−１偽信号の発生］
従来、撮像素子におけるカラムADC（Analog Digital Converter）回路では画素信号読み出しを行うソースフォロワ回路（SF（Source Follower））の出力段にあたる垂直信号線（VSL）と基準電圧とをコンパレータ回路で比較することによりA/D（Analog / Digital）変換を行っていた。

図１は、撮像装置の一部の主な構成例を示す図である。図１に示される撮像装置１０は、被写体を撮像し、被写体からの光を光電変換し、各画素の電荷をA/D変換してデジタルデータとして出力する。

図１に示されるように、撮像装置１０は、画素部１１、ソースフォロワ部１２、およびカラムA/D変換部１３を有する。

画素部１１は、被写体からの光を光電変換する１画素分の構成を示している。画素部１１は、フォトダイオード（PD）２１、転送ゲート（TG）２２、およびリセットトランジスタ（RST）２３を有する。

フォトダイオード（PD）２１は、被写体からの光を光電変換し、電荷を蓄積する。転送ゲート（TG）２２は、フォトダイオード（PD）とフローティングディフュージョン（FD）との間に設けられ、フォトダイオード（PD）２１に蓄積された電荷の読み出しを制御する。リセットトランジスタ（RST）２３は、基準電位VDDとフローティングディフュージョン（FD）との間に設けられ、フローティングディフュージョン（FD）の初期化を制御する。

ソースフォロワ部１２は、画素部１１から電荷を読み出し、読み出した電荷をカラムA/D変換部１３に供給する。ソースフォロワ部１２は、増幅トランジスタ（AMP）３１、選択トランジスタ（SEL）３２、および電流源３３を有する。

増幅トランジスタ（AMP）３１は、フローティングディフュージョン（FD）における電荷蓄積による電位変動（画素出力変動）を増幅し、その増幅した画素出力変動を選択トランジスタ（SEL）３２に伝達する。

選択トランジスタ（SEL）３２は、その画素出力変動の垂直信号線（VSL）上の伝送を制御する。電流源３３は、画素出力変動読み出しのための垂直信号線（VSL）の負荷である。

カラムA/D変換部１３は、垂直信号線（VSL）を介して伝送される画素出力変動をA/D変換し、デジタルデータ（画像データ）として出力する。カラムA/D変換部１３は、コンパレータ４１を有する。

コンパレータ４１は、垂直信号線（VSL）を介して伝送される画素出力変動を、基準電位Vrefと比較し、その比較結果（２値データ）を出力する。

しかしながら、このような構成の場合、垂直信号線（VSL）がコンパレータ４１に直接入力されている。そのため、A/D変換部１３のA/D変換が行われるA/D変換期間に垂直信号線（VSL）の出力変動が発生すると、本来読み出しを行いたい信号に誤差が生じてしまい、図２に示される例のように、偽信号となってA/D変換されてしまう恐れがあった。

図２は、撮像装置の各信号の様子の例を示すタイミングチャートである。図２の例の場合、転送信号パルスにより転送ゲート（TG）２２が開かれてフォトダイオード（PD）２１に蓄積されている電荷がフローティングディフュージョン（FD）に読み出された後、垂直信号線（VSL）の電位が、画素出力変動（画素信号）とは別の要因により、図２の２点鎖線に示されるように変動している。

そのため、A/D変換期間のデータ相においても、垂直信号線（VSL）の電位が変動してしまい、A/D変換結果に誤差（偽信号）が含まれる恐れがあった。

このような画素出力変動を発生させる要因として、例えば、共有画素からのブルーミングが考えられる。

図３は、撮像装置の一部の主な構成例を示す図である。図３の例の場合、撮像装置１０は、画素部１１の代わりに画素部５１を有する。

画素部５１は、複数のフォトダイオード（PD）および転送ゲート（TG）が、１つのフローティングディフュージョン（FD）を共有している。図３の例の場合、画素部５１は、フォトダイオード（PD）２１および転送ゲート（TG）２２の他に、フォトダイオード（PD）６１および転送ゲート（TG）６２を有し、それらが、１つのフローティングディフュージョン（FD）およびリセットトランジスタ（RST）２３を共有する。したがって、フォトダイオード（PD）２１および転送ゲート（TG）２２と、フォトダイオード（PD）６１および転送ゲート（TG）６２とは、図３に示されるように、ソースフォロワ部１２の増幅トランジスタ（AMP）３１、選択トランジスタ（SEL）３２、および電流源３３も共有する。

このような共有画素方式は、飽和電子数拡大や、画素微細化の技術として使用される。リセットトランジスタ（RST）２３が開き、フローティングディフュージョン（FD）から電子を掃き捨てるリセット動作が行われた後、リセットトランジスタ（RST）２３が閉じられると、対象とするフォトダイオード（PD）の転送ゲート（TG）が開かれてフローティングディフュージョン（FD）に信号（電荷）が転送される。

その際、対象外のフォトダイオード（PD）の転送ゲート（TG）は閉じられているため信号が読み出されることはない。しかしながら、飽和電子数を超える大光量が入力されるとフォトダイオード（PD）から溢れた電子が転送ゲート（TG）を介してフローティングディフュージョン（FD）に漏れこむブルーミングが発生する恐れがあった。これにより、本来読み出しを行いたい対象フォトダイオード（PD）の信号に変化が生じる。フローティングディフュージョン（FD）が飽和するまで時間的に変動の影響を受けるため、A/D変換期間も常にフローティングディフュージョン（FD）の電位が変動し、そのまま垂直信号線（VSL）にも出力変動として現れる（図４）。

また、画素出力変動を発生させる要因として、例えば、画素制御線からの電源変動の回り込みが考えられる。

図５は、撮像装置の一部の主な構成例を示す図である。図５の例の場合、撮像装置１０は、画素部１１やソースフォロワ部１２を駆動させる垂直走査部７１を有する。

画素制御におけるリセット動作、転送動作、選択動作を行う垂直走査部７１では各動作時に画素のリセットトランジスタ（RST）２３、転送ゲート（TG）２２、および選択トランジスタ（SEL）３２を駆動するためのドライバ（ドライバ８１およびドライバ８２）が設けられており、これらのドライバからの出力を制御信号として画素内に供給している。これらのドライバの電源は共通になっており、信号転送やグローバルシャッタ等で転送ゲート（TG）２２を開く際に、閉じられていた転送ゲート（TG）２２の制御線の電位をLoレベルからHiレベルに遷移させるため電源側に電荷を引き抜く。

これにより電源に変動が発生するが、電源が共通になっているためこの変動がドライバを介して回り込む。例えば、選択トランジスタ（SEL）３２の制御線は、読み出しを行う画素が選択されるとHiレベルを常に供給しているため電源変動がそのまま回り込み、カップリング８３を介してフローティングディフュージョン（FD）にも電源変動が回り込む。フローティングディフュージョン（FD）の変動は、そのまま垂直信号線（VSL）に出力変動として現れる（図６）。

以上のような、電源変動がA/D変換期間もおさまらないと偽信号となってA/D変換されてしまう恐れがあった。

このような出力変動を抑制する手法として、特許文献１では垂直信号線（VSL）に遮断スイッチを設ける手法が提案されている。しかしながら、この方法の場合、スイッチングが１度しか行われないため、スイッチング時のチャージインジェクションやクロックフィードスルーによるサンプリングノードの変動が信号誤差として現れてしまう恐れがある。

［１−２偽信号発生の抑制］
そこで、画素から読み出される電荷のA/D変換を行うA/D変換部への、画素から読み出される電荷に応じた信号の供給を制御することができるようにする。そして、さらに、その信号がA/D変換されるA/D変換期間において、A/D変換部へのその信号の供給を停止し、その信号がA/D変換部に供給されている状態において保持された、その信号の信号値をA/D変換部に供給するようにする。

このようにすることにより、A/D変換部の入力の、A/D変換期間における信号値の変動を抑制することができ、信号値変動による偽信号の発生を抑制することができる。これにより、画像データに対応する画像の画質を向上させることができる。

また、A/D変換部が、画素のノイズ信号をA/D変換するプリチャージ期間（プリチャージ相とも称する）と、画素のデータを含む信号をA/D変換するデータ期間（データ相とも称する）の両方でA/D変換を行い、両者のA/D変換結果の差分を取る相間二重サンプリング（CDS（Correlated Double Sampling））動作を行うようにしてもよい。これにより、kTCノイズ等のノイズ成分を抑制することができる。これにより、画像データに対応する画像の画質を向上させることができる。

さらに、そのA/D変換期間のデータ相において、A/D変換部への信号の供給を停止するようにしてもよい。このようにすることにより、データ相における偽信号の発生を抑制することができる。

なお、A/D変換期間の（データ相の）一部の期間において、A/D変換部への信号の供給を停止するようにしてもよい。部分的であっても、偽信号の発生を抑制することができれば、その分、画像データに対応する画像の画質を向上させることができる。

ただし、信号値変動の影響は、A/D変換の方式にもよるが、A/D変換期間の、より前の時刻（開始時刻により近いタイミング）の方が大きい場合が多い。例えば、積分型の場合、A/D変換期間の初期の信号値変動は、本来の信号値が小さいときのA/D変換結果にも影響を及ぼす。本来の信号値が大きければ、変動成分は本来の信号値に対して相対的に小さくなるので、画質への影響が少ない可能性がある。しかしながら、本来の信号値が小さいと、変動成分は相対的に大きくなりやすい。そのため、信号値が小さい場合もA/D変換が行われる、A/D変換期間の初期における信号値変動は、画質に大きな影響を及ぼす恐れがある。

また、信号値変動が瞬間的でなく、継続する場合、A/D変換期間の、より初期から変動するとすると、その変動期間がより長期になり、変動量もより大きくなる恐れがある。つまり、積分型の場合、信号値変動による影響を受ける時間がより長くなる恐れがある。また、変動成分がより大きくなる恐れがある。そのため、本来の信号値が大きいときであっても、A/D変換期間の初期からの信号値変動は、画質に大きな影響を及ぼす恐れがある。

そのため、A/D変換期間の（データ相の）、より前の時刻（開始時刻により近いタイミング）において、信号値変動を抑制するようにすることが望ましい。つまり、A/D変換期間の（データ相の）、より前の時刻（開始時刻により近いタイミング）において、A/D変換部への信号の供給を停止するようにしてもよい。例えば、A/D変換期間の（データ相の）開始時刻からA/D変換部への信号の供給を停止するようにしてもよい。また、例えば、A/D変換期間の（データ相の）開始時刻より前の時刻からA/D変換部への信号の供給を停止するようにしてもよい。このようにすることにより、A/D変換期間（のデータ相）における偽信号発生の抑制の効果をより高めることができる。

なお、もちろん、A/D変換期間（のデータ相）の全ての期間において、A/D変換部への信号の供給を停止するようにしてもよい。例えば、A/D変換期間（のデータ相）の全ての期間を含む、そのA/D変換期間（のデータ相）よりも長い期間、前記信号の供給を停止するようにしてもよい。

例えば、A/D変換期間の（データ相の）開始時刻から終了時刻までA/D変換部への信号の供給を停止するようにしてもよい。また、例えば、A/D変換期間の（データ相の）開始時刻から終了時刻より後の時刻までA/D変換部への信号の供給を停止するようにしてもよい。

さらに例えば、A/D変換期間の（データ相の）開始時刻より前の時刻から終了時刻までA/D変換部への信号の供給を停止するようにしてもよい。また、例えば、A/D変換期間の（データ相の）開始時刻より前の時刻から終了時刻より後の時刻までA/D変換部への信号の供給を停止するようにしてもよい。

このようにすることにより、A/D変換期間の（データ相の）全ての期間において偽信号の発生を抑制することができる。これにより、画像データに対応する画像の画質をより向上させることができる。

なお、上述したA/D変換期間のプリチャージ相においても、A/D変換部への信号の供給を停止するようにしてもよい。上述したように、A/D変換においてCDS動作を行う場合、当然、プリチャージ相における信号変動もA/D変換結果に影響を及ぼす恐れがある。そのため、プリチャージ相においてもデータ相の場合と同様にA/D変換部への信号の供給を停止することにより、偽信号の発生を抑制し、画像データに対応する画像の画質を向上させることができる。

もちろん、プリチャージ相の場合も、データ相の場合と同様に、一部の期間において、A/D変換部への信号の供給を停止するようにしてもよいし、全ての期間において、A/D変換部への信号の供給を停止するようにしてもよい。具体例は、上述したデータ相の場合と同様であるので、その説明は省略する。

以上のように、A/D変換部への信号の供給を制御するために、その信号が伝送される信号線と、A/D変換部の入力との接続を制御するスイッチを設け、さらに、そのスイッチを制御する制御信号を供給する制御信号供給部を設けるようにしてもよい。

制御信号供給部は、A/D変換期間において、信号線とA/D変換部の入力とを遮断する制御信号をスイッチに供給する。スイッチは、その制御信号に従って駆動し、信号線とA/D変換部の入力とを遮断する。このような構成により、A/D変換部への信号供給制御をより容易に実現することができる。

なお、スイッチは、N型トランジスタとP型トランジスタとを並列に接続し、各トランジスタのゲートに極性の異なるゲート制御電圧を同時に印加して両トランジスタを同時に駆動させる相補スイッチよりなるようにしてもよい。このような相補スイッチを用いることにより、単独のトランジスタよりなるスイッチに比べてすべての電位を入力側から出力側により確実に伝達することができる。

また、信号がA/D変換部に供給されている状態において行われる、信号値の保持は、キャパシタにより実現するようにしてもよい。例えば、A/D変換部の入力と基準電位との間にキャパシタを形成し、そのキャパシタにより供給される信号の信号値を保持するようにしてもよい。なお、このキャパシタは、上述したスイッチとA/D変換部の入力との間に設ける。このような構成にすることにより、キャパシタが、信号がA/D変換部に供給されている状態においてその信号の信号値を保持し、A/D変換部への信号の供給が停止されている状態において、保持している信号値をA/D変換部に供給するようにすることができる。したがって、A/D変換期間における信号値変動を抑制し、偽信号の発生を抑制することができる。

なお、上述したA/D変換部は、他の装置として構成するようにしてもよいし、上述したスイッチやキャパシタ等とともに１つの装置として構成するようにしてもよい。つまり、本技術は、A/D変換器の入力信号を処理する信号処理装置として実現することもできるし、入力される信号に対して上述したような処理を行うA/D変換器として実現することもできる。もちろん、本技術は、これら以外の装置としても実現することができる。

また、入射光を光電変換した電荷を蓄積する画素は、例えば行列状に配置され、上述した信号を伝送する信号線は、画素アレイの所定の列の各画素の電荷に応じた信号を伝送する垂直信号線であり、上述したA/D変換部は、その垂直信号線から出力される信号をA/D変換するカラムA/D変換部であるようにしてもよい。つまり、本技術は、例えばCMOS（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像素子において用いられるカラムA/D変換部にも適用することができる。

さらに、画素から読み出される電荷に応じた信号を生成し、伝送するソースフォロワ部をさらに有するようにしてもよい。さらに、画素において、入射光が光電変換されて得られた電荷を蓄積するフォトダイオードと、そのフォトダイオードから読み出された電荷を保持するフローティングディフュージョン部とを備えるようにしてもよい。

つまり、本技術は、信号処理装置としてだけでなく、撮像素子（固体撮像素子を含む）として実現することもできる。さらに、その撮像素子から出力される画像データを処理する画像処理部を設け、撮像装置等としてもよい。また、上述した制御処理の一部または全部をソフトウエアにより実現するようにしてもよい。

以下に、より具体的に説明する。

［１−３信号処理装置］
図７は、本技術を適用した撮像装置の一部の主な構成例を示す図である。図７に示される撮像装置１００は、被写体を撮像し、被写体からの光を光電変換し、各画素の電荷をA/D変換してデジタルデータとして出力する。

図７に示されるように、撮像装置１００は、画素部１０１、ソースフォロワ部１０２、信号処理部１０３、およびカラムA/D変換部１０４を有する。

画素部１０１は、被写体からの光を光電変換する１画素分の構成を示している。実際には、撮像装置１００は、複数の画素部１０１を有するようにしてもよい。例えば、撮像装置１００は、行列（アレイ）状に配列された複数の画素部１０１を有するようにしてもよい。その場合も、各画素部の構成は同様であるので、図７においては、１画素分の構成のみを示す。画素部１０１の構成は任意である。例えば、画素部１０１が、図７に示されるように、フォトダイオード（PD）１１１、転送ゲート（TG）１１２、およびリセットトランジスタ（RST）１１３を有するようにしてもよい。

フォトダイオード（PD）１１１は、被写体からの光を光電変換し、電荷を蓄積する。なお、フォトダイオード（PD）１１１は光電変換素子の一例である。フォトダイオード（PD）１１１以外の光電変換素子を、フォトダイオード（PD）１１１の代わりに用いるようにしてもよい。

転送ゲート（TG）１１２は、フォトダイオード（PD）とフローティングディフュージョン（FD）との間に設けられ、フォトダイオード（PD）１１１に蓄積された電荷の読み出しを制御する。リセットトランジスタ（RST）１１３は、基準電位VDDとフローティングディフュージョン（FD）との間に設けられ、フローティングディフュージョン（FD）の初期化を制御する。

ソースフォロワ部１０２は、画素部１０１に蓄積される電荷に応じた信号（画素信号）を生成し、その画素信号を信号処理部１０３に供給する。ソースフォロワ部１０２の構成は任意である。例えば、ソースフォロワ部１０２が、図７に示されるように、増幅トランジスタ（AMP）１２１、選択トランジスタ（SEL）１２２、および電流源１２３を有するようにしてもよい。

増幅トランジスタ（AMP）１２１は、基準電位VDDと選択トランジスタ（SEL）１２２との間に設けられ、ゲートがフローティングディフュージョン（FD）に接続されている。増幅トランジスタ（AMP）１２１は、フローティングディフュージョン（FD）における電荷蓄積による電位変動を増幅し、その増幅した電位変動を画素信号として選択トランジスタ（SEL）１２２に伝達する。つまり、増幅トランジスタ（AMP）１２１は、フローティングディフュージョン（FD）の変動（画素出力変動）を画素信号として読み出し、選択トランジスタ（SEL）１２２にその画素信号を供給する。

選択トランジスタ（SEL）１２２は、増幅トランジスタ（AMP）１２１と垂直信号線（VSL）との間に設けられる。選択トランジスタ（SEL）１２２は、増幅トランジスタ（AMP）１２１から供給される画素信号を垂直信号線（VSL）に供給するか否かを制御する。

電流源１２３は、画素信号（つまり画素出力変動）の読み出しのための垂直信号線（VSL）の負荷である。

垂直信号線（VSL）は、選択トランジスタ（SEL）１２２を介して供給される画素信号を信号処理部１０３に供給する。

なお、画素部１０１がアレイ状に配置される場合、互いに同じ列の画素は、互いに同じソースフォロワ部１０２に接続されるようにしてもよい。この場合、ソースフォロワ部１０２は、増幅トランジスタ（AMP）１２１および選択トランジスタ（SEL）１２２を、接続される画素毎に有する。また、垂直信号線（VSL）および電流源１２３は、１列分の画素で共有される。

すなわち、ソースフォロワ部１０２、信号処理部１０３、およびカラムA/D変換部１０４は、画素アレイの画素列毎に設けられるようにしてもよい。

信号処理部１０３は、本技術を適用した信号処理部であり、ソースフォロワ部１０２の垂直信号線（VSL）を介して伝送される画素信号の、カラムA/D変換部１０４への供給を制御する。そして、信号処理部１０３は、さらに、その画素信号がA/D変換されるA/D変換期間において、カラムA/D変換部１０４へのその信号の供給を停止し、その信号がカラムA/D変換部１０４に供給されている状態において保持された画素信号の信号値をカラムA/D変換部１０４に供給する。

このようにすることにより、信号処理部１０３は、カラムA/D変換部１０４の入力の、A/D変換期間における信号値の変動を抑制することができ、信号値変動による偽信号の発生を抑制することができる。これにより、信号処理部１０３は、画像データに対応する画像の画質を向上させることができる。

なお、信号処理部１０３は、信号処理装置として構成するようにしてもよい。また、信号処理部１０３の構成は任意である。例えば、信号処理部１０３が、図７に示されるように、制御部１３１および保持部１３２を有するようにしてもよい。

制御部１３１は、ソースフォロワ部１０２の垂直信号線（VSL）と、保持部１３２（カラムA/D変換部１０４）との間に設けられるようにしてもよい。制御部１３１は、ソースフォロワ部１０２の垂直信号線（VSL）を介して伝送される画素信号を、カラムA/D変換部１０４に供給するか否かを制御する。

保持部１３２は、制御部１３１とカラムA/D変換部１０４との間に設けられるようにしてもよい。保持部１３２は、垂直信号線（VSL）とカラムA/D変換部１０４の入力とが接続されている間、すなわち、制御部１３１から画素信号が供給される間、その画素信号の信号値を保持する。また、保持部１３２は、制御部１３１によって、垂直信号線（VSL）とカラムA/D変換部１０４の入力とが遮断（切断）された場合、すなわち、制御部１３１から画素信号が供給されなくなった場合、保持している信号値をカラムA/D変換部１０４に供給する。

このような構成にすることにより、保持部１３２が、制御部１３１の制御により画素信号がカラムA/D変換部１０４に供給されている状態においてその信号の信号値を保持することができる。また、保持部１３２が、制御部１３１の制御によりカラムA/D変換部１０４への画素信号の供給が停止されている状態において、保持している画素信号の信号値をカラムA/D変換部１０４に供給することができる。したがって、信号処理部１０３は、A/D変換期間における信号値変動を抑制し、偽信号の発生を抑制することができる。

なお、制御部１３１の構成は任意である。例えば、制御部１３１は、図７に示されるように、制御信号供給部１４１と相補スイッチ１４２を有するようにしてもよい。

この場合、制御信号供給部１４１は、A/D変換期間において、垂直信号線（VSL）とカラムA/D変換部１０４の入力とを遮断（切断）する制御信号を、相補スイッチ１４２の各トランジスタのゲートに供給する。

相補スイッチ１４２は、例えば、N型トランジスタとP型トランジスタとが並列に、垂直信号線（VSL）と保持部１３２（カラムA/D変換部１０４）との間に接続され、各トランジスタのゲートに極性の異なるゲート制御電圧が同時に印加され、両トランジスタが同時に駆動する。つまり、相補スイッチ１４２は、制御信号供給部１４１から供給される制御信号に従って駆動し、垂直信号線（VSL）とカラムA/D変換部１０４の入力とを遮断（切断）する。

このような構成により、カラムA/D変換部１０４への画素信号の供給制御をより容易に実現することができる。なお、相補スイッチ１４２の代わりに、単独のトランジスタよりなるスイッチを用いるようにしてもよいが、相補スイッチ１４２の場合の方が、単独のトランジスタよりなるスイッチに比べてすべての電位を入力側から出力側により確実に伝達することができる。

また、保持部１３２の構成も任意である。例えば、保持部１３２が、図７に示されるようにキャパシタ１５１を有するようにしてもよい。キャパシタ１５１は、制御部１３１（相補スイッチ１４２）の出力、すなわち、カラムA/D変換部１０４の入力と、基準電位VSSとの間に設けられ、制御部１３１から供給される画素信号の信号値を保持したり、保持している信号値をカラムA/D変換部１０４に供給したりする。このような構成により、画素信号の保持および供給をより容易に実現することができる。

カラムA/D変換部１０４は、ソースフォロワ部１０２および信号処理部１０３を介して伝送される画素出力変動（画素信号）をA/D変換し、デジタルデータ（画像データ）として出力する。

なお、カラムA/D変換部１０４が、画素から電荷が読み出される前（プリチャージ相）と、画素から電荷が読み出された後（データ相）の両方でA/D変換を行い、両者のA/D変換結果の差分を取る相間二重サンプリング（CDS（Correlated Double Sampling））動作を行うようにしてもよい。これにより、例えばkTCノイズ等のノイズ成分を抑制することができる。これにより、画像データに対応する画像の画質を向上させることができる。

なお、カラムA/D変換部１０４の構成は任意である。例えば、カラムA/D変換部１０４が、図７に示されるように、コンパレータ１６１を有するようにしてもよい。

コンパレータ１６１は、入力される画素信号（Vin）を、基準電位（Vref）と比較し、その比較結果（２値データ）をデジタルデータとして出力する。このような構成にすることにより、カラムA/D変換部１０４をより容易にA/D変換することができる。

図８は、撮像装置１００の各信号の様子の例を示すタイミングチャートである。以下においては、図７の構成例を用いて説明する。制御信号供給部１４１が供給する制御信号は、Highでスイッチオン（サンプリング）を指示し、Lowでスイッチオフ（ホールド）を指示するものとする。

相補スイッチ１４２の初期状態は、サンプリング状態、すなわち、垂直信号線（VSL）と、コンパレータ１６１の入力（Vin）との間を接続した状態である。

画素リセット信号のパルスが供給されると、リセットトランジスタ（RST）１１３は、フローティングディフュージョン（FD）から電子を掃き捨てるリセット動作を行う。相補スイッチ１４２は、制御信号供給部１４１から供給される制御信号に従って、そのリセット動作からプリチャージ相のA/D変換開始の直前までサンプリング状態を維持する。したがって、キャパシタ１５１は、その間、プリチャージ信号をサンプリングする。

制御信号供給部１４１は、相補スイッチ１４２を制御し、プリチャージ相のA/D変換開始の直前にホールド状態、すなわち、垂直信号線（VSL）と、コンパレータ１６１の入力（Vin）との間が遮断（切断）された状態に遷移させる。制御信号供給部１４１は、相補スイッチ１４２を制御し、A/D変換期間中、ホールド状態を維持させる。つまり、カラムA/D変換部１０４は、ホールド状態のままA/D変換を行う。このホールド状態の間、カラムA/D変換部１０４の入力（Vin）には、キャパシタ１５１に保持された信号値が供給される。

A/D変換期間が終了すると、制御信号供給部１４１は、相補スイッチ１４２を制御し、サンプリング状態に遷移させる。

転送信号のパルスが供給されると、転送ゲート（TG）１１２は、フォトダイオード（PD）１１１に蓄積された電荷を読み出し、フローティングディフュージョン（FD）に供給する。このフローティングディフュージョン（FD）の電位変動が、増幅トランジスタ（AMP）１２１により増幅され、画素信号として読み出される。選択トランジスタ（SEL）１２２がオン状態であれば、この画素信号（データ信号）が垂直信号線（VSL）を介して相補スイッチ１４２に供給される。

相補スイッチ１４２は、制御信号供給部１４１から供給される制御信号に従って、データ相のA/D変換開始の直前までサンプリング状態を維持する。したがって、キャパシタ１５１は、その間、画素信号（データ信号）をサンプリングする。

制御信号供給部１４１は、相補スイッチ１４２を制御し、データ相のA/D変換開始の直前にホールド状態に遷移させる。制御信号供給部１４１は、相補スイッチ１４２を制御し、A/D変換期間中、ホールド状態を維持させる。つまり、カラムA/D変換部１０４は、ホールド状態のままA/D変換を行う。このホールド状態の間、カラムA/D変換部１０４の入力（Vin）には、キャパシタ１５１に保持された信号値が供給される。

A/D変換期間が終了すると、制御信号供給部１４１は、相補スイッチ１４２を制御し、サンプリング状態に遷移させ、次の信号の読み出しに備える。

以上のように、制御信号供給部１４１の制御信号によって、相補スイッチ１４２のサンプル／ホールド状態が制御される。したがって、信号処理部１０３は、信号値変動による偽信号の発生を抑制することができ、画像データに対応する画像の画質を向上させることができる。

なお、相補スイッチ１４２のサンプル／ホールド制御は、上述した例に限らない。例えば、制御信号供給部１４１が、A/D変換期間のデータ相の一部の期間において、相補スイッチ１４２をホールド状態にさせるようにしてもよい。

また、例えば、制御信号供給部１４１が、A/D変換期間のデータ相の開始時刻から相補スイッチ１４２をホールド状態にさせるようにしてもよい。また、例えば、制御信号供給部１４１が、A/D変換期間のデータ相の開始時刻より前の時刻から相補スイッチ１４２をホールド状態にさせるようにしてもよい。

もちろん、例えば、制御信号供給部１４１が、A/D変換期間のデータ相の全ての期間を含む、そのA/D変換期間のデータ相よりも長い期間、相補スイッチ１４２をホールド状態にさせるようにしてもよい。

例えば、制御信号供給部１４１が、A/D変換期間のデータ相の開始時刻から終了時刻まで、相補スイッチ１４２をホールド状態にさせるようにしてもよい。また、例えば、制御信号供給部１４１が、A/D変換期間のデータ相の開始時刻から終了時刻より後の時刻まで、相補スイッチ１４２をホールド状態にさせるようにしてもよい。

さらに例えば、制御信号供給部１４１が、A/D変換期間のデータ相の開始時刻より前の時刻から終了時刻まで、相補スイッチ１４２をホールド状態にさせるようにしてもよい。また、例えば、制御信号供給部１４１が、A/D変換期間のデータ相の開始時刻より前の時刻から終了時刻より後の時刻まで、相補スイッチ１４２をホールド状態にさせるようにしてもよい。

このようにすることにより、信号処理部１０３は、A/D変換期間のデータ相において偽信号の発生を抑制することができ、画像データに対応する画像の画質をより向上させることができる。

なお、制御信号供給部１４１が、プリチャージ相においても同様の制御をすることができる。つまり、信号処理部１０３は、A/D変換期間のプリチャージ相においても、偽信号の発生を抑制することができ、画像データに対応する画像の画質をより向上させることができる。

図９は、撮像装置１００の各信号の様子の例を示すタイミングチャートである。スイッチング時にチャージインジェクションやクロックフィードスルーによるサンプリングノードの変動が発生する。しかしながら、信号処理部１０３は、カラムA/D変換部１０４のCDS動作に合わせて、上述したように、プリチャージ相およびデータ相のそれぞれの前に２回サンプリングを行う。したがって、カラムA/D変換部１０４がCDS動作によって、プリチャージ相およびデータ相のA/D変換結果の差分を取ることにより、その変動は、キャンセルすることができる。

以上のように、信号処理部１０３は、A/D変換期間中に、カラムA/D変換部１０４の入力（Vin）を垂直信号線（VSL）から切り離すことにより、垂直信号線（VSL）の出力変動による偽信号の発生を抑制することができる。つまり、カラムA/D変換部１０４の、垂直信号線（VSL）からの外乱ノイズ耐性を強くすることができる。

また、カラムA/D変換部１０４のCDS動作におけるプリチャージ相およびデータ相のそれぞれに対してサンプリングを行い、それらの差分を取ることにより、相補スイッチ１４２のスイッチングによるサンプリングノードの変動を抑制することができる。

以上に説明した、本技術を適用した撮像装置１００は、撮像素子として構成されてもよく、その撮像素子は、どのようなものであってもよく、例えば、CMOSイメージセンサであっても良いし、CCD（Charge Coupled Device）イメージセンサであってもよい。

［１−４サンプルホールド処理の流れ］
図１０のフローチャートを参照して、撮像装置１００により実行されるサンプルホールド制御処理の流れの例を説明する。

サンプルホールド制御処理が開始されると、制御信号供給部１４１は、ステップＳ１０１において、相補スイッチ１４２をサンプリング状態にする。

ステップＳ１０２において、制御信号供給部１４１は、フローティングディフュージョン（FD）のリセット後、所定のタイミングになったか否かを判定する。所定のタイミングになっていないと判定された場合、処理はステップＳ１０１に戻る。つまり、所定のタイミングになるまで、サンプリング状態が維持される。

ステップＳ１０２において、所定のタイミングになったと判定された場合、処理はステップＳ１０３に進む。

ステップＳ１０３において、制御信号供給部１４１は、相補スイッチ１４２をホールド状態にする。

ステップＳ１０４において、制御信号供給部１４１は、プリチャージ相のA/D変換が終了したか否かを判定する。プリチャージ相のA/D変換が終了していないと判定された場合、処理はステップＳ１０３に戻る。つまり、プリチャージ相のA/D変換が終了するまで、ホールド状態が維持される。

ステップＳ１０４において、プリチャージ相のA/D変換が終了したと判定された場合、処理はステップＳ１０５に進む。

ステップＳ１０５において、制御信号供給部１４１は、相補スイッチ１４２をサンプリング状態にする。

ステップＳ１０６において、制御信号供給部１４１は、画素の電荷転送後、所定のタイミングになったか否かを判定する。所定のタイミングになっていないと判定された場合、処理はステップＳ１０５に戻る。つまり、所定のタイミングになるまで、サンプリング状態が維持される。

ステップＳ１０６において、所定のタイミングになったと判定された場合、処理はステップＳ１０７に進む。

ステップＳ１０７において、制御信号供給部１４１は、相補スイッチ１４２をホールド状態にする。

ステップＳ１０８において、制御信号供給部１４１は、データ相のA/D変換が終了したか否かを判定する。データ相のA/D変換が終了していないと判定された場合、処理はステップＳ１０７に戻る。つまり、データ相のA/D変換が終了するまで、ホールド状態が維持される。

ステップＳ１０８において、データ相のA/D変換が終了したと判定された場合、処理はステップＳ１０９に進む。

ステップＳ１０９において、制御信号供給部１４１は、相補スイッチ１４２をサンプリング状態にする。

ステップＳ１０９の処理が終了すると、サンプルホールド制御処理が終了する。制御信号供給部１４１は、以上のようなサンプルホールド制御処理を、画素毎に行う。

このように相補スイッチ１４２の状態を制御することにより、信号処理部１０３は、信号値変動による偽信号の発生を抑制することができ、画像データに対応する画像の画質を向上させることができる。

＜２．第２の実施の形態＞
［撮像装置］
図１１は、上述した信号処理装置を用いた撮像装置の主な構成例を示すブロック図である。図１１に示される撮像装置４００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。

図１１に示されるように撮像装置４００は、光学部４１１、CMOSセンサ４１２、A/D変換器４１３、操作部４１４、制御部４１５、画像処理部４１６、表示部４１７、コーデック処理部４１８、および記録部４１９を有する。

光学部４１１は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部４１１は、被写体からの光（入射光）を透過し、CMOSセンサ４１２に供給する。

CMOSセンサ４１２は、入射光を光電変換して画素毎の信号（画素信号）をA/D変換器４１３に供給する。

A/D変換器４１３は、CMOSセンサ４１２から、所定のタイミングで供給された画素信号を、デジタルデータ（画像データ）に変換し、所定のタイミングで順次、画像処理部４１６に供給する。

操作部４１４は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等により構成され、ユーザによる操作入力を受け、その操作入力に対応する信号を制御部４１５に供給する。

制御部４１５は、操作部４１４により入力されたユーザの操作入力に対応する信号に基づいて、光学部４１１、CMOSセンサ４１２、A/D変換器４１３、画像処理部４１６、表示部４１７、コーデック処理部４１８、および記録部４１９の駆動を制御し、各部に撮像に関する処理を行わせる。

画像処理部４１６は、A/D変換器４１３から供給された画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部４１６は、画像処理を施した画像データを表示部４１７およびコーデック処理部４１８に供給する。

表示部４１７は、例えば、液晶ディスプレイ等として構成され、画像処理部４１６から供給された画像データに基づいて、被写体の画像を表示する。

コーデック処理部４１８は、画像処理部４１６から供給された画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記録部４１９に供給する。

記録部４１９は、コーデック処理部４１８からの符号化データを記録する。記録部４１９に記録された符号化データは、必要に応じて画像処理部４１６に読み出されて復号される。復号処理により得られた画像データは、表示部４１７に供給され、対応する画像が表示される。

以上のような撮像装置４００のCMOSセンサ４１２に上述した本技術を適用する。すなわち、CMOSセンサ４１２には、上述したような信号処理部１０３が用いられる。ただし、図７におけるカラムA/D変換部１０４は、A/D変換部４１３に含まれるものとする。したがって、CMOSセンサ４１２は、A/D変換部４１３における偽信号の発生を抑制することができる。したがって撮像装置４００は、被写体を撮像することにより、より高画質な画像を得ることができる。

なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、CMOSセンサ４１２の代わりに、本技術を適用したCCDイメージセンサを用いるようにしてもよい。また、例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、他の情報処理装置に装着して使用される（若しくは組み込みデバイスとして搭載される）カメラモジュールであってもよい。

＜３．第３の実施の形態＞
［コンピュータ］
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここでコンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータ等が含まれる。

図１２は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。

図１２に示されるコンピュータ５００において、CPU（Central Processing Unit）５０１、ROM（Read Only Memory）５０２、RAM（Random Access Memory）５０３は、バス５０４を介して相互に接続されている。

バス５０４にはまた、入出力インタフェース５１０も接続されている。入出力インタフェース５１０には、入力部５１１、出力部５１２、記憶部５１３、通信部５１４、およびドライブ５１５が接続されている。

入力部５１１は、例えば、キーボード、マウス、マイクロホン、タッチパネル、入力端子などよりなる。出力部５１２は、例えば、ディスプレイ、スピーカ、出力端子などよりなる。記憶部５１３は、例えば、ハードディスク、RAMディスク、不揮発性のメモリなどよりなる。通信部５１４は、例えば、ネットワークインタフェースよりなる。ドライブ５１５は、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア５２１を駆動する。

以上のように構成されるコンピュータでは、CPU５０１が、例えば、記憶部５１３に記憶されているプログラムを、入出力インタフェース５１０およびバス５０４を介して、RAM５０３にロードして実行することにより、上述した一連の処理が行われる。RAM５０３にはまた、CPU５０１が各種の処理を実行する上において必要なデータなども適宜記憶される。

コンピュータ（CPU５０１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア５２１に記録して適用することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。

コンピュータでは、プログラムは、リムーバブルメディア５２１をドライブ５１５に装着することにより、入出力インタフェース５１０を介して、記憶部５１３にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部５１４で受信し、記憶部５１３にインストールすることができる。その他、プログラムは、ROM５０２や記憶部５１３に、あらかじめインストールしておくことができる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。

また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。

また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。

また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。

さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。

なお、本技術は以下のような構成も取ることができる。
（１）画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間において、前記A/D変換を行うA/D変換部への前記信号の供給を停止する制御部と、
前記制御部により前記信号が前記A/D変換部に供給されている状態において前記信号の信号値を保持し、前記制御部により前記A/D変換部への前記信号の供給が停止されている状態において、保持している前記信号値を前記A/D変換部に供給する保持部と
を備える信号処理装置。
（２）前記A/D変換部は、画素のノイズ信号をA/D変換するプリチャージ期間と、画素のデータを含む信号をA/D変換するデータ期間の２つのA/D変換期間を有し、前記プリチャージ期間のA/D変換結果と、前記データ期間のA/D変換結果との差分を取るCDS動作を行う
前記（１）に記載の信号処理装置。
（３）前記制御部は、前記A/D変換期間の前記データ期間において、前記A/D変換部への前記信号の供給を停止する
前記（２）に記載の信号処理装置。
（４）前記制御部は、少なくとも前記データ期間の全てにおいて、前記信号の供給を停止する
前記（３）に記載の信号処理装置。
（５）前記制御部は、前記データ期間の全てを含む、前記データ期間よりも長い期間、前記信号の供給を停止する
前記（４）に記載の信号処理装置。
（６）前記制御部は、さらに、前記A/D変換期間の前記プリチャージ期間において、前記信号の供給を停止する
前記（３）乃至（５）のいずれかに記載の信号処理装置。
（７）前記制御部は、前記プリチャージ期間の全てにおいて、前記信号の供給を停止する
前記（６）に記載の信号処理装置。
（８）前記制御部は、前記プリチャージ期間の全てを含む、前記プリチャージ期間よりも長い期間、前記信号の供給を停止する
前記（７）に記載の信号処理装置。
（９）前記制御部は、
前記信号が伝送される信号線と、前記A/D変換部の入力との接続を制御するスイッチと、
前記スイッチを制御する制御信号を供給する制御信号供給部と
を有し、
前記制御信号供給部は、前記A/D変換期間において、前記信号線と前記A/D変換部の入力とを遮断する制御信号を前記スイッチに供給する
前記（１）乃至（８）のいずれかに記載の信号処理装置。
（１０）前記スイッチは、相補スイッチよりなる
前記（９）に記載の信号処理装置。
（１１）前記保持部は、前記A/D変換部の入力と基準電位との間に形成される、前記信号値を保持するキャパシタを有する
前記（１）乃至（１０）のいずれかに記載の信号処理装置。
（１２）前記A/D変換部をさらに有する
前記（１）に記載の信号処理装置。
（１３）前記A/D変換部は、画素アレイの所定の列の各画素の電荷に応じた信号をA/D変換する
前記（１２）に記載の信号処理装置。
（１４）前記画素から読み出される電荷に応じた信号を生成し、伝送するソースフォロワ部をさらに有し、
前記制御部は、前記A/D変換期間において、前記ソースフォロワ部から出力される前記信号の、前記A/D変換部への供給を停止する
前記（１）乃至（１３）のいずれかに記載の信号処理装置。
（１５）画素において前記電荷を蓄積するフォトダイオードと、
前記フォトダイオードから読み出された前記電荷を保持するフローティングディフュージョン部と
をさらに備え、
前記ソースフォロワ部は、前記フローティングディフュージョン部に保持されている前記電荷に応じた信号を生成し、伝送する
前記（１４）に記載の信号処理装置。
（１６）信号処理装置の信号処理方法において、
前記信号処理装置が、
画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間において、前記A/D変換を行うA/D変換部への前記信号の供給を停止し、
前記信号が前記A/D変換部に供給されている状態において前記信号の信号値を保持し、前記A/D変換部への前記信号の供給が停止されている状態において、保持している前記信号値を前記A/D変換部に供給する
信号処理方法。
（１７）被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
画素から読み出される電荷に応じた信号をA/D変換し、前記画像データを生成するA/D変換部と、
前記信号のA/D変換が行われるA/D変換期間において、前記A/D変換部への前記信号の供給を停止する制御部と、
前記制御部により前記信号が前記A/D変換部に供給されている状態において前記信号の信号値を保持し、前記制御部により前記A/D変換部への前記信号の供給が停止されている状態において、保持している前記信号値を前記A/D変換部に供給する保持部と
を備える撮像装置。
（１８）前記A/D変換部は、画素のノイズ信号をA/D変換するプリチャージ期間と、画素のデータを含む信号をA/D変換するデータ期間の２つのA/D変換期間を有し、前記プリチャージ期間のA/D変換結果と、前記データ期間のA/D変換結果との差分を取るCDS動作を行う
前記（１７）に記載の撮像装置。
（１９）画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間において、前記A/D変換を行うA/D変換部への前記信号の供給を停止する制御部と、
前記制御部により前記信号が前記A/D変換部に供給されている状態において前記信号の信号値を保持し、前記制御部により前記A/D変換部への前記信号の供給が停止されている状態において、保持している前記信号値を前記A/D変換部に供給する保持部と
を備える固体撮像素子。
（２０）前記A/D変換部は、画素のノイズ信号をA/D変換するプリチャージ期間と、画素のデータを含む信号をA/D変換するデータ期間の２つのA/D変換期間を有し、前記プリチャージ期間のA/D変換結果と、前記データ期間のA/D変換結果との差分を取るCDS動作を行う
前記（１９）に記載の固体撮像素子。

１００撮像装置，１０１画素部，１０２ソースフォロワ部，１０３信号処理部，１０４カラムA/D変換部，１１１フォトダイオード，１１２転送ゲート，１１３リセットトランジスタ，１２１増幅トランジスタ，１２２選択トランジスタ，１２３電流源，１３１制御部，１３２保持部，１４１制御信号供給部，１４２相補スイッチ，１５１キャパシタ，１６１コンパレータ，４００撮像装置，４１２ CMOSセンサ

Claims

画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間の一部において、前記A/D変換を行うA/D変換部への前記信号の供給を停止する制御部と、
前記制御部により前記A/D変換部への前記信号の供給が停止されている状態において、前記制御部により前記A/D変換部への前記信号の供給が停止された時の前記信号の信号値を保持し、保持している前記信号値を前記A/D変換部に供給する保持部と
を備える信号処理装置。
前記A/D変換部は、画素のノイズ信号をA/D変換するプリチャージ期間と、画素のデータを含む信号をA/D変換するデータ期間の２つのA/D変換期間を有し、前記プリチャージ期間のA/D変換結果と、前記データ期間のA/D変換結果との差分を取るCDS（Correlated Double Sampling）動作を行う
請求項１に記載の信号処理装置。
前記制御部は、前記A/D変換期間の前記データ期間の一部において、前記A/D変換部への前記信号の供給を停止する
請求項２に記載の信号処理装置。
前記制御部は、前記データ期間の開始時刻において、前記A/D変換部への前記信号の供給を停止する
請求項３に記載の信号処理装置。
前記制御部は、前記データ期間の開始時刻より前の時刻において、前記A/D変換部への前記信号の供給を停止する
請求項４に記載の信号処理装置。
前記制御部は、さらに、前記A/D変換期間の前記プリチャージ期間の一部において、前記A/D変換部への前記信号の供給を停止する
請求項３に記載の信号処理装置。
前記制御部は、前記プリチャージ期間の開始時刻において、前記A/D変換部への前記信号の供給を停止する
請求項６に記載の信号処理装置。
前記制御部は、前記プリチャージ期間の開始時刻より前の時刻において、前記A/D変換部への前記信号の供給を停止する
請求項７に記載の信号処理装置。
前記制御部は、
前記信号が伝送される信号線と、前記A/D変換部の入力との接続を制御するスイッチと、
前記スイッチを制御する制御信号を供給する制御信号供給部と
を有し、
前記制御信号供給部は、前記A/D変換期間の一部において、前記信号線と前記A/D変換部の入力とを遮断する制御信号を前記スイッチに供給する
請求項１に記載の信号処理装置。
前記スイッチは、相補スイッチよりなる
請求項９に記載の信号処理装置。
前記保持部は、前記A/D変換部の入力と基準電位との間に形成される、前記信号値を保持するキャパシタを有する
請求項１に記載の信号処理装置。
前記A/D変換部をさらに有する
請求項１に記載の信号処理装置。
前記A/D変換部は、画素アレイの所定の列の各画素の電荷に応じた信号をA/D変換する
請求項１２に記載の信号処理装置。
前記画素から読み出される電荷に応じた信号を生成し、伝送するソースフォロワ部をさらに有し、
前記制御部は、前記A/D変換期間の一部において、前記ソースフォロワ部から出力される前記信号の、前記A/D変換部への供給を停止する
請求項１に記載の信号処理装置。
画素において前記電荷を蓄積するフォトダイオードと、
前記フォトダイオードから読み出された前記電荷を保持するフローティングディフュージョン部と
をさらに備え、
前記ソースフォロワ部は、前記フローティングディフュージョン部に保持されている前記電荷に応じた信号を生成し、伝送する
請求項１４に記載の信号処理装置。
信号処理装置の信号処理方法において、
前記信号処理装置が、
画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間の一部において、前記A/D変換を行うA/D変換部への前記信号の供給を停止し、
前記A/D変換部への前記信号の供給が停止されている状態において、前記A/D変換部への前記信号の供給が停止された時の前記信号の信号値を保持し、保持している前記信号値を前記A/D変換部に供給する
信号処理方法。
被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
画素から読み出される電荷に応じた信号をA/D変換し、前記画像データを生成するA/D変換部と、
前記信号のA/D変換が行われるA/D変換期間の一部において、前記A/D変換部への前記信号の供給を停止する制御部と、
前記制御部により前記A/D変換部への前記信号の供給が停止されている状態において、前記制御部により前記A/D変換部への前記信号の供給が停止された時の前記信号の信号値を保持し、保持している前記信号値を前記A/D変換部に供給する保持部と
を備える撮像装置。
前記A/D変換部は、画素のノイズ信号をA/D変換するプリチャージ期間と、画素のデータを含む信号をA/D変換するデータ期間の２つのA/D変換期間を有し、前記プリチャージ期間のA/D変換結果と、前記データ期間のA/D変換結果との差分を取るCDS（Correlated Double Sampling）動作を行う
請求項１７に記載の撮像装置。
画素から読み出される電荷に応じた信号のA/D変換が行われるA/D変換期間の一部において、前記A/D変換を行うA/D変換部への前記信号の供給を停止する制御部と、
前記制御部により前記A/D変換部への前記信号の供給が停止されている状態において、前記制御部により前記A/D変換部への前記信号の供給が停止された時の前記信号の信号値を保持し、保持している前記信号値を前記A/D変換部に供給する保持部と
を備える固体撮像素子。
前記A/D変換部は、画素のノイズ信号をA/D変換するプリチャージ期間と、画素のデータを含む信号をA/D変換するデータ期間の２つのA/D変換期間を有し、前記プリチャージ期間のA/D変換結果と、前記データ期間のA/D変換結果との差分を取るCDS（Correlated Double Sampling）動作を行う
請求項１９に記載の固体撮像素子。