Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6035007B2 - Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法 - Google Patents
[go: Go Back, main page]

JP6035007B2 - Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法 - Google Patents

Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法 Download PDF

Info

Publication number
JP6035007B2
JP6035007B2 JP2010276294A JP2010276294A JP6035007B2 JP 6035007 B2 JP6035007 B2 JP 6035007B2 JP 2010276294 A JP2010276294 A JP 2010276294A JP 2010276294 A JP2010276294 A JP 2010276294A JP 6035007 B2 JP6035007 B2 JP 6035007B2
Authority
JP
Japan
Prior art keywords
insulating film
gate
gate insulating
nitride semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010276294A
Other languages
English (en)
Other versions
JP2012124436A (ja
Inventor
牧山　剛三
剛三 牧山
俊英 吉川
俊英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010276294A priority Critical patent/JP6035007B2/ja
Priority to US13/278,392 priority patent/US20120146728A1/en
Priority to TW100138486A priority patent/TWI450342B/zh
Priority to CN201110342602.1A priority patent/CN102544088B/zh
Publication of JP2012124436A publication Critical patent/JP2012124436A/ja
Application granted granted Critical
Publication of JP6035007B2 publication Critical patent/JP6035007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01358—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being a Group III-V material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、ＭＩＳ型の窒化物半導体ＨＥＭＴ及びその製造方法に関する。
窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。
特開２００９−７６８４５号公報
しかしながら、高電圧用途で使用される窒化物半導体デバイスは、当該デバイスの絶縁膜・半導体表面・結晶内部等に存在する電荷トラップの影響を受け易く、動作状態によって電気特性（電流−電圧特性、利得特性、出力特性、コラプス等）が変化するという問題がある。
上記の問題について詳細に述べる。
半導体デバイスの構造内に存在する電荷トラップは、電界による活性化（帯電）により、又は電子及びホールのトラップにより、トラップ周辺の電位分布に変動を与える。その結果として電気特性が変化し、半導体デバイスの安定動作に影響を及ぼす。実際の半導体デバイスでは、動作中の閾値電圧の変化、これに付随する電流量の変化、及び利得の変化として現われる。電気特性の安定な半導体デバイスとして、これらの電気特性の変化の抑制、即ちトラップ現象等を緩和させる仕組みをデバイス内部に作り込むことが必要である。特に、電界が集中しトラップの影響を受け易いゲート電極の周辺及びゲート絶縁膜における、電荷トラップの低減又は不活性化は重要な課題である。
更には、電気特性変動の原因となる電荷トラップ自体を低減するデバイス構造及び製造方法の確立が必要である。電荷トラップの存在は、半導体デバイスにとって欠陥であり、長期信頼性の観点からも半導体デバイスの電荷トラップを低減させることが必須の課題である。
本発明は、上記の課題に鑑みてなされたものであり、ゲート絶縁膜及びその周辺における電荷トラップを大幅に低減し、電気特性変動を抑えた信頼性の高いＭＩＳ型の窒化物半導体ＨＥＭＴを提供することを目的とする。
ＭＩＳ型の窒化物半導体ＨＥＭＴの一態様は、窒化物半導体層と、前記窒化物半導体層上でゲート絶縁膜を介して形成されたゲート電極とを含み、前記ゲート絶縁膜は、前記窒化物半導体層の表面と前記ゲート電極の下面との間に配され、ＳｉxＮyを絶縁材料として含有しており、前記ＳｉxＮyは、０．６３８≦ｘ／ｙ≦０．８６３であり、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであり、前記ゲート絶縁膜は、前記絶縁材料により形成された第１の絶縁膜と、前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜との積層構造を含み、前記第２の絶縁膜は、Ａｌ2Ｏ3、ＡｌＮ、及びＴａＯから選ばれた少なくとも一種を含有している。
ＭＩＳ型の窒化物半導体ＨＥＭＴの一態様は、窒化物半導体層と、前記窒化物半導体層上でゲート絶縁膜を介して形成されたゲート電極とを含み、前記ゲート絶縁膜は、前記窒化物半導体層の表面と前記ゲート電極の下面との間に配され、ＳｉxＯyＮzを絶縁材料として含有しており、前記ＳｉxＯyＮzは、ｘ：ｙ：ｚ＝０．２５６〜０．３８４：０．２４０〜０．３６０：０．３０４〜０．４５６、且つｘ＋ｙ＋ｚ＝１を満たし、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであり、前記ゲート絶縁膜は、前記絶縁材料により形成された第１の絶縁膜と、前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜との積層構造を含み、前記第２の絶縁膜は、Ａｌ2Ｏ3、ＡｌＮ、及びＴａＯから選ばれた少なくとも一種を含有している。
ＭＩＳ型の窒化物半導体ＨＥＭＴの製造方法の一態様は、窒化物半導体層上にゲート絶縁膜を形成する工程と、前記窒化物半導体層上に前記ゲート絶縁膜を介してゲート電極を形成する工程とを含み、前記ゲート絶縁膜は、前記窒化物半導体層の表面と前記ゲート電極の下面との間に配され、ＳｉxＮyを絶縁材料として含有しており、前記ＳｉxＮyは、０．６３８≦ｘ／ｙ≦０．８６３であり、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであり、前記ゲート絶縁膜は、前記絶縁材料により形成された第１の絶縁膜と、前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜との積層構造を含み、前記第２の絶縁膜は、Ａｌ2Ｏ3、ＡｌＮ、及びＴａＯから選ばれた少なくとも一種を含有する。
ＭＩＳ型の窒化物半導体ＨＥＭＴの製造方法の一態様は、窒化物半導体層上にゲート絶縁膜を形成する工程と、前記窒化物半導体層上に前記ゲート絶縁膜を介してゲート電極を形成する工程とを含み、前記ゲート絶縁膜は、前記窒化物半導体層の表面と前記ゲート電極の下面との間に配され、ＳｉxＯyＮzを絶縁材料として含有しており、前記ＳｉxＯyＮzは、ｘ：ｙ：ｚ＝０．２５６〜０．３８４：０．２４０〜０．３６０：０．３０４〜０．４５６、且つｘ＋ｙ＋ｚ＝１を満たし、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであり、前記ゲート絶縁膜は、前記絶縁材料により形成された第１の絶縁膜と、前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜との積層構造を含み、前記第２の絶縁膜は、Ａｌ2Ｏ3、ＡｌＮ、及びＴａＯから選ばれた少なくとも一種を含有する。
上記の各態様によれば、ゲート絶縁膜における電荷トラップを大幅に低減し、電気特性変動を抑えた信頼性の高いＭＩＳ型の窒化物半導体ＨＥＭＴが実現する。
第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図３に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態により成膜されたゲート絶縁膜のＳｉＮの結合状態を示す模式図である。 第１の実施形態のＳｉＮにおける水素終端基濃度の良好な適用範囲を確認するための諸実験結果を示す特性図である。 第１の実施形態のＳｉＮにおける原子間水素濃度の良好な適用範囲を確認するための諸実験結果を示す特性図である。 第１の実施形態の変形例１によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。 第１の実施形態の変形例２によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。 第１の実施形態の変形例３によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。 図７に引き続き、第１の実施形態の変形例３によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。 第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。 第２の実施形態の変形例１によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。 第２の実施形態の変形例２によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。 第２の実施形態の変形例３によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。 図１４に引き続き、第２の実施形態の変形例３によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。 第４の実施形態による電源装置の概略構成を示す結線図である。 第５の実施形態による高周波増幅器の概略構成を示す結線図である。
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
（第１の実施形態）
本実施形態では、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体層２を形成する。化合物半導体層２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ＡｌＮ、ｉ（インテンショナリ・アンドープ）−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＡｌＧａＮ，及びｎ−ＧａＮを順次堆積し、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを積層形成する。ＡｌＮ、ＧａＮ、ＡｌＧａＮ、及びＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
ここで、バッファ層２ａは膜厚０．１μｍ程度、電子走行層２ｂは膜厚３μｍ程度、中間層２ｃは膜厚５ｎｍ程度、電子供給層２ｄは膜厚２０ｎｍ程度で例えばＡｌ比率０．２〜０．３程度、表面層２ｅは膜厚１０ｎｍ程度に形成する。
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体層２の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体層２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層２ｅに、電極溝２Ａ，２Ｂを形成する。
化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層２ｅをドライエッチングして除去する。これにより、電極溝２Ａ，２Ｂが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。ここで、キャップ層２ｅを貫通して電子供給層２ｄの表層部分までドライエッチングして電極溝を形成しても良い。
電極材料として例えばＴａ／Ａｌを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２上に塗布し、電極溝２Ａ，２Ｂを開口するレジストマスクを形成する。このレジストマスクを用いて、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。以上により、電極溝２Ａ，２ＢをＴａ／Ａｌの下部で埋め込むソース電極４及びドレイン電極５が形成される。
続いて、図２（ａ）に示すように、ゲート電極の電極溝を形成するためのレジストマスク１０を形成する。
詳細には、化合物半導体層２上にレジストを塗布する。レジストをリソグラフィーにより加工し、ゲート電極の形成予定位置に開口１０ａを形成する。以上により、開口１０ａからゲート電極の形成予定位置となるキャップ層２ｅの表面を露出するレジストマスク１０が形成される。
続いて、図２（ｂ）に示すように、ゲート電極の形成予定位置に電極溝２Ｃを形成する。
レジストマスク１０を用いて、キャップ層２ｅを貫通して電子供給層２ｄの一部を残すようにドライエッチングして除去する。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。このとき、電子供給層２ｄの残存部分の厚みは、０ｎｍ〜２０ｎｍ程度、例えば１ｎｍ程度とする。これにより、電極溝２Ｃが形成される。なお、ゲート電極の電極溝の形成には、上記のドライエッチングの代わりに、例えばウェットエッチング、イオンミリング等の手法を用いることもできる。
レジストマスク１０は、灰化処理等により除去する。
続いて、図３（ａ）に示すように、ゲート絶縁膜６を形成する。
詳細には、例えばプラズマＣＶＤ法（Plasma-Enhanced Chemical Vapor Deposition：ＰＥＣＶＤ法）により、ソース電極４上及びドレイン電極５上を含む化合物半導体層２上の全面を覆うように、シリコン窒化物の膜（ＳｉＮ膜）を膜厚２ｎｍ〜２００ｎｍの範囲、例えば２０ｎｍ程度に堆積する。これにより、ゲート絶縁膜６が形成される。
ＰＥＣＶＤの具体的な成膜条件としては、原料ガス種及びその流量、圧力、ＲＦ電力、ＲＦ電力周波数がある。
原料ガスとしては、ＳｉＨ4、ＮＨ3、Ｎ2、及びＨｅの混合ガスを用い、各々の流量を、ＳｉＨ4が３ｓｃｃｍ、ＮＨ3が１ｓｃｃｍ、Ｎ2が１５０ｓｃｃｍ、Ｈｅが１０００ｓｃｃｍとする。
本実施形態では、ＳｉＮに相当量の水素を供給して十分な水素終端基濃度を確保すべく、ＰＥＣＶＤにおけるＲＦ電力をプラズマが生成される限度で比較的低く設定する。原料ガス量が過剰な状態（反応律速状態）において、ＰＥＣＶＤにおける圧力とＲＦ電力とは、ほぼ比例関係を示す。上記の各ガス流量であれば、反応律速状態にあるものと考えられる。
以上を考慮すると、圧力Ｐ及びＲＦ電力ＰRFは、以下のようになる。
２０Ｗ≦ＰRF≦２００Ｗ、且つＰRF／Ｐ＝α（α：定数）
従って、ＲＦ電力ＰRFを上記の範囲内で所定値に定めれば、定数αを用いて圧力が一意に定まることになる。ここでは、圧力を例えば１５００mTorr程度、ＲＦ電力を例えば８０Ｗ程度、ＲＦ電力の周波数を１３．５６ＭＨｚとする。
本実施形態により成膜されたゲート絶縁膜６のＳｉＮの結合状態を図４に示す。
このＳｉＮでは、その必然的に有するＳｉ及びＮの結合欠陥（以下、Ｓｉ及びＮの結合欠陥を単にダングリングボンドと記す。）による未結合手が水素（Ｈ）で十分に終端されている。換言すれば、全てのダングリングボンドにおける水素終端されたものの割合が、ゲート絶縁膜６における電荷トラップの低減に十分であると評価できる。更には、終端された水素結合基の熱的変動による崩壊が生じることを見込んで、当該崩壊を補償するに十分な濃度の余剰な原子間水素を有している。この高濃度の原子間水素を配置することにより、加熱により脱水素反応が進行してＳｉＮから外部に水素が放出されてしまった場合でも、水素終端を再度生ぜしめることができる。
上記の成膜条件で成膜されたＳｉＮ膜は、そのＳｉＮをＳｉxＮyと表現した場合、Ｓｉ／Ｎの組成比ｘ／ｙが、
（３／４）−１５％≦ｘ／ｙ≦（３／４）＋１５％、即ち、
０．６３８≦ｘ／ｙ≦０．８６３
の範囲内の値とされている。更に、水素終端基濃度ＣH1が、
２×１０22／ｃｍ3≦ＣH1≦５×１０22／ｃｍ3
の範囲内の値とされている。更に、原子間水素濃度ＣH2が、
２×１０21／ｃｍ3≦ＣH2≦６×１０21／ｃｍ3
の範囲内の値とされている。
Ｓｉ／Ｎの組成比ｘ／ｙを（３／４）±１５％の範囲内とすることは、ＳｉＮをＳｉ3Ｎ4の組成から若干ずれることを許容し、そのダングリングボンドを水素で補償することを指向することを意味する。
水素終端基濃度ＣH1は、２×１０22／ｃｍ3よりも小さいと、上記のダングリングボンドを水素で十分に終端することが困難となる。５×１０22／ｃｍ3よりも大きいと、ＳｉＮとして現実的でなく、ゲート絶縁膜として十分な絶縁性を担保できなくなる。従って、水素終端基濃度ＣH1を上記の範囲内の値とすることで、ゲート絶縁膜としての優れた特性を保ちつつ、ダングリングボンドを水素で十分に終端することができる。
本実施形態のＳｉＮにおける水素終端基濃度ＣH1の良好な適用範囲を確認すべく、いくつかの実験をした。
実験１では、水素終端基濃度ＣH1とリーク電流との関係を調べた。実験１においては、水素終端基濃度ＣH1の異なるＳｉＮを膜厚５０ｎｍに形成し、キャパシタ膜として構成したコンデンサを用いた。
実験２では、水素終端基濃度ＣH1と不対電子対濃度、即ちＳｉＮのダングリングボンド量との関係を調べた。
実験３では、水素終端基濃度ＣH1と電流コラプス率との関係を調べた。所定の範囲内のゲート電圧Ｖｇで、ＳｉＮにドレイン電圧Ｖｄを大値まで印加した場合において、所定のドレイン電圧Ｖｄ（例えば５Ｖ）におけるドレイン電圧ＩｄをＩｄ1とする。所定の範囲内のゲート電圧Ｖｇで、ＳｉＮにドレイン電圧Ｖｄを上記の場合よりも小値まで印加した場合において、所定のドレイン電圧Ｖｄ（例えば５Ｖ）におけるドレイン電圧ＩｄをＩｄ2とする。電流コラプス率を、（Ｉｄ1／Ｉｄ2）×１００（％）として定義する。
実験１の結果を図５（ａ）に、実験２の結果を図５（ｂ）に、実験３の結果を図５（ｃ）にそれぞれ示す。
図５（ａ）に示すように、水素終端基濃度ＣH1の値が５×１０22／ｃｍ3以下のときには、リーク電流は略一定の低値となる。水素終端基濃度ＣH1の値が５×１０22／ｃｍ3を越えると、リーク電流の値が急峻に増加する。この結果から、リーク電流を低値に抑えるためには、本実施形態によるＳｉＮの水素終端基濃度ＣH1の上限値は５×１０22／ｃｍ3程度であると評価できる。
図５（ｂ）に示すように、水素終端基濃度ＣH1の値が２×１０22／ｃｍ3以上のときには、不対電子対濃度は略一定の低値となる。水素終端基濃度ＣH1の値が２×１０22／ｃｍ3を下回ると、不対電子対濃度の値が急峻に増加する。この結果から、ＳｉＮのダングリングボンドを水素で十分に終端するためには、本実施形態によるＳｉＮの水素終端基濃度ＣH1の下限値は２×１０22／ｃｍ3程度であると評価できる。
図５（ｃ）に示すように、水素終端基濃度ＣH1の値が２×１０22／ｃｍ3以上のときには、９５％程度以上の高い電流コラプス率が保たれる。水素終端基濃度ＣH1の値が２×１０22／ｃｍ3を下回ると、電流コラプス率は急峻に低下する。この結果から、高い電流コラプス率を保つためには、本実施形態によるＳｉＮの水素終端基濃度ＣH1の下限値は２×１０22／ｃｍ3程度であると評価できる。
実験１〜３の結果より、本実施形態のＳｉＮにおける水素終端基濃度ＣH1を２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下に規定することにより、リーク電流量が少なく、ダングリングボンドの少ない優れたゲート絶縁膜となることが確認された。
原子間水素濃度ＣH2は、２×１０21／ｃｍ3よりも小さいと、終端された水素結合基の崩壊を十分に補償することが困難となる。６×１０21／ｃｍ3よりも大きいと、ゲート絶縁膜として十分な絶縁性を担保できなくなる。従って、原子間水素濃度ＣH2を上記の範囲内の値とすることで、ゲート絶縁膜として使用することに遜色なくも、終端された水素結合基の崩壊を十分に補償することができる。
本実施形態のＳｉＮにおける原子間水素濃度ＣH2の良好な適用範囲を確認すべく、いくつかの実験をした。実験４では、原子間水素濃度ＣH2とリーク電流との関係を調べた。
実験４においては、原子間水素濃度ＣH2の異なるＳｉＮを膜厚５０ｎｍに形成し、キャパシタ膜として構成したコンデンサを用いた。実験５では、原子間水素濃度ＣH2と水素終端基濃度ＣH1の変動量との関係を調べた。実験５においては、ＳｉＮの水素終端基濃度ＣH1の初期値を３×１０22／ｃｍ3とした。ＳｉＮを５００℃で５分間の条件で熱処理した。実験４の結果を図６（ａ）に、実験５の結果を図６（ｂ）にそれぞれ示す。
図６（ａ）に示すように、原子間水素濃度ＣH2の値が６×１０21／ｃｍ3以下のときには、リーク電流は略一定の低値となる。原子間水素濃度ＣH2の値が６×１０21／ｃｍ3を越えると、リーク電流の値が急峻に増加する。この結果から、リーク電流を低値に抑えるためには、本実施形態によるＳｉＮの原子間水素濃度ＣH2の上限値は６×１０21／ｃｍ3程度であると評価できる。
図６（ｂ）に示すように、原子間水素濃度ＣH2の値が２×１０21／ｃｍ3以上のときには、水素終端基濃度ＣH1の変動量は極めて低値となる。原子間水素濃度ＣH2の値が２×１０21／ｃｍ3を下回ると、水素終端基濃度ＣH1の変動量が急峻に増加する。これは、以下のメカニズムによるものと考えられる。水素終端されたＳｉＮを熱処理すると、脱水素反応によりＳｉＮから水素が放出される。原子間水素濃度ＣH2の値が２×１０21／ｃｍ3を下回るＳｉＮでは、原子間水素により、外部に放出された水素を十分に補償することができず、従って水素終端基濃度ＣH1の変動量が非常に大きい。これに対して、原子間水素濃度ＣH2の値が２×１０21／ｃｍ3以上であれば、原子間水素により、外部に放出された水素を十分に補償することができ、従って水素終端基濃度ＣH1の変動量が小さい。この結果から、本実施形態によるＳｉＮの原子間水素濃度ＣH2の下限値は２×１０21／ｃｍ3程度であると評価できる。
実験４，５の結果より、本実施形態のＳｉＮにおける原子間水素濃度ＣH2を２×１０21／ｃｍ3以上６×１０21／ｃｍ3以下に規定することにより、水素結合基の熱的変動による崩壊が生じてもダングリングボンドを少なく保つ優れたゲート絶縁膜となることが確認された。
Ｓｉ／Ｎの組成比ｘ／ｙは、Ｘ線光電子分光法(X-ray Photoelectron Spectroscopy：ＸＰＳ)により測定される。水素終端基濃度ＣH1は、赤外吸収法により測定される。原子間水素濃度ＣH2は、水素前方散乱分析法（Hydrogen Forward Scattering：ＨＦＳ）及びラザフォード後方散乱分析法（Rutherford Backscattering Spectrometry：ＲＢＳ）により測定される。
本実施形態のＳｉＮ膜では、Ｓｉ／Ｎの組成比ｘ／ｙを例えば（０．８４）程度、水素終端基濃度ＣH1を例えば２．１×１０22／ｃｍ3程度、原子間水素濃度ＣH2を例えば３×１０21／ｃｍ3程度とする。このとき、残留不対電子対濃度（残留するダングリングボンドの濃度）は、電子スピン共鳴法(Electron Spin Resonance：ＥＳＲ)から２．６×１０18／ｃｍ3程度と測定される。
このＳｉＮ膜で形成されたゲート絶縁膜６は、組成としてＳｉ3Ｎ4に近く、且つダングリングボンドが水素（Ｈ）で十分に終端されており、且つ水素結合基の崩壊を補償するに十分な濃度の原子間水素を含有する膜である。このゲート絶縁膜６は、ダングリングボンドが極めて少なく、電荷トラップが大幅に低減された状態に形成される。
続いて、図３（ｂ）に示すように、ゲート電極７を形成する。
詳細には、先ず、下層レジスト（例えば、商品名PMGI:米国マイクロケム社製）及び上層レジスト（例えば、商品名PFI32-A8:住友化学社製）をそれぞれ例えばスピンコート法によりゲート絶縁膜６上に塗布形成する。紫外線露光により例えば１．５μｍ径程度の開口を上層レジストに形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。次に、上層レジスト及び下層レジストをマスクとして、開口内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。その後、ＳｉＣ基板１を８０℃に加温したＮ-メチル-ピロリジノン中に浸潤し、下層レジスト及び上層レジスト及び不要なゲートメタルをリフトオフ法により除去する。以上により、電極溝２Ｃ内をゲート絶縁膜６を介してゲートメタルの一部で埋め込むゲート電極７が形成される。
しかる後、保護膜の形成、ソース電極４及びドレイン電極５、ゲート電極７のコンタクト形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本実施形態によれば、ゲート絶縁膜６における電荷トラップ（特に、ゲート絶縁膜６のゲート電極７との界面及びその近傍部位、又は、ゲート絶縁膜６の化合物半導体層２との界面及びその近傍部位の電荷トラップ）を大幅に低減し、電気特性変動を抑えた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
−変形例−
以下、第１の実施形態の諸変形例について説明する。
以下の諸変形例では、第１の実施形態と同様に、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、ゲート絶縁膜の構成が若干異なる点で第１の実施形態と相違する。
（変形例１）
図７は、第１の実施形態の変形例１によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ｂ）の諸工程を経る。化合物半導体層２に、ゲート電極の電極溝２Ｃが形成される。
続いて、図７（ａ），（ｂ）に示すように、ゲート絶縁膜１１を形成する。
先ず、図７（ａ）のように、第１の絶縁膜１１ａを形成する。
詳細には、ソース電極４上及びドレイン電極５上を含む化合物半導体層２上の全面を覆うように、ＰＥＣＶＤ法により、第１の実施形態の図３（ａ）に示したゲート絶縁膜６のＳｉＮ膜と同じ成膜条件で、ＳｉＮ膜を膜厚５ｎｍ程度に堆積する。これにより、第１の絶縁膜１１ａが形成される。第１の絶縁膜１１ａは、膜厚が相違することを除き、第１の実施形態のゲート絶縁膜６と同一の組成、性質に形成される。
次に、図７（ｂ）のように、第２の絶縁膜１１ｂを形成する。
第２の絶縁膜１１ｂの絶縁材料として、第１の絶縁膜１１ａのＳｉＮよりもバンドギャップの高い材料を用いる。この絶縁材料としては、アルミナ（Ａｌ2Ｏ3）、アルミニウム窒化物（ＡｌＮ）、タンタル酸化物（ＴａＯ）等が挙げられる。ここでは、Ａｌ2Ｏ3を用いる場合を例示する。
第１の絶縁膜１１ａ上に、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚１５ｎｍ程度にＡｌ2Ｏ3を堆積する。これにより、第２の絶縁膜１１ｂが形成される。なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばＣＶＤ法等で行うようにしても良い。以上により、電極溝２Ｃの内壁面を含む化合物半導体層２上を覆うように、第１の絶縁膜１１ａ及び第２の絶縁膜１１ｂが順次積層されてなるゲート絶縁膜１１が形成される。
ゲート絶縁膜１１は、第１の絶縁膜１１ａを含むため、ダングリングボンドが極めて少なく、電荷トラップが大幅に低減されている。更に、ゲート絶縁膜１１は、第２の絶縁膜１１ｂを含むため、ゲート電極のゲート耐圧が向上する。即ち、ゲート絶縁膜１１を適用することにより、ゲート電極の高いゲート耐圧を実現しつつも、電荷トラップ密度の大幅な低減を図ることができる。
続いて、図７（ｃ）に示すように、第１の実施形態と同様に、図３（ｂ）の工程を経てゲート電極７を形成する。
しかる後、保護膜の形成、ソース電極４及びドレイン電極５、ゲート電極７のコンタクト形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本例によれば、ゲート電極７の高いゲート耐圧を実現しつつも、ゲート絶縁膜１１における電荷トラップ（特に、ゲート絶縁膜１１の化合物半導体層２との界面及びその近傍部位、又は、ゲート絶縁膜１１の化合物半導体層２との界面及びその近傍部位の電荷トラップ）を大幅に低減し、電気特性変動を抑えた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（変形例２）
図８は、第１の実施形態の変形例２によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ｂ）の諸工程を経る。化合物半導体層２に、ゲート電極の電極溝２Ｃが形成される。
続いて、図８（ａ），（ｂ）に示すように、ゲート絶縁膜２１を形成する。
詳細には、先ず、図８（ａ）のように、ソース電極４上及びドレイン電極５上を含む化合物半導体層２上の全面を覆うように、変形例１で説明した図５（ｂ）の第２の絶縁膜１１ｂの形成と同様に、ＡＬＤ法により膜厚４５ｎｍ程度にＡｌ2Ｏ3を堆積する。これにより、第１の絶縁膜２１ａが形成される。
ここで、ＳｉＣ基板１を熱処理するようにしても良い。
具体的には、例えば４００℃〜１２００℃の範囲で５分間程度、ＳｉＣ基板１を加熱する。これにより、第１の絶縁膜２１ａの結合状態が改善される。この熱処理の導入により、ゲート絶縁膜２１の水素終端崩壊が抑制され、安定した低不対電子対濃度の状態が維持される。また、熱処理により結合状態の改善したＡｌ2Ｏ3を採用することにより、ゲート耐圧が更に安定化する。
次に、図８（ｂ）のように、第１の絶縁膜２１ａ上に、変形例１で説明した図５（ａ）の第１の絶縁膜１１ａの形成と同様に、ＰＥＣＶＤ法により膜厚５ｎｍ程度にＳｉＮを堆積する。これにより、第２の絶縁膜２１ｂが形成される。第２の絶縁膜２１ｂは、膜厚が相違することを除き、第１の実施形態のゲート絶縁膜６と同一の組成、性質に形成される。
以上により、電極溝２Ｃの内壁面を含む化合物半導体層２上を覆うように、第１の絶縁膜２１ａ及び第２の絶縁膜２１ｂが順次積層されてなるゲート絶縁膜２１が形成される。
ゲート絶縁膜２１は、第２の絶縁膜２１ｂを含むため、ダングリングボンドが極めて少なく、電荷トラップが大幅に低減されている。更に、ゲート絶縁膜２１は、第１の絶縁膜２１ａを含むため、ゲート電極のゲート耐圧が向上する。即ち、ゲート絶縁膜２１を適用することにより、ゲート電極の高いゲート耐圧を実現しつつも、電荷トラップ密度の大幅な低減を図ることができる。
続いて、図８（ｃ）に示すように、第１の実施形態と同様に、図３（ｂ）の工程を経てゲート電極７を形成する。
しかる後、保護膜の形成、ソース電極４及びドレイン電極５、ゲート電極７のコンタクト形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本例によれば、ゲート電極７の高いゲート耐圧を実現しつつも、ゲート絶縁膜２１における電荷トラップ（特に、ゲート絶縁膜２１のゲート電極７との界面及びその近傍部位の電荷トラップ）を大幅に低減し、電気特性変動を抑えた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（変形例３）
図９及び図１０は、第１の実施形態の変形例３によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ｂ）の諸工程を経る。化合物半導体層２に、ゲート電極の電極溝２Ｃが形成される。
続いて、図９（ａ），（ｂ）及び図１０（ａ）に示すように、ゲート絶縁膜３１を形成する。
詳細には、先ず、図９（ａ）のように、ソース電極４上及びドレイン電極５上を含むＳｉＣ基板１上の全面を覆うように、変形例１で説明した図７（ａ）の第１の絶縁膜１１ａの形成と同様に、ＰＥＣＶＤ法により膜厚５ｎｍ程度にＳｉＮを堆積する。これにより、第１の絶縁膜３１ａが形成される。第１の絶縁膜３１ａは、膜厚が相違することを除き、第１の実施形態のゲート絶縁膜６と同一の組成、性質に形成される。
次に、図９（ｂ）のように、第１の絶縁膜３１ａ上に、変形例１で説明した図７（ｂ）の第２の絶縁膜１１ｂの形成と同様に、ＡＬＤ法により膜厚１０ｎｍ程度にＡｌ2Ｏ3を堆積する。これにより、第２の絶縁膜３１ｂが形成される。
次に、図１０（ａ）のように、第２の絶縁膜３１ｂ上に、第１の絶縁膜３１ａの形成と同様に、ＰＥＣＶＤ法により膜厚５ｎｍ程度にＳｉＮを堆積する。これにより、第３の絶縁膜３１ｃが形成される。第３の絶縁膜３１ｃは、膜厚が相違することを除き、第１の実施形態のゲート絶縁膜６と同一の組成、性質に形成される。
以上により、電極溝２Ｃの内壁面を含む化合物半導体層２上を覆うように、第１の絶縁膜３１ａ、第２の絶縁膜３１ｂ、及び第３の絶縁膜３１ｃ順次積層されてなるゲート絶縁膜３１が形成される。
ゲート絶縁膜３１は、第１及び第３の絶縁膜３１ａ，３１ｃを含むため、ダングリングボンドが極めて少なく、電荷トラップが大幅に低減されている。しかもこの場合、第１及び第３の絶縁膜３１ａ，３１ｃで第２の絶縁膜３１ｂを挟持する構造とされているため、ゲート絶縁膜３１の表面及び裏面におけるダングリングボンドが極めて少なく、電荷トラップが大幅に低減された状態とされている。更に、ゲート絶縁膜３１は、第２の絶縁膜３１ｂを含むため、ゲート電極のゲート耐圧が向上する。即ち、ゲート絶縁膜３１を適用することにより、ゲート電極の高いゲート耐圧を実現しつつも、電荷トラップ密度の更なる大幅な低減を図ることができる。
続いて、図１０（ｂ）に示すように、第１の実施形態と同様に、図３（ｂ）の工程を経てゲート電極７を形成する。
しかる後、保護膜の形成、ソース電極４及びドレイン電極５、ゲート電極７のコンタクト形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本例によれば、ゲート電極７の高いゲート耐圧を実現しつつも、ゲート絶縁膜３１における電荷トラップ（特に、ゲート絶縁膜３１のゲート電極７との界面及びその近傍部位、又は、ゲート絶縁膜３１の化合物半導体層２との界面及びその近傍部位の電荷トラップ）を大幅に低減し、電気特性変動を抑えた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第２の実施形態）
本実施形態では、第１の実施形態と同様に、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、ゲート絶縁膜の構成が異なる点で第１の実施形態と相違する。
図１１は、第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ｂ）の諸工程を経る。化合物半導体層２に、ゲート電極の電極溝２Ｃが形成される。
続いて、図１１（ａ）に示すように、ゲート絶縁膜４１を形成する。
詳細には、例えばＰＥＣＶＤ法により、ソース電極４上及びドレイン電極５上を含むＳｉＣ基板１上の全面を覆うように、シリコン酸窒化物の膜（ＳｉＯＮ膜）を膜厚２ｎｍ〜200ｎｍの範囲で例えば２０ｎｍ程度に堆積する。これにより、ゲート絶縁膜４１が形成される。
ＰＥＣＶＤの具体的な成膜条件としては、原料ガス種及びその流量、圧力、ＲＦ電力、ＲＦ電力周波数がある。
原料ガスとしては、ＳｉＨ4、ＮＨ3、Ｎ2Ｏ、及びＮ2の混合ガスを用い、各々の流量を、ＳｉＨ4が３ｓｃｃｍ、ＮＨ3が３ｓｃｃｍ、Ｎ2Ｏが５ｓｃｃｍ、Ｎ2が１０００ｓｃｃｍとする。
本実施形態では、ＳｉＯＮに相当量の水素を供給して十分な水素終端基濃度を確保すべく、ＰＥＣＶＤにおけるＲＦ電力をプラズマが生成される限度で比較的低く設定する。原料ガス量が過剰な状態（反応律速状態）において、ＰＥＣＶＤにおける圧力とＲＦ電力とは、ほぼ比例関係を示す。上記の各ガス流量であれば、反応律速状態にあるものと考えられる。
以上を考慮すると、圧力Ｐ及びＲＦ電力ＰRFは、以下のようになる。
２０Ｗ≦ＰRF≦２００Ｗ、且つＰRF／Ｐ＝α（α：定数）
従って、ＲＦ電力ＰRFを上記の範囲内で所定値に定めれば、定数αを用いて圧力が一意に定まることになる。ここでは、圧力を例えば１５００mTorr程度、ＲＦ電力を例えば５０Ｗ程度、ＲＦ電力の周波数を１３．５６ＭＨｚとする。
ＳｉＯＮは、原子結合生成時において、結合歪の緩和効果が高く、結合欠陥が生じ難いという性質を有する。更に上記のように堆積されたＳｉＯＮでは、その必然的に有するＳｉ、Ｏ及びＮの結合欠陥（以下、Ｓｉ、Ｏ及びＮの結合欠陥を単にダングリングボンドと記す。）による未結合手が少ない。更に残留の未結合手が水素（Ｈ）で終端されている。換言すれば、全てのダングリングボンドにおける水素終端されたものの割合が、ゲート絶縁膜４１における電荷トラップの低減に十分であると評価できる。更には、終端された水素結合基の熱的変動による崩壊が生じることを見込んで、当該崩壊を補償するに十分な濃度の余剰な原子間水素を有している。この高濃度の原子間水素を配置することにより、加熱により脱水素反応が進行してＳｉＮから外部に水素が放出されてしまった場合でも、水素終端を再度生ぜしめることができる。
上記の成膜条件で成膜されたＳｉＯＮ膜は、そのＳｉＯＮをＳｉxＯyＮzと表現した場合、Ｓｉ：Ｏ：Ｎの組成比ｘ：ｙ：ｚが、
ｘ：ｙ：ｚ＝０．３２±２０％：０．３０±２０％：０．３８±２０％、即ち、
ｘ：ｙ：ｚ＝０．２５６〜０．３８４：０．２４０〜０．３６０：０．３０４〜０．４５６、且つｘ＋ｙ＋ｚ＝１
の範囲内の値とされている。更に、水素終端基濃度ＣH1が、
２×１０22／ｃｍ3≦ＣH1≦５×１０22／ｃｍ3
の範囲内の値とされている。更に、原子間水素濃度ＣH2が、
２×１０21／ｃｍ3≦ＣH2≦６×１０21／ｃｍ3
の範囲内の値とされている。
Ｓｉ：Ｏ：Ｎの組成比ｘ：ｙ：ｚについて、上記のような適用範囲を持たせることは、ダングリングボンドを水素で補償することを指向することを意味する。
水素終端基濃度ＣH1は、２×１０22／ｃｍ3よりも小さいと、上記のダングリングボンドを水素で十分に終端することが困難となる。５×１０22／ｃｍ3よりも大きいと、ＳｉＯＮ絶縁膜として現実的でなく、ゲート絶縁膜として十分な絶縁性を担保できなくなる。従って、水素終端基濃度ＣH1を上記の範囲内の値とすることで、ゲート絶縁膜としての優れた特性を保ちつつ、ダングリングボンドを水素で十分に終端することができる。
原子間水素濃度ＣH2は、２×１０21／ｃｍ3よりも小さいと、終端された水素結合基の崩壊を十分に補償することが困難となる。６×１０21／ｃｍ3よりも大きいと、ゲート絶縁膜として十分な絶縁性を担保できなくなる。従って、原子間水素濃度ＣH2を上記の範囲内の値とすることで、ゲート絶縁膜として使用することに遜色なくも、終端された水素結合基の崩壊を十分に補償することができる。
なお、本実施形態のＳｉＯＮについても、第１の実施形態のＳｉＮについて図５及び図６に示した各実験結果と略同等の結果が得られる。
即ち、本実施形態のＳｉＯＮにおける水素終端基濃度ＣH1を２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下に規定することにより、リーク電流量が少なく、ダングリングボンドの少ない優れたゲート絶縁膜となる。
また、本実施形態のＳｉＯＮにおける原子間水素濃度ＣH2を２×１０21／ｃｍ3以上６×１０21／ｃｍ3以下に規定することにより、水素結合基の熱的変動による崩壊が生じてもダングリングボンドを少なく保つ優れたゲート絶縁膜となる。
Ｓｉ：Ｏ：Ｎの組成比ｘ：ｙ：ｚは、ＸＰＳにより測定される。水素終端基濃度ＣH1は、赤外吸収法により測定される。原子間水素濃度ＣH2は、ＨＦＳ及びＲＢＳにより測定される。
本実施形態のＳｉＯＮ膜では、Ｓｉ：Ｏ：Ｎの組成比ｘ：ｙ：ｚを例えば０．３２：０．３：０．３８程度、水素終端基濃度ＣH1を例えば３×１０22／ｃｍ3程度、原子間水素濃度ＣH2を例えば３×１０21／ｃｍ3程度とする。このとき、残留不対電子対濃度は、ＥＳＲにより、１．８×１０18／ｃｍ3程度と測定される。
このＳｉＯＮ膜で形成されたゲート絶縁膜４１は、ダングリングボンドが本質的に少なく、残留したダングリングボンドは水素（Ｈ）で十分に終端されており、且つ水素結合基の崩壊を補償するに十分な濃度の原子間水素を含有する膜である。このゲート絶縁膜４１は、ダングリングボンドが極めて少なく、電荷トラップが大幅に低減された状態に形成される。
続いて、図１１（ｂ）に示すように、第１の実施形態と同様に、図３（ｂ）の工程を経てゲート電極７を形成する。
しかる後、保護膜の形成、ソース電極４及びドレイン電極５、ゲート電極７のコンタクト形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本例によれば、ゲート電極７の高いゲート耐圧を実現しつつも、ゲート絶縁膜４１における電荷トラップ（特に、ゲート絶縁膜４１のゲート電極７との界面及びその近傍部位、又は、ゲート絶縁膜４１の化合物半導体層２との界面及びその近傍部位の電荷トラップ）を更に大幅に低減し、電気特性変動を抑えた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
−変形例−
以下、第２の実施形態の諸変形例について説明する。
以下の諸変形例では、第２の実施形態と同様に、化合物半導体装置としてＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、ゲート絶縁膜の構成が若干異なる点で第１の実施形態と相違する。
（変形例１）
図１２は、第２の実施形態の変形例１によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ｂ）の諸工程を経る。化合物半導体層２に、ゲート電極の電極溝２Ｃが形成される。
続いて、図１２（ａ），（ｂ）に示すように、ゲート絶縁膜５１を形成する。
先ず、図１２（ａ）のように、第１の絶縁膜５１ａを形成する。
詳細には、ソース電極４上及びドレイン電極５上を含むＳｉＣ基板１上の全面を覆うように、ＰＥＣＶＤ法により、第２の実施形態の図１１（ａ）に示したゲート絶縁膜４１のＳｉＯＮ膜と同じ成膜条件で、ＳｉＯＮ膜を膜厚５ｎｍ程度に堆積する。これにより、第１の絶縁膜５１ａが形成される。第１の絶縁膜５１ａは、膜厚が相違することを除き、第２の実施形態のゲート絶縁膜４１と同一の組成、性質に形成される。
次に、図１２（ｂ）のように、第２の絶縁膜５１ｂを形成する。
第２の絶縁膜５１ｂの絶縁材料として、第１の絶縁膜５１ａのＳｉＯＮよりもバンドギャップの高い材料を用いる。この絶縁材料としては、Ａｌ2Ｏ3、ＡｌＮ、ＴａＯ等が挙げられる。ここでは、Ａｌ2Ｏ3を用いる場合を例示する。
第１の絶縁膜５１ａ上に、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚１５ｎｍ程度にＡｌ2Ｏ3を堆積する。これにより、第２の絶縁膜５１ｂが形成される。なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばＣＶＤ法等で行うようにしても良い。以上により、電極溝２Ｃの内壁面を含む化合物半導体層２上を覆うように、第１の絶縁膜５１ａ及び第２の絶縁膜５１ｂが順次積層されてなるゲート絶縁膜５１が形成される。
ゲート絶縁膜５１は、第１の絶縁膜５１ａを含むため、ダングリングボンドが極めて少なく、電荷トラップが大幅に低減されている。更に、ゲート絶縁膜５１は、第２の絶縁膜５１ｂを含むため、ゲート電極のゲート耐圧が向上する。即ち、ゲート絶縁膜５１を適用することにより、ゲート電極の高いゲート耐圧を実現しつつも、電荷トラップ密度の大幅な低減を図ることができる。
続いて、図１２（ｃ）に示すように、第２の実施形態と同様に、図１１（ｂ）の工程を経てゲート電極７を形成する。
しかる後、保護膜の形成、ソース電極４及びドレイン電極５、ゲート電極７のコンタクト形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本例によれば、ゲート電極７の高いゲート耐圧を実現しつつも、ゲート絶縁膜５１における電荷トラップ（特に、ゲート絶縁膜５１の化合物半導体層２との界面及びその近傍部位の電荷トラップ）を更に大幅に低減し、電気特性変動を抑えた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（変形例２）
図１３は、第２の実施形態の変形例２によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ｂ）の諸工程を経る。化合物半導体層２に、ゲート電極の電極溝２Ｃが形成される。
続いて、図１３（ａ），（ｂ）に示すように、ゲート絶縁膜６１を形成する。
詳細には、先ず、図１３（ａ）のように、ソース電極４上及びドレイン電極５上を含む化合物半導体層２上の全面を覆うように、変形例１で説明した図１２（ｂ）の第２の絶縁膜５１ｂの形成と同様に、ＡＬＤ法により膜厚１５ｎｍ程度にＡｌ2Ｏ3を堆積する。これにより、第１の絶縁膜６１ａが形成される。
ここで、ＳｉＣ基板１を熱処理するようにしても良い。
具体的には、例えば４００℃〜１２００℃の範囲で５分間程度、ＳｉＣ基板１を加熱する。これにより、第１の絶縁膜６１ａの結合状態が改善される。この事前の熱処理の導入により、ゲート絶縁膜６１の水素終端崩壊が抑制され、安定した低不対電子対濃度の状態が維持される。また、熱処理により結合状態の改善したＡｌ2Ｏ3を採用することにより、ゲート耐圧が更に安定化する。
次に、図１３（ｂ）のように、第１の絶縁膜６１ａ上に、変形例１で説明した図１２（ａ）の第１の絶縁膜５１ａの形成と同様に、ＰＥＣＶＤ法により膜厚５ｎｍ程度にＳｉＯＮを堆積する。これにより、第２の絶縁膜６１ｂが形成される。第２の絶縁膜６１ｂは、膜厚が相違することを除き、第２の実施形態のゲート絶縁膜４１と同一の組成、性質に形成される。
以上により、電極溝２Ｃの内壁面を含む化合物半導体層２上を覆うように、第１の絶縁膜６１ａ及び第２の絶縁膜６１ｂが順次積層されてなるゲート絶縁膜６１が形成される。
ゲート絶縁膜６１は、第２の絶縁膜６１ｂを含むため、ダングリングボンドが極めて少なく、電荷トラップが大幅に低減されている。更に、ゲート絶縁膜６１は、第１の絶縁膜６１ａを含むため、ゲート電極のゲート耐圧が向上する。即ち、ゲート絶縁膜６１を適用することにより、ゲート電極の高いゲート耐圧を実現しつつも、電荷トラップ密度の大幅な低減を図ることができる。
続いて、図１３（ｃ）に示すように、第２の実施形態と同様に、図９（ｂ）の工程を経てゲート電極７を形成する。
しかる後、保護膜の形成、ソース電極４及びドレイン電極５、ゲート電極７のコンタクト形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本例によれば、ゲート電極７の高いゲート耐圧を実現しつつも、ゲート絶縁膜６１における電荷トラップ（特に、ゲート絶縁膜６１のゲート電極７との界面及びその近傍部位の電荷トラップ）を更に大幅に低減し、電気特性変動を抑えた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（変形例３）
図１４及び図１５は、第２の実施形態の変形例３によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ｂ）の諸工程を経る。化合物半導体層２に、ゲート電極の電極溝２Ｃが形成される。
続いて、図１４（ａ），（ｂ）及び図１５（ａ）に示すように、ゲート絶縁膜７１を形成する。
詳細には、先ず、図１４（ａ）のように、ソース電極４上及びドレイン電極５上を含む化合物半導体層２上の全面を覆うように、変形例１で説明した図１２（ａ）の第１の絶縁膜５１ａの形成と同様に、ＰＥＣＶＤ法により膜厚５ｎｍ程度にＳｉＯＮを堆積する。これにより、第１の絶縁膜７１ａが形成される。第１の絶縁膜７１ａは、膜厚が相違することを除き、第２の実施形態のゲート絶縁膜４１と同一の組成、性質に形成される。
次に、図１４（ｂ）のように、第１の絶縁膜７１ａ上に、変形例１で説明した図１２（ｂ）の第２の絶縁膜５１ｂの形成と同様に、ＡＬＤ法により膜厚１０ｎｍ程度にＡｌ2Ｏ3を堆積する。これにより、第２の絶縁膜７１ｂが形成される。
次に、図１５（ａ）のように、第２の絶縁膜７１ｂ上に、第１の絶縁膜７１ａの形成と同様に、ＰＥＣＶＤ法により膜厚５ｎｍ程度にＳｉＯＮを堆積する。これにより、第３の絶縁膜７１ｃが形成される。
以上により、電極溝２Ｃの内壁面を含む化合物半導体層２上を覆うように、第１の絶縁膜７１ａ、第２の絶縁膜７１ｂ、及び第３の絶縁膜７１ｃが順次積層されてなるゲート絶縁膜７１が形成される。第３の絶縁膜７１ｃは、膜厚が相違することを除き、第２の実施形態のゲート絶縁膜４１と同一の組成、性質に形成される。
ゲート絶縁膜７１は、第１及び第３の絶縁膜７１ａ，７１ｃを含むため、ダングリングボンドが極めて少なく、電荷トラップが大幅に低減されている。しかもこの場合、第１及び第３の絶縁膜７１ａ，７１ｃで第２の絶縁膜７１ｂを挟持する構造とされているため、ゲート絶縁膜７１の表面及び裏面におけるダングリングボンドが極めて少なく、電荷トラップが大幅に低減された状態とされている。更に、ゲート絶縁膜７１は、第２の絶縁膜７１ｂを含むため、ゲート電極のゲート耐圧が向上する。即ち、ゲート絶縁膜７１を適用することにより、ゲート電極の高いゲート耐圧を実現しつつも、電荷トラップ密度の更なる大幅な低減を図ることができる。
続いて、図１５（ｂ）に示すように、第１の実施形態と同様に、図３（ｂ）の工程を経てゲート電極７を形成する。
しかる後、保護膜の形成、ソース電極４及びドレイン電極５、ゲート電極７のコンタクト形成等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以上説明したように、本例によれば、ゲート電極７の高いゲート耐圧を実現しつつも、ゲート絶縁膜７１における電荷トラップ（特に、ゲート絶縁膜７１のゲート電極７との界面及びその近傍部位、又は、ゲート絶縁膜７１の化合物半導体層２との界面及びその近傍部位の電荷トラップ）を更に大幅に低減し、電気特性変動を抑えた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
なお、第１及び第２の実施形態、並びにこれらの諸変形例では、基板としてＳｉＣ基板１を用いているが、これに限定されるものではない。電界効果トランジスタの機能を持つエピタキシャル構造の部分が窒化物半導体を用いていれば、サファイア、Ｓｉ、ＧａＡｓ等、他の基板を用いても問題ない。また、基板の導電性は、半絶縁性、導電性を問わない。また、第１及び第２の実施形態、並びにこれらの諸変形例におけるソース電極４、ドレイン電極５及びゲート電極７の各電極の層構造は一例であり、単層・多層を問わず他の層構造であっても問題ない。また、各電極の形成方法についても一例であり、他の如何なる形成方法でも問題ない。また、第１及び第２の実施形態、並びにこれらの諸変形例では、ソース電極４及びドレイン電極５の形成時に熱処理を行っているが、オーミック特性が得られるならば熱処理を行わなくとも良く、またゲート電極７の形成後に更なる熱処理を施しても良い。また、第１および第２の実施形態並びにこれらの諸変形例では、キャップ２ｅを単層で示したが、複数の化合物半導体層からなるキャップ層を採用しても良い。さらに、第１および第２の実施形態並びにこれらの変形例ではゲート電極７を形成する電極溝２Ｃを形成したが、電極溝２Ｃを用いない構造としても良い。
（第４の実施形態）
本実施形態では、第１及び第２の実施形態、並びにこれらの諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図１６は、第４の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路８１及び低圧の二次側回路８２と、一次側回路８１と二次側回路８２との間に配設されるトランス８３とを備えて構成される。
一次側回路８１は、交流電源８４と、いわゆるブリッジ整流回路８５と、複数（ここでは４つ）のスイッチング素子８６ａ，８６ｂ，８６ｃ，８６ｄとを備えて構成される。また、ブリッジ整流回路８５は、スイッチング素子８６ｅを有している。
二次側回路８２は、複数（ここでは３つ）のスイッチング素子８７ａ，８７ｂ，８７ｃを備えて構成される。
本実施形態では、一次側回路８１のスイッチング素子８６ａ，８６ｂ，８６ｃ，８６ｄ，８６ｅが、第１及び第２の実施形態、並びにこれらの諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路８２のスイッチング素子８７ａ，８７ｂ，８７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、ゲート電極の高いゲート耐圧を実現しつつも、ゲート絶縁膜における電荷トラップ（特に、ゲート絶縁膜のゲート電極との界面及びその近傍部位または、ゲート絶縁膜の化合物半導体層２との界面およびその近傍部位の電荷トラップ）を更に大幅に低減し、電気特性変動を抑えた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第５の実施形態）
本実施形態では、第１及び第２の実施形態、並びにこれらの諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図１７は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路９１と、ミキサー９２ａ，９２ｂと、パワーアンプ９３とを備えて構成される。
ディジタル・プレディストーション回路９１は、入力信号の非線形歪みを補償するものである。ミキサー９２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ９３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態、並びにこれらの諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１７では、例えばスイッチの切り替えにより、出力側の信号をミキサー９２ｂで交流信号とミキシングしてディジタル・プレディストーション回路９１に送出できる構成とされている。
本実施形態では、ゲート電極の高いゲート耐圧を実現しつつも、ゲート絶縁膜における電荷トラップ（特に、ゲート絶縁膜のゲート電極との界面及びその近傍部位または、ゲート絶縁膜の化合物半導体層２との界面およびその近傍部位の電荷トラップ）を更に大幅に低減し、電気特性変動を抑えた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴ高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
（他の実施形態）
第１〜第５の実施形態及び諸変形例では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第５の実施形態及び諸変形例では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、ゲート電極の高いゲート耐圧を実現しつつも、ゲート絶縁膜における電荷トラップ（特に、ゲート絶縁膜のゲート電極との界面及びその近傍部位または、ゲート絶縁膜の化合物半導体層２との界面およびその近傍部位の電荷トラップ）を更に大幅に低減し、電気特性変動を抑えた信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上記した第１〜第５の実施形態及び諸変形例では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ+−ＧａＮで形成される。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、ゲート電極の高いゲート耐圧を実現しつつも、ゲート絶縁膜における電荷トラップ（特に、ゲート絶縁膜のゲート電極との界面及びその近傍部位または、ゲート絶縁膜の化合物半導体層２との界面およびその近傍部位の電荷トラップ）を更に大幅に低減し、電気特性変動を抑えた信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
（付記１）化合物半導体層と、
前記化合物半導体層上でゲート絶縁膜を介して形成されたゲート電極と
を含み、
前記ゲート絶縁膜は、ＳｉxＮyを絶縁材料として含有しており、
前記ＳｉxＮyは、０．６３８≦ｘ／ｙ≦０．８６３であり、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであることを特徴とする化合物半導体装置。
（付記２）化合物半導体層と、
前記化合物半導体層上でゲート絶縁膜を介して形成されたゲート電極と
を含み、
前記ゲート絶縁膜は、ＳｉxＯyＮzを絶縁材料として含有しており、
前記ＳｉxＯyＮzは、
ｘ：ｙ：ｚ＝０．２５６〜０．３８４：０．２４０〜０．３６０：０．３０４〜０．４５６、且つｘ＋ｙ＋ｚ＝１
を満たし、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであることを特徴とする化合物半導体装置。
（付記３）前記ゲート絶縁膜は、前記絶縁材料の原子間水素濃度が２×１０21／ｃｍ3以上６×１０21／ｃｍ3以下のものであることを特徴とする付記１に記載の化合物半導体装置。
（付記４）前記ゲート絶縁膜は、
前記絶縁材料により形成された第１の絶縁膜と、
前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜と
の積層構造を含むことを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記５）前記第２の絶縁膜は、前記第１の絶縁膜よりも厚いことを特徴とする付記４に記載の化合物半導体装置。
（付記６）前記ゲート絶縁膜は、前記第１の絶縁膜上に前記第２の絶縁膜が積層されてなることを特徴とする付記４又は５に記載の化合物半導体装置。
（付記７）前記ゲート絶縁膜は、前記第２の絶縁膜上に前記第１の絶縁膜が積層されてなることを特徴とする付記４又は５に記載の化合物半導体装置。
（付記８）前記第２の絶縁膜は、Ａｌ2Ｏ3、ＡｌＮ、及びＴａＯから選ばれた少なくとも一種を含有していることを特徴とする付記４〜７のいずれか１項に記載の化合物半導体装置。
（付記９）前記ゲート絶縁膜は、
前記絶縁材料により形成された第１の絶縁膜と、
前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜と、
前記絶縁材料により形成された第３の絶縁膜と
の積層構造を含むことを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記１０）化合物半導体層上にゲート絶縁膜を形成する工程と、
前記化合物半導体層上に前記ゲート絶縁膜を介してゲート電極を形成する工程と
を含み、
前記ゲート絶縁膜は、ＳｉxＮyを絶縁材料として含有しており、
前記ＳｉxＮyは、０．６３８≦ｘ／ｙ≦０．８６３であり、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであることを特徴とする化合物半導体装置の製造方法。
（付記１１）化合物半導体層上にゲート絶縁膜を形成する工程と、
前記化合物半導体層上に前記ゲート絶縁膜を介してゲート電極を形成する工程と
を含み、
前記ゲート絶縁膜は、ＳｉxＯyＮzを絶縁材料として含有しており、
前記ＳｉxＯyＮzは、
ｘ：ｙ：ｚ＝０．２５６〜０．３８４：０．２４０〜０．３６０：０．３０４〜０．４５６、且つｘ＋ｙ＋ｚ＝１
を満たし、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであることを特徴とする化合物半導体装置の製造方法。
（付記１２）前記絶縁材料を、プラズマＣＶＤ法により、ＲＦ電力を２０Ｗ以上２００Ｗ以下の範囲内の値として堆積することを特徴とする付記１０又は１１に記載の化合物半導体装置の製造方法。
（付記１３）前記ゲート絶縁膜は、前記絶縁材料の原子間水素濃度が２×１０21／ｃｍ3以上６×１０21／ｃｍ3以下のものであることを特徴とする付記１０〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）前記ゲート絶縁膜は、
前記絶縁材料により形成された第１の絶縁膜と、
前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜と
の積層構造を含むことを特徴とする付記１０〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１５）前記第２の絶縁膜は、前記第１の絶縁膜よりも厚いことを特徴とする付記１４に記載の化合物半導体装置の製造方法。
（付記１６）前記ゲート絶縁膜は、前記第１の絶縁膜上に前記第２の絶縁膜が積層されてなることを特徴とする付記１４又は１５に記載の化合物半導体装置の製造方法。
（付記１７）前記ゲート絶縁膜は、前記第２の絶縁膜上に前記第１の絶縁膜が積層されてなることを特徴とする付記１４又は１５に記載の化合物半導体装置の製造方法。
（付記１８）前記第２の絶縁膜は、Ａｌ2Ｏ3、ＡｌＮ、及びＴａＯから選ばれた少なくとも一種を含有していることを特徴とする付記１４〜１７のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１９）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層上でゲート絶縁膜を介して形成されたゲート電極と
を含み、
前記ゲート絶縁膜は、ＳｉxＮy又はＳｉxＯyＮzを材料として含有しており、
前記ＳｉxＮyは、０．６３８≦ｘ／ｙ≦０．８６３であり、
又は、前記ＳｉxＯyＮzは、ｘ：ｙ：ｚ＝０．２５６〜０．３８４：０．２４０〜０．３６０：０．３０４〜０．４５６、且つｘ＋ｙ＋ｚ＝１であって、
前記ＳｉxＮy又は前記ＳｉxＯyＮzの水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであることを特徴とする電源回路。
（付記２０）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層上でゲート絶縁膜を介して形成されたゲート電極と
を含み、
前記ゲート絶縁膜は、ＳｉxＮy又はＳｉxＯyＮzを材料として含有しており、
前記ＳｉxＮyは、０．６３８≦ｘ／ｙ≦０．８６３であり、
又は、前記ＳｉxＯyＮzは、ｘ：ｙ：ｚ＝０．２５６〜０．３８４：０．２４０〜０．３６０：０．３０４〜０．４５６、且つｘ＋ｙ＋ｚ＝１であって、
前記ＳｉxＮy又は前記ＳｉxＯyＮzの水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであることを特徴とする高周波増幅器。
１ ＳｉＣ基板
２ 化合物半導体層
２ａ バッファ層
２ｂ 電子走行層
２ｃ 中間層
２ｄ 電子供給層
２ｅ キャップ層
３ 素子分離構造
２Ａ，２Ｂ，２Ｃ 電極溝
４ ソース電極
５ ドレイン電極
６，１１，２１，３１，４１，５１，６１，７１ ゲート絶縁膜
７ ゲート電極
１０ レジストマスク
１０ａ 開口
１１ａ，２１ａ，３１ａ，５１ａ，６１ａ，７１ａ 第１の絶縁膜
１１ｂ，２１ｂ，３１ｂ，５１ｂ，６１ｂ，７１ｂ 第２の絶縁膜
３１ｃ，７１ｃ 第３の絶縁膜
８１ 一次側回路
８２ 二次側回路
８３ トランス
８４ 交流電源
８５ ブリッジ整流回路
８６ａ，８６ｂ，８６ｃ，８６ｄ，８６ｅ，８７ａ，８７ｂ，８７ｃ スイッチング素子
９１ ディジタル・プレディストーション回路
９２ａ，９２ｂ ミキサー
９３ パワーアンプ

Claims (8)

  1. 窒化物半導体層と、
    前記窒化物半導体層上でゲート絶縁膜を介して形成されたゲート電極と
    を含み、
    前記ゲート絶縁膜は、前記窒化物半導体層の表面と前記ゲート電極の下面との間に配され、ＳｉxＮyを絶縁材料として含有しており、
    前記ＳｉxＮyは、０．６３８≦ｘ／ｙ≦０．８６３であり、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであり、
    前記ゲート絶縁膜は、
    前記絶縁材料により形成された第１の絶縁膜と、
    前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜と
    の積層構造を含み、
    前記第２の絶縁膜は、Ａｌ2Ｏ3、ＡｌＮ、及びＴａＯから選ばれた少なくとも一種を含有していることを特徴とするＭＩＳ型の窒化物半導体ＨＥＭＴ。
  2. 窒化物半導体層と、
    前記窒化物半導体層上でゲート絶縁膜を介して形成されたゲート電極と
    を含み、
    前記ゲート絶縁膜は、前記窒化物半導体層の表面と前記ゲート電極の下面との間に配され、ＳｉxＯyＮzを絶縁材料として含有しており、
    前記ＳｉxＯyＮzは、
    ｘ：ｙ：ｚ＝０．２５６〜０．３８４：０．２４０〜０．３６０：０．３０４〜０．４５６、且つｘ＋ｙ＋ｚ＝１
    を満たし、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであり、
    前記ゲート絶縁膜は、
    前記絶縁材料により形成された第１の絶縁膜と、
    前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜と
    の積層構造を含み、
    前記第２の絶縁膜は、Ａｌ2Ｏ3、ＡｌＮ、及びＴａＯから選ばれた少なくとも一種を含有していることを特徴とするＭＩＳ型の窒化物半導体ＨＥＭＴ。
  3. 前記ゲート絶縁膜は、前記絶縁材料の原子間水素濃度が２×１０21／ｃｍ3以上６×１０21／ｃｍ3以下のものであることを特徴とする請求項１に記載のＭＩＳ型の窒化物半導体ＨＥＭＴ。
  4. 前記第２の絶縁膜は、前記第１の絶縁膜よりも厚いことを特徴とする請求項１に記載のＭＩＳ型の窒化物半導体ＨＥＭＴ。
  5. 窒化物半導体層上にゲート絶縁膜を形成する工程と、
    前記窒化物半導体層上に前記ゲート絶縁膜を介してゲート電極を形成する工程と
    を含み、
    前記ゲート絶縁膜は、前記窒化物半導体層の表面と前記ゲート電極の下面との間に配され、ＳｉxＮyを絶縁材料として含有しており、
    前記ＳｉxＮyは、０．６３８≦ｘ／ｙ≦０．８６３であり、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであり、
    前記ゲート絶縁膜は、
    前記絶縁材料により形成された第１の絶縁膜と、
    前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜と
    の積層構造を含み、
    前記第２の絶縁膜は、Ａｌ2Ｏ3、ＡｌＮ、及びＴａＯから選ばれた少なくとも一種を含有することを特徴とするＭＩＳ型の窒化物半導体ＨＥＭＴの製造方法。
  6. 窒化物半導体層上にゲート絶縁膜を形成する工程と、
    前記窒化物半導体層上に前記ゲート絶縁膜を介してゲート電極を形成する工程と
    を含み、
    前記ゲート絶縁膜は、前記窒化物半導体層の表面と前記ゲート電極の下面との間に配され、ＳｉxＯyＮzを絶縁材料として含有しており、
    前記ＳｉxＯyＮzは、
    ｘ：ｙ：ｚ＝０．２５６〜０．３８４：０．２４０〜０．３６０：０．３０４〜０．４５６、且つｘ＋ｙ＋ｚ＝１
    を満たし、水素終端基濃度が２×１０22／ｃｍ3以上５×１０22／ｃｍ3以下の範囲内の値とされたものであり、
    前記ゲート絶縁膜は、
    前記絶縁材料により形成された第１の絶縁膜と、
    前記絶縁材料よりも大きなバンドギャップを有する材料からなる第２の絶縁膜と
    の積層構造を含み、
    前記第２の絶縁膜は、Ａｌ2Ｏ3、ＡｌＮ、及びＴａＯから選ばれた少なくとも一種を含有することを特徴とするＭＩＳ型の窒化物半導体ＨＥＭＴの製造方法。
  7. 前記絶縁材料を、プラズマＣＶＤ法により、ＲＦ電力を２０Ｗ以上２００Ｗ以下の範囲内の値として堆積することを特徴とする請求項５又は６に記載のＭＩＳ型の窒化物半導体ＨＥＭＴの製造方法。
  8. 前記ゲート絶縁膜は、前記絶縁材料の原子間水素濃度が２×１０21／ｃｍ3以上６×１０21／ｃｍ3以下のものであることを特徴とする請求項５〜７のいずれか１項に記載のＭＩＳ型の窒化物半導体ＨＥＭＴの製造方法。
JP2010276294A 2010-12-10 2010-12-10 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法 Active JP6035007B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010276294A JP6035007B2 (ja) 2010-12-10 2010-12-10 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
US13/278,392 US20120146728A1 (en) 2010-12-10 2011-10-21 Compound semiconductor device and method of manufacturing the same
TW100138486A TWI450342B (zh) 2010-12-10 2011-10-24 化合物半導體裝置及其製造方法
CN201110342602.1A CN102544088B (zh) 2010-12-10 2011-10-28 化合物半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010276294A JP6035007B2 (ja) 2010-12-10 2010-12-10 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012124436A JP2012124436A (ja) 2012-06-28
JP6035007B2 true JP6035007B2 (ja) 2016-11-30

Family

ID=46198755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010276294A Active JP6035007B2 (ja) 2010-12-10 2010-12-10 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法

Country Status (4)

Country Link
US (1) US20120146728A1 (ja)
JP (1) JP6035007B2 (ja)
CN (1) CN102544088B (ja)
TW (1) TWI450342B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988680B2 (ja) 1990-02-13 1999-12-13 株式会社東芝 変位測定装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5680987B2 (ja) * 2011-02-18 2015-03-04 株式会社アドバンテスト 半導体装置、試験装置、および製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014017423A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2014072391A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6339762B2 (ja) * 2013-01-17 2018-06-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
US9178016B2 (en) * 2013-03-01 2015-11-03 Infineon Technologies Austria Ag Charge protection for III-nitride devices
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
TWI515912B (zh) 2013-05-08 2016-01-01 友達光電股份有限公司 半導體元件
WO2014185034A1 (ja) * 2013-05-13 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置
US9564330B2 (en) * 2013-08-01 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Normally-off enhancement-mode MISFET
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
JP2016066641A (ja) 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP6591169B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
JP6659283B2 (ja) 2015-09-14 2020-03-04 株式会社東芝 半導体装置
JP6536318B2 (ja) * 2015-09-24 2019-07-03 三菱電機株式会社 半導体装置及びその製造方法
JP6649586B2 (ja) * 2016-07-12 2020-02-19 富士通株式会社 化合物半導体装置及びその製造方法
JP2018157141A (ja) * 2017-03-21 2018-10-04 株式会社東芝 半導体装置及び半導体装置の製造方法
WO2018220741A1 (ja) * 2017-05-31 2018-12-06 三菱電機株式会社 半導体装置の製造方法
JP6767411B2 (ja) 2018-03-06 2020-10-14 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6930010B2 (ja) * 2018-03-06 2021-09-01 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP7033498B2 (ja) * 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法
JPWO2021029183A1 (ja) * 2019-08-09 2021-02-18
JP2021114496A (ja) * 2020-01-16 2021-08-05 信一郎 高谷 縦型窒化物半導体トランジスタ装置
JP7450446B2 (ja) * 2020-04-13 2024-03-15 株式会社アドバンテスト 半導体装置、半導体装置の製造方法、および試験装置
JP7512756B2 (ja) * 2020-08-11 2024-07-09 富士電機株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
US12464759B2 (en) * 2022-08-18 2025-11-04 Macom Technology Solutions Holdings, Inc. High electron mobility transistors having reduced drain current drift and methods of fabricating such devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP2004134687A (ja) * 2002-10-15 2004-04-30 Toshiba Corp 半導体装置及びその製造方法
JP4869564B2 (ja) * 2003-11-28 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
JP4455381B2 (ja) * 2005-03-28 2010-04-21 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法、容量素子およびその製造方法、並びにｍｉｓ型半導体装置およびその製造方法。
KR100672829B1 (ko) * 2005-08-31 2007-01-22 삼성전자주식회사 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
JP4823671B2 (ja) * 2005-12-13 2011-11-24 日本電信電話株式会社 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2007243100A (ja) * 2006-03-13 2007-09-20 Iwate Toshiba Electronics Co Ltd 固体撮像装置およびその製造方法
JP5207598B2 (ja) * 2006-05-24 2013-06-12 パナソニック株式会社 窒化物半導体材料、半導体素子およびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
JP5235363B2 (ja) * 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5130906B2 (ja) * 2007-12-26 2013-01-30 サンケン電気株式会社 スイッチ装置
JP4719210B2 (ja) * 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
JP2009176930A (ja) * 2008-01-24 2009-08-06 Toshiba Corp 半導体装置およびその製造方法
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5212414B2 (ja) * 2010-04-05 2013-06-19 富士通株式会社 半導体装置及びその製造方法
US8896122B2 (en) * 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
US8835246B2 (en) * 2011-02-25 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits with resistors and methods of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988680B2 (ja) 1990-02-13 1999-12-13 株式会社東芝 変位測定装置

Also Published As

Publication number Publication date
CN102544088B (zh) 2016-02-17
JP2012124436A (ja) 2012-06-28
US20120146728A1 (en) 2012-06-14
TW201234495A (en) 2012-08-16
TWI450342B (zh) 2014-08-21
CN102544088A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
JP6035007B2 (ja) Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP2014072379A (ja) 化合物半導体装置及びその製造方法
JP5899879B2 (ja) 化合物半導体装置及びその製造方法
JP2012119636A (ja) 化合物半導体装置及びその製造方法
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
US10847642B2 (en) Compound semiconductor device and fabrication method
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP7032641B2 (ja) 化合物半導体装置及びその製造方法
JP5942371B2 (ja) 化合物半導体装置及びその製造方法
JP6966689B2 (ja) 窒化物半導体装置及びその製造方法
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP2015012037A (ja) 半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150603

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150611

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161031

R150 Certificate of patent or registration of utility model

Ref document number: 6035007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150