Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6604036B2 - 化合物半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP6604036B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6604036B2
JP6604036B2 JP2015113509A JP2015113509A JP6604036B2 JP 6604036 B2 JP6604036 B2 JP 6604036B2 JP 2015113509 A JP2015113509 A JP 2015113509A JP 2015113509 A JP2015113509 A JP 2015113509A JP 6604036 B2 JP6604036 B2 JP 6604036B2
Authority
JP
Japan
Prior art keywords
layer
spacer layer
compound semiconductor
gan
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015113509A
Other languages
English (en)
Other versions
JP2016225578A (ja
Inventor
淳二 小谷
哲一 中村
哲郎 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015113509A priority Critical patent/JP6604036B2/ja
Priority to US15/168,623 priority patent/US10600901B2/en
Publication of JP2016225578A publication Critical patent/JP2016225578A/ja
Application granted granted Critical
Publication of JP6604036B2 publication Critical patent/JP6604036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/602—Heterojunction gate electrodes for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
特開２００２−１６０８７号公報 特開２０１３−７７６３８号公報 特開２００３−２２９４３９号公報
窒化物半導体トランジスタの動作効率を向上するには、オン動作時のオン抵抗を可能な限り小さくすることが求められる。そのためには、ソース電極−ゲート電極間及びゲート電極−ドレイン電極間のアクセス抵抗を低減することが必要となる。これを実現するには、高い２ＤＥＧ濃度及び高い電子（２ＤＥＧ）移動度の双方を満足することを要する。
窒化物半導体材料の１つであるＩｎＡｌＮは、ＧａＮとの自発分極差が大きく、高い２ＤＥＧ濃度を実現できることが知られている。この場合、電子供給層にＩｎＡｌＮを用い、ＧａＮの電子走行層とＩｎＡｌＮの電子供給層との間にＡｌＮのスペーサ層を挿入することにより、２ＤＥＧ移動度の大幅な低減を回避することができる。
しかしながらＡｌＮは、その成長の際に、Ａｌ原子の活性が高いためにその近傍に存するＮと結合し、表面にピットが形成される。そのため、ＡｌＮのスペーサ層は表面平坦性が低く、界面ラフネス散乱の要因となり得る。その結果として、スペーサ層の本来の役割である高い２ＤＥＧ移動度の実現が困難となるという問題がある。
更に、ＧａＮの電子走行層とＡｌＮのスペーサ層との界面には、非常に強い応力が内包される。これは、当該界面が、ＧａＮとＡｌＮというＡｌＧａＮの対極の組成を有する材料の接合界面であるためである。ＧａＮとＡｌＮとでは格子定数が大きく異なり、結果として界面には結晶欠陥が誘起され易い。この結晶欠陥は、２ＤＥＧ移動度を低下させる要因となる。
本発明は、上記の課題に鑑みてなされたものであり、高いキャリア濃度を維持しつつ、合金散乱の抑制、スペーサ層のキャリア走行層との界面における結晶欠陥の低減、及びスペーサ層の表面平坦性の向上により、高いキャリア移動度を実現することができる信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、キャリア走行層と、前記キャリア走行層の上方に形成された、ＩｎＡｌＮからなるキャリア供給層と、前記キャリア走行層と前記キャリア供給層との間に形成された、ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくとも一方からなるスペーサ層とを備えており、前記スペーサ層は、下面から上面へ向かうにつれてＡｌ組成率が漸増しており、前記キャリア供給層は、下面から上面へ向かうにつれてＡｌ組成率が漸増している。
化合物半導体装置の製造方法の一態様は、キャリア走行層を形成し、前記キャリア走行層上に、ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくとも一方からなるスペーサ層を形成し、前記スペーサ層上に、ＩｎＡｌＮからなるキャリア供給層を形成し、前記スペーサ層は、下面から上面へ向かうにつれてＡｌ組成率が漸増しており、前記キャリア供給層は、下面から上面へ向かうにつれてＡｌ組成率が漸増している。
上記の諸態様によれば、高いキャリア濃度と高いキャリア移動度との双方を共に満たし、動作効率の高い化合物半導体装置が実現する。高いキャリア移動度については、合金散乱の抑制、スペーサ層のキャリア走行層との界面における結晶欠陥の低減、及びスペーサ層の表面平坦性の向上により実現される。
第１の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの他の例を示す概略断面図である。 ＧａＮの電子走行層とＩｎＡｌＮの電子供給層との間にＡｌＮのスペーサ層を形成した場合の電子分布について、当該スペーサ層を形成しない場合との比較に基づいて示す特性図である。 第１の実施形態によるＡｌＧａＮのスペーサ層を用いた場合における、２ＤＥＧの電子供給層への染み出し量と、表面平坦性（ピット密度）とについて、Ａｌ組成の依存性を示す特性図である。 第２の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第２の実施形態によるＩｎＡｌＧａＮのスペーサ層を用いた場合における、２ＤＥＧの電子供給層への染み出し量について、Ｉｎ組成の依存性を示す特性図である。 第３の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第３の実施形態の変形例によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第４の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第４の実施形態の変形例によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第５の実施形態による電源装置の概略構成を示す結線図である。 第６の実施形態による高周波増幅器の概略構成を示す結線図である。
（第１の実施形態）
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図２は、第１の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、スペーサ層２ｃ、及び電子供給層２ｄを有して構成される。本実施形態では、キャリアは電子（２ＤＥＧ）であるためキャリア走行層が電子走行層２ｂ、キャリア供給層が電子供給層２ｄとなる。
完成したＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｄ（正確にはスペーサ層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＩｎＡｌＮ）との格子定数の相違に基づいて生成される。
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
Ｓｉ基板１上に、初期層（不図示）としてＡｌＮを１６０ｎｍ程度の厚みに成長する。その後、ＡｌＧａＮを２００ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ＡｌＧａＮを２０ｎｍ程度の厚みに、ＩｎＡｌＮを１０ｎｍ程度の厚みに、ｎ−ＧａＮを３ｎｍ程度の厚みに順次成長する。以上により初期層上に、バッファ層２ａ、電子走行層２ｂ、スペーサ層２ｃ、及び電子供給層２ｄが形成される。電子供給層２ｄ上にｎ−ＧａＮのキャップ層を形成しても良い。
本実施形態では、スペーサ層２ｃとしてＡｌＧａＮを、電子供給層２ｄとしてＩｎＡｌＮを形成する。スペーサ層２ｃのＡｌＧａＮについては、ＡｌxＧａ1-xＮとして、Ａｌ組成率が０．２以上０．７以下（０．２≦ｘ≦０．７）であり、例えば０．５程度（Ａｌ0.5Ｇａ0.5Ｎ）とする。この組成率範囲については後述する。電子供給層２ｄのＩｎＡｌＮについては、例えばＩｎ組成率を０．１７、Ａｌ組成率を０．８３とする（Ｉｎ0.17Ａｌ0.83Ｎ）。
スペーサ層２ｃのＡｌＧａＮは、２ｎｍ程度〜３ｎｍ程度の厚みに形成される。スペーサ層２ｃの厚みが２ｎｍ程度を下回ると、電子供給層２ｄへの電子の染み出しが無視できなくなり、合金散乱の発生が懸念される。３ｎｍ程度を上回ると、ゲート電極と２ＤＥＧとの距離が増加してショートチャネル効果が懸念される。２ｎｍ程度〜３ｎｍ程度の厚みに形成することにより、電子供給層２ｄへの電子の染み出しを抑えてショートチャネル効果も抑制することができる。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。ＩｎＡｌＮの成長条件としては、原料ガスとしてトリメチルインジウム（ＴＭＩ）ガス、ＴＭＡガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡガス、Ｇａ源であるＴＭＧガス、Ｉｎ源であるＴＭＩガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ程度〜１０ＬＭ程度とする。また、成長圧力は５０Torr程度〜３００Torr程度、成長温度は１０００℃程度〜１２００℃程度とする。ＩｎＡｌＮの成長条件としては、成長圧力が５０Torr程度〜３００Torr程度、成長温度が６５０℃程度〜８００℃程度とする。
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。図２（ａ）以降では、素子分離構造３の図示を省略する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、化合物半導体積層構造２上の電極形成予定位置を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ（上層）／Ａｌ（下層）を、例えば蒸着法により、電極形成予定位置を露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、化合物半導体積層構造２上にソース電極４及びドレイン電極５が形成される。
なお、合物半導体積層構造２の電極形成予定位置にリセスを形成し、リセスを電極材料で埋め込むようにソース電極及びドレイン電極を形成するようにしても良い。
続いて、図２に示すように、ゲート電極６を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、化合物半導体積層構造２上の電極形成予定位置を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ（上層）／Ａｕ（下層）を、例えば蒸着法により、電極形成予定位置を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、化合物半導体積層構造２上にゲート電極６が形成される。
本実施形態では、ゲート電極６が化合物半導体積層構造２と直接的に接触する、ショットキー型のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを例示した。ショットキー型の替わりに、化合物半導体積層構造２とゲート電極６との間にゲート絶縁膜を有するＭＩＳ型のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを作製するようにしても良い。この場合の一例を図３に示す。ゲート絶縁膜７としては、化合物半導体積層構造２上を覆うように、化合物半導体積層構造２上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは１０ｎｍ程度に堆積する。なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
また、化合物半導体積層構造２の電極形成予定位置にリセスを形成し、リセスを電極材料で埋め込むようにゲート電極を形成しても良い。
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの奏する作用・効果について説明する。
本実施形態では、化合物半導体積層構造２において、スペーサ層２ｃがＡｌＧａＮで、電子供給層２ｄがＩｎＡｌＮで形成される。
電子供給層２ｄをＩｎＡｌＮで形成することにより、電子走行層２ｂのＧａＮとの大きい自発分極差により、高い２ＤＥＧ濃度を実現することができる。
図４は、ＧａＮの電子走行層とＩｎＡｌＮの電子供給層との間にＡｌＮのスペーサ層を形成した場合の電子分布について、当該スペーサ層を形成しない場合との比較に基づいて示す特性図である。（ａ）がＡｌＮのスペーサ層を形成した場合を、（ｂ）が形成しない場合をそれぞれ示している。図４（ａ）のように、ＡｌＮのスペーサ層の挿入により、電子走行層との界面におけるバンドオフセット量が増大し、図４（ｂ）のような２ＤＥＧの電子供給層側への染み出しが抑制される。これにより、２ＤＥＧは電子供給層による合金散乱を受け難くなり、高い２ＤＥＧ移動度が実現されることになる。
しかしながら、スペーサ層のＡｌＮを成長する際において、Ａｌ原子が非常に活性であり、高い平坦性を持つＡｌＮの成長は困難である。スペーサ層の表面及び電子供給層との界面の平坦性が悪いと、２ＤＥＧへの表面及び界面ラフネス散乱の要因となり、結果としてスペーサ層の本来的な役割である高い移動度を実現することが難しくなる。更に、スペーサ層の電子走行層との界面には非常に強い応力が内包される。これは、ＡｌＮとＧａＮというＡｌＧａＮの対極の組成を有する材料の接合界面であり、両者の格子定数が大きく異なり、結果として当該界面に欠陥が誘起され易いためである。更にこの欠陥は、２ＤＥＧ移動度を低下させる要因となる。
本実施形態によるスペーサ層２ｃは、格子定数がＡｌＮよりも大きくＧａＮに近いＡｌＧａＮからなる。これにより、スペーサ層２ｃの電子走行層２ｂとの界面における応力が緩和され、当該界面の欠陥発生が抑止されて電子（２ＤＥＧ）移動度が向上する。
図５は、本実施形態によるＡｌＧａＮのスペーサ層を用いた場合における、２ＤＥＧの電子供給層への染み出し量と、表面平坦性（ピット密度）とについて、Ａｌ組成の依存性を示す特性図である。２ＤＥＧの電子供給層２ｄへの染み出し量は、１次元バンド計算に基づいて算出した。先ず、染み出し量については、Ａｌ組成が高くなるにつれて、単調に減少する傾向が見られる。これは、スペーサ層２ｃのＧａＮ（電子走行層２ｂ）との界面におけるバンドオフセット量がＡｌ組成と共に増大するためである。Ａｌ組成が０．２以上であれば、２ＤＥＧの電子供給層２ｄへの染み出しが抑制され、２ＤＥＧ電子供給層による合金散乱を受け難くなって電子（２ＤＥＧ）移動度が向上する。一方、表面平坦性については、上述のようにＡｌ原子が活性であるためにＡｌ組成が増加すると共に悪化する傾向が見られる。本実施形態のスペーサ層２ｃはＡｌＧａＮからなり、Ｇａの添加により横方向成長が促進されるため、Ａｌ組成が０．７以下であれば、スペーサ層２ｃは高い表面平坦性を示す。高い表面平坦性により、表面ラフネス散乱が抑止され、電子（２ＤＥＧ）移動度が向上する。以上より、ＡｌＧａＮのスペーサ層２ｃのＡｌ組成が０．２以上０．７以下の範囲内にあれば、優れた電子閉じ込め性と高い表面平坦性との双方を共に満たし、電子（２ＤＥＧ）移動度の更なる向上に資することになる。
以上説明したように、本実施形態では、高い２ＤＥＧ濃度と高い電子（２ＤＥＧ）移動度との双方を共に満たし、動作効率の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。高い電子移動度については、合金散乱の抑制、スペーサ層２ｃの電子走行層２ｂとの界面における結晶欠陥の低減、及びスペーサ層２ｃの表面平坦性の向上等により実現される。
（第２の実施形態）
本実施形態では、第１の実施形態と同様にＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、スペーサ層が異なる点で第１の実施形態と相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図６は、第２の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本実施形態では、先ず図６（ａ）に示すように、第１の実施形態と同様に化合物半導体積層構造２を形成するが、ＡｌＧａＮのスペーサ層２ｃに替わってスペーサ層２１を形成する。スペーサ層２１は、電子走行層２ｂのｉ−ＧａＮ上にＩｎＡｌＧａＮを成長することで形成される。ＩｎＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＩガス、ＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。スペーサ層２１のＩｎＡｌＧａＮは、スペーサ層２ｃのＡｌＧａＮと同様に、２ｎｍ程度〜３ｎｍ程度の厚みに形成される。
スペーサ層２１のＩｎＡｌＧａＮについては、ＩｎxＡｌyＧａ1-x-yＮとして、Ｉｎ組成率が０．２以下（０＜ｘ≦０．２）、例えば０．０５程度であり、Ａｌ組成率が０．２以上０．７以下（０．２≦ｙ≦０．７）である（Ｉｎ0.05Ａｌ0.5Ｇａ0.45Ｎ）。この組成率範囲については後述する。
続いて、図１（ｂ）〜図２の諸工程を経る。このとき、図６（ｂ）に示すように、化合物半導体積層構造２上には、ソース電極４及びドレイン電極５と、ゲート電極６とが形成される。
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの奏する作用・効果について説明する。
第１の実施形態と同様に、電子供給層２ｄをＩｎＡｌＮで形成することにより、電子走行層２ｂのＧａＮとの大きい自発分極差により、高い２ＤＥＧ濃度を実現することができる。
本実施形態によるスペーサ層２１は、格子定数がＡｌＮよりも大きく、よりＧａＮに近いＩｎＡｌＧａＮからなる。これにより、スペーサ層２１の電子走行層２ｂとの界面における応力が更に低減され、当該界面の欠陥発生が抑止されて電子（２ＤＥＧ）移動度が向上する。
図７は、本実施形態によるＩｎＡｌＧａＮのスペーサ層を用いた場合における、２ＤＥＧの電子供給層への染み出し量について、Ｉｎ組成の依存性を示す特性図である。２ＤＥＧの電子供給層２ｄへの染み出し量は、１次元バンド計算に基づいて算出した。スペーサ層２１では、Ｉｎ濃度が高いほどスペーサ層２１に内包される歪み量は低減される。その一方で、Ｉｎの添加によりバンドギャップ、特に伝導帯下端のエネルギーＥｃが低下し、２ＤＥＧの電子供給層２ｄへの染み出し量が増加する。即ちこの場合、スペーサ層２１に内包される歪み量の低減と２ＤＥＧの電子供給層２ｄへの染み出し量の増加との間には、トレードオフが存在する。図７に示すように、スペーサ層２１では、Ｉｎ組成が０．２を超えると染み出し量が大幅に増加する。これは同時に合金散乱が強く発生することを示している。以上より、ＩｎＡｌＧａＮのスペーサ層２１のＩｎ組成が０．２以下であれば、合金散乱の発生が抑制され、電子（２ＤＥＧ）移動度の更なる向上に資することになる。
以上説明したように、本実施形態では、高い２ＤＥＧ濃度と高い電子（２ＤＥＧ）移動度との双方を共に満たし、動作効率の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。高い電子移動度については、合金散乱の抑制、スペーサ層２１の電子走行層２ｂとの界面における結晶欠陥の低減、及びスペーサ層２１の表面平坦性の向上等により実現される。
（第３の実施形態）
本実施形態では、第１の実施形態と同様にＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、スペーサ層が異なる点で第１の実施形態と相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図８は、第３の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本実施形態では、先ず図８（ａ）に示すように、第１の実施形態と同様に化合物半導体積層構造２を形成するが、ＡｌＧａＮのスペーサ層２ｃに替わってスペーサ層３１を形成する。スペーサ層３１は、ＩｎＡｌＧａＮの下層３２及びその上のＡｌＧａＮの上層３３の積層構造とされており、電子走行層２ｂのｉ−ＧａＮ上にＩｎＡｌＧａＮ及びＡｌＧａＮを順次成長することで形成される。ＩｎＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＩガス、ＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。スペーサ層３１は、スペーサ層２ｃと同様に、２ｎｍ程度〜３ｎｍ程度の厚みに形成される。例えば、下層３２及び上層３３共に１ｎｍ程度の厚みに形成される。
スペーサ層３１では、下層３２のＩｎＡｌＧａＮについては、ＩｎxＡｌyＧａ1-x-yＮとして、Ｉｎ組成率が０．２以下（０＜ｘ≦０．２）、例えば０．０５程度であり、Ａｌ組成率が０．２以上０．７以下（０．２≦ｙ≦０．７）である（Ｉｎ0.05Ａｌ0.5Ｇａ0.45Ｎ）。上層３３のＡｌＧａＮについては、ＡｌxＧａ1-xＮとして、Ａｌ組成率が０．２以上０．７以下（０．２≦ｘ≦０．７）であり、例えば０．５程度（Ａｌ0.5Ｇａ0.5Ｎ）とする。
続いて、図１（ｂ）〜図２の諸工程を経る。このとき、図８（ｂ）に示すように、化合物半導体積層構造２上には、ソース電極４及びドレイン電極５と、ゲート電極６とが形成される。
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの奏する作用・効果について説明する。
第１の実施形態と同様に、電子供給層２ｄをＩｎＡｌＮで形成することにより、電子走行層２ｂのＧａＮとの大きい自発分極差により、高い２ＤＥＧ濃度を実現することができる。
本実施形態によるスペーサ層３１では、その下層３２がＩｎＡｌＧａＮからなり、電子走行層２ｂのＧａＮとの界面における応力が低減される。下層３２上にＡｌＧａＮからなる上層３３が形成され、高い表面平坦性が得られる。スペーサ層３１により、電子走行層２ｂとの界面応力を最小限に留め、且つ電子供給層２ｄとの界面は平坦性が高いＡｌＧａＮ層で形成されて界面ラフネス散乱も同時に抑制される。これにより、電子（２ＤＥＧ）移動度が向上する。
以上説明したように、本実施形態では、高い２ＤＥＧ濃度と高い電子（２ＤＥＧ）移動度との双方を共に満たし、動作効率の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。高い電子移動度については、合金散乱の抑制、スペーサ層３１の電子走行層２ｂとの界面における結晶欠陥の低減、及びスペーサ層３１の表面平坦性の向上等により実現される。
−変形例−
以下、第３の実施形態の変形例について説明する。本例では、第３の実施形態と同様にＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、スペーサ層の積層構造が異なる点で第３の実施形態と相違する。なお、第３の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図９は、第３の実施形態の変形例によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本実施形態では、先ず図９（ａ）に示すように、第３の実施形態と同様に化合物半導体積層構造２を形成するが、ＡｌＧａＮのスペーサ層３１に替わってスペーサ層４１を形成する。スペーサ層４１は、スペーサ層３１とは逆に、ＡｌＧａＮの下層４２及びその上のＩｎＡｌＧａＮの上層４３の積層構造とされており、電子走行層２ｂのｉ−ＧａＮ上にＡｌＧａＮ及びＩｎＡｌＧａＮを順次成長することで形成される。スペーサ層４１は、例えば、下層４２及び上層４３共に２ｎｍ程度の厚みに形成される。
スペーサ層４１では、下層４２のＡｌＧａＮについては、ＡｌxＧａ1-xＮとして、Ａｌ組成率が０．２以上０．７以下（０．２≦ｘ≦０．７）であり、例えば０．７程度（Ａｌ0.7Ｇａ0.3Ｎ）とする。上層４３のＩｎＡｌＧａＮについては、ＩｎxＡｌyＧａ1-x-yＮとして、Ｉｎ組成率が０．２以下（０＜ｘ≦０．２）、例えば０．０８程度である。Ａｌ組成率は、例えば０．７２程度である（Ｉｎ0.08Ａｌ0.72Ｇａ0.2Ｎ）。
続いて、図１（ｂ）〜図２の諸工程を経る。このとき、図９（ｂ）に示すように、化合物半導体積層構造２上には、ソース電極４及びドレイン電極５と、ゲート電極６とが形成される。
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本例によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本例によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの奏する作用・効果について説明する。
第３の実施形態と同様に、電子供給層２ｄをＩｎＡｌＮで形成することにより、電子走行層２ｂのＧａＮとの大きい自発分極差により、高い２ＤＥＧ濃度を実現することができる。
本例によるスペーサ層４１は、下層４２がＡｌＧａＮからなり、上層４３がＩｎＡｌＧａＮからなる。この場合、電子走行層２ｂのＧａＮ上にＡｌＧａＮを形成し、その上にＩｎＡｌＧａＮを形成する。ＭＯＶＰＥ法において成長する場合、Ｉｎ原子は非常に揮発性が高く、成長温度をＧａＮやＡｌＧａＮに対して大幅に低下（２００℃程度〜３００℃程度）させる必要がある。更に、Ｉｎを含む窒化物半導体層は高温環境に曝されると相分離現象を起こすため、成長後に基板温度をＧａＮやＡｌＧａＮの成長温度にまで上げることはできない。スペーサ層４１を成長する際には、電子走行層２ｂのＧａＮの成長後に、そのまま高温条件で下層４２のＡｌＧａＮを成長することができ、高品質なＡｌＧａＮを形成することができる。スペーサ層としてＡｌＧａＮ単体ではＧａＮとの格子定数差により、引張りの結晶歪みを内包する形となる。ＩｎＡｌＧａＮの格子定数をＧａＮの格子定数よりもやや大きい組成とし、下層４２のＡｌＧａＮ上に上層４３のＩｎＡｌＧａＮを積層することにより、ＡｌＧａＮに逆の圧縮歪みを与えることができる。高温で品質の良いＡｌＧａＮを下層４２に用い、且つ結晶歪みは直ぐ直上の上層４３のＩｎＡｌＧａＮでキャンセルする。これにより、高品質で結晶歪みをキャンセルアウトしたスペーサ構造が実現する。以上より、平坦で高品質、かつ結晶歪みを内包しないスペーサ層４１が実現し、電子（２ＤＥＧ）移動度が向上する。
以上説明したように、本実施形態では、高い２ＤＥＧ濃度と高い電子（２ＤＥＧ）移動度との双方を共に満たし、動作効率の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。高い電子移動度については、合金散乱の抑制、スペーサ層４１の電子走行層２ｂとの界面における結晶欠陥の低減、及びスペーサ層４１の表面平坦性の向上等により実現される。
（第４の実施形態）
本実施形態では、第１の実施形態と同様にＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、スペーサ層が異なる点で第１の実施形態と相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図１０は、第４の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本実施形態では、先ず図１０（ａ）に示すように、第１の実施形態と同様に化合物半導体積層構造２を形成するが、ＡｌＧａＮのスペーサ層２ｃに替わってスペーサ層５１を形成する。スペーサ層５１は、ＡｌＧａＮからなり、その下面（電子走行層２ｂとの接触面）から上面（電子供給層２ｄとの接触面）へ向かうにつれてＡｌ組成率が漸増している。Ａｌ組成率は、下面から上面にかけて連続的に変化するものが望ましい。階段状に変化するものでも良い。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用い、ＴＭＡガスの流量を適宜徐々に増加させてゆく。スペーサ層５１のＡｌＧａＮは、スペーサ層２ｃのＡｌＧａＮと同様に、２ｎｍ程度〜３ｎｍ程度の厚みに形成される。
なお、スペーサ層５１としては、ＩｎＡｌＧａＮで形成しても良い。この場合も上記と同様に、スペーサ層５１は、その下面（電子走行層２ｂとの接触面）から上面（電子供給層２ｄとの接触面）へ向かうにつれてＡｌ組成率が漸増している。Ａｌ組成率は、下面から上面にかけて連続的に変化するものが望ましい。階段状に変化するものでも良い。ＩｎＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＩガス、ＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用い、ＴＭＡガスの流量を適宜徐々に増加させてゆく。スペーサ層５１のＩｎＡｌＧａＮは、スペーサ層２１のＩｎＡｌＧａＮと同様に、２ｎｍ程度〜３ｎｍ程度の厚みに形成される。
スペーサ層５１のＡｌＧａＮは、Ａｌ組成率が０．２以上０．７以下の範囲内で変化する。例えば、下面でＡｌ0.3Ｇａ0.7Ｎであり、上面に向かうにつれてＡｌ組成率が漸増し、上面でＡｌ0.7Ｇａ0.3Ｎとなる。
スペーサ層５１をＩｎＡｌＧａＮで形成する場合、ＩｎＡｌＧａＮ、Ａｌ組成率が０．２以上０．７以下の範囲内で、Ｉｎ組成率が０．２以下でそれぞれ変化する。例えば、下面でＩｎ0.05Ａｌ0.65Ｇａ0.3Ｎであり、上面に向かうにつれてＡｌ組成率が漸増し、上面でＩｎ0.05Ａｌ0.7Ｇａ0.25Ｎとなる。
続いて、図１（ｂ）〜図２の諸工程を経る。このとき、図１０（ｂ）に示すように、化合物半導体積層構造２上には、ソース電極４及びドレイン電極５と、ゲート電極６とが形成される。
しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態では、第１〜第３の実施形態と同様に、高い２ＤＥＧ濃度と高い電子（２ＤＥＧ）移動度との双方を共に満たし、動作効率の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。高い電子移動度については、合金散乱の抑制、スペーサ層５１の電子走行層２ｂとの界面における結晶欠陥の低減、及びスペーサ層５１の表面平坦性の向上等により実現される。
更に本実施形態では、上記の効果に加えて、以下の作用・効果を奏する。
化合物半導体積層構造２の結晶表面にソース電極４及びドレイン電極５を形成する際には、電極４，５から結晶側へ向かう電子輸送が如何にスムーズに行われるかが重要となる。このとき、化合物半導体積層構造の結晶奥部側にバンドギャップの大きい材料が存在する場合、電極側から見ると、電極と電子供給層との界面の障壁のみならず、結晶奥部側に２つ目の障壁が存在することになる。そうすると、オーミック接合を形成することが困難となる。
本実施形態では、スペーサ層５１の（又はＩｎＡｌＧａＮ）のＡｌ組成の変化は、上面から下面に向かって材料のバンドギャップが小さくなる組成変調構造とされている。そのため、オーミック接合を形成し易いという利点がある。更に、スペーサ層５１の上面側に向かってＡｌ組成が高くなる変化のため、結晶の自発分極電荷量及びピエゾ分極電荷量も当該上面に向かって単調に増加する。そのため、スペーサ層５１中には電子を電極４，５側から２ＤＥＧ側へ向かって引き込む電界強度がより強くなり、オーミック接合の形成において有利に働く。このように、スペーサ層５１のＡｌ組成の変調により、より良好なオーミック接合の形成が可能となる。
−変形例−
以下、第４の実施形態の変形例について説明する。本例では、第４の実施形態と同様にＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、Ａｌ組成の変化する化合物半導体層が異なる点で相違する。なお、第４の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図１１は、第４の実施形態の変形例によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
本実施形態では、先ず図１１（ａ）に示すように、第１の実施形態と同様に化合物半導体積層構造２を形成するが、電子供給層２ｄに替わって電子供給層６１を形成する。電子供給層６１は、ＩｎＡｌＮからなり、その下面（スペーサ層２ｓとの接触面）から上面（化合物半導体積層構造２の表面）へ向かうにつれてＡｌ組成率が漸増している。Ａｌ組成率は、下面から上面にかけて連続的に変化するものが望ましい。階段状に変化するものでも良い。ＩｎＡｌＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用い、ＴＭＡガスの流量を適宜徐々に増加させてゆく。電子供給層６１のＩｎＡｌＮは、電子供給層２ｄのＩｎＡｌＮと同様に、例えば１０ｎｍ程度の厚みに形成される。
本例では、第１、第２の実施形態と同様に、高い２ＤＥＧ濃度と高い電子（２ＤＥＧ）移動度との双方を共に満たし、動作効率の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。高い電子移動度については、合金散乱の抑制、スペーサ層２ｃの電子走行層２ｂとの界面における結晶欠陥の低減、及びスペーサ層２ｃの表面平坦性の向上等により実現される。
更に本例では、上記の効果に加えて、以下の作用・効果を奏する。
化合物半導体積層構造２の結晶表面にソース電極４及びドレイン電極５を形成する際には、電極４，５から結晶側へ向かう電子輸送が如何にスムーズに行われるかが重要となる。このとき、化合物半導体積層構造の結晶奥部側にバンドギャップの大きい材料が存在する場合、電極側から見ると、電極と電子供給層との界面の障壁のみならず、結晶奥部側に２つ目の障壁が存在することになる。そうすると、オーミック接合を形成することが困難となる。
本例では、電子供給層６１のＡｌ組成の変化は、上面から下面に向かって材料のバンドギャップが小さくなる組成変調構造とされている。そのため、オーミック接合を形成し易いという利点がある。更に、電子供給層６１の上面側に向かってＡｌ組成が高くなる変化のため、結晶の自発分極電荷量及びピエゾ分極電荷量も当該上面に向かって単調に増加する。そのため、電子供給層６１中には電子を電極４，５側から２ＤＥＧ側へ向かって引き込む電界強度がより強くなり、オーミック接合の形成において有利に働く。このように、電子供給層６１のＡｌ組成の変調により、より良好なオーミック接合の形成が可能となる。
なお、第３の実施形態とその変形例とを重畳適用しても良い。この場合、化合物半導体積層構造２は、スペーサ層５１及び電子供給層６１の双方を有する構成（バッファ層２ａ、電子走行層２ｂ、スペーサ層５１、及び電子供給層６１を有する構成）とされる。この構成により、更に良好なオーミック接合の形成が可能となる。
（第５の実施形態）
本実施形態では、第１〜第４の実施形態及び諸変形例から選ばれた１種のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１２は、第５の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路７１及び低圧の二次側回路７２と、一次側回路７１と二次側回路７２との間に配設されるトランス７３とを備えて構成される。
一次側回路７１は、交流電源７４と、いわゆるブリッジ整流回路７５と、複数（ここでは４つ）のスイッチング素子７６ａ，７６ｂ，７６ｃ，７６ｄとを備えて構成される。また、ブリッジ整流回路７５は、スイッチング素子７６ｅを有している。
二次側回路７２は、複数（ここでは３つ）のスイッチング素子７７ａ，７７ｂ，７７ｃを備えて構成される。
本実施形態では、一次側回路７１のスイッチング素子７６ａ，７６ｂ，７６ｃ，７６ｄ，７６ｅが、第１〜第４の実施形態及び諸変形例から選ばれた１種のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路７２のスイッチング素子７７ａ，７７ｂ，７７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、高い２ＤＥＧ濃度と高い電子（２ＤＥＧ）移動度との双方を共に満たす信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを、電源装置に適用する。これにより、信頼性の高い大電力の電源装置が実現する。
（第６の実施形態）
本実施形態では、第１〜第４の実施形態及び諸変形例から選ばれた１種のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１３は、第６の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路８１と、ミキサー８２ａ，８２ｂと、パワーアンプ８３とを備えて構成される。
ディジタル・プレディストーション回路８１は、入力信号の非線形歪みを補償するものである。ミキサー８２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ８３は、交流信号とミキシングされた入力信号を増幅するものであり、第１〜第４の実施形態及び諸変形例から選ばれた１種のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを有している。なお図１３では、例えばスイッチの切り替えにより、出力側の信号をミキサー８２ｂで交流信号とミキシングしてディジタル・プレディストーション回路８１に送出できる構成とされている。
本実施形態では、高い２ＤＥＧ濃度と高い電子（２ＤＥＧ）移動度との双方を共に満たす信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
なお、上述した第１〜第６の実施形態では、キャリアが電子であり、電子走行層の電子供給層（正確にはスペーサ層）との界面近傍に２次元次元電子ガス（２ＤＥＧ）が発生する化合物半導体装置について開示したが、これに限定されるものではない。例えば、キャリアがホールであり、ホール走行層のホール供給層（正確にはスペーサ層）との界面近傍に２次元次元電子ガス（２ＤＨＧ）が発生する化合物半導体装置にも、適用することができる。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）キャリア走行層と、
前記キャリア走行層の上方に形成された、ＩｎＡｌＮからなるキャリア供給層と、
前記キャリア走行層と前記キャリア供給層との間に形成された、ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくとも一方からなるスペーサ層と
を備えたことを特徴とする化合物半導体装置。
（付記２）前記スペーサ層がＡｌＧａＮからなり、Ａｌ組成率が０．２以上０．７以下であることを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記スペーサ層がＩｎＡｌＧａＮからなり、Ａｌ組成率が０．２以上０．７以下であり、且つＩｎ組成率が０．２以下であることを特徴とする付記１に記載の化合物半導体装置。
（付記４）前記スペーサ層は、ＡｌＧａＮの層及びＩｎＡｌＧａＮの層の積層構造とされていることを特徴とする付記１に記載の化合物半導体装置。
（付記５）前記スペーサ層は、その厚みが２ｎｍ以上３ｎｍ以下であることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）前記スペーサ層は、下面から上面へ向かうにつれてＡｌ組成率が漸増していることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記７）前記キャリア供給層は、下面から上面へ向かうにつれてＡｌ組成率が漸増していることを特徴とする付記１〜６のいずれか１項に記載の化合物半導体装置。
（付記８）キャリア走行層を形成し、
前記キャリア走行層上に、ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくとも一方からなるスペーサ層を形成し、
前記スペーサ層上に、ＩｎＡｌＮからなるキャリア供給層を形成することを特徴とする化合物半導体装置の製造方法。
（付記９）前記スペーサ層がＡｌＧａＮからなり、Ａｌ組成率が０．２以上０．７以下であることを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１０）前記スペーサ層がＩｎＡｌＧａＮからなり、Ａｌ組成率が０．２以上０．７以下であり、且つＩｎ組成率が０．２以下であることを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１１）前記スペーサ層は、ＡｌＧａＮの層及びＩｎＡｌＧａＮの層の積層構造とされることを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１２）前記スペーサ層は、その厚みが２ｎｍ以上３ｎｍ以下であることを特徴とする付記８〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）前記スペーサ層は、下面から上面へ向かうにつれてＡｌ組成率が漸増していることを特徴とする付記８〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）前記キャリア供給層は、下面から上面へ向かうにつれてＡｌ組成率が漸増していることを特徴とする付記８〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１５）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
キャリア走行層と、
前記キャリア走行層の上方に形成された、ＩｎＡｌＮからなるキャリア供給層と、
前記キャリア走行層と前記キャリア供給層との間に形成された、ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくとも一方からなるスペーサ層と
を備えたことを特徴とする電源回路。
（付記１６）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
キャリア走行層と、
前記キャリア走行層の上方に形成された、ＩｎＡｌＮからなるキャリア供給層と、
前記キャリア走行層と前記キャリア供給層との間に形成された、ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくとも一方からなるスペーサ層と
を備えたことを特徴とする高周波増幅器。
１ Ｓｉ基板
２ 化合物半導体積層構造
２ａ バッファ層
２ｂ 電子走行層
２ｃ，２１，３１，４１，５１ スペーサ層
２ｄ，６１ 電子供給層
３ 素子分離構造
４ ソース電極
５ ドレイン電極
６ ゲート電極
７ ゲート絶縁膜
３２，４２ 下層
３３，４３ 上層
７１ 一次側回路
７２ 二次側回路
７３ トランス
７４ 交流電源
７５ ブリッジ整流回路
７６ａ，７６ｂ，７６ｃ，７６ｄ，７６ｅ，７７ａ，７７ｂ，７７ｃ スイッチング素子
８１ ディジタル・プレディストーション回路
８２ａ，８２ｂ ミキサー
８３ パワーアンプ

Claims (8)

  1. キャリア走行層と、
    前記キャリア走行層の上方に形成された、ＩｎＡｌＮからなるキャリア供給層と、
    前記キャリア走行層と前記キャリア供給層との間に形成された、ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくとも一方からなるスペーサ層と
    を備えており、
    前記スペーサ層は、下面から上面へ向かうにつれてＡｌ組成率が漸増しており、
    前記キャリア供給層は、下面から上面へ向かうにつれてＡｌ組成率が漸増していることを特徴とする化合物半導体装置。
  2. 前記スペーサ層がＡｌＧａＮからなり、Ａｌ組成率が０．２以上０．７以下であることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記スペーサ層がＩｎＡｌＧａＮからなり、Ａｌ組成率が０．２以上０．７以下であり、且つＩｎ組成率が０．２以下であることを特徴とする請求項１に記載の化合物半導体装置。
  4. 前記スペーサ層は、ＡｌＧａＮの層及びＩｎＡｌＧａＮの層の積層構造とされていることを特徴とする請求項１に記載の化合物半導体装置。
  5. キャリア走行層を形成し、
    前記キャリア走行層上に、ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくとも一方からなるスペーサ層を形成し、
    前記スペーサ層上に、ＩｎＡｌＮからなるキャリア供給層を形成し、
    前記スペーサ層は、下面から上面へ向かうにつれてＡｌ組成率が漸増しており、
    前記キャリア供給層は、下面から上面へ向かうにつれてＡｌ組成率が漸増していることを特徴とする化合物半導体装置の製造方法。
  6. 前記スペーサ層がＡｌＧａＮからなり、Ａｌ組成率が０．２以上０．７以下であることを特徴とする請求項５に記載の化合物半導体装置の製造方法。
  7. 前記スペーサ層がＩｎＡｌＧａＮからなり、Ａｌ組成率が０．２以上０．７以下であり、且つＩｎ組成率が０．２以下であることを特徴とする請求項５に記載の化合物半導体装置の製造方法。
  8. 前記スペーサ層は、ＡｌＧａＮの層及びＩｎＡｌＧａＮの層の積層構造とされることを特徴とする請求項５に記載の化合物半導体装置の製造方法。
JP2015113509A 2015-06-03 2015-06-03 化合物半導体装置及びその製造方法 Active JP6604036B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015113509A JP6604036B2 (ja) 2015-06-03 2015-06-03 化合物半導体装置及びその製造方法
US15/168,623 US10600901B2 (en) 2015-06-03 2016-05-31 Compound semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015113509A JP6604036B2 (ja) 2015-06-03 2015-06-03 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016225578A JP2016225578A (ja) 2016-12-28
JP6604036B2 true JP6604036B2 (ja) 2019-11-13

Family

ID=57452538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015113509A Active JP6604036B2 (ja) 2015-06-03 2015-06-03 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10600901B2 (ja)
JP (1) JP6604036B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6304199B2 (ja) * 2015-11-05 2018-04-04 トヨタ自動車株式会社 スイッチング素子
CN111406305B (zh) * 2017-10-11 2023-08-22 阿卜杜拉国王科技大学 具有氮化硼镓三元合金层和第二iii族氮化物三元合金层的异质结的半导体器件
JP7032641B2 (ja) 2018-01-11 2022-03-09 富士通株式会社 化合物半導体装置及びその製造方法
JP7595415B2 (ja) 2020-01-27 2024-12-06 株式会社東芝 半導体装置、半導体装置の製造方法、半導体装置の製造装置
WO2022049983A1 (ja) * 2020-09-01 2022-03-10 ソニーグループ株式会社 半導体装置、半導体モジュール、及び無線通信装置
CN117546301A (zh) * 2021-06-30 2024-02-09 索尼集团公司 半导体器件、半导体模块和无线通信装置
US12243916B2 (en) * 2022-04-28 2025-03-04 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Polarization-engineered heterogeneous semiconductor heterostructures
JPWO2024048266A1 (ja) * 2022-09-01 2024-03-07

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP4117535B2 (ja) 2001-11-30 2008-07-16 信越半導体株式会社 化合物半導体素子
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
WO2006022453A1 (ja) * 2004-08-27 2006-03-02 National Institute Of Information And Communications Technology, Incorporated Administrative Agency ＧａＮ系電界効果トランジスタおよびその製造方法
CN101981658B (zh) 2008-03-24 2014-10-29 日本碍子株式会社 半导体元件、半导体元件用外延基板及其制作方法
JP2011138807A (ja) * 2009-12-25 2011-07-14 Sharp Corp 電界効果トランジスタ
JP2013074179A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013077638A (ja) 2011-09-29 2013-04-25 Sumitomo Electric Ind Ltd 半導体装置
JP2014072397A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014072427A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
WO2014147706A1 (ja) 2013-03-18 2014-09-25 富士通株式会社 半導体装置
JP6318474B2 (ja) * 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法
US20160293596A1 (en) * 2015-03-30 2016-10-06 Texas Instruments Incorporated Normally off iii-nitride transistor

Also Published As

Publication number Publication date
JP2016225578A (ja) 2016-12-28
US20160359032A1 (en) 2016-12-08
US10600901B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP5825017B2 (ja) 化合物半導体装置及びその製造方法
JP5672868B2 (ja) 化合物半導体装置及びその製造方法
US10992269B2 (en) Compound semiconductor device with high power and reduced off-leakage and method for manufacturing the same
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP5899879B2 (ja) 化合物半導体装置及びその製造方法
US10847642B2 (en) Compound semiconductor device and fabrication method
JP2012178467A (ja) 化合物半導体装置及びその製造方法
JP2013004750A (ja) 化合物半導体装置及びその製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
JP6233476B2 (ja) 化合物半導体装置
US10622469B2 (en) Compound semiconductor device and method for manufacturing the same
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP2018198255A (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6248574B2 (ja) 半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190930

R150 Certificate of patent or registration of utility model

Ref document number: 6604036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150