JP6044271B2

JP6044271B2 - Method of mounting solder joint material on mounting board

Info

Publication number: JP6044271B2
Application number: JP2012240432A
Authority: JP
Inventors: 徹勇起土田
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2012-10-31
Filing date: 2012-10-31
Publication date: 2016-12-14
Anticipated expiration: 2032-10-31
Also published as: JP2014090129A

Description

本発明は、はんだ接合材料とはんだ接合材料の実装方法に関する。 The present invention relates to a solder joint material and a solder joint material mounting method.

Ｃｕからなる電極を備えた半導体チップ搭載基板やプリント配線板は、高周波化、高密度配線化、高機能化に対応するために、ビルドアップ方式の多層配線基板が使用されるようになった。電子機器メーカー各社は、製品の小型・薄型・軽量化を実現するために競って高密度実装に取り組み、パッケージの多ピン狭ピッチ化の急速な技術進歩がなされ、プリント配線板への実装は従来のＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）からエリア表面実装のＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）／ＣＳＰ（ＣｈｉＰＳｉｚｅＰａｃｋａｇｅ）実装へと発展した。 A semiconductor chip mounting board or printed wiring board provided with an electrode made of Cu has come to use a build-up type multilayer wiring board in order to cope with high frequency, high density wiring and high functionality. Electronic device manufacturers have been competing in high-density packaging to achieve smaller, thinner, and lighter products, and rapid technological progress has been made in narrowing the multi-pin pitch of packages. From QFP (Quad Flat Package), it has evolved from BGA (Ball Grid Array) / CSP (ChiP Size Package) mounting to area surface mounting.

中でも半導体チップを、インターポーザーを介してプリント配線板に実装し、かつ各層間がはんだボールによって接続されるＦＣ‐ＢＧＡ（ＦｌｉｐＣｈｉｐ - ＢａｌｌＧｒｉｄＡｒｒａｙ)技術は、Ａｕ線を用いたワイヤーボンディングによる実装と比較して、低コスト化が可能であるため注目されている。ここで、前記インターポーザーとプリント配線板上に具備されたＣｕからなる電極には、インターポーザーとプリント配線板間をはんだボールで接続するための表面処理が施される。 In particular, the FC-BGA (Flip Chip-Ball Grid Array) technology, in which a semiconductor chip is mounted on a printed wiring board through an interposer and each layer is connected by solder balls, is mounted by wire bonding using Au wires. Compared to the above, it is attracting attention because it can reduce the cost. Here, the electrode made of Cu provided on the interposer and the printed wiring board is subjected to a surface treatment for connecting the interposer and the printed wiring board with solder balls.

ここで、はんだボールはＲｏＨＳ（ＲｅｓｔｒｉｃｔｉｏｎｏｆＨａｚａｒｄｏｕｓ
Ｓｕｂｓｔａｎｃｅｓ）規制により従来のＳｎ−Ｐｂ系はんだから、鉛を含有しないはんだへの移行が進み、その代表としてＳｎ−Ａｇ−Ｃｕ系のはんだが主に普及している。 Here, the solder ball is RoHS (Restriction of Hazardous).
Substances), the transition from conventional Sn-Pb solder to lead-free solder has progressed, and Sn-Ag-Cu solder is mainly popular.

しかし、Ｓｎ−Ａｇ−Ｃｕ系はんだの融点は、約２２０℃であり、Ｓｎ−Ｐｂ系はんだよりも約４０℃高く、その結果、Ｓｎ−Ｐｂ系はんだと比較して、リフロー時に基板にかかる熱負荷が強くなり、この熱負荷による半導体チップなどへの影響が懸念されている。そのため、近年は、融点が低く、鉛フリーであることを条件としたはんだへの要求が高まっている。 However, the melting point of the Sn—Ag—Cu solder is about 220 ° C., which is about 40 ° C. higher than that of the Sn—Pb solder, and as a result, the heat applied to the substrate during reflow compared to the Sn—Pb solder. There is a concern about the impact on semiconductor chips and the like due to the increased load. Therefore, in recent years, there has been an increasing demand for solder on the condition that it has a low melting point and is lead-free.

低融点かつ鉛フリーであることを満たす主なはんだ材料として、Ｓｎ−５８質量％Ｂｉはんだが挙げられる。Ｓｎ−５８質量％Ｂｉはんだは融点が１３８℃であり、融点がＳｎ−Ａｇ−Ｃｕ系はんだよりも約８２℃低く、実装温度を低くすることが可能である。しかしながら、硬くて脆いという短所があり、普及には至っておらず、低融点かつ鉛フリーであり、更に延性に優れたはんだ材料の開発が必要となっていた。 Sn-58 mass% Bi solder is mentioned as a main solder material which satisfy | fills that it is low melting | fusing point and lead-free. The Sn-58 mass% Bi solder has a melting point of 138 ° C., and the melting point is about 82 ° C. lower than that of the Sn—Ag—Cu based solder, so that the mounting temperature can be lowered. However, it has the disadvantages of being hard and brittle, has not been widely used, and it has been necessary to develop a solder material having a low melting point, lead-free, and excellent ductility.

この様な中Ｓｎ−５８質量％はんだの延性を改善するために、該はんだ中にＡｇを添加したＳｎ−５７質量％Ｂｉ−１質量％Ａｇはんだが開発されているが、その効果は小さく、はんだ実装信頼性を向上させることはできなかった。 In order to improve the ductility of such a Sn-58 mass% solder, Sn-57 mass% Bi-1 mass% Ag solder in which Ag is added to the solder has been developed, but the effect is small. The solder mounting reliability could not be improved.

一方、信頼性向上のため、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだを接合材料として使用することが提案されている（特許文献１）。しかしながら、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕはんだは軟らかく従来のＳｎ−Ｂｉ代替品となる可能性はあるが、はんだ材料として、直接使用した場合においては、実装温度が２２０〜２３０℃と高く、低耐熱性部品に使用することはできなかった。 On the other hand, in order to improve reliability, it has been proposed to use Sn—Ag—Bi—Cu based solder as a bonding material (Patent Document 1). However, Sn-Ag-Bi-Cu solder is soft and may be a substitute for conventional Sn-Bi, but when used directly as a solder material, the mounting temperature is as high as 220 to 230 ° C., and low heat resistance It could not be used for sex parts.

特許第３４４６５１７号公報Japanese Patent No. 3446517

本発明の課題は、低温での実装が可能で延性を兼ね備えた鉛フリーはんだ接合材料の実装方法を提供することである。 An object of the present invention is to provide an implementation how the lead-free solder joint material performing ductility can implement at low temperatures.

上記の課題を解決する手段として、請求項１に記載の発明は、半導体部品を実装する実装用基板へのはんだ接合材料の実装方法であって、
基材上に銅めっき層を形成後、開口部を持つ絶縁層をその表面に形成し、前記開口部にＳｎ−Ｂｉ系はんだめっき層を形成し、更にその上にＳｎ−Ａｇ−Ｃｕ系はんだを備えた基板１を製造する工程と、
前記基材とは別の基材上に電極層を形成後、逆テーパ形状の開口部を持つ絶縁層を形成し、その開口部にＳｎ−Ｂｉ系はんだバンプを形成することにより作製した基板２を製造する工程と、
前記基板１の絶縁層の開口部と前記基板２の絶縁層の逆テーパ形状の開口部を合致させ、前記Ｓｎ−Ａｇ−Ｃｕ系はんだの融点より低い温度で前記基板１に設けたＳｎ−Ａｇ−Ｃｕ系はんだと前記基板２に設けたＳｎ−Ｂｉ系はんだバンプとを加熱接合する工程と、
前記基板１と前記基板２を剥離することにより、前記基板２に設けたＳｎ−Ｂｉ系はんだバンプ上に前記基板１からはんだ層を転移させる工程と、
前記基板２に転移した前記はんだ層を実装用基板に転写させる工程と、を備えていることを特徴とする実装用基板へのはんだ接合材料の実装方法である。 As means for solving the above problems, the invention according to claim 1 is a method of mounting a solder joint material on a mounting substrate on which a semiconductor component is mounted,
After forming a copper plating layer on the substrate, an insulating layer having an opening is formed on the surface, a Sn-Bi solder plating layer is formed on the opening, and a Sn-Ag-Cu solder is further formed thereon. Manufacturing a substrate 1 comprising:
Substrate 2 produced by forming an electrode layer on a base material different from the base material, forming an insulating layer having an inversely tapered opening, and forming an Sn-Bi solder bump in the opening. Manufacturing process,
The opening of the insulating layer of the substrate 1 and the opening of the inversely tapered shape of the insulating layer of the substrate 2 are matched, and the Sn-Ag provided on the substrate 1 at a temperature lower than the melting point of the Sn-Ag-Cu solder. A step of heat-bonding a Cu-based solder and a Sn-Bi-based solder bump provided on the substrate 2;
Separating the substrate 1 and the substrate 2 to transfer a solder layer from the substrate 1 onto a Sn-Bi solder bump provided on the substrate 2;
And a step of transferring the solder layer transferred to the substrate 2 to a mounting substrate. A method for mounting a solder bonding material onto a mounting substrate.

本発明にかかる実装方法を用いることにより、低融点であり、且つ従来の低融点はんだよりも延性に優れていることによる高いはんだ実装信頼性を有するはんだ接合材料で電子部品を実装した配線基板が得られる。 By using the mounting method according to the present invention, a wiring board on which an electronic component is mounted with a solder joint material having a low melting point and high solder mounting reliability due to superior ductility than conventional low melting point solder is provided. can get.

本発明にかかる基板１の概略断面図である。It is a schematic sectional drawing of the board | substrate 1 concerning this invention. 本発明にかかる基板２の概略断面図である。It is a schematic sectional drawing of the board | substrate 2 concerning this invention. 本発明にかかるはんだ接合材料の多層構造を示した概略断面図である。It is the schematic sectional drawing which showed the multilayer structure of the solder joint material concerning this invention.

以下、本発明のはんだ接合材料の実装方法について詳細に述べる。 Hereinafter, the mounting method of the solder joint material of the present invention will be described in detail.

本発明にかかる基板１は、図１に示すように、基材１１と、銅めっき層１２と、開口部を持つ開口部を持つ絶縁層１３と、Ｓｎ−Ｂｉ系はんだめっき層１４と、Ｓｎ−Ａｇ−Ｃｕ系はんだ層１５と、を有している。また基板２は、図２に示すように屈曲性を有する基材２１とその表面に形成された電極層２２と更にその表面に逆テーパ状に開口された絶縁層２３とＳｎ−Ｂｉ系はんだバンプ２４を有している。 As shown in FIG. 1, the substrate 1 according to the present invention includes a base material 11, a copper plating layer 12, an insulating layer 13 having an opening having an opening, an Sn—Bi-based solder plating layer 14, and an Sn. -Ag-Cu solder layer 15. Further, as shown in FIG. 2, the substrate 2 includes a base material 21 having flexibility, an electrode layer 22 formed on the surface thereof, an insulating layer 23 opened in a reverse taper shape on the surface, and a Sn-Bi solder bump. 24.

基材１１は、シリコンやガラスあるいはステンレスなどを用いることが好ましい。シリコンやガラス、ステンレスは銅めっき層１２との密着性が弱く、そのため、基材１１と銅めっき層１２の剥離を容易にすることができる。 The substrate 11 is preferably made of silicon, glass, stainless steel, or the like. Silicon, glass, and stainless steel have weak adhesion to the copper plating layer 12, and therefore, the substrate 11 and the copper plating layer 12 can be easily peeled off.

シリコンは多結晶、単結晶のいずれを用いてもよく、また、ガラスはケイ酸塩を含んでなるガラス、ケイ酸塩を含まないガラスのいずれを用いても構わない。 Silicon may be either polycrystalline or single crystal, and the glass may be either glass containing silicate or glass not containing silicate.

ステンレスはＣｒか、ＮｉとＣｒか、もしくはＮｉとＣｒ及びＭｎ、Ｎ、Ｍｏ、Ａｌ、Ｎｂ、Ｃｕから少なくとも一種類以上の金属を配合したものを用いることができ、例えば、ＳＵＳ２０１、ＳＵＳ２０２、ＳＵＳ３０１、ＳＵＳ３０２、ＳＵＳ３０３、ＳＵＳ３０４などを使用することができる。 Stainless steel may be Cr, Ni and Cr, or Ni and Cr, and Mn, N, Mo, Al, Nb, and Cu may be mixed with at least one metal. For example, SUS201, SUS202, and SUS301. SUS302, SUS303, SUS304, or the like can be used.

基材１１上への銅めっき層１２の形成方法は、無電解めっき法を用いてもよい。シリコンやガラス上にめっきをする場合は、パラジウム触媒を担持したシランカップリング剤を介してめっき処理をすることができ、ステンレス上にめっきをする場合は、めっきする面の裏側に銅板を接触させて、銅板とステンレスを等電位にすることで無電解銅めっきすることができる。ステンレス上にめっきをする場合に限り電解めっき法を用いて銅めっきをすることも可能である。また、真空蒸着、スパッタリング、あるいはイオンプレーティングにより、基板上に銅皮膜を形成しても良い。 As a method for forming the copper plating layer 12 on the substrate 11, an electroless plating method may be used. When plating on silicon or glass, plating can be performed via a silane coupling agent supporting a palladium catalyst. When plating on stainless steel, a copper plate is brought into contact with the back side of the surface to be plated. Thus, electroless copper plating can be performed by making the copper plate and stainless steel equipotential. Only when plating on stainless steel, it is also possible to perform copper plating using the electrolytic plating method. Further, a copper film may be formed on the substrate by vacuum deposition, sputtering, or ion plating.

前記無電解銅めっき液には、高純度の銅めっき皮膜が得られる無電解銅めっき液、ニッケルを含んでなる無電解銅めっき液のいずれを用いてもよい。ニッケルを含んでなる無電解銅めっき液を用いた場合、ｐｐｂオーダーでニッケルが無電解銅めっき皮膜中に混入する。これにより、基板１と基板２を接合した際に、無電解銅めっき皮膜中のニッケルがはんだ中に取り込まれるが、極めて微量であるためはんだ実装信頼性には影響しない。 As the electroless copper plating solution, either an electroless copper plating solution capable of obtaining a high-purity copper plating film or an electroless copper plating solution containing nickel may be used. When an electroless copper plating solution containing nickel is used, nickel is mixed into the electroless copper plating film on the order of ppb. Thereby, when the board | substrate 1 and the board | substrate 2 are joined, although nickel in an electroless copper plating film is taken in in a solder, since it is very trace amount, it does not affect solder mounting reliability.

前記電解銅めっき液には、硫酸銅、硫酸、塩素イオンからなるものを使用してもよく、また前記電解銅めっき浴中にポリエチレングリコール、ビス（３−スルホプロピル）ジスルフィド２ナトリウム、ヤーヌスグリーン−Ｂ等の有機添加剤が含まれているものを使用しても良い。 The electrolytic copper plating solution may be composed of copper sulfate, sulfuric acid, and chlorine ions. In the electrolytic copper plating bath, polyethylene glycol, bis (3-sulfopropyl) disulfide disodium, Janus Green- What contains organic additives, such as B, may be used.

前記シランカップリング剤には官能基がビニル系、エポキシ系、スチリル系、メタクリル系、アクリル系、アミノ系、ウレイド系、メルカプト系、スルフィド系、イソシアネ―ト系からなる、少なくとも一種類以上のシランカップリング剤を用いることができる。 The silane coupling agent has at least one or more silanes whose functional groups are vinyl, epoxy, styryl, methacryl, acrylic, amino, ureido, mercapto, sulfide, isocyanate. A coupling agent can be used.

前記パラジウム触媒には、硫酸パラジウム水溶液系、塩酸パラジウム水溶液系のどちらか一方を使用するのが好ましく、パラジウム濃度は０．０１〜１０ｇ／Ｌが好ましく、より好ましくは、０．０５〜０．２ｇ／Ｌであり、直接シランカップリング剤にパラジウムを付与する量は０．００１〜０．０５ｍｇ／ｄｍ^２となるように処理時間を管理するのが好ましい。パラジウム濃度が１０ｇ／Ｌより高くなると、基板１と基板２を接合した際に、はんだ中にパラジウムが多量に取り込まれ、該パラジウムが核となってはんだ成分が偏析するため好ましくない。また、０．０１ｇ／Ｌより薄くなると、触媒活性が弱くなり、無電解銅めっき層にムラが生じるため、好ましくない。 As the palladium catalyst, it is preferable to use either an aqueous palladium sulfate system or an aqueous palladium chloride system. The palladium concentration is preferably 0.01 to 10 g / L, more preferably 0.05 to 0.2 g. / L, and the treatment time is preferably controlled so that the amount of palladium added directly to the silane coupling agent is 0.001 to 0.05 mg / dm ² . When the palladium concentration is higher than 10 g / L, when the substrate 1 and the substrate 2 are joined, a large amount of palladium is taken into the solder, and the palladium becomes a nucleus to segregate the solder component, which is not preferable. On the other hand, when the thickness is less than 0.01 g / L, the catalytic activity becomes weak and unevenness occurs in the electroless copper plating layer.

基板１において、基材１１がシリコンやガラスのときに、該シリコン、ガラス上に銅めっき層１２を形成する場合は、あらかじめシリコンやガラス表面を機械研磨などにより粗化して、銅めっきとの密着性を確保するのが好ましい。粗化されていない状態では、シランカップリング剤とシリコン、もしくはガラスとの密着性を確保できず、銅めっき層１２を形成できなくなるか、もしくは形成された銅めっき層１２に厚みムラが生じるため好ましくない。 In the substrate 1, when the base material 11 is silicon or glass, when the copper plating layer 12 is formed on the silicon or glass, the surface of the silicon or glass is roughened by mechanical polishing or the like in advance to adhere to the copper plating. It is preferable to ensure the property. In an unroughened state, adhesion between the silane coupling agent and silicon or glass cannot be ensured, and the copper plating layer 12 cannot be formed, or thickness unevenness occurs in the formed copper plating layer 12. It is not preferable.

基板１において、基材１１がステンレスであって、該ステンレス上に電解銅めっきをする場合は、あらかじめステンレス上の酸化皮膜を除去する必要がある。酸化皮膜は、濃塩酸
あるいは王水中に浸漬することで除去が可能になる。これにより、ステンレス上に電解銅めっきが可能になる。 In the substrate 1, when the base material 11 is stainless steel and electrolytic copper plating is performed on the stainless steel, it is necessary to remove the oxide film on the stainless steel in advance. The oxide film can be removed by immersion in concentrated hydrochloric acid or aqua regia. This allows electrolytic copper plating on the stainless steel.

基板１において、基材１１上に、シランカップリング剤を用いて、パラジウム触媒を付与した後、銅めっき層１２を施し、更にＳｎ−Ｂｉ系はんだめっき層１４を施し、開口部を持つ絶縁層１３を形成後、該開口部中にＳｎ−Ａｇ−Ｃｕ系はんだ層１５を形成後、１３８℃以上２１７℃未満の任意の温度にて加熱する。これにより、前記パラジウムや銅は、はんだ中に取り込まれるが、パラジウムがはんだ中に混入する濃度はｐｐｂオーダーであり、ごく微量のため、はんだ実装信頼性には影響しない。また、Ｓｎ−Ａｇ−Ｃｕ系はんだ層１５中の銅濃度は、基板１上に施した銅めっき層１２の厚さに応じて、変化する。そのため、Ｓｎ−Ａｇ−Ｃｕ系はんだ層１５中に含まれる銅が目的とする濃度となるように前記銅めっき層１２の厚みをコントロールする必要がある。 In the substrate 1, a palladium catalyst is applied on a base material 11 using a silane coupling agent, then a copper plating layer 12 is applied, an Sn-Bi solder plating layer 14 is further applied, and an insulating layer having an opening. After forming 13, Sn—Ag—Cu-based solder layer 15 is formed in the opening, and then heated at an arbitrary temperature of 138 ° C. or higher and lower than 217 ° C. Thereby, although the said palladium and copper are taken in in a solder, since the density | concentration with which palladium mixes in a solder is a ppb order and is very trace amount, it does not affect solder mounting reliability. Further, the copper concentration in the Sn—Ag—Cu-based solder layer 15 changes according to the thickness of the copper plating layer 12 applied on the substrate 1. Therefore, it is necessary to control the thickness of the copper plating layer 12 so that the copper contained in the Sn—Ag—Cu-based solder layer 15 has a target concentration.

Ｓｎ−Ａｇ−Ｃｕ系はんだ層１５は、電解めっき、あるいは、はんだペースト印刷によって形成することができる。 The Sn-Ag-Cu solder layer 15 can be formed by electrolytic plating or solder paste printing.

Ｓｎ−Ａｇ−Ｃｕ系はんだ層１５としては、例えば、Ｓｎ−３．５Ａｇ−０．７５Ｃｕ、Ｓｎ−０．３Ａｇ−０．７Ｃｕ、Ｓｎ−１Ａｇ−０．５Ｃｕ、Ｓｎ−１Ａｇ−０．７Ｃｕ、Ｓｎ−２Ａｇ−０．５Ｃｕ、Ｓｎ−３Ａｇ−０．５Ｃｕ、Ｓｎ−３Ａｇ−０．５Ｃｕ−Ｐ、Ｓｎ−４Ａｇ−０．５Ｃｕ、Ｓｎ−３．９Ａｇ−０．６Ｃｕ、Ｓｎ−１．２Ａｇ−４Ｃｕ、Ｓｎ−０．５Ａｇ−６Ｃｕ、Ｓｎ−２Ａｇ−６Ｃｕなどが挙げられ、Ｓｎ−３Ａｇ−０Ｃｕ、Ｓｎ−３．５Ａｇ−０Ｃｕを使用することもできる。 Examples of the Sn-Ag-Cu solder layer 15 include Sn-3.5Ag-0.75Cu, Sn-0.3Ag-0.7Cu, Sn-1Ag-0.5Cu, Sn-1Ag-0.7Cu, Sn-2Ag-0.5Cu, Sn-3Ag-0.5Cu, Sn-3Ag-0.5Cu-P, Sn-4Ag-0.5Cu, Sn-3.9Ag-0.6Cu, Sn-1.2Ag- Examples thereof include 4Cu, Sn-0.5Ag-6Cu, Sn-2Ag-6Cu, and Sn-3Ag-0Cu and Sn-3.5Ag-0Cu can also be used.

基板１において、基材１１がステンレスの場合、ステンレスの厚みを薄くすることで屈曲性を持たせてもよい。これにより、リールトゥリール方式による試料作製ができ、連続処理が可能になる。 In the board | substrate 1, when the base material 11 is stainless steel, you may give flexibility by making the thickness of stainless steel thin. Thereby, a sample can be prepared by a reel-to-reel method, and continuous processing is possible.

開口部を持つ絶縁層１３を形成する樹脂としては、感光性めっき・エッチングレジストを用いるのが好ましく、より好ましくは感光性ソルダーレジストを用いることである。感光性ソルダーレジストを使用することで、基板１のＳｎ−Ａｇ−Ｃｕ系はんだ層１５と基板２のＳｎ−Ｂｉ系はんだバンプ２４を接合する際に、はんだのブリッジによるショートを効果的に抑制することが出来る。
開口部を持つ絶縁層１３を目的の径に開口する方法としては、スクリーン印刷法、フォトリソグラフィー法などの公知の方法が挙げられ、いずれの方法を用いてもよい。また、開口部を持つ絶縁層１３の形成は、基板１の基材１１上に銅めっき層１２を形成する前に実施してもよく、また銅めっき層１２を形成後に実施しても構わない。 As the resin for forming the insulating layer 13 having the opening, a photosensitive plating / etching resist is preferably used, and more preferably a photosensitive solder resist is used. By using the photosensitive solder resist, when the Sn—Ag—Cu solder layer 15 of the substrate 1 and the Sn—Bi solder bump 24 of the substrate 2 are joined, a short circuit due to a solder bridge is effectively suppressed. I can do it.
Examples of a method for opening the insulating layer 13 having an opening to a target diameter include known methods such as a screen printing method and a photolithography method, and any method may be used. The insulating layer 13 having the opening may be formed before the copper plating layer 12 is formed on the base material 11 of the substrate 1 or after the copper plating layer 12 is formed. .

基板１において、基材１１上に銅めっき皮膜１２の形成後に行うＳｎ−Ｂｉ系はんだめっき層１４の形成は、０．０００１〜０．１μｍであることが好ましく、より好ましくは、０．００１〜０．０１μｍである。０．０００１μｍよりも薄い場合、Ｓｎ−Ｂｉ系はんだめっき層１４とＳｎ−Ａｇ−Ｃｕ系はんだ層１５との間に形成されるＳｎ−Ａｇ−Ｃｕ−Ｂｉ、Ｓｎ−Ｃｕ−Ｂｉの各反応層が十分に形成されず、はんだ実装信頼性が低下する。また、０．１μｍよりも厚い場合、Ｓｎ−Ｂｉ系はんだめっき層１４が残存し、接合界面の強度が硬く脆くなって、はんだ実装信頼性が低下する。 In the board | substrate 1, it is preferable that formation of the Sn-Bi type | system | group solder plating layer 14 performed after formation of the copper plating film 12 on the base material 11 is 0.0001-0.1 micrometer, More preferably, 0.001- 0.01 μm. When the thickness is smaller than 0.0001 μm, each reaction layer of Sn—Ag—Cu—Bi and Sn—Cu—Bi formed between the Sn—Bi solder plating layer 14 and the Sn—Ag—Cu solder layer 15 is used. Is not sufficiently formed, and the solder mounting reliability is lowered. On the other hand, when it is thicker than 0.1 μm, the Sn—Bi solder plating layer 14 remains, the strength of the joint interface becomes hard and brittle, and the solder mounting reliability is lowered.

該Ｓｎ−Ｂｉ系はんだめっき層１４には、Ｓｎ−５８質量％Ｂｉ、Ｓｎ−５７質量％Ｂｉ−１質量％Ａｇはんだを使用することができる。 For the Sn-Bi solder plating layer 14, Sn-58 mass% Bi, Sn-57 mass% Bi-1 mass% Ag solder can be used.

本発明にかかる基板２は、図２に示すように、基材２１と、電極層２２と、逆テーパ形状に開口された絶縁層２３と、Ｓｎ−Ｂｉ系はんだバンプ層２４と、を有している。 As shown in FIG. 2, the substrate 2 according to the present invention includes a base material 21, an electrode layer 22, an insulating layer 23 opened in a reverse taper shape, and a Sn—Bi solder bump layer 24. ing.

基板２において、基材２１は、屈曲性を備えていることが望ましく、ポリイミドフィルム、ポリエステルフィルム、プリプレグ等を用いるのが好ましい。基材２１上に設ける電極層２２は、Ｃｕ、もしくは、Ｃｕと、Ｎｉ、Ａｕ、Ｐｄ、Ｚｎ、Ｓｎ、Ｆｅ、Ｃｒ、Ｍｇ、Ｓｉなどと合金が挙げられる。なお、屈曲性を有する基板２上に、電極層２２を設ける方法としては、屈曲性を有する基材２１上に接着剤を用いて目的とする金属からなる箔を貼り合せた後、フォトリソグラフィーによってパターン形成する方法が挙げられる。また、電極層２２上にＳｎ−Ｂｉ系はんだバンプ層２４を形成する前に、前記銅もしくは銅合金上に、Ｎｉ／ＡｕめっきやＮｉ／Ｐｄ／Ａｕめっき、Ａｕめっき、Ｓｎめっき、Ｓｎ合金めっき、Ｎｉめっき、Ｐｄめっき、あるいはＯＳＰなどの有機皮膜を形成しても良い。 In the substrate 2, the base material 21 desirably has flexibility, and it is preferable to use a polyimide film, a polyester film, a prepreg, or the like. Examples of the electrode layer 22 provided on the substrate 21 include Cu or Cu, and alloys such as Ni, Au, Pd, Zn, Sn, Fe, Cr, Mg, and Si. In addition, as a method of providing the electrode layer 22 on the substrate 2 having flexibility, a foil made of a target metal is bonded to the substrate 21 having flexibility using an adhesive, and then photolithography is performed. There is a method of forming a pattern. Further, before forming the Sn-Bi solder bump layer 24 on the electrode layer 22, Ni / Au plating, Ni / Pd / Au plating, Au plating, Sn plating, Sn alloy plating is performed on the copper or copper alloy. An organic film such as Ni plating, Pd plating, or OSP may be formed.

目的とするはんだ接合材料の大きさ・体積は、基板１上のＳｎ−Ｂｉ系はんだめっき層１４の厚み、Ｓｎ−Ａｇ−Ｃｕ系はんだ層１５のめっきの厚み、基板２上のＳｎ−Ｂｉ系はんだバンプ２４の高さによって決めるか、もしくは基板１及び基板２の開口部を持つ絶縁層１３、２３の開口径と厚みによって決めるか、もしくはその両方によって決めることができる。 The size and volume of the target solder joint material are the thickness of the Sn—Bi solder plating layer 14 on the substrate 1, the thickness of the plating of the Sn—Ag—Cu solder layer 15, and the Sn—Bi system on the substrate 2. It can be determined by the height of the solder bump 24, or by the opening diameter and thickness of the insulating layers 13 and 23 having the openings of the substrate 1 and the substrate 2, or both.

該Ｓｎ−Ｂｉ系はんだバンプ層２４には、Ｓｎ−５８質量％Ｂｉ、Ｓｎ−５７質量％Ｂｉ−１質量％Ａｇはんだを使用することができる。また、該はんだバンプは、めっきあるいははんだペースト印刷により形成することができる。Ｓｎ−Ｂｉ系はんだバンプの厚みは、逆テーパ形状を有する絶縁層２３よりも０．００１〜３μｍまでの範囲で高くするのが好ましく、０．０１〜０．０５μｍまでの範囲で高くするのが、より好ましい。３μｍよりも厚くすると、はんだ接合材料中にＳｎ−Ｂｉはんだ層が単独で形成され、はんだ実装信頼性が低下する。０．００１μｍより薄いと、はんだ中に、目的とするＳｎ−Ａｇ−Ｃｕ−Ｂｉ層、Ｓｎ−Ｃｕ−Ｂｉ層が得られなくなり、はんだ実装信頼性が低下するため好ましくない。 For the Sn-Bi solder bump layer 24, Sn-58 mass% Bi, Sn-57 mass% Bi-1 mass% Ag solder can be used. The solder bumps can be formed by plating or solder paste printing. The thickness of the Sn—Bi solder bump is preferably higher in the range of 0.001 to 3 μm and higher in the range of 0.01 to 0.05 μm than the insulating layer 23 having the inversely tapered shape. More preferable. If it is thicker than 3 μm, the Sn—Bi solder layer is formed alone in the solder joint material, and the solder mounting reliability is lowered. If it is thinner than 0.001 μm, the intended Sn—Ag—Cu—Bi layer and Sn—Cu—Bi layer cannot be obtained in the solder, and the solder mounting reliability is lowered, which is not preferable.

前記銅めっき層１２、Ｓｎ−Ｂｉ系はんだめっき層１４、Ｓｎ−Ａｇ−Ｃｕ系はんだ層１５を順次積層した基板１と、電極層２２、Ｓｎ−Ｂｉ系はんだバンプ層２４を順次積層した基板２とを加熱接合する際は、Ｓｎ−Ｂｉ系はんだの融点以上、かつＳｎ−Ａｇ−Ｃｕ系はんだの融点より低い温度で行なう必要がある。Ｓｎ−Ｂｉ系はんだの融点より低い場合は、はんだが溶融しないため、基板１と基板２を接合することができず、またＳｎ−Ａｇ−Ｃｕ系はんだの融点以上で行なった場合は、Ｓｎ−Ａｇ−Ｃｕ系はんだがＳｎ−Ｂｉ系はんだに溶融するため、はんだ中の組織においてＣｕ_３Ｓｎ、Ｃｕ_６Ｓｎ_５、Ａｇ_３Ｓｎ層が多量に形成されてＢｉ濃縮層が発現し、これによりＳｎ−Ｂｉ系はんだめっき層１４とＳｎ−Ａｇ−Ｃｕ系はんだ層１５との界面に目的とするＳｎ−Ａｇ−Ｃｕ−Ｂｉ層が得られない。 Substrate 1 in which the copper plating layer 12, Sn—Bi solder plating layer 14, Sn—Ag—Cu solder layer 15 are sequentially laminated, and substrate 2 in which the electrode layer 22 and Sn—Bi solder bump layer 24 are sequentially laminated. When heat bonding is performed, it is necessary to be performed at a temperature equal to or higher than the melting point of the Sn—Bi solder and lower than the melting point of the Sn—Ag—Cu solder. When the melting point is lower than the melting point of the Sn—Bi solder, the solder cannot be melted, so that the substrate 1 and the substrate 2 cannot be joined, and when the melting point is higher than the melting point of the Sn—Ag—Cu solder, Sn— Since the Ag—Cu based solder melts into the Sn—Bi based solder, a large amount of Cu ₃ Sn, Cu ₆ Sn ₅ , Ag ₃ Sn layers are formed in the structure in the solder, and a Bi enriched layer is expressed. The target Sn-Ag-Cu-Bi layer cannot be obtained at the interface between the -Bi solder plating layer 14 and the Sn-Ag-Cu solder layer 15.

基板１と基板２を加熱接合した際、基板１と基板２の接合界面には、図３に示すようにＳｎ−Ｃｕ−Ｂｉ系はんだ層３１／Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系はんだ層３２／Ｓｎ−Ａｇ−Ｃｕ系はんだ層３３／Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ層３４／Ｓｎ−Ｃｕ−Ｂｉ層３５が形成される。これは、Ｓｎ−Ｂｉ系はんだめっき層１４がその融点以上で加熱された際に、Ｓｎ−Ａｇ−Ｃｕ系はんだ層３３中に拡散されるためである。なお、銅めっき層１４およびＳｎ−Ｂｉ系はんだめっき層１４はめっきにより、ごく薄く形成するため、加熱時に拡散して消費される。 When the substrate 1 and the substrate 2 are heat-bonded, the bonding interface between the substrate 1 and the substrate 2 has an Sn-Cu-Bi solder layer 31 / Sn-Ag-Cu-Bi solder layer 32 / as shown in FIG. The Sn—Ag—Cu-based solder layer 33 / Sn—Ag—Cu—Bi layer 34 / Sn—Cu—Bi layer 35 are formed. This is because the Sn—Bi solder plating layer 14 is diffused into the Sn—Ag—Cu solder layer 33 when heated at the melting point or higher. In addition, since the copper plating layer 14 and the Sn—Bi solder plating layer 14 are formed extremely thin by plating, they are diffused and consumed during heating.

Ｓｎ−Ｃｕ−Ｂｉ系はんだ層３１とＳｎ−Ｃｕ−Ｂｉ層３５、Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系はんだ層３２とＳｎ−Ａｇ−Ｃｕ−Ｂｉ層３４は、Ｓｎ−５８質量％Ｂｉ、Ｓｎ−５７質量％Ｂｉ−１質量％Ａｇよりも延性に優れる。更に、はんだバルク層が、特に延性に優れたＳｎ−Ａｇ−Ｃｕ系はんだ層３３であるため、低融点でありながらＳｎ−Ｂｉ系はんだ
そのものを実装した場合よりも耐衝撃性に優れたはんだ接合材料が得られる。 Sn-Cu-Bi solder layer 31 and Sn-Cu-Bi layer 35, Sn-Ag-Cu-Bi solder layer 32 and Sn-Ag-Cu-Bi layer 34 are Sn-58 mass% Bi, Sn- It is more ductile than 57 mass% Bi-1 mass% Ag. Furthermore, since the solder bulk layer is the Sn-Ag-Cu solder layer 33 that is particularly excellent in ductility, the solder joint is superior in impact resistance compared to the case where the Sn-Bi solder itself is mounted while having a low melting point. A material is obtained.

基板１と基板２を接合した状態で、基板１を剥離することができるのは、基板１における基材１１とめっき皮膜１２の間の密着性が弱いためであり、基材１と基板２を相反する方向に引っ張るなどして、容易に剥離することが可能である。 The reason why the substrate 1 can be peeled in a state where the substrate 1 and the substrate 2 are joined is that the adhesion between the base material 11 and the plating film 12 in the substrate 1 is weak. It can be easily peeled off by pulling in opposite directions.

実装用基板に基板２からはんだを加熱転写する際は、実装用基板上にはんだの濡れ性を向上させるためのフラックスを塗布するのが望ましい。これにより、実装用基板に基板２からはんだを加熱転写する際の歩留まりを向上させることができる。 When heat-transferring the solder from the substrate 2 to the mounting substrate, it is desirable to apply a flux for improving the wettability of the solder onto the mounting substrate. Thereby, the yield at the time of carrying out the heat transfer of the solder from the board | substrate 2 to the mounting board | substrate can be improved.

基板２上の逆テーパ形状の開口部を持つ絶縁層２３は、基板２側の絶縁層に形成された開口の大きさが、絶縁層の表面に向って小さくなり、絶縁層の表面側に形成された開口の大きさより大きい形状であり、Ｓｎ−Ｂｉ系はんだバンプ２４は、絶縁層の開口部から盛り上がって広がるため、開口部が最も小さくなり、一部くびれた構造を有する。これにより、基板１と基板２を加熱接合した後、基板１を剥離した状態の基板２を実装用基板に加熱接合した場合において、基板２の横方向に力を入れると、前記くびれ部に力が加わって、基板２からＳｎ−Ｂｉ系はんだバンプ２４を容易に剥離することが可能になり、実装用基板にＳｎ−Ｂｉ系はんだバンプを転写することが可能になる。更に、Ｓｎ−Ｂｉ系はんだバンプ２４を形成する前に、Ｓｎ−Ｂｉ系はんだバンプとは異なる組成のはんだを逆テーパ形状の開口部を持つ絶縁層２３と同じ高さまで充填し、その後Ｓｎ−Ｂｉ系はんだバンプ２４を形成すると、より簡単に基板２上のＳｎ−Ｂｉ系はんだバンプ２４を実装用基板に転写することが可能になる。 The insulating layer 23 having an inversely tapered opening on the substrate 2 is formed on the surface side of the insulating layer so that the size of the opening formed in the insulating layer on the substrate 2 side becomes smaller toward the surface of the insulating layer. The Sn-Bi solder bump 24 has a shape that is larger than the size of the opening formed and rises and spreads from the opening of the insulating layer, so that the opening is the smallest and partly constricted. As a result, when the substrate 1 and the substrate 2 are heat-bonded and then the substrate 2 with the substrate 1 peeled off is heat-bonded to the mounting substrate, if a force is applied in the lateral direction of the substrate 2, the force is applied to the constricted portion. In addition, the Sn—Bi solder bumps 24 can be easily peeled from the substrate 2, and the Sn—Bi solder bumps can be transferred to the mounting substrate. Furthermore, before forming the Sn-Bi solder bumps 24, the solder having a composition different from that of the Sn-Bi solder bumps is filled to the same height as the insulating layer 23 having the reverse tapered opening, and then Sn-Bi. When the solder bumps 24 are formed, the Sn-Bi solder bumps 24 on the substrate 2 can be more easily transferred to the mounting substrate.

前記の一部くびれた構造を形成するため、基板２上に形成する感光性樹脂層は、逆テーパ形状となるように形成させるが、逆テーパ形状は積算露光量を多くすることで可能になる。電極層２２に対し、逆テーパ形状構造を有する感光性樹脂が開口している割合は、表面の１〜３０％が好ましく、より好ましくは、１〜１０％である。開口している割合が高くなると、くびれ構造の効果が減少するため、基板２上に形成したはんだ層を実装用基板に加熱転写した後、基板２を実装用基板から剥離するのが困難になる。 In order to form the partly constricted structure, the photosensitive resin layer formed on the substrate 2 is formed to have a reverse taper shape, but the reverse taper shape can be achieved by increasing the integrated exposure amount. . The ratio of the photosensitive resin having an inversely tapered structure opening to the electrode layer 22 is preferably 1 to 30% of the surface, and more preferably 1 to 10%. When the opening ratio increases, the effect of the constriction structure decreases, so that it is difficult to peel off the substrate 2 from the mounting substrate after the solder layer formed on the substrate 2 is heated and transferred to the mounting substrate. .

実装用基板への加熱転写は、前記Ｓｎ−Ｃｕ−Ｂｉ系はんだ層３１／Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系はんだ層３２／Ｓｎ−Ａｇ−Ｃｕ系はんだ層３３／Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ層３４／Ｓｎ−Ｃｕ−Ｂｉ層３５のはんだ多層構造を維持するため、Ｓｎ−Ｂｉ系はんだの融点以上、かつＳｎ−Ａｇ−Ｃｕ系はんだの融点より低い温度で行う必要がある。 The heat transfer to the mounting substrate is the Sn-Cu-Bi solder layer 31 / Sn-Ag-Cu-Bi solder layer 32 / Sn-Ag-Cu solder layer 33 / Sn-Ag-Cu-Bi layer. In order to maintain the solder multilayer structure of the 34 / Sn—Cu—Bi layer 35, it is necessary to carry out at a temperature higher than the melting point of the Sn—Bi solder and lower than the melting point of the Sn—Ag—Cu solder.

硫酸銅（２００ｇ／Ｌ）、硫酸（５０ｇ／Ｌ）、塩素イオン（６０ｐｐｍ）からなる電解銅めっき浴（３０℃）中でステンレス（ＳＵＳ３０４）上に０．００５μｍ厚の銅めっき皮膜を形成した。 A 0.005 μm thick copper plating film was formed on stainless steel (SUS304) in an electrolytic copper plating bath (30 ° C.) composed of copper sulfate (200 g / L), sulfuric acid (50 g / L), and chlorine ions (60 ppm).

銅めっき皮膜を施したステンレス上に、厚み２５μｍのドライフィルムソルダーレジストをロールラミネタを使用して貼り合わせた後、露光・現像して、φ１００μｍのパターンを２００μｍピッチで施した基板を作製した。 A dry film solder resist having a thickness of 25 μm was bonded onto a stainless steel coated with a copper plating film using a roll laminator, and then exposed and developed to prepare a substrate on which a pattern of φ100 μm was applied at a pitch of 200 μm.

前記基板上の開口部内に、Ｓｎ−Ｂｉめっき液ＰＦ−０５Ｍ（石原薬品製）を使用して、厚み０．００３μｍとなるようにＳｎ−５８ｗｔ％Ｂｉめっきを形成した。次に、Ｓｎ−３質量％Ａｇ−０．５質量％Ｃｕはんだめっきを行ない、開口部より１μｍ厚くなるように、Ｓｎ−３質量％Ａｇ−０．５質量％Ｃｕはんだめっき層を形成した。 In the opening part on the said board | substrate, Sn-Bi plating solution PF-05M (made by Ishihara Pharmaceutical) was used, and Sn-58 wt% Bi plating was formed so that it might become 0.003 micrometer in thickness. Next, Sn-3 mass% Ag-0.5 mass% Cu solder plating was performed, and an Sn-3 mass% Ag-0.5 mass% Cu solder plating layer was formed so as to be 1 μm thicker than the opening.

次に、銅張りポリイミドフィルムに開口径がφ１０μｍ、電極径がφ１００μｍ（ピッチ
：２００μｍ）、テーパ角度が４５°になるように、厚み１０μｍのソルダーレジストを形成した後、該開口中にＳｎ−３質量％Ａｇ−０．５質量％Ｃｕはんだめっきの厚みが９．９μｍとなるようにめっきした。次に、Ｓｎ−Ｂｉめっき液ＰＦ−０５Ｍ（石原薬品製）を使用して、Ｓｎ−５８質量％Ｂｉめっきバンプ層を０．２μｍ形成した。 Next, after forming a solder resist having a thickness of 10 μm on the copper-clad polyimide film so that the opening diameter is 10 μm, the electrode diameter is 100 μm (pitch: 200 μm), and the taper angle is 45 °, Sn-3 is formed in the opening. Plating was performed so that the thickness of the mass% Ag-0.5 mass% Cu solder plating was 9.9 μm. Next, a Sn-Bi plating solution PF-05M (manufactured by Ishihara Pharmaceutical Co., Ltd.) was used to form a Sn-58 mass% Bi plating bump layer having a thickness of 0.2 μm.

前記Ｓｎ−３質量％Ａｇ−０．５質量％Ｃｕはんだを充填したステンレス基板上と、Ｓｎ−５８質量％Ｂｉはんだバンプを形成した銅貼りポリイミドフィルム基板の開口部を合致させ１３８℃にて加熱、接合し、ステンレス基板を剥離して、ポリイミドフィルム基板上にはんだが接合した状態を形成した。 The stainless steel substrate filled with the Sn-3 mass% Ag-0.5 mass% Cu solder and the copper-coated polyimide film substrate on which the Sn-58 mass% Bi solder bump is formed are matched and heated at 138 ° C. Then, the stainless steel substrate was peeled off to form a state in which the solder was bonded onto the polyimide film substrate.

はんだ接合断面組織をＥＰＭＡ（Ｅｌｅｃｔｒｏｎ−ＰｒｏｂｅＸ−ｒａｙＭｉｃｒｏＡｎａｌｙｚｅｒ）により、同定したところ、ポリイミド基板側から、Ｓｎ−０．１質量％Ｃｕ−４０質量％Ｂｉ／Ｓｎ−２質量％Ａｇ−０．５質量％Ｃｕ−２質量％Ｂｉ／Ｓｎ−３質量％Ａｇ−０．５質量％Ｃｕ／Ｓｎ−２質量％Ａｇ−０．５質量％Ｃｕ−２質量％Ｂｉ／Ｓｎ−０．１質量％Ｃｕ−４０質量％Ｂｉが順次積層されていることを確認した。 The cross-sectional structure of the solder joint was identified by EPMA (Electron-Probe X-ray Micro Analyzer). From the polyimide substrate side, Sn-0.1 mass% Cu-40 mass% Bi / Sn-2 mass% Ag-0. 5 mass% Cu-2 mass% Bi / Sn-3 mass% Ag-0.5 mass% Cu / Sn-2 mass% Ag-0.5 mass% Cu-2 mass% Bi / Sn-0.1 mass% It was confirmed that Cu-40% by mass Bi was sequentially laminated.

次に前記はんだを具備したポリイミドフィルム基板を無電解Ｎｉ／Ａｕめっき（Ｎｉ：３μｍ、Ａｕ：０．０５μｍ）処理した実装用基板に１３８℃にて加熱接合し、ポリイミドフィルム基板に対して横方向から１０Ｎの力を加えて、ポリイミドフィルム基板を剥離し、実装用基板にはんだを搭載した状態でシェア試験を行った。また、比較として、Ｓｎ−５８質量％はんだを前記無電解Ｎｉ／Ａｕめっき処理した基板に１３８℃にて加熱接合し、同様にはんだシェア試験を行った。 Next, the polyimide film substrate provided with the solder was heat-bonded at 138 ° C. to a mounting substrate treated with electroless Ni / Au plating (Ni: 3 μm, Au: 0.05 μm), and transverse to the polyimide film substrate. A 10 N force was applied to peel the polyimide film substrate, and a shear test was performed with solder mounted on the mounting substrate. For comparison, Sn-58 mass% solder was heat-bonded to the electroless Ni / Au plated substrate at 138 ° C., and a solder shear test was performed in the same manner.

前記シェア試験の結果（Ｎ＝１０）、本発明にかかるはんだ層を実装した場合、はんだ破壊率が８０％、Ｓｎ−５８質量％はんだを実装した場合のはんだ破壊率は１０％となり、本発明にかかるはんだ接合材料と、該実装方法により高いはんだ実装信頼性が得られる。 As a result of the shear test (N = 10), when the solder layer according to the present invention is mounted, the solder breakdown rate is 80%, and when the Sn-58 mass% solder is mounted, the solder breakdown rate is 10%. High solder mounting reliability can be obtained by the solder bonding material according to the above and the mounting method.

１１・・・銅めっきが剥離しやすい基材
１２・・・銅めっき層
１３・・・開口部を持つ絶縁層
１４・・・Ｓｎ−Ｂｉ系はんだめっき層
１５・・・Ｓｎ−Ａｇ−Ｃｕ系はんだ層
２１・・・屈曲性を有する基材
２２・・・電極層
２３・・・逆テーパ形状の開口部を持つ絶縁層
２４・・・Ｓｎ−Ｂｉ系はんだバンプ
３１・・・Ｓｎ−Ｃｕ−Ｂｉ系はんだ層
３２・・・Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系はんだ層
３３・・・Ｓｎ−Ａｇ−Ｃｕ系はんだ層
３４・・・Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ層
３５・・・Ｓｎ−Ｃｕ−Ｂｉ層 DESCRIPTION OF SYMBOLS 11 ... Base material which copper plating peels easily ... Copper plating layer 13 ... Insulating layer 14 with opening ... Sn-Bi type solder plating layer 15 ... Sn-Ag-Cu type Solder layer 21 ... Flexible substrate 22 ... Electrode layer 23 ... Insulating layer 24 with reverse tapered opening ... Sn-Bi solder bump 31 ... Sn-Cu- Bi-based solder layer 32 ... Sn-Ag-Cu-Bi-based solder layer 33 ... Sn-Ag-Cu-based solder layer 34 ... Sn-Ag-Cu-Bi layer 35 ... Sn-Cu- Bi layer

Claims

A method of mounting a solder joint material on a mounting substrate for mounting a semiconductor component,
After forming a copper plating layer on the substrate, an insulating layer having an opening is formed on the surface, a Sn-Bi solder plating layer is formed on the opening, and a Sn-Ag-Cu solder is further formed thereon. Manufacturing a substrate 1 comprising:
Substrate 2 produced by forming an electrode layer on a base material different from the base material, forming an insulating layer having an inversely tapered opening, and forming an Sn-Bi solder bump in the opening. Manufacturing process,
The opening of the insulating layer of the substrate 1 and the opening of the inversely tapered shape of the insulating layer of the substrate 2 are matched, and the Sn-Ag provided on the substrate 1 at a temperature lower than the melting point of the Sn-Ag-Cu solder. A step of heat-bonding a Cu-based solder and a Sn-Bi-based solder bump provided on the substrate 2;
Separating the substrate 1 and the substrate 2 to transfer a solder layer from the substrate 1 onto a Sn-Bi solder bump provided on the substrate 2;
And a step of transferring the solder layer transferred to the substrate 2 to a mounting substrate. A method for mounting a solder bonding material onto a mounting substrate.