Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6068626B2 - 複合基板およびその製造方法 - Google Patents
[go: Go Back, main page]

JP6068626B2 - 複合基板およびその製造方法 - Google Patents

複合基板およびその製造方法 Download PDF

Info

Publication number
JP6068626B2
JP6068626B2 JP2015514261A JP2015514261A JP6068626B2 JP 6068626 B2 JP6068626 B2 JP 6068626B2 JP 2015514261 A JP2015514261 A JP 2015514261A JP 2015514261 A JP2015514261 A JP 2015514261A JP 6068626 B2 JP6068626 B2 JP 6068626B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
support substrate
activation
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015514261A
Other languages
English (en)
Other versions
JPWO2015046483A1 (ja
Inventor
秀樹 松下
秀樹 松下
勝信 北田
勝信 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Application granted granted Critical
Publication of JP6068626B2 publication Critical patent/JP6068626B2/ja
Publication of JPWO2015046483A1 publication Critical patent/JPWO2015046483A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • H10P90/1914Preparing SOI wafers using bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113Isolations within a component, i.e. internal isolations
    • H10D62/115Dielectric isolations, e.g. air gaps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/181Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体部を有する複合基板およびその製造方法に関する。
近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、SOS(Silicon On Sapphire)構造がある。
このSOS構造を異種材料からなる基板を貼り合せることで製造する方法がある。異種材料からなる基板を貼り合せる方法として、常温接合方法を例示できる。このような常温接合方法の基本的な技術内容は、例えば特許第2791429号に記載されている。特許第2791429号では、2つの基板の表面を活性化させ、互いに接触させることで異なる材料からなる基板を互いに接合している。
しかし、常温接合方法をSOS構造を形成する際に適用すると、接合した際に基板間にFe等の金属が混入し、この金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす虞があった。これは、常温接合方法に限定されず、接合環境を保持する筐体及び内部構成部材が一般的にSUS等の金属で形成されているため、接合する表面を活性化するときに同時にSUS由来の成分(主にFe)が混入することによる。ここで、筐体としては例えば真空装置のチャンバーを例示できる。
また、異なる材料からなる基板を互いに接続するために、接合界面に積極的に金属を介在させる技術も知られている(例えば、特許第4162094号参照)。
本発明は、上述の事情のもとで考え出されたものであって、半導体部への金属の拡散を抑制した複合基板およびその製造方法を提供することを目的とする。
本発明の複合基板の実施形態は、絶縁性材料からなる支持基板と、前記支持基板上に重ね合わされて配置された半導体部と、前記支持基板と前記半導体部との界面に存在し、NiおよびFeを、Feに対するNiの比率が0.4以上となる割合で含む界面介在物と、を含む。
本発明の複合基板の製造方法の実施形態は、準備工程と活性化工程と金属供給工程と接合工程と薄層化工程とを備える。準備工程では、絶縁性材料からなる支持基板と、単結晶の半導体基板とを準備する。活性化工程では、前記支持基板の主面および前記半導体基板の主面のそれぞれにFABガンを照射して両主面を活性化する。なお、前記半導体基板は、前記支持基板と対向しない状態で活性化する。金属供給工程では、活性化した前記支持基板の主面および前記半導体基板の主面の少なくとも一方に、前記支持基板および前記半導体基板を構成する材料の主成分を除く金属元素であってNiおよびFeを含む金属を供給する。接合工程では、活性化した前記半導体基板の主面と前記支持基板の主面とを常温で接触させて両者を接合する。薄層化工程では、前記半導体基板の他方主面から前記半導体基板を薄層化して、前記半導体基板を半導体部とする。
本発明によれば、接合界面に存在する金属が半導体部に対して拡散することを抑制した複合基板およびその製造方法を提供することができる。
(a)は本発明の1つの実施形態に係る複合基板の概略構成を示す平面図であり、(b)は複合基板を斜視した部分断面図であり、(c)は複合基板の断面図である。 (a)〜(c)は本発明の1つの実施形態に係る複合基板の製造方法の製造工程を示す断面図である。 (a)〜(d)は、図2に続く本発明の1つの実施形態に係る複合基板の製造方法の製造工程を示す断面図である。 (a),(b)は、活性化工程を説明する断面図である。
(複合基板)
本発明の複合基板に実施形態の一例について、図面を参照しつつ説明する。
図1(a)は本発明の1つの実施形態に係る複合基板1の概略構成を示す平面図であり、(b)は複合基板1を斜視した部分断面図であり、(c)は複合基板1の断面図である。
複合基板1は支持基板10と半導体部20とからなる。支持基板10は絶縁性材料からなる単結晶体である。支持基板10の形成材料としては、タンタル酸リチウムを主成分とする圧電基板、酸化アルミニウム単結晶(サファイア)、炭化シリコンなどを用いることができる。本実施形態ではR面の直径6インチのサファイア基板を用いた例で説明する。
半導体部20は半導体材料からなる単結晶層である。半導体部20を形成する半導体材料としては、Si、GaN、GaAs等を用いることができる。この例ではSiを用いた例で説明する。半導体部20は、その主面の全面が支持基板10に貼り合わされている。
ここで、支持基板10と半導体部20との界面には界面介在物30が存在する。界面介在物30は、Fe,Niを含み、Feに対するNiの原子数の割合が0.4以上となるように組成を制御している。これは、Fe,Niを同時に含む場合に、SUSの一般的な化学量論比よりもNiの割合が大幅に増えていることを示す。なお、界面介在物30は非常に微小な領域に存在するため、図中においてその例示を省略している。
ここで、支持基板10と半導体部20との「界面」は、支持基板10と半導体部20とが接触する接合部から半導体部20側に向けた厚み5nmの領域をさすものとする。この界面に存在する単位面積当たりの原子数でFe,Niの存在量の比率を求めることができる。
なお、界面介在物30は、Fe,Ni以外に、支持基板10及び半導体部20を構成する主成分(Al,Si)を除く金属元素からなる金属原子、例えばCr,Cu等や、C,Ar等を含んでいてもよい。
界面における各原子の単位面積当たりの原子数は、ICP−MS(Inductively Coupled Plasma Mass Spectrometry:誘導結合プラズマ質量分析装置),SIMS(Secondary Ion Mass Spectrometry:二次イオン質量分析法)等で測定することができる。より具体的にはICP−MSにより、支持基板10上の半導体部20の一部を一定体積だけエッチング液に溶解させ、金属原子の量を測定し、その全量が界面から厚み5nm以内の界面領域に存在するものと仮定し、面方向における密度を求めればよい。このような仮定は、本実施形態により得た複合基板の複数について厚み方向における金属原子の分布状態を観察・測定した結果、最も金属量が多い場合でも、半導体部20のうち、支持基板10側の5nm以内の領域(界面)に存在し、それ以外の領域には殆ど拡散していないことを確認したことによる。また、各元素の存在量は深さ方向において分布を有していてもよい。なお、ICP−MSに代えて、SIMSの深さ方向分析により測定してもよい。
このように、金属成分比を制御した複合基板1によれば、半導体部20へ金属が拡散したり、界面において金属が凝集したりすることを抑制することができる。このことについて、以下に詳述する。
接合界面における金属原子は、異なる材料からなる2つの部材を接合するときに接着材として働き、接合を実現するために必要と考えられている。一方で、支持基板10と半導体部20との表面を活性化して接合するためにイオンガンやFABガンを照射するときには、その真空プロセス等により金属原子が付着することがある。このような金属原子が接合面から半導体素子を作り込む半導体部20に拡散・移動してしまう虞がある。この場合には、半導体素子としての性能に影響を及ぼし信頼性も低下する。
発明者が実験を重ねた結果、金属原子としてFeを含む場合には、Feが、接合後に凝集したり、半導体部20内に拡散したりすることが分かった。これに対してNiは、接合後に凝集したり、半導体部20内に拡散したりしにくいことが分かった。言い換えると、半導体部20の内部において、Feは電気的に活性が高く、Niは電気的に活性が低いと言える。
ここで、金属原子は、支持基板10,半導体部20のハンドリング,両者を接合するための接合装置等に一般的に用いられるSUS由来である場合が多いと推測される。この場合には、Feの割合が高くなり、FeとNiとの比率は10:1程度となる。すなわち、NiのFeに対する比率は0.1程度となる。このように、Feの割合が高くなると、金属原子同士が凝集し界面領域において偏析しやすくなることが分かった。
そこで、金属原子のうちNiの割合を高めることにより、界面領域における凝集・偏析および半導体部20への拡散を抑制しつつ、接合強度を維持できることを見出した。
なお、Niの存在量は、半導体部20の固溶量を超えると、半導体部20を構成する材料との間に金属間化合物を形成し、電気的な活性が高まるため、半導体部20の固溶量未満とすればよい。この例ではシリサイドを形成しないようにSiの存在密度である、1015atoms/cm未満とする。
(複合基板の第1の製造方法)
本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。
(準備工程)
まず、図2(a)に示したように、支持基板10を準備する。支持基板10は、絶縁性材料からなる単結晶体であれば特に限定されないが、例えばサファイア基板を例示できる。次に、図2(b)に示すように、単結晶の半導体ベース基板20Xを準備する。この例では、シリコン(Si)で形成された半導体ベース基板20Xを準備する。この半導体ベース基板20Xのドーパント濃度は、比較的高濃度となるようにする。例えば、p型のドーパントであるホウ素を1×1018atoms/cm以上1×1021atoms/cm以下の濃度で含むものが例示できる。
次に、半導体ベース基板20Xの矢印D1方向側の上面に、シリコンをエピタキシャル成長させ、図2(c)に示したように半導体層20Yを形成する。このエピタキシャル成長の方法としては、半導体ベース基板20Xを加熱しながら、この半導体ベース基板20Xの表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法(熱CVD法)などの種々の方法を採用できる。この半導体層20Yは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。
この半導体層20Yとしては、半導体ベース基板20Xよりもドーパントが少ないものを採用できる。この半導体層20Yは、半導体ベース基板20X側から上面側に向かって、ドーパント濃度が徐々に薄くなるように形成される。この半導体層20Yの上面部は、相対的に低濃度のドーパント濃度(例えば、1×1016atoms/cm未満)となるように形成される。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。本実施形態の半導体層20Yは、p型のシリコンを採用し、上面部のドーパント濃度が低濃度となるように形成する。この半導体層20Yのドーパント濃度は、エピタキシャル成長させる際の不純物の供給量を調整することで制御できる。この不純物の供給をゼロにすることで、ノンドープのシリコンを形成することができる。また、エピタキシャル成長させる際に生じるドーパントの拡散減少によって、ドーパント濃度の徐々に変化させてもよい。
このようにして、半導体ベース基板20X上に半導体層20Yが形成された半導体基板20Zを準備する。
(活性化工程)
次に、図3(a)に示したように、支持基板10の主面10aおよび半導体基板20Zの主面20a(半導体層20Yの表面)に、それぞれFAB(Fast Atom Beam)ガンによりビームを照射して、両主面10a,20aを活性化する。FABガンとしては、例えば、Arの中性原子ビームを照射するものを用いる。このように両主面10a,20aを活性化することで、両主面10a,20aにはダングリングボンドが形成される。
(金属供給工程)
次に、図3(b)に示すように、活性化した支持基板10の主面10aと半導体基板20Zの主面20aとのうち、少なくとも一方に界面介在物30を構成する金属を供給する。ここで金属とは、NiおよびFeを含み、支持基板10の主成分を構成する元素、半導体基板20Zの主成分を構成する元素を除くものとする。具体的には、この例ではAl、Siを除くものとなり、例えば、Fe,Niと、Cr,Ni,Cu等とを例示することができる。ここで、NiのFeに対する存在比率は0.3以上としている。この例では0.4以上とした。なお、この金属供給工程は、活性化工程と同時に、または活性化工程に続いて行えばよい。
このような金属は、活性化を行なった雰囲気中に予め所望の量含ませることで供給させてもよいし、活性化を行なった雰囲気中に金属供給体(Fe,Niを含む金属プレート等)を配置し、これをエッチング(スパッタリング)することで所望の量を供給してもよい。金属供給体は例えば真空チャンバーや、支持基板10および半導体基板20Z保持するステージ等で代用することもできる。エッチングには、活性化工程と同様のFABガンを用いてもよい。なお、この金属供給工程は、活性化工程と同時に、または活性化工程に続いて行えばよい。
NiのFeに対する存在比率は、各原子の供給量を調整することで制御することができる。例えば、Niからなる金属供給体をFeからなる金属供給体よりも多くスパッタリングすることで、供給量を調整できる。
また、図4(a),(b)に示すように、活性化工程と金属供給工程とを同時に行ない、かつ、少なくとも半導体基板20Zを、支持基板10と半導体基板20Zとが真空装置のチャンバー内で互いに対向しない状態(非対向状態)で個別に活性化することでも実現することができる。ここで、非対向状態とは、物理的に非対向としたり、時間的に非対向としたりするものであり、支持基板10と半導体基板20Zとの両主面10a,20aが、同時にFABガンが照射され、かつ、同時に活性化している状態では対向しない状態をさす。なお、図4においては、支持基板10の活性化も非対向状態で行なっている場合を示している。
これは、理由は明らかではないが、Niに比べてFeの比率が高い1つの金属供給体をスパッタリングすることにより金属を供給したとしても、非対向状態で、個別にFABガンを照射し活性化することにより、Niの比率を飛躍的に高めることができることを発明者が実験により確かめている。
具体例として、金属供給体としてSUSを用いた場合を例に説明する。SUSの組成では、NiのFeに対する存在比率は0.1程度であり、かつNi,Feのスパッタ収率に大差はないことから、通常、SUSをスパッタリングすればSUSの組成に応じた金属原子が活性化された表面に供給される。実際に、支持基板10と半導体基板20Zとを向い合わせて配置し、かつ、同時に活性化したときには、周辺のステージを金属供給体としてこれをスパッタリングして、接合界面にNiとFeを供給するものとなる。この場合に、支持基板10と半導体基板20Zとの両活性化表面の金属原子量を分析すると、Ni、Feともに、SUSの組成に応じた存在量となっていることを確認した。
これに対して、支持基板10と半導体基板20Zとに対して非対向状態で個別にFABガンを照射して活性化したときの活性化表面の金属原子量を分析すると、FeよりもNiを多く含むことが確認できた。すなわち、NiのFeに対する比率を1以上とすることができることを確認できた。このように、FABガン照射方法によっても、Niに対するFeの比率を制御することができる。
ここで、特に半導体基板20Zを非対向状態で活性化することの必要性について説明する。
すなわち、FABガンを照射したときに、半導体基板20Zと常温で表面状態が安定している材料からなる支持基板10とでは活性化される度合いが異なる。そして、活性化している状態における金属の供給量が界面介在物30の金属量及び金属組成に影響を及ぼすと考えられる。このため、支持基板10よりも活性化度が高くなる半導体基板20Zに対しては、上述の通り、非対向状態を確保する必要がある。
なお、図4に示す例では、図4(a)に示すように、半導体基板20Zの一主面20aにFABガンを照射した後に、図4(b)に示すように、支持基板10の一主面10aにFABガンを照射することで、2つの活性化を時間的に分離することで「非対向状態」を実現している。なお、一方を活性化するときに他方は真空装置内の待機室にて物理的に隔離してもよいし、順次真空装置内に投入することで両者を隔離してもよい。
ただし、この例に限定されず、例えば、同一の真空装置内において、支持基板10と半導体基板20とを遮蔽体を挟んで対向配置し、同時にFABガンを照射してもよい。この場合には、遮蔽体により物理的に「非対向状態」を実現することができる。このような遮蔽体は、例えば、FABガンに対して安定性の高いセラミック材料等を採用することができる。
(接合工程)
次に、図3(c)に示すように、活性化し、かつ金属が供給された支持基板10の主面10aと半導体基板20Zの主面20aとを常温で接触させて両者を接合する。常温とは室温を意図するが、積極的に加熱を行なわないことを意味し、活性化・接合過程に伴う温度上昇は許容するものとする。具体的には10℃以上150℃以下の温度も含むものとする。
この接合工程において、支持基板10の主面10aと半導体基板20Zの主面20aとの間に所定量、所定比率のNi,Feを含む界面介在物30が存在する。
(薄層化工程)
次に、図3(c)に示す半導体基板20Zの他方主面20b側(図のD2方向側)から半導体基板20Zを薄層化して、図3(d)に示すように、半導体基板20Zを半導体部20とする。
具体的には、まず、半導体ベース基板20Xの厚みを薄くする。この厚みを薄くする加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。
次に、薄くした半導体ベース基板20Xに対して、さらにエッチング液でエッチングし、薄くした半導体ベース基板20Xとともに半導体層20Yの厚みを薄くする。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチング液としては、例えばフッ酸、硝酸、および酢酸の混合液、ならびにフッ酸、硝酸、および水の混合液などが挙げられる。本実施形態では、フッ酸、硝酸、および酢酸の混合液をエッチング液として採用する。このエッチング液は、p型シリコンを採用している本実施形態において、ドーパント濃度が高い場合はエッチングが進行するが、ドーパント濃度が低くなると7×1017atoms/cm〜2×1018atoms/cmを境にしてエッチング速度が著しく低下するように調整されている。なお、選択性のエッチングをする他の方法としては、5%程度のフッ化水素溶液内での電界エッチング法、KOH溶液でのパルス電極陽極酸化法などが挙げられる。この半導体層20Yは、ドーパント濃度が徐々に変化している遷移領域の途中までエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった半導体層を、半導体部20とする。この半導体部20の厚みとしては、例えば数百ナノメートルから2ミクロン程度の範囲が挙げられる。
以上のような工程を経ることにより、図1に示す複合基板1を製造することができる。
(変形例:界面介在物の量)
上述の複合基板1において、界面介在物30を構成する金属原子量を1×1012atoms/cm以下としてもよい。界面介在物30の量を上述の通りに調整し、かつ、支持基板10と半導体部20とを常温で活性化することにより直接接合する場合には、たとえ支持基板10と半導体部20とを接合後に加熱したとしても、界面領域に金属が偏析することがない。メカニズムは不明であるが、界面介在物30を構成する金属原子量と、接合界面に接合後にも残存する未結合のダングリングボンドの存在が関係するものと推察される。
NiとFeとの存在比率を制御しつつ、このような金属原子量を実現する場合には、界面領域における偏析を抑制した上で、半導体部20への金属原子の拡散も抑制することができる。
これにより、半導体部20への金属原子の影響を抑制した複合基板1を提供することができる。
このように、界面介在物30の量を1×1012atoms/cm以下とするためには、支持基板10と半導体部20とを接合するためのFABガンに照射を、支持基板10と半導体部20とを非対向状態で個別に行なうことにより実現することができる。支持基板10と半導体部20との活性化すべき表面を互いに向い合わせ、同時にFABガンを照射する場合は、一方に照射したFABガンが同時に一方の周囲に位置する部材をエッチングし、そのエッチングされた浮遊物が他方に付着する虞がある。これに対して、非対向状態でFABガンを照射することにより、一方の表面の活性化に伴いエッチングされた浮遊金属原子が、他方の活性化された表面に付着することを抑制することができる。これにより、界面介在物30となる金属原子量を低くすることができる。
また、FABガンが支持基板10および半導体部20以外の意図しない構成部材に照射されることを抑制するために、FABガンと支持基板10および半導体部20との距離を短くしたり、FABガンの支持基板10および半導体部20に対する照射角度を90°に近くしたりすることも有効である。
なお、界面介在物30の量は1×1010atoms/cm以上とすると、界面介在物30により接合工程において支持基板10の格子定数と半導体部20の格子定数とのミスマッチに起因して残存するダングリングボンドを安定化することができる。
(変形例2:NiとFeとの存在比と存在量)
上述の複合基板1において、界面介在物30の存在量が少ないときやFe量が少ないとき程、NiのFeに対する比率を高めてもよい。この場合には、Feの量を削減して金属拡散を抑制する一方で、Niの割合を高めることで接合を維持できる。例えば、Feが1010atoms/cmオーダーの場合には、NiのFeに対する比率を5以上とし、Feが1011atoms/cmオーダーの前半の場合には、NiのFeに対する比率を0.5〜2以上とすることにより、金属の拡散を抑制する一方で、接合を維持できることを確認している。
(変形例3:その他)
上述の複合基板1において、界面介在物30としてArを含有させてもよい。その場合には、ArがFeをゲッタリングすることができ、Feが半導体部20へ拡散することを抑制することができる。このようなArの単位面積当たりの存在量としては、Feの存在量よりも多く、半導体部20を構成する原子の存在量より少なくする。半導体部20を構成する元素の単位面積当たりの原子数は、本実施例の場合には、Siの1原子層を構成する存在量から求めると、1.35×1015atoms/cmである。仮に半導体部20が化合物半導体の場合には、化合物を構成する元素のそれぞれの単位当たりの原子数を足し合わせた値となる。
なお、Ar量の上限は、1.35×1015atoms/cmとしたが、1×1014atoms/cm以下であることが好ましい。この場合には半導体部20の格子欠陥等の発生を良好に抑制することができるからである。さらに好ましくは、5×1013atoms/cm以下とすることが好ましい。金属量に対して余剰のArが多いと、Arが核となってアモルファス部を形成する虞があるからである。このように構成することで、Feをゲッタリングすることができるとともに、半導体部20の結晶性を保つことができる。
(複合基板の第2の製造方法)
上述の第1の製造方法の例では、支持基板10の主面10aと半導体基板20Zの主面20a(半導体層20Yの表面)とをFABガンを照射して、両主面10a,20aを活性化する場合について、FABガンの照射エネルギーについては特に言及していないが、照射するエネルギーを異ならせたりしてもよい。
発明者らが実験を繰り返したところ、接合に要する活性化度が支持基板10と半導体基板20Zとで異なることを見出した。理由は定かではないが、以下のメカニズムが考えられる。そもそも半導体基板20Z同志の接合であれば容易に接合することができる。しかしながら、半導体基板20Zとサファイアのような異種材料とを接合するのは困難であった。このため接合界面に金属を含ませて接合を実現してきた。これらの現象から推察すると、常温で表面状態が安定している材料からなるものは、活性化させることが困難であると考えられる。このことから、支持基板10を半導体基板20Zに接合する場合には、自身の活性化の度合いよりも接合する相手の活性化度が接合に影響をより多く与えるものと考えられる。
ここで、支持基板10は、絶縁基板であり表面状態が常温で安定している。このため、接合相手である半導体基板20Zの活性化度が重要となってくる。すなわち、半導体基板20Zの活性化度を支持基板10の活性化度に比べ高くすることが好ましい。より詳細には、半導体基板20Zの活性化度は、一般的な常温接合方法で用いられる活性化度と同等かそれ以上必要であり、反対に支持基板10の活性化度は一般的な常温接合方法で用いられる活性化度に比べて著しく低くても接合は実現される。これらは、支持基板10と半導体基板20Zとで個々に活性化度を変えて活性化させた後に接合試験を繰り返し確認したものである。ここで、「活性化度」はFABガンの出力や積算照射時、FABガンと被照射物表面との距離等から推察することができる。
上述のような知見を踏まえ、本例においては、活性化する工程を第1活性化工程と、第2活性化工程とに分けて行なう。すなわち、第1活性化工程においては、少なくとも半導体基板20Zの主面20aを活性化させる。このとき、支持基板10の主面10aとは対向しない状態を保ってFABガンを照射することにより活性化を行なう。
これにより、通常の常温接合装置による接合に要する一般的な条件の強度および時間でFABガンを照射しても、FABガン照射に伴いエッチングされた浮遊物が支持基板10の主面10aに付着することがない。
次に、第2活性化工程を行なう。第2活性化工程は、支持基板10の表面(主面10a)を、第1活性化工程におけるFABガン照射に比べて積算照射エネルギーが小さくなるような条件でFABガンを照射させて活性化するものである。ここで、活性化すべき表面に実際に到達するFABガンからのエネルギーは、FABガンの照射条件の値とは異なる。ただし、活性化すべき表面に実際に到達するエネルギーは、FABガンの加速電圧,照射時間の積に応じたものになる。このため、以下、加速電圧と照射時間との積を、積算照射エネルギー推測値(単に、積算照射エネルギーということもある)とする。具体的には、第2活性化工程における積算照射エネルギーは、支持基板10の表面(主面10a)に吸着している炭素や水素を除去するのに必要な積算照射エネルギー(第2値)と、一般的な活性化条件である積算照射エネルギー(第1値)との間の値であって、かつ、第2値に近い側の値とする。より具体的には、第2値と同等か若干超える程度の値とする。例えば、第1活性化工程における照射に比べて第2活性化工程における照射のFABガンの加速電圧を1/3〜2/3程度とし、照射時間を1/10〜1/3程度とすることで、高い接合強度を実現することを確認できている。
支持基板10の活性化を第2活性化工程で行なうことにより、接合に必要なFABガン照射条件に調整することができる。すなわち、半導体基板20Zの活性化条件と異ならせることができる。これにより、不要のエッチング浮遊物を発生することを抑制することができ、金属の存在量を抑制することができるものとなる。
ここで、第1活性化工程と第2活性化工程とを同時に行なってもよいし、第1活性化工程の後に第2活性化工程を行なってもよい。この例では、第1活性化工程に続いて第2活性化工程を行なっている。
このように、第1活性化工程と第2活性化工程とを時間的に分離することにより、仮に第1活性化工程において発生したエッチング浮遊物が支持基板10の表面(主面10a)に到達したとしても、活性化がされていない状態のため吸着されにくい。また、仮に吸着しても、その後の第2活性化工程において吸着物を除去することができる。これにより、界面に不要の介在物が混入することを抑制することができる。
さらに、第1活性化工程において活性化された半導体基板20Zの主面20aは、真空チャンバー内において活性化された状態で露出していることとなる。このため、活性化された半導体基板20Zの主面20aに真空チャンバー内の浮遊物が付着(吸着)しやすい状態となる。そこで、追加照射工程を設け、再度FABガンを照射して、表面の付着物を除去してから両者を接合する工程を行なってもよい。追加照射工程におけるFABガンの積算照射エネルギーは、第2活性化工程における条件と略同一とすればよい。このような追加照射工程は第2活性化工程と同時に行なってもよい。
第2活性化工程および追加照射工程を行なうことで、異物や界面の介在物の存在量を抑制することができるものとなる。具体的には、このように、第2活性化工程において半導体基板20Zの主面20aにも同時にFABガンを照射することにより、0.12〜0.5μmの大きさの異物の付着数が主面20aの面内において100個以下となることを確認した。なお、常温接合方法において一般的な照射エネルギーで支持基板10と半導体基板20Zとを活性化して接合したときには、1000個以上の異物が付着していることを確認している。
また、追加照射工程において半導体基板20Zの主面20aに再度FABガンを照射することにより、接合強度を確保することができる。第2活性化工程において、仮にFABガンを支持基板10のみに照射すると、スパッタリングされた原子が真空チャンバー内を浮遊して、活性化された半導体基板20Zの表面に再付着してしまい、接合強度を低下させてしまう虞があった。これは、活性化させた後に両者を接合するまでに時間が経過する場合に顕著となる。このため、特に、活性化すべき2つの表面を非対向状態で活性化させる場合であって、この非対向状態を時間的に分離することで実現するときに、追加照射工程において半導体基板20Zの主面20aに再度FABガンを照射することが有効となる。そして、FABガンの照射条件は、2回目の照射を1回目の照射に比べて小さい加速電圧または短い時間で行なっている。2回目の照射により、金属を含む構成部材が新たにスパッタリングされて、金属原子が増加することを抑制するためである。このようにFABガンの2回目の照射が小さい加速電圧であったとしても、一度活性化した表面の再活性化には十分である。すなわち、FABガンの1回目の照射で半導体基板20Zの原子結合を切断してダングリングボンドを形成し、2回目の照射ではダングリングボンドに付着したC、H等を除去するのみにして、活性化度を高めることができる。
なお、追加照射工程を第2活性化工程と同時に行なう場合には、FABガンの照射を、支持基板10と半導体基板20Zとを対向させた状態で行なってもよい。この場合であっても、FABガンの加速電圧と照射時間との積で推測される積算照射エネルギーを、1回目の照射に比べて2回目の照射で小さくしているので、界面に存在する金属原子量を少なくしたまま接合可能である。例えば、1回目の照射に比べて2回目の照射のFABガンの加速電圧を1/3〜2/3程度とし、照射時間を1/10〜1/3程度とすることで、金属原子量を削減する効果を維持しつつ、高い接合強度を実現することを確認した。また、金属の比率もNiの割合を高いまま維持することができることを確認している。
もちろん、第2活性化工程におけるFABガンの照射を非対向状態としてもよい。この場合であっても、FABガンの2回目の照射時間を1回目の照射時間に比べて1/10〜1/3程度にすることで、活性化後すぐに活性化面同士を接合させることができる。
(変形例)
上述の例では活性化工程において、支持基板10の主面10aと半導体基板20Zの主面20aとを活性化させてから、接合工程において、両主面10a,20aを互いに接合させるまでの時間について特に制限を設けなかったが、両主面10a,20aを活性化させてから接合するまでの間の時間は、5分以内とすることが好ましい。時間の経過とともに、接合強度が低下するからである。
なお、FABガン照射直後に支持基板10と半導体基板20Zとを接合させたときには、その接合強度は300kg/cm2であった。これに対して、FABガン照射後、5分放置した後に接合した接合強度は10〜50kg/cm2と大きく低下していることを確認した。
また、上述の例では、活性化工程において、FABガンの照射時間,照射強度について特に制限を設けなかったが、照射時間を短くしてもよい。照射時間が長くなると、照射面の算術平均粗さが大きくなり、後の接合工程において接合が困難になる虞があるからである。また、活性化した状態で真空装置内に浮遊するFeやNi等の浮遊原子が多く付着し、内部に入り込む虞もある。このため、FABガンの照射時間は5分以内とすることが好ましい。より好ましくは、1分以内とするとよい。
一方で、FABガンの照射時間を短くすると、活性化が不十分になり、後の接合工程において接合が困難になる虞がある。そこで、FABガンの照射強度を強めることでこれを補うものとする。具体的には、FABガンとしてArの中性子を用いる場合には、Arの存在量により実際の活性化度を推測することができる。照射時間を短くしても、Ar量が、5×1012atoms/cm以上、より好ましくは1.5×1013atoms/cm以上とすることで確実に接合できることを確認している。ここで、半導体基板20Zの結晶性を良好に保つために、Ar量は1×1014atoms/cm以下とすることが好ましい。以上より、5分以下の照射時間で活性化する場合には、活性化面におけるAr量を5×1012atoms/cm以上、1×1014atoms/cm以下となるように照射強度を設定すればよい。なお、このようなAr量はTXRF(全反射蛍光X線分析法)により測定することができる。半導体基板20ZへのFABガン照射を、第1活性化工程と追加照射工程とに分けて行なうときには、特に第1活性化工程におけるFABガン照射条件を上述の通りとすればよい。
上述の複合基板1および上述の第1の製造方法の工程に基づき、実施例1〜4の複合基板を製造した。また、界面介在物30の金属量を異ならせた比較例1,2の複合基板も製造した。
いずれの例も、支持基板10としてサファイア基板、半導体部20として単結晶シリコンを用いた。接合装置としては常温接合装置を用いて、FABガンにて接合面の活性化を行なった。なお、常温接合装置の真空チャンバー,基板等を固定するステージはSUSからなり、金属供給体としての役割も兼ね備えている。また、活性化工程と金属供給工程とは同時に行なった。
支持基板10と半導体部20(半導体基板20X)との接合面の活性化工程および金属供給工程の条件は以下の通りとした。
(実施例1)
FABガン照射条件:加速電圧 1.0kV,電流 100mA,照射時間 5分
活性化条件 :非対向状態(一方を活性化するときに他方を別空間に移動させることにより、時間的・物理的に非対向状態を実現した。以下同じ。)
(実施例2)
FABガン照射条件:加速電圧 1.8kV,電流 100mA,照射時間 5分
活性化条件 :非対向状態
(実施例3)
実施例2と同条件で活性化したのちに、追加で以下の条件でFABガンを照射した。
FABガン照射条件:加速電圧 1.0kV,電流 100mA,照射時間 5分
活性化条件 :対向状態(互いに向かい合わせて配置し、同時に照射した。以下、同じ)
(実施例4)
実施例2と同条件で活性化したのちに、追加で以下の条件でFABガンを照射した。
FABガン照射条件:加速電圧 1.0kV,電流 100mA,照射時間 1分
活性化条件 :対向状態
(比較例1)
FABガン照射条件:加速電圧 1.0kV,電流 100mA,照射時間 1分
活性化条件 :対向状態
(比較例2)
FABガン照射条件:加速電圧 1.8kV,電流 100mA,照射時間 5分
活性化条件 :対向状態
このような条件で活性化工程および金属供給工程を行なった後に、TXRF(全反射蛍光X線分析法)にて接合前の支持基板10および半導体部20の接合面の金属量を測定した。なお、TXRFはテクノス社製のTREX630を用いた。
その結果、金属供給体としてのSUSを構成するCr,Fe,Niの金属原子密度(単位:1012atoms/cm),構成比(Cr:Fe:Ni)は以下の通りであった。なお、金属原子密度はCr/Fe/Niの順に記載している。
実施例1:金属原子密度 1.8/4.4/31,構成比 0.41:1:7.05
実施例2:金属原子密度 1.2/4.4/30,構成比 0.27:1:6.82
実施例3:金属原子密度 6.5/27/43, 構成比 0.24:1:1.59
実施例4:金属原子密度 24/110/63, 構成比 0.22:1:0.57
比較例1:金属原子密度 44/190/34, 構成比 0.23:1:0.18
比較例2:金属原子密度 37/160/45, 構成比 0.23:1:0.28
この結果、同じ金属供給体(SUS)を用いても、活性化の方法を変えることで、Niのみの比率を制御できることが分かった。なお、Crの比率は活性化の手法に依存しないことも確認できた。さらに、実施例1,2と実施例3,4とを比較すると、一回非対向状態で活性化することで、その後対向状態でFABガンを照射してもNi比率をSUSの組成に比べ高い状態を維持できることを確認した。なお、実施例3と実施例4とを比較すると、FABガンの照射時間を長くすることで、界面介在物30を構成する金属量が多くなることを確認した。
続いて、実施例3,4,比較例1,2の複合基板の接合強度を測定した。接合強度はQUAD GROUP社製の薄膜密着強度測定機Romulusを用い、直径2.7mmのStud pinを使用して、荷重を0.5kg/sとして測定した。その結果、いずれの複合基板も856〜965kg/cmの接合強度を有し、Feの比率を下げても従来と同等の接合強度を実現できることを確認した。
なお、実施例1,2の複合基板は、実施例3,4の複合基板に比べて接合強度が低かった。これは、非対向状態を、活性化条件として時間的にも分離することで実現したことによるものと推察される。すなわち、先に活性化された表面の活性度が接合時に低下したことによるものと考えられる。このため、実施例1,2の金属量および金属比率を維持した上で実施例3、4と同等の接合強度を得るためには、非対向状態を、活性化条件として物理的のみに分離することで実現することが有効である。言い換えると、物理的に非対向の状態を作り、同時に活性化することが有効である。「物理的に非対向」とは、平面視で並列配置させたり、対向させた状態で間に遮蔽板等を介在させたりすればよい。
また、実施例1〜4の複合基板の界面状態を断面TEM観察で確認したところ、金属の偏析、中間層等の存在は確認されなかった。
1・・・・複合基板
10・・・支持基板
10a・・主面
20・・・半導体部
20a・・主面
30・・・界面介在物

Claims (7)

  1. 絶縁性材料からなる支持基板と、
    前記支持基板上に重ね合わされて配置された半導体部と、
    前記支持基板と前記半導体部との界面に存在し、NiおよびFeを、Feに対するNiの比率が0.4以上となる割合で含む界面介在物と、を含む複合基板。
  2. 前記界面介在物は、1012atoms/cm以下の密度で存在する、請求項1記載の複合基板。
  3. 前記界面介在物は、NiおよびFeを、Feに対するNiの比率が1以上となる割合で含む、請求項1または2に記載の複合基板。
  4. 前記支持基板は、タンタル酸リチウムを主成分とする圧電基板またはサファイア基板からなる、請求項1乃至3のいずれかに記載の複合基板。
  5. 絶縁性材料からなる支持基板と、単結晶の半導体基板とを準備する準備工程と、
    前記支持基板の主面および前記半導体基板の主面のそれぞれにFABガンを照射して両主面を活性化する活性化工程であって、前記半導体基板を前記支持基板と対向しない状態で活性化する活性化工程と、
    活性化した前記支持基板の主面および前記半導体基板の主面の少なくとも一方に、前記支持基板および前記半導体基板を構成する材料の主成分を除く金属元素であってNiおよびFeを含む金属を供給する金属供給工程と、
    活性化した前記半導体基板の主面と前記支持基板の主面とを常温で接触させて両者を接合する接合工程と、
    前記半導体基板の他方主面から前記半導体基板を薄層化して、前記半導体基板を半導体部とする薄層化工程と、を含んでおり、
    前記活性化工程は、前記半導体基板を前記支持基板と対向させない状態で前記FABガンで活性化させる第1活性化工程と、前記支持基板を前記第1活性化工程における前記FABガン照射に比べて積算照射エネルギーが小さくなるような条件で前記FABガンを照射させて活性化する第2活性化工程と、を含む、複合基板の製造方法。
  6. 前記活性化工程と前記金属供給工程とを同時に行なう、請求項に記載の複合基板の製造方法。
  7. 前記第1活性化工程の後であって、前記接合工程の前において、前記半導体基板に前記第1活性化工程における前記FABガン照射に比べて積算照射エネルギーが小さくなるような条件で前記FABガンを照射させる追加照射工程と、を含む、請求項5または6に記載の複合基板の製造方法。
JP2015514261A 2013-09-30 2014-09-29 複合基板およびその製造方法 Active JP6068626B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013203049 2013-09-30
JP2013203049 2013-09-30
JP2014063553 2014-03-26
JP2014063553 2014-03-26
PCT/JP2014/075802 WO2015046483A1 (ja) 2013-09-30 2014-09-29 複合基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP6068626B2 true JP6068626B2 (ja) 2017-01-25
JPWO2015046483A1 JPWO2015046483A1 (ja) 2017-03-09

Family

ID=52743607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015514261A Active JP6068626B2 (ja) 2013-09-30 2014-09-29 複合基板およびその製造方法

Country Status (3)

Country Link
US (1) US9754815B2 (ja)
JP (1) JP6068626B2 (ja)
WO (1) WO2015046483A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5926401B2 (ja) * 2013-05-31 2016-05-25 京セラ株式会社 複合基板およびその製造方法
WO2018175981A1 (en) * 2017-03-23 2018-09-27 Georgia Tech Research Corporation A method of manufacture using complementary conductivity-selective wet-etching techniques for iii-nitride materials and devices
JP7514649B2 (ja) * 2020-04-30 2024-07-11 京セラ株式会社 接合基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103035A (ja) * 1997-07-30 1999-04-13 Tadahiro Omi 半導体基板及びその作製方法
JP2007324195A (ja) * 2006-05-30 2007-12-13 Mitsubishi Heavy Ind Ltd 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置
WO2008029885A1 (en) * 2006-09-06 2008-03-13 Mitsubishi Heavy Industries, Ltd. Normal temperature joining method and normal temperature joining device
JP2010287718A (ja) * 2009-06-11 2010-12-24 Sumitomo Electric Ind Ltd 貼り合わせ基板及び貼り合わせ基板の製造方法
WO2012105473A1 (ja) * 2011-01-31 2012-08-09 ボンドテック株式会社 接合基板作製方法、接合基板、基板接合方法、接合基板作製装置、及び基板接合体
WO2012115269A1 (ja) * 2011-02-25 2012-08-30 京セラ株式会社 複合基板、電子部品、ならびに複合基板および電子部品の製造方法
WO2013129572A1 (ja) * 2012-02-29 2013-09-06 京セラ株式会社 複合基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2791429B2 (ja) 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103035A (ja) * 1997-07-30 1999-04-13 Tadahiro Omi 半導体基板及びその作製方法
JP2007324195A (ja) * 2006-05-30 2007-12-13 Mitsubishi Heavy Ind Ltd 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置
WO2008029885A1 (en) * 2006-09-06 2008-03-13 Mitsubishi Heavy Industries, Ltd. Normal temperature joining method and normal temperature joining device
JP2010287718A (ja) * 2009-06-11 2010-12-24 Sumitomo Electric Ind Ltd 貼り合わせ基板及び貼り合わせ基板の製造方法
WO2012105473A1 (ja) * 2011-01-31 2012-08-09 ボンドテック株式会社 接合基板作製方法、接合基板、基板接合方法、接合基板作製装置、及び基板接合体
WO2012115269A1 (ja) * 2011-02-25 2012-08-30 京セラ株式会社 複合基板、電子部品、ならびに複合基板および電子部品の製造方法
WO2013129572A1 (ja) * 2012-02-29 2013-09-06 京セラ株式会社 複合基板

Also Published As

Publication number Publication date
WO2015046483A1 (ja) 2015-04-02
JPWO2015046483A1 (ja) 2017-03-09
US9754815B2 (en) 2017-09-05
US20160247712A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
CN107484431B (zh) 半导体基板的制造方法
EP3168862B1 (en) Semiconductor substrate and semiconductor substrate production method
US10784145B2 (en) Wafer composite and method for producing a semiconductor component
JP5730393B2 (ja) 複合基板およびその製造方法
JP5926401B2 (ja) 複合基板およびその製造方法
JP5922782B2 (ja) デバイスの製造方法
JP6068626B2 (ja) 複合基板およびその製造方法
JP2019012756A (ja) 半導体素子基板の製造方法
CN110663097A (zh) 半导体元件基板的制造方法
JP2015176986A (ja) 複合基板の製造方法
JP6185474B2 (ja) 複合基板およびその製造方法
JP2015126052A (ja) 複合基板の製造方法
JP5598321B2 (ja) 半導体デバイスの製造方法
JP7238753B2 (ja) 接合ウェーハ及びその製造方法
JP2010287731A (ja) 基板生産物の製造方法、基板生産物、及び半導体デバイス
JP2013232499A (ja) 複合基板
JP6162381B2 (ja) 複合基板
JP2014049581A (ja) 複合基板および複合基板の製造方法
JP6114063B2 (ja) 複合基板
JP2014007365A (ja) 複合基板の製造方法
JP2015032588A (ja) 複合基板およびその製造方法
JP2013207212A (ja) 複合基板の製造方法および複合基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150