JP6068626B2 - 複合基板およびその製造方法 - Google Patents
複合基板およびその製造方法 Download PDFInfo
- Publication number
- JP6068626B2 JP6068626B2 JP2015514261A JP2015514261A JP6068626B2 JP 6068626 B2 JP6068626 B2 JP 6068626B2 JP 2015514261 A JP2015514261 A JP 2015514261A JP 2015514261 A JP2015514261 A JP 2015514261A JP 6068626 B2 JP6068626 B2 JP 6068626B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- support substrate
- activation
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明の複合基板に実施形態の一例について、図面を参照しつつ説明する。
本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。
まず、図2(a)に示したように、支持基板10を準備する。支持基板10は、絶縁性材料からなる単結晶体であれば特に限定されないが、例えばサファイア基板を例示できる。次に、図2(b)に示すように、単結晶の半導体ベース基板20Xを準備する。この例では、シリコン(Si)で形成された半導体ベース基板20Xを準備する。この半導体ベース基板20Xのドーパント濃度は、比較的高濃度となるようにする。例えば、p型のドーパントであるホウ素を1×1018atoms/cm3以上1×1021atoms/cm3以下の濃度で含むものが例示できる。
次に、図3(a)に示したように、支持基板10の主面10aおよび半導体基板20Zの主面20a(半導体層20Yの表面)に、それぞれFAB(Fast Atom Beam)ガンによりビームを照射して、両主面10a,20aを活性化する。FABガンとしては、例えば、Arの中性原子ビームを照射するものを用いる。このように両主面10a,20aを活性化することで、両主面10a,20aにはダングリングボンドが形成される。
次に、図3(b)に示すように、活性化した支持基板10の主面10aと半導体基板20Zの主面20aとのうち、少なくとも一方に界面介在物30を構成する金属を供給する。ここで金属とは、NiおよびFeを含み、支持基板10の主成分を構成する元素、半導体基板20Zの主成分を構成する元素を除くものとする。具体的には、この例ではAl、Siを除くものとなり、例えば、Fe,Niと、Cr,Ni,Cu等とを例示することができる。ここで、NiのFeに対する存在比率は0.3以上としている。この例では0.4以上とした。なお、この金属供給工程は、活性化工程と同時に、または活性化工程に続いて行えばよい。
次に、図3(c)に示すように、活性化し、かつ金属が供給された支持基板10の主面10aと半導体基板20Zの主面20aとを常温で接触させて両者を接合する。常温とは室温を意図するが、積極的に加熱を行なわないことを意味し、活性化・接合過程に伴う温度上昇は許容するものとする。具体的には10℃以上150℃以下の温度も含むものとする。
次に、図3(c)に示す半導体基板20Zの他方主面20b側(図のD2方向側)から半導体基板20Zを薄層化して、図3(d)に示すように、半導体基板20Zを半導体部20とする。
上述の複合基板1において、界面介在物30を構成する金属原子量を1×1012atoms/cm2以下としてもよい。界面介在物30の量を上述の通りに調整し、かつ、支持基板10と半導体部20とを常温で活性化することにより直接接合する場合には、たとえ支持基板10と半導体部20とを接合後に加熱したとしても、界面領域に金属が偏析することがない。メカニズムは不明であるが、界面介在物30を構成する金属原子量と、接合界面に接合後にも残存する未結合のダングリングボンドの存在が関係するものと推察される。
上述の複合基板1において、界面介在物30の存在量が少ないときやFe量が少ないとき程、NiのFeに対する比率を高めてもよい。この場合には、Feの量を削減して金属拡散を抑制する一方で、Niの割合を高めることで接合を維持できる。例えば、Feが1010atoms/cm2オーダーの場合には、NiのFeに対する比率を5以上とし、Feが1011atoms/cm2オーダーの前半の場合には、NiのFeに対する比率を0.5〜2以上とすることにより、金属の拡散を抑制する一方で、接合を維持できることを確認している。
上述の複合基板1において、界面介在物30としてArを含有させてもよい。その場合には、ArがFeをゲッタリングすることができ、Feが半導体部20へ拡散することを抑制することができる。このようなArの単位面積当たりの存在量としては、Feの存在量よりも多く、半導体部20を構成する原子の存在量より少なくする。半導体部20を構成する元素の単位面積当たりの原子数は、本実施例の場合には、Siの1原子層を構成する存在量から求めると、1.35×1015atoms/cm2である。仮に半導体部20が化合物半導体の場合には、化合物を構成する元素のそれぞれの単位当たりの原子数を足し合わせた値となる。
上述の第1の製造方法の例では、支持基板10の主面10aと半導体基板20Zの主面20a(半導体層20Yの表面)とをFABガンを照射して、両主面10a,20aを活性化する場合について、FABガンの照射エネルギーについては特に言及していないが、照射するエネルギーを異ならせたりしてもよい。
上述の例では活性化工程において、支持基板10の主面10aと半導体基板20Zの主面20aとを活性化させてから、接合工程において、両主面10a,20aを互いに接合させるまでの時間について特に制限を設けなかったが、両主面10a,20aを活性化させてから接合するまでの間の時間は、5分以内とすることが好ましい。時間の経過とともに、接合強度が低下するからである。
FABガン照射条件:加速電圧 1.0kV,電流 100mA,照射時間 5分
活性化条件 :非対向状態(一方を活性化するときに他方を別空間に移動させることにより、時間的・物理的に非対向状態を実現した。以下同じ。)
(実施例2)
FABガン照射条件:加速電圧 1.8kV,電流 100mA,照射時間 5分
活性化条件 :非対向状態
(実施例3)
実施例2と同条件で活性化したのちに、追加で以下の条件でFABガンを照射した。
FABガン照射条件:加速電圧 1.0kV,電流 100mA,照射時間 5分
活性化条件 :対向状態(互いに向かい合わせて配置し、同時に照射した。以下、同じ)
(実施例4)
実施例2と同条件で活性化したのちに、追加で以下の条件でFABガンを照射した。
FABガン照射条件:加速電圧 1.0kV,電流 100mA,照射時間 1分
活性化条件 :対向状態
(比較例1)
FABガン照射条件:加速電圧 1.0kV,電流 100mA,照射時間 1分
活性化条件 :対向状態
(比較例2)
FABガン照射条件:加速電圧 1.8kV,電流 100mA,照射時間 5分
活性化条件 :対向状態
このような条件で活性化工程および金属供給工程を行なった後に、TXRF(全反射蛍光X線分析法)にて接合前の支持基板10および半導体部20の接合面の金属量を測定した。なお、TXRFはテクノス社製のTREX630を用いた。
実施例2:金属原子密度 1.2/4.4/30,構成比 0.27:1:6.82
実施例3:金属原子密度 6.5/27/43, 構成比 0.24:1:1.59
実施例4:金属原子密度 24/110/63, 構成比 0.22:1:0.57
比較例1:金属原子密度 44/190/34, 構成比 0.23:1:0.18
比較例2:金属原子密度 37/160/45, 構成比 0.23:1:0.28
この結果、同じ金属供給体(SUS)を用いても、活性化の方法を変えることで、Niのみの比率を制御できることが分かった。なお、Crの比率は活性化の手法に依存しないことも確認できた。さらに、実施例1,2と実施例3,4とを比較すると、一回非対向状態で活性化することで、その後対向状態でFABガンを照射してもNi比率をSUSの組成に比べ高い状態を維持できることを確認した。なお、実施例3と実施例4とを比較すると、FABガンの照射時間を長くすることで、界面介在物30を構成する金属量が多くなることを確認した。
10・・・支持基板
10a・・主面
20・・・半導体部
20a・・主面
30・・・界面介在物
Claims (7)
- 絶縁性材料からなる支持基板と、
前記支持基板上に重ね合わされて配置された半導体部と、
前記支持基板と前記半導体部との界面に存在し、NiおよびFeを、Feに対するNiの比率が0.4以上となる割合で含む界面介在物と、を含む複合基板。 - 前記界面介在物は、1012atoms/cm2以下の密度で存在する、請求項1記載の複合基板。
- 前記界面介在物は、NiおよびFeを、Feに対するNiの比率が1以上となる割合で含む、請求項1または2に記載の複合基板。
- 前記支持基板は、タンタル酸リチウムを主成分とする圧電基板またはサファイア基板からなる、請求項1乃至3のいずれかに記載の複合基板。
- 絶縁性材料からなる支持基板と、単結晶の半導体基板とを準備する準備工程と、
前記支持基板の主面および前記半導体基板の主面のそれぞれにFABガンを照射して両主面を活性化する活性化工程であって、前記半導体基板を前記支持基板と対向しない状態で活性化する活性化工程と、
活性化した前記支持基板の主面および前記半導体基板の主面の少なくとも一方に、前記支持基板および前記半導体基板を構成する材料の主成分を除く金属元素であってNiおよびFeを含む金属を供給する金属供給工程と、
活性化した前記半導体基板の主面と前記支持基板の主面とを常温で接触させて両者を接合する接合工程と、
前記半導体基板の他方主面から前記半導体基板を薄層化して、前記半導体基板を半導体部とする薄層化工程と、を含んでおり、
前記活性化工程は、前記半導体基板を前記支持基板と対向させない状態で前記FABガンで活性化させる第1活性化工程と、前記支持基板を前記第1活性化工程における前記FABガン照射に比べて積算照射エネルギーが小さくなるような条件で前記FABガンを照射させて活性化する第2活性化工程と、を含む、複合基板の製造方法。 - 前記活性化工程と前記金属供給工程とを同時に行なう、請求項5に記載の複合基板の製造方法。
- 前記第1活性化工程の後であって、前記接合工程の前において、前記半導体基板に前記第1活性化工程における前記FABガン照射に比べて積算照射エネルギーが小さくなるような条件で前記FABガンを照射させる追加照射工程と、を含む、請求項5または6に記載の複合基板の製造方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013203049 | 2013-09-30 | ||
| JP2013203049 | 2013-09-30 | ||
| JP2014063553 | 2014-03-26 | ||
| JP2014063553 | 2014-03-26 | ||
| PCT/JP2014/075802 WO2015046483A1 (ja) | 2013-09-30 | 2014-09-29 | 複合基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6068626B2 true JP6068626B2 (ja) | 2017-01-25 |
| JPWO2015046483A1 JPWO2015046483A1 (ja) | 2017-03-09 |
Family
ID=52743607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015514261A Active JP6068626B2 (ja) | 2013-09-30 | 2014-09-29 | 複合基板およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9754815B2 (ja) |
| JP (1) | JP6068626B2 (ja) |
| WO (1) | WO2015046483A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5926401B2 (ja) * | 2013-05-31 | 2016-05-25 | 京セラ株式会社 | 複合基板およびその製造方法 |
| WO2018175981A1 (en) * | 2017-03-23 | 2018-09-27 | Georgia Tech Research Corporation | A method of manufacture using complementary conductivity-selective wet-etching techniques for iii-nitride materials and devices |
| JP7514649B2 (ja) * | 2020-04-30 | 2024-07-11 | 京セラ株式会社 | 接合基板の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11103035A (ja) * | 1997-07-30 | 1999-04-13 | Tadahiro Omi | 半導体基板及びその作製方法 |
| JP2007324195A (ja) * | 2006-05-30 | 2007-12-13 | Mitsubishi Heavy Ind Ltd | 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置 |
| WO2008029885A1 (en) * | 2006-09-06 | 2008-03-13 | Mitsubishi Heavy Industries, Ltd. | Normal temperature joining method and normal temperature joining device |
| JP2010287718A (ja) * | 2009-06-11 | 2010-12-24 | Sumitomo Electric Ind Ltd | 貼り合わせ基板及び貼り合わせ基板の製造方法 |
| WO2012105473A1 (ja) * | 2011-01-31 | 2012-08-09 | ボンドテック株式会社 | 接合基板作製方法、接合基板、基板接合方法、接合基板作製装置、及び基板接合体 |
| WO2012115269A1 (ja) * | 2011-02-25 | 2012-08-30 | 京セラ株式会社 | 複合基板、電子部品、ならびに複合基板および電子部品の製造方法 |
| WO2013129572A1 (ja) * | 2012-02-29 | 2013-09-06 | 京セラ株式会社 | 複合基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2791429B2 (ja) | 1996-09-18 | 1998-08-27 | 工業技術院長 | シリコンウェハーの常温接合法 |
-
2014
- 2014-09-29 WO PCT/JP2014/075802 patent/WO2015046483A1/ja not_active Ceased
- 2014-09-29 JP JP2015514261A patent/JP6068626B2/ja active Active
- 2014-09-29 US US15/025,830 patent/US9754815B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11103035A (ja) * | 1997-07-30 | 1999-04-13 | Tadahiro Omi | 半導体基板及びその作製方法 |
| JP2007324195A (ja) * | 2006-05-30 | 2007-12-13 | Mitsubishi Heavy Ind Ltd | 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置 |
| WO2008029885A1 (en) * | 2006-09-06 | 2008-03-13 | Mitsubishi Heavy Industries, Ltd. | Normal temperature joining method and normal temperature joining device |
| JP2010287718A (ja) * | 2009-06-11 | 2010-12-24 | Sumitomo Electric Ind Ltd | 貼り合わせ基板及び貼り合わせ基板の製造方法 |
| WO2012105473A1 (ja) * | 2011-01-31 | 2012-08-09 | ボンドテック株式会社 | 接合基板作製方法、接合基板、基板接合方法、接合基板作製装置、及び基板接合体 |
| WO2012115269A1 (ja) * | 2011-02-25 | 2012-08-30 | 京セラ株式会社 | 複合基板、電子部品、ならびに複合基板および電子部品の製造方法 |
| WO2013129572A1 (ja) * | 2012-02-29 | 2013-09-06 | 京セラ株式会社 | 複合基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015046483A1 (ja) | 2015-04-02 |
| JPWO2015046483A1 (ja) | 2017-03-09 |
| US9754815B2 (en) | 2017-09-05 |
| US20160247712A1 (en) | 2016-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107484431B (zh) | 半导体基板的制造方法 | |
| EP3168862B1 (en) | Semiconductor substrate and semiconductor substrate production method | |
| US10784145B2 (en) | Wafer composite and method for producing a semiconductor component | |
| JP5730393B2 (ja) | 複合基板およびその製造方法 | |
| JP5926401B2 (ja) | 複合基板およびその製造方法 | |
| JP5922782B2 (ja) | デバイスの製造方法 | |
| JP6068626B2 (ja) | 複合基板およびその製造方法 | |
| JP2019012756A (ja) | 半導体素子基板の製造方法 | |
| CN110663097A (zh) | 半导体元件基板的制造方法 | |
| JP2015176986A (ja) | 複合基板の製造方法 | |
| JP6185474B2 (ja) | 複合基板およびその製造方法 | |
| JP2015126052A (ja) | 複合基板の製造方法 | |
| JP5598321B2 (ja) | 半導体デバイスの製造方法 | |
| JP7238753B2 (ja) | 接合ウェーハ及びその製造方法 | |
| JP2010287731A (ja) | 基板生産物の製造方法、基板生産物、及び半導体デバイス | |
| JP2013232499A (ja) | 複合基板 | |
| JP6162381B2 (ja) | 複合基板 | |
| JP2014049581A (ja) | 複合基板および複合基板の製造方法 | |
| JP6114063B2 (ja) | 複合基板 | |
| JP2014007365A (ja) | 複合基板の製造方法 | |
| JP2015032588A (ja) | 複合基板およびその製造方法 | |
| JP2013207212A (ja) | 複合基板の製造方法および複合基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6068626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |