JP6098937B2

JP6098937B2 - 電気回路

Info

Publication number: JP6098937B2
Application number: JP2013068090A
Authority: JP
Inventors: 秀樹有元; 久保　功; 功久保; 英修近藤; 匡一森田; 池野　孝宏; 孝宏池野
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 2013-03-28
Filing date: 2013-03-28
Publication date: 2017-03-22
Anticipated expiration: 2033-03-28
Also published as: JP2014193059A

Description

本発明は、電気回路に関する。

プリンタのような装置では複数のモータを駆動させる必要がある。このような装置では、駆動させるモータの種類または駆動電流は統一されていないことが考えられる。しかし、モータごとに専用のモータドライバを用意することは、装置のコストアップにつながる。

そこで、特許文献１に記載のモータ駆動回路は、Ｈブリッジ回路と、複数種類のモータのそれぞれを駆動するための設定をＨブリッジ回路対して行う設定部とを備えている。設定部はＣＰＵからの指示に従って制御コントローラが発生する制御信号に基づき、各モータに対応した設定をＨブリッジ回路に対して行う。

特開２００５−６５４８６号公報

特許文献１に記載の設定部は、ＣＰＵ及び制御コントローラの制御に基づき、モータの種類または駆動電流を指定するための設定を、Ｈブリッジ回路に行っていた。

特許文献１に記載のモータ駆動回路では、ＣＰＵが指示を行わない場合、設定部は、Ｈブリッジ回路に対して設定を行うことができない。例えば、Ｈブリッジ回路をスイッチングレギュレータとしてもモータドライバとしても用いられるように設定部を構成し、さらにそのスイッチングレギュレータで生成した電圧によってＣＰＵを作動させるような場合においては、電源投入の際にスイッチングレギュレータは所定の電圧を生成していないことから、ＣＰＵは設定指示を出力することができない。このため、設定部は、電源投入の際にＨブリッジ回路に対して設定を行うことができない問題がある。

本発明は上記した問題に鑑みなされたもので、ＣＰＵなどの制御部を用いることなくＨブリッジ回路を、そのＨブリッジ回路が接続されている周辺回路に合わせて選択的に駆動させることを目的とする。

本発明の電気回路は、複数種類の周辺回路のそれぞれと接続可能に構成され、前記複数種類の周辺回路のうちの少なくとも１つと接続された、１つ又は複数のＨブリッジ回路と、１つ又は複数の前記Ｈブリッジ回路のそれぞれが備える複数のトランジスタ対のそれぞれを制御するトランジスタ制御部と、１つ又は複数の前記Ｈブリッジ回路のうち少なくとも１つの第１Ｈブリッジ回路に関して、当該第１Ｈブリッジ回路が備える複数の前記トランジスタ対の少なくとも１対に対して、前記トランジスタ制御部が行う初期の制御に関する設定を記憶する第１設定記憶部と、前記トランジスタ制御部が、前記第１設定記憶部が記憶する設定に従う制御の後に、前記第１Ｈブリッジ回路を含む少なくとも１つの前記Ｈブリッジ回路が備える複数の前記トランジスタ対のそれぞれに対して行う制御に関する設定を、複数種類の前記周辺回路のそれぞれに関連づけて複数記憶する第２設定記憶部と、前記第１Ｈブリッジ回路を含む少なくとも１つの前記Ｈブリッジ回路に接続された前記周辺回路を判別する第１判別部と、を有するＩＣを備え、前記電気回路が前記ＩＣに電圧を供給すると、前記トランジスタ制御部は前記第１設定記憶部に記憶された設定に従い、前記第１Ｈブリッジ回路に接続された周辺回路に電圧が供給されるように、少なくとも、前記第１Ｈブリッジ回路が備える複数の前記トランジスタ対のうち１対を制御し、前記第１判別部は前記第１設定記憶部が記憶する設定に従った前記トランジスタ制御部の制御により前記第１Ｈブリッジ回路に接続された前記周辺回路に供給された電圧の帰還の有無に応じて、前記第１Ｈブリッジ回路を含む少なくとも１つの前記Ｈブリッジ回路に接続された前記周辺回路を判別し、前記トランジスタ制御部は、前記第１判別部がその周辺回路を特定した１つ又は複数の前記Ｈブリッジ回路が備える複数のトランジスタ対のそれぞれに対して、前記第１の判別部が特定した周辺回路に関連づけて前記第２設定記憶部が記憶する設定に従う制御を行うことを特徴とする。

請求項１記載の発明によれば、電気回路は、ＣＰＵ等を含む主制御部を用いることなく、ＩＣが含むＨブリッジ回路を、当該Ｈブリッジ回路に接続された周辺回路に応じて選択的に駆動することができる。

また、請求項２及び３に記載の発明によれば、Ｈブリッジ回路に接続された周辺回路に電圧を供給して、供給した電圧の帰還の有無により周辺回路を判別するので、周辺回路を正確に判別することができる。

また、請求項４に記載の発明によれば、第１Ｈブリッジ回路に接続された周辺回路を判別すれば、間接的に第２Ｈブリッジ回路に接続された周辺回路を判別することができる。そのため、ＩＣがＨブリッジ回路を複数備える場合において、複数周辺回路の判別処理を簡易化することができる。

また、請求項５に記載の発明によれば、複数のＨブリッジ回路を備えるＩＣにおいて、複数のＨブリッジ回路のそれぞれに接続される周辺回路の組み合わせを、３通り以上設けることができる。

第１実施形態における画像形成装置１の構成を示す概略図である。第１実施形態における画像形成装置１の構成を示す概略図である。スイッチングユニット１４０及び、その周辺回路を示す図である。スイッチングユニット１５０及び、その周辺回路を示す図である。スイッチングユニット１５０及び、その周辺回路を示す図である。スイッチングユニット１５０及び、その周辺回路を示す図である。スイッチングユニット２４０及び、その周辺回路を示す図である。スイッチングユニット２５０及び、その周辺回路を示す図である。スイッチングユニット１５０及び、その周辺回路を示す図である。スイッチングユニット１５０及び、その周辺回路を示す図である。電源管理装置１００における周辺回路判別処理を示すタイミングチャートである。電源管理装置２００における周辺回路判別処理を示すタイミングチャートである。第２実施形態における画像形成装置１の構成を示す概略図である。第２実施形態における画像形成装置１の構成を示す概略図である。ＶＤ／Ｖ１記録部３１５を示す図である。ＶＤ／Ｖ１記録部４１５を示す図である。第２周辺回路判別処理を示すタイミングチャートである。

以下、本発明の主たる実施の形態について図面を参照して説明する。

＜第１の実施形態＞
＜画像形成装置＞
以下、図１（ａ）及び（ｂ）を参照して説明する。画像形成装置１は、電源部１０、スイッチ１１、ＡＳＩＣおよびＣＰＵを含む主制御部２０、電源管理装置１００、電源管理装置２００、ＵＳＢホストＩ／Ｆ３０、記録ヘッド３１、ＥＥＰＲＯＭ３２、ＤＤＲメモリ３３、キャリッジモータ４０、ペーパーフィードモータ４１、および、フラットベッドモータ４２を備える。電源部１０は整流回路、およびトランス等により構成されており、交流電源から交流電圧（例えば１００Ｖ）が供給されると、直流電圧ＶＤ（例えば３１Ｖ）へ変換し、電源管理装置１００、および電源管理装置２００へ供給する。スイッチ１１はいわゆるハードスイッチで、操作が行われると、電源管理装置１００、および電源管理装置２００へ電圧を供給するように、電源部１０の回路を切り替える。

電源管理装置１００と電源管理装置２００とは同一の複合ＩＣ（Integrated Circuit）である。電源管理装置１００は、判別部１１０、設定部１２０、内部ＣＬＫ生成部１３０、内部電圧生成部１７０、起動部１８０、昇圧部１９０、スイッチングユニット１４０、スイッチングユニット１５０、スイッチングユニット１６０、および端子１００Ａを備える。判別部１１０は、カウンタ部１１１、状態取得部１１２，および保持部１１３を備える。設定部１２０はデータ制御部１２１、初期設定部１２２、動作設定部１２３を備える。内部ＣＬＫ生成部１３０は、内部クロックＣＬＫ１を生成し、生成した内部クロックＣＬＫ１をカウンタ部１１１へ入力する。カウンタ部１１１は、レジスタを備えており、当該レジスタに書き込まれた時間を、内部クロックＣＬＫ１に同期してカウントダウンを行う。保持部１１３はレジスタであり、スイッチングユニット１４０よりフィードバック電圧Ｖｆ１が入力されると、フラグを立てる。状態取得部１１２は、カウンタ部１１１のカウントダウンが終了したタイミングで、保持部１１３にフラグが立っているか否かを判断する。データ制御部１２１は、後述するスイッチングユニット１４０〜１６０が備えるスイッチング制御部１４４ａ、１４４ｂ、１５４ａ、１５４ｂ、１６４ａ、１６４ｂと、比較回路１６３ａ、１６３ｂ、及び比較回路１６８ａ、１６８ｂへ内部許可信号ＥＮＡＢＬＥ１０〜１９が入力可能である。初期設定部１２２は、電源管理装置１００の初期設定を記憶するレジスタである。動作設定部１２３は、後述する接続回路判別動作に応じて書き換えられるレジスタである。動作設定部１２３は、保持部１１３にフラグが立っている場合、立っていない場合のそれぞれにおいて一意に決まる、内部許可信号ＥＮＢＬＥ１０〜１９の２つの組み合わせを記憶している。内部電圧生成部１７０は、ＬＤＯ（Low Drop Out）レギュレータである。内部電圧生成部１７０は、直流電圧ＶＤが入力されると直流電圧ＶＤ（３１Ｖ）を降圧し内部電圧Ｖｉｎ（５Ｖ）を生成する。生成された内部電圧Ｖｉｎは電源管理装置１００が含む各種デジタル回路の駆動電圧として当該デジタル回路へ供給される。起動部１８０は、電源部１０から電源管理装置１００へ直流電圧ＶＤが供給されたとき、最初に起動し、内部電圧生成部１７０を起動させる。昇圧部１９０はＶＤ（３１Ｖ）が入力されると、昇圧電圧Ｖｐ（３６Ｖ）を生成する。昇圧電圧Ｖｐは後述するスイッチングユニット１４０〜１６０が備えるスイッチング制御部１４４ａ、１４４ｂ、１５４ａ、１５４ｂ、１６４ａ、１６４ｂへ供給される。

スイッチングユニット１４０〜１６０はＨブリッジ回路Ｈ１１〜１３と各種デジタル回路とを含む。詳細は後述するが、スイッチングユニット１４０は周辺回路１４１ａ、１４１ｂ、スイッチングユニット１５０は周辺回路１５１ａ、１５１ｂ、およびスイッチングユニット１６０は周辺回路１６１ａ、１６１ｂと接続されている。周辺回路１４１ａはＵＳＢホストＩ／Ｆ３０と接続されており、電圧Ｖ１を供給する。周辺回路１４１ｂは記録ヘッド３１と接続されており、電圧Ｖ２を供給する。周辺回路１５１ａはＥＥＰＲＯＭ３２と接続されており、電圧Ｖ３を供給する。周辺回路１５１ｂはＣＰＵ及びＡＳＩＣを含む主制御部２０と接続されており、電圧Ｖ４を供給する。周辺回路１６１ａは主制御部２０と接続されており、電圧Ｖ５を供給する。周辺回路１６１ｂはＤＤＲメモリ３３を接続されており、電圧Ｖ６を供給する。

ＵＳＢホストＩ／Ｆ３０は、ＵＳＢケーブル又はＵＳＢメモリが着脱可能な端子を備える。そして、ＵＳＢホストＩ／Ｆ３０は接続されたデバイスに、電圧を供給する。記録ヘッド３１は図示しないノズルからインクを吐出し記録用紙に画像を形成する。ＥＥＰＲＯＭ３２は書き換え可能な不揮発性のメモリである。ＤＤＲメモリ３３は書き換え可能な揮発性のメモリである。端子１００Ａはスイッチングユニット１６０に接続されている。電源管理装置１００に直流電圧ＶＤが供給されると、スイッチングユニット１４０、およびスイッチングユニット１５０が備えるＨブリッジ回路Ｈ１１、Ｈ１２には直流電圧ＶＤが供給される。一方、スイッチングユニット１６０が備えるＨブリッジ回路Ｈ１３には、端子１００Ａと接続された電源から電圧が供給される。本実施形態では、端子１００Ａは周辺回路１４１ａと接続されているので、Ｈブリッジ回路Ｈ１３には、電圧Ｖ１が供給される。

電源管理装置２００は、電源管理装置１００と同一のＩＣであるので、重複する説明を省略し、異なる点のみ説明する。スイッチングユニット２４０には周辺回路２４１が、スイッチングユニット２５０には周辺回路２５１が、スイッチングユニット２６０には、周辺回路２６１が接続されている。キャリッジモータ２４１と抵抗とが周辺回路２４１を構成し、ペーパーフィードモータ４１と抵抗とが周辺回路２５１を構成し、フラットベッドモータ４２と抵抗とが周辺回路２６１を構成する。キャリッジモータ４０は、記録ヘッド３１が載置されている図示しないキャリッジへ駆動力を与える。キャリッジは、駆動力が与えられると、記録用紙の主走査方向に移動する。ペーパーフィードモータ４１は記録用紙を搬送するモータである。フラットベッドモータ４２は図示しないスキャンユニットへ駆動力を与え、スキャンユニットを移動させる。端子２００Ａは、電源部１０と接続されているので、スイッチングユニット２６０が備えるＨブリッジ回路Ｈ２３には、直流電圧ＶＤが供給される。

主制御部２０は画像形成装置１の各種動作を制御する。主制御部２０は電源管理装置２００に許可信号ＥＮＡＢＬＥ１〜３、回転方向信号ＰＨＡＳＥ１〜３、及び参照電圧ＲＥＦ１〜３を入力する。

第１の実施形態において、電源管理装置１００は、３つのＨブリッジ回路が、次の二通りのいずれかであるように構成されている。一方はＨブリッジ回路Ｈ１１、Ｈ１２はそれぞれ２つのＤＣ／ＤＣコンバータの一部として機能し、Ｈブリッジ回路Ｈ１３はＬＤＯ（Low Drop Out）の一部として機能する。つまり、電源管理装置１００は、Ｈブリッジ回路Ｈ１１、Ｈ１２のそれぞれには、これらＨブリッジ回路をＤＣ／ＤＣコンバータの一部として機能させるための周辺回路（すなわち平滑回路と分圧回路）と接続され、Ｈブリッジ回路Ｈ１３には、Ｈブリッジ回路１３をＬＤＯの一部として機能させるための周辺回路（分圧回路）が接続されるように構成されている。そして他方は、Ｈブリッジ回路Ｈ１１、Ｈ１２、およびＨ１３はいずれもモータドライバとして機能する。つまり、電源管理装置１００は、Ｈブリッジ回路Ｈ１１、Ｈ１２、Ｈ１３には、モータが接続されるように構成されている。動作設定部１２３が記憶する内部許可信号ＥＮＢＬＥ１０〜１９の二通りの組み合わせは、それぞれ、上述したＨブリッジ回路Ｈ１１〜Ｈ１３に接続される周辺回路の二通りの組み合わせに関連づけられる。また、電源管理装置２００が備える動作設定部２２３が記憶する内部許可信号ＥＮＢＬＥ２０〜２９についても同様である。

＜スイッチングユニット１４０＞
以下、図２を参照して説明する。スイッチングユニット１４０は、トランジスタスイッチ１４６ａ、１４７ａ、１４６ｂ、１４７ｂにより構成されるＨブリッジ回路Ｈ１１、スイッチング制御部１４４ａ、スイッチング制御部１４４ｂ、および比較回路１４５を備える。Ｈブリッジ回路Ｈ１１の一方の端子は、直流電圧ＶＤを供給する端子に接続され、他方の端子はアース電位の端子に接続されている。トランジスタスイッチ１４６ａ、１４６ｂ、１４７ａ、１４７ｂは、ＮＭＯＳ（negative channel Metal Oxide Semiconductor）トランジスタにより構成されている。また、図１における周辺回路１４１ａは平滑回路１４２ａ、および分圧回路１４３ａを備え、周辺回路１４１ｂは平滑回路１４２ｂ、および分圧回路１４３ｂを備える。Ｈブリッジ回路Ｈ１１は、平滑回路１４２ａ、分圧回路１４３ａ、平滑回路１４２ｂ、および平滑回路１４３ｂに接続されている。平滑回路１４２ａ、および平滑回路１４２ｂは直流電圧ＶＤをトランジスタスイッチ１４６ａ及びトランジスタスイッチ１４６ｂでスイッチングを行うことで生成されたパルス電圧が入力されると、入力されたパルス電圧を平滑化して、パルス電圧よりも低い電圧Ｖ１、Ｖ２をそれぞれ出力する。分圧回路１４３ａ、および分圧回路１４３ｂは、それぞれ入力された電圧Ｖ１、Ｖ２を分圧してフィードバック電圧Ｖｆ１、Ｖｆ２とする。フィードバック電圧Ｖｆ１、Ｖｆ２はそれぞれスイッチング制御部１４４ａ、１４４ｂへ入力される。

スイッチング制御部１４４ａはトランジスタスイッチ１４６ａ、１４７ａへの入力するゲート電圧を変化させることで、トランジスタスイッチ１４６ａ、１４７ａのスイッチングを制御する。スイッチング制御部１４４ｂはトランジスタスイッチ１４６ｂ、１４７ｂへ入力するゲート電圧を変化させることで、トランジスタスイッチ１４６ｂ、１４７ｂのスイッチングを制御する。スイッチング制御部１４４ａ、１４４ｂには、昇圧部１９０が生成した昇圧電圧Ｖｐが入力される。昇圧電圧Ｖｐの入力は、スイッチング制御部１４６ａ、及び１４６ｂにＮＭＯＳを用いているため必要となる。詳細には、スイッチング制御部１４５ａはトランジスタスイッチをオンにするときは、ゲート電圧として直流電圧ＶＤよりも高電圧（例えば３４Ｖ）をトランジスタスイッチ１４６ａ、１４７ａへ入力する必要がある。スイッチング制御部１４４ａ、１４４ｂは、図示しないレジスタを備え、当該レジスタには、スイッチングユニット１４０がＤＣ／ＤＣコンバータの一部として機能する場合と、モータドライバとして機能する場合との両方の設定値が記憶されている。スイッチング制御部１４４ａ、１４４ｂは、画像形成装置１への電源投入後、データ制御部１２１（図１参照）から入力される内部許可信号ＥＮＡＢＬＥ１０、ＥＮＡＢＬＥ１１により指示された設定値に従い、トランジスタスイッチ１４６ａ、１４７ａ、１４６ｂ、１４７ｂのスイッチングを制御する。

スイッチング制御部１４４ａ、１４４ｂはスイッチングユニット１４０がＤＣ／ＤＣコンバータの一部として機能する場合は、それぞれフィードバック電圧Ｖｆ１、Ｖｆ２と、分圧回路１４３ａ、１４３ｂの抵抗値との関係から電圧Ｖ１、Ｖ２を算出する。算出したＶ１、Ｖ２の目標値からのずれに応じて、平滑回路１４２ａ、１４２ｂに入力されるパルス電圧のデューティ比が変化するように、トランジスタスイッチ１４６ａ、１４６ｂへ入力するゲート電圧を制御する。分圧回路１４３ａから出力されるフィードバック電圧Ｖｆ１は、判別部１１０にも入力され、保持部１１３に書き込まれる（図１参照）。

スイッチングユニット１４０はモータドライバとして機能することも可能であるが、本実施形態では、モータドライバとしては用いられない。スイッチングユニット１４０がモータドライバとして機能する場合のスイッチング制御部１４４ａ、１４４ｂの動作、及び、比較回路１４５の説明はスイッチングユニット２４０がモータドライバとして機能する場合のスイッチング制御部２４４ａ、２４４ｂの動作、及び、比較回路２４５の説明と重複するので省略する。

＜スイッチングユニット１５０＞
以下、図３を参照して説明する。スイッチングユニット１５０は、スイッチングユニット１４０とほぼ同様の構成であるので異なる点のみ説明する。スイッチング制御部１５４ａには許可信号ＥＮＡＢＬＥ１２が、スイッチング制御部１５４ｂには許可信号ＥＮＡＢＬＥ１３が入力される。また、分圧回路１５３ａから出力されるフィードバック電圧Ｖｆ３は保持部１１３へは入力されない。平滑回路１５２ａから出力される電圧Ｖ３は端子１００Ａへは供給されない。

＜スイッチングユニット１６０＞
以下、図４（ａ）、（ｂ）を参照して説明する。スイッチングユニット１６０は、トランジスタスイッチ１６６ａ、トランジスタスイッチ１６７ａ、トランジスタスイッチ１６７ｂ、およびトランジスタスイッチ１６７ｂよりなるＨブリッジ回路Ｈ１３を備える。また、スイッチングユニット１６０は、切替部１６３ａ、１６３ｂ、スイッチ１６３０ａ、スイッチ１６３１ａ、スイッチ１６３０ｂ、スイッチ１６３１ｂ、スイッチング制御部１６４ａ、スイッチング制御部１６４ｂ、比較回路１６５、比較回路１６８ａ、１６８ｂ、内部ＲＥＦ生成部１６９ａ、および内部ＲＥＦ生成部１６９ｂを備える。

図１に示す様にＨブリッジ回路Ｈ１３の一方の端子は、端子１００Ａと接続されており、他方の端子は、アース電位の端子と接続されている。そのため、Ｈブリッジ回路Ｈ１３は、Ｈブリッジ回路Ｈ１１、Ｈ１２と異なり、電圧Ｖ１が供給される。分圧回路１６１ａ、および分圧回路１６１ｂからはそれぞれフィードバック電圧Ｖｆ５、Ｖｆ６が出力される。フィードバック電圧Ｖｆ５は比較回路１６８ａへ、フィードバック電圧Ｖｆ６は比較回路１６８ｂへ入力される。

切替部１６３ａはデータ制御部１２１（図１参照）から入力された内部許可信号ＥＮＡＢＬＥ１６に従い切替え信号を出力してスイッチ１６３０ａ、１６３１ａを切替える。同様に、切替部１６３ｂはデータ制御部１２１から入力された内部許可信号ＥＮＡＢＬＥ１７に従い切替え信号を出力してスイッチ１６３０ｂ、１６３１ｂを切替える。スイッチングユニット１６０は、モータドライバとしてもＬＤＯ（ロードロップアウト）レギュレータとしても機能させることができる。ＬＤＯレギュレータとして機能するときは、スイッチ１６３０ａ、１６３０ｂはそれぞれ、トランジスタスイッチ１６６ａと比較回路１６８ａ、トランジスタスイッチ１６６ｂと比較回路１６８ｂが接続されるように、スイッチ１６３１ａ、およびスイッチ１６３１ｂはそれぞれ、トランジスタスイッチ１６７ａとスイッチング制御部１６４ａ、トランジスタスイッチ１６７ｂとスイッチング制御部１６４ｂが切断されるように切替えられる。一方、モータドライバとして機能するときは、スイッチ１６３０ａ、１６３０ｂはそれぞれトランジスタスイッチ１６６ａとスイッチング制御部１６４ａ、トランジスタスイッチ１６６ｂとスイッチング制御部１６４ｂが接続されるように、スイッチ１６３１ａ、およびスイッチ１６３１ｂはそれぞれ、トランジスタスイッチ１６７ａとスイッチング制御部１６４ａ、トランジスタスイッチ１６７ｂとスイッチング制御部１６４ｂが切断されるように、切替えられる。

Ｈブリッジ回路Ｈ１１、Ｈ１２と同様に、Ｈブリッジ回路Ｈ１３が備えるトランジスタスイッチ１６６ａ〜１６７ｂは、ＮＭＯＳにより構成されているので、スイッチング制御部１６４ａ、スイッチング制御部１６４ｂには昇圧電圧Ｖｐが入力される。スイッチング制御部１６４ａ、１６４ｂはレジスタを備え、当該レジスタにはモータドライバとして機能する場合の設定値が記憶されている。スイッチング制御部１６４ａ、１６４ｂは、データ制御部１２１から内部許可信号ＥＮＡＢＬＥ１４、ＥＮＡＢＬＥ１５が入力されると、トランジスタスイッチ１６６ａ、１６７ａ、１６６ｂ、１６７ｂにゲート電圧を入力して制御する。ただし、後述するように、本実施形態において、スイッチング制御部１６４ａ、１６４ｂには内部許可信号ＥＮＡＢＬＥ１４、ＥＮＡＢＬＥ１５は入力されない。

比較回路１６８ａは、内部許可信号ＥＮＡＢＬＥ１８が入力されると動作を開始する。比較回路１６８ａは、入力されたフィードバック電圧Ｖｆ５と参照電圧ＲＥＦ１とを比較し、経時的にトランジスタスイッチ１６６ａへ入力するゲート電圧を変化させる。すなわち、比較回路１６８ａは、電圧Ｖ５を参照電圧ＲＥＦ１に近づける制御を行うことができる。比較回路１６８ｂも、内部許可信号ＥＮＡＢＬＥ１９が入力されると動作を開始する。比較回路１６８ｂは、入力されたフィードバック電圧Ｖｆ６と参照電圧ＲＥＦ２とを比較し、経時的にトランジスタスイッチ１６６ｂへ入力するゲート電圧を変化させる。すなわち、比較回路１６８ｂは、電圧Ｖ６を参照電圧ＲＥＦ２に近づける制御を行うことができる。

比較回路１６５は、比較回路２６５と同様の構成であるが、本実施形態において、比較回路１６５は用いられない。比較回路の機能についてはスイッチングユニット２６０の説明の際に説明する。

＜スイッチングユニット２４０＞
以下、図５を参照して説明する。スイッチングユニット２４０は、スイッチングユニット１４０と同様の構成である。そのため対応する回路の詳細な説明は省略する。ただし、スイッチングユニット２４０に接続されている回路はスイッチングユニット１４０に接続されている回路とは異なる。

Ｈブリッジ回路Ｈ２１には、キャリッジモータ４０、および抵抗を含む周辺回路２４１が接続されている。比較回路２４５には、参照電圧ＲＥＦ１と、キャリッジモータ４０及び抵抗２４１により生成されるフィードバック電圧Ｖｆ７とが入力される。比較回路２４５は、フィードバック電圧Ｖｆ７と参照電圧ＲＥＦ１とを比較する。フィードバック電圧Ｖｆ７が参照電圧ＲＥＦ１よりも高い場合は、比較回路２４５はロー信号をスイッチング制御部２４４ａ、２４４ｂへ入力する。一方、フィードバック電圧Ｖｆ７が参照電圧ＲＥＦ１まで低下したら、比較回路２４５はハイ信号をスイッチング制御部２４４ａ、２４４ｂへ入力する。スイッチング制御部２４４ａ、２４４ｂは、モータドライバとしての設定値に従い機能する場合は、主制御部２０から入力される許可信号ＥＮＢＬＥ１、および回転方向信号ＰＨＡＳＥ１に従う。主制御部２０は、キャリッジモータ４０を制御すべき時間に、許可信号ＥＮＡＢＬＥ１をスイッチング制御部２４４ａ、２４４ｂへ入力し続ける。そのため、許可信号ＥＮＡＢＬＥ１が入力されていない間は、キャリッジモータ４０には電圧ＶＤは供給されない。また、回転方向信号ＰＨＡＳＥ１は、キャリッジモータ４０を正転させるべきか、逆転させるべきかを示す信号である。

＜スイッチングユニット２５０＞
以下、図６を参照して説明する。スイッチングユニット２５０は、スイッチングユニット１５０と同様の構成であるので、各種回路の詳細な説明は省略する。ただし、Ｈブリッジ回路Ｈ１２には、平滑回路１５２ａ、分圧回路１５３ａ、平滑回路１５２ｂ、および分圧回路１５３ｂが接続されているのに対し、Ｈブリッジ回路Ｈ２２には、ペーパーフィードモータ４１、および抵抗が接続されている。比較回路２５５は、フィードバック電圧Ｖｆ８と参照電圧ＲＥＦ２とを比較する。フィードバック電圧Ｖｆ８が参照電圧ＲＥＦ２よりも高い場合は、比較回路２５５はロー信号をスイッチング制御部２５４ａ、２５４ｂへ入力する。一方、フィードバック電圧Ｖｆ８が参照電圧ＲＥＦ２まで低下したら、比較回路２５５はハイ信号をスイッチング制御部２５４ａ、２５４ｂへ入力する。スイッチング制御部２５４ａ、２５４ｂは、モータドライバとしての設定値に従い機能する場合は、主制御部２０から入力される許可信号ＥＮＢＬＥ２、及び回転方向信号ＰＨＡＳＥ２に従う。主制御部２０は、ペーパーフィードモータ４１を制御すべき時間に、許可信号ＥＮＡＢＬＥ２をスイッチング制御部２５４ａ、２５４ｂへ入力し続ける。そのため、許可信号ＥＮＡＢＬＥ２が入力されていない間は、ペーパーフィードモータ４１には電圧ＶＤは供給されない。回転方向信号ＰＨＡＳＥ２は、ペーパーフィードモータ４１を正転させるべきか、逆転させるべきかを示す信号である。

＜スイッチングユニット２６０＞
以下、図７を参照して説明する。スイッチングユニット２６０は、スイッチングユニット１６０と同様の構成である。そのため比較回路２６５以外の回路の詳細な説明は省略する。ただし、スイッチングユニット２６０に接続されている回路はスイッチングユニット１６０に接続されている回路とは異なる。

Ｈブリッジ回路Ｈ２３には、フラットべッドモータ４２、および抵抗２６１が接続されている。比較回路２６５は、参照電圧ＲＥＦ３と、フラットベッドモータ４２から出力され抵抗２６１で降圧されたフィードバック電圧Ｖｆ９が入力される。比較回路２６５は、フィードバック電圧Ｖｆ９と、参照電圧ＲＥＦ３とを比較する。フィードバック電圧Ｖｆ９が参照電圧ＲＥＦ３よりも高い場合は、比較回路２６５はロー信号をスイッチング制御部２６４ａへ入力する。一方、フィードバック電圧Ｖｆ９が参照電圧ＲＥＦ３よりも低い場合は、比較回路２６５はハイ信号をスイッチング制御部２６４ａ、２６４ｂへ入力する。スイッチング制御部２６４ａ、２６４ｂは、モータドライバとしての設定値に従い機能する場合は、主制御部２０から入力される許可信号ＥＮＢＬＥ３およびＰＨＡＳＥ３に従う。主制御部２０は、フラットベッドモータ４２を制御すべき時間に、許可信号ＥＮＡＢＬＥ３をスイッチング制御部２６４ａ、２６４ｂへ入力し続ける。そのため、許可信号ＥＮＡＢＬＥ３が入力されていない間は、フラットベッドモータ４２には電圧は供給されない。回転方向信号ＰＨＡＳＥ３は、フラットベッドモータ４２を正転させるべきか、逆転させるべきかを示す信号である。

＜電源管理装置１００、及び２００における周辺回路判別処理＞
画像形成装置１（図１（ａ）参照）が停止されている状態で、スイッチ１１により起動が指示されると、電源部１０は電源管理装置１００、および電源管理装置２００へ直流電圧ＶＤを供給する（ｔ０）。電源管理装置１００、および電源管理装置２００は互いに同一のＩＣである。しかし、主制御部２０が未だ起動されていない状態で、電源管理装置１００、および電源管理装置２００は、同一のＩＣであるにも関わらず、それぞれ接続された回路に応じた異なる処理を行うことができる。以下、直流電圧ＶＤが供給されたときの電源管理装置１００及び電源管理装置２００のそれぞれの動作について図８、および図９を参照して説明する。

＜電源回路１００の周辺回路判別処理＞
電源管理装置１００に供給された直流電圧ＶＤは、まず起動部１８０、内部電圧生成部１７０、およびＨブリッジ回路Ｈ１１、Ｈ１２の一端に接続されている端子へ供給される。ただし、内部電圧生成部１８０は起動指示を受けるまで起動しないため、直流電圧ＶＤが供給されただけでは起動しない。またＨブリッジ回路Ｈ１１、Ｈ１２においても、トランジスタスイッチ１４６ａ、１４６ｂ、１５６ａ、１５６ｂにゲート電圧が印加されていないため、電流は流れない。

直流電圧ＶＤは、供給開始時は０Ｖで徐々に目標の電圧（３１Ｖ）まで上昇する。そして、直流電圧ＶＤが１５Ｖ以上になると、起動部１８０は内部電圧生成部１７０を起動する。内部電圧生成部１７０は起動されると、供給された直流電圧ＶＤから内部電圧Ｖｉｎを生成し、判別部１１０、および設定部１２０が含む各種デジタル回路と、昇圧部１９０、およびスイッチングユニット１４０、１５０、１６０が含む各種デジタル回路とへ内部電圧Ｖｉｎを供給する。各種デジタル回路は内部電圧Ｖｉｎが供給されると、起動する。

データ制御部１２１は初期設定部１２２から、計測すべき時間Ｔ１を読みだす。そして、読み出した時間をカウンタ部１１１のレジスタへ書き込む。カウンタ部１１１は、レジスタに時間Ｔ１が書き込まれると、内部クロックＣＬＫ１に同期して、カウントダウンを開始する（ｔ１）。データ制御部１２０は初期設定部１２２を参照し、スイッチング制御部１４４ａへＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１０を送信する指示を読み出す。そして、読み出した指示に従い、スイッチング制御部１４４ａへ、ＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１０を出力する。スイッチング制御部１４４ａは、ＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１０信号が入力されると、自身が備えるレジスタに記憶されているスイッチング周波数で、トランジスタスイッチ１４６ａへ昇圧電圧Ｖｐのパルス電圧を入力する。すると平滑回路１４２ａにはスイッチング周波数のパルス電圧が入力される。平滑回路１４２ａはパルス電圧が入力されると、電圧Ｖ１を出力する。分圧回路１４３ａは電圧Ｖ１が入力されるとフィードバック電圧Ｖｆ１を出力する。フィードバック電圧Ｖｆ１は判別部１１０が備える保持部１１３に入力される。保持部１１３はフィードバック電圧Ｖｆ１が入力されると、そのフィードバック電圧Ｖｆ１が所定のしきい値を超えた時点でフラグを立てる。一方、カウンタ部１１１が時間Ｔ１の計時を終えると状態取得部１１２は、保持部１１３にフラグが立っているか否かを判断する（ｔ２）。状態取得部１１２が、フラグが立っていると判断すると、データ制御部１２１は動作設定部１２３の所定領域にその旨を書き込む。前述したように、動作設定部１２３は、状態取得部１１２にフラグが立っている場合、立っていない場合のそれぞれにおいて一意に決まる、Ｈブリッジ回路Ｈ１１〜Ｈ１３に接続された周辺回路に関連づけられた内部許可信号ＥＮＢＬＥ１０〜１９の組み合わせを記憶している。フラグが立っている場合は、Ｈブリッジ回路Ｈ１１、Ｈ１２のそれぞれには、これらＨブリッジ回路をＤＣ／ＤＣコンバータの一部として機能させるための周辺回路（すなわち平滑回路と分圧回路）と接続され、Ｈブリッジ回路Ｈ１３には、Ｈブリッジ回路１３をＬＤＯの一部として機能させるための周辺回路（分圧回路）が接続されている。そして、データ制御部１２１は、スイッチング制御部１４４ａへＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１０を、スイッチング制御部１４４ｂへＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１１を、スイッチング制御部１５４ａへＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１２を、スイッチング制御部１５４ｂへＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１３を、比較回路１６８ａへ内部許可信号ＥＮＡＢＬＥ１８を、切替部１６３ａへＬＤＯレギュレータに対応する内部許可信号ＥＮＡＢＬＥ１６を、比較回路１６８ｂへ内部許可信号ＥＮＡＢＬＥ１９を、切替部１６３ｂへＬＤＯレギュレータに対応する内部許可信号ＥＮＡＢＬＥ１７をそれぞれ出力する。

＜電源管理装置２００の周辺回路判別処理＞
電源管理装置２００に供給された直流電圧ＶＤは、まず起動部２８０、内部電圧生成部２７０、Ｈブリッジ回路Ｈ２１、Ｈ２２、Ｈ２３の一端に接続されている端子へ供給される。ただし、内部電圧生成部２８０は起動指示を受けるまで起動しないため、直流電圧ＶＤが供給されただけでは起動しない。またＨブリッジ回路Ｈ２１、Ｈ２２、Ｈ２３においても、トランジスタスイッチにゲート電圧が印加されていないため、電流は流れない。

直流電圧ＶＤは、供給開始時は０Ｖで徐々に目標の電圧（３１Ｖ）まで上昇する。そして、直流電圧ＶＤが１５Ｖ以上になると、起動部２８０は内部電圧生成部２７０を起動する。内部電圧生成部２７０は起動されると、供給された直流電圧ＶＤから内部電圧Ｖｉｎを生成し、判別部２１０、および設定部２２０が含む各種デジタル回路と、昇圧部２９０、およびスイッチングユニット２４０、２５０、２６０が含む各種デジタル回路とへ内部電圧Ｖｉｎを供給する。各種デジタル回路は内部電圧Ｖｉｎが供給されると、起動する。

データ制御部２２１は初期設定部２２２から、計測すべき時間Ｔ１を読みだす。そして、読み出した時間をカウンタ部２１１へ書き込む。カウンタ部２１１は、時間が書き込まれると、内部クロックＣＬＫ２に同期して、カウントダウンを開始する（ｔ１）。データ制御部２２０は初期設定部２２２を参照し、スイッチング制御部２４４ａへＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ２０を送信する指示を読み出す。そして、読み出した指示に従い、スイッチング制御部２４４ａへ、ＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ２０を出力する。スイッチング制御部１４４ａは、ＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ２０が入力されると、自身が備えるレジスタに記憶されているスイッチング周波数で、トランジスタスイッチ２４６ａへ昇圧電圧Ｖｐのパルス電圧を入力する。するとキャリッジモータ４０にはスイッチング周波数のパルス電圧が入力される。しかし、キャリッジモータ４０の他端が接続されているＨブリッジ回路のトランジスタスイッチ２４６ｂ、２４７ｂは遮断されているため、電流は流れない。

一方、カウンタ部２１１が時間Ｔ１の計時を終えると状態取得部２１２は、保持部２１３にフラグが立っているか否かを判断する。状態取得部２１２が、フラグが立っていない判断すると、データ制御部２２１は動作設定部２２３の所定領域にその旨を書き込む。動作設定部２２３は、状態取得部２１２にフラグが立っている場合、いない場合のそれぞれにおいて一意に決まる、Ｈブリッジ回路Ｈ２１〜Ｈ２３に接続された周辺回路に関連づけられた内部許可信号ＥＮＢＬＥ２０〜２９の組み合わせを記憶している。フラグが立っていない場合は、Ｈブリッジ回路Ｈ２１、Ｈ２２、およびＨ２３には、モータが接続されている。そして、データ制御部２２１は、スイッチング制御部２４４ａへモータドライバを示す内部許可信号ＥＮＡＢＬＥ２０を、スイッチング制御部２４４ｂへモータドライバを示す内部許可信号ＥＮＡＢＬＥ２１を、スイッチング制御部２５４ａへモータドライバを示す内部許可信号ＥＮＥＢＬＥ２２を、スイッチング制御部２５４ｂへモータドライバを示す内部許可信号ＥＮＡＢＬＥ２３を、切替部２６３ａへモータドライバに対応する内部許可信号ＥＮＥＢＬＥ２６を、切替部２６３ｂへモータドライバに対応する内部許可信号ＥＮＡＢＬＥ２７を、スイッチング制御部２６４ａへ内部許可信号ＥＮＡＢＬＥ２４を、スイッチング制御部２６４ｂへ内部許可信号ＥＮＡＢＬＥ２５をそれぞれ出力する。

＜第１の実施形態の効果＞
以上説明したように、電源管理装置１００において、スイッチング制御部１４４ａは、Ｈブリッジ回路Ｈ１１に接続された周辺回路１４１ａに電圧が供給されるようにＨブリッジ回路Ｈ１１が備えるトランジスタスイッチ１４６ａ、１４７ａのスイッチングを制御する。そして、状態取得部１１３、およびデータ制御部１２１は、周辺回路１４１ａに供給された電圧が保持部１１３に帰還したか否かに応じて、Ｈブリッジ回路Ｈ１１、Ｈ１２、Ｈ１３に接続された周辺回路を判別する。そして、スイッチング制御部１４４ａ、１４４ｂ、１５４ａ、１５４ｂ、比較回路１６８ａ、１６８ｂは、状態取得部１１３、およびデータ制御部１２１が判別した、Ｈ１１、Ｈ１２、Ｈ１３に接続された周辺回路に適した制御を行うように、内部許可信号ＥＮＡＢＬＥ１０、１１，１２，１３，１８，１９が入力される。スイッチング制御部１４４ａ、１４４ｂ、１５４ａ、１５４ｂ、比較回路１６８ａ、１６８ｂは、内部許可信号ＥＮＡＢＬＥ１０、１１、１２、１３、１８、１９に従い、トランジスタスイッチ１４６ａ〜１６７ｂの制御を行う。

また、電源管理装置２００において、スイッチング制御部２４４ａは、Ｈブリッジ回路Ｈ２１に接続された周辺回路２４１ａに電圧が供給されるようにＨブリッジ回路Ｈ２１が備えるトランジスタスイッチ２４６ａ、２４７ａのスイッチングを制御する。そして、状態取得部２１３、およびデータ制御部２２１は、周辺回路２４１に供給された電圧が保持部２１３に帰還したか否かに応じて、Ｈブリッジ回路Ｈ２１、Ｈ２２、Ｈ２３に接続された周辺回路を判別する。そして、スイッチング制御部２４４ａ〜２６４ｂは、状態取得部２１３、およびデータ制御部２２１が判別した、Ｈ２１、Ｈ２２、Ｈ２３に接続された周辺回路に適した制御を行うように、内部許可信号ＥＮＡＢＬＥ２〜２５が入力される。スイッチング制御部２４４ａ〜２６８ｂは、内部許可信号ＥＮＡＢＬＥ２０〜２５に従い、トランジスタスイッチ１４６ａ〜１６７ｂの制御を行う。

つまり、両電源管理装置は、それぞれが含むＨブリッジ回路に接続された周辺回路を特定し、特定した周辺回路に適した制御を行うように、スイッチング制御部または比較回路に内部許可信号を入力することができる。そのため、画像形成装置１は、ＣＰＵ等を含む主制御部を用いることなく、電源管理装置が含むＨブリッジ回路を選択的に駆動することができる。例えば、電源管理装置１００、電源管理装置２００の一方を、主制御部２０に電力を供給する装置として、他方をモータドライバとして用いることもできる。

また、スイッチング制御部１４４ａ、２４４ａは、Ｈブリッジ回路Ｈ１１、Ｈ２１に接続された周辺回路１４１ａ、２４１にパルス電圧が供給されるようにＨブリッジ回路Ｈ１１が備えるトランジスタスイッチ１４６ａ、１４７ａ、Ｈブリッジ回路Ｈ２１が備えるトランジスタスイッチ２４６ａ、２４７ａのスイッチングを制御する。状態取得部１１３、データ制御部１２１および、状態取得部２１３、データ制御部２２１は、パルス電圧が平滑化されて、保持部１１３、２１３に帰還したか否かに応じて、Ｈブリッジ回路Ｈ１１、Ｈ２３に接続された周辺回路が、これらＨブリッジ回路とともにスイッチングレギュレータを構成する平滑回路と分圧回路であるか、モータであるかを判別する。

つまり、実際に周辺回路に電圧を供給して、供給した電圧の帰還により周辺回路を判別するので、周辺回路を正確に判別することができる。

また、動作設定部１２３が記憶する内部許可信号ＥＮＢＬＥ１０〜１９の二通りの組み合わせは、それぞれ、Ｈブリッジ回路Ｈ１１〜Ｈ１３に接続される周辺回路の二通りの組み合わせに関連づけられる。また、電源管理装置２００が備える動作設定部２２３が記憶する内部許可信号ＥＮＢＬＥ２０〜２９についても同様である。

つまり、電源管理装置が備える複数のＨブリッジ回路のうち、１つのＨブリッジ回路に接続された周辺回路を判別すれば、間接的に他のＨブリッジ回路に接続された周辺回路を判別することができる。そのため、電源管理装置がＨブリッジ回路を複数備える場合において、複数周辺回路の判別処理を簡易化することができる。

＜第２の実施形態＞
上記実施形態では、電源管理装置１００は、フィードバック電圧Ｖｆ１が保持部１１３に入力されていた場合は、Ｈブリッジ回路Ｈ１１に加え、Ｈブリッジ回路Ｈ１２、およびＨブリッジ回路Ｈ１３に接続されている周辺回路を決定していた。しかし、変形例では、電源管理装置１００はフィードバック電圧Ｖｆ１が保持部１１３に入力されていた場合でも、スイッチングユニット１６０に接続されている周辺回路がモータであるか、分圧回路であるかをさらに判別する。そして判別した結果に応じてＨブリッジ回路Ｈ１３のトランジスタスイッチ１６６ａ、１６７ａ、１６６ｂ、１６７ｂの動作を異ならせる。

変形例における画像形成装置１は、上記実施形態とほぼ同様の構成でるので、異なる点のみ説明する。スイッチングユニット１６０は上記実施形態とは異なりＡＤＦモータ１６０と接続されている。また、端子１００Ａは、電源部に接続されている。すなわち、Ｈブリッジ回路Ｈ１３には直流電圧ＶＤが供給される。電源管理装置１００が備える判別部１１０は、さらに、第２カウンタ部３１４、およびＶＤ／Ｖ１記録部３１５を備える。第２カウンタ部３１４には、内部ＣＬＫ生成部１３０で生成された内部クロックＣＬＫ１が入力される。第２カウンタ部３１４はレジスタを備え、レジスタに書き込まれた時間を、内部クロックＣＬＫ１に同期してカウントダウンし、カウントが０になると、後述する保持部３１５０へラッチ信号を出力する。ＶＤ／Ｖ１記録部３１５の詳細を、図１１を参照して以下に説明する。

ＶＤ／Ｖ１記録部３１５は、第２保持部３１５０、比較回路３１５１、および内部ＲＥＦ生成部３１５２を備える。内部ＲＥＦ生成部３１５２は内部参照電圧ＲＥＦ３を生成し、比較回路３１５１へ入力する。内部参照電圧ＲＥＦ３は、ＶＤ（３１Ｖ）と、電圧Ｖ１（５Ｖ）との間であることが望ましく、例えば１０Ｖなどに設定される。比較回路３１５１は、端子１００Ａと接続されている。すなわち、第２実施形態では直流電圧ＶＤが比較回路３１５１に供給される。比較回路３１５１は、端子１００Ａから供給された電圧と、内部参照電圧ＲＥＦ３とを比較して、端子１００Ａから供給された電圧ＶＤの方が高い場合はハイを、低い場合はローを示す信号を保持部３１５０へ入力する。第２保持部３１５０は、第２カウンタ部３１４からラッチ信号が入力されると、比較回路から入力されていたハイ又はローを示す信号をラッチする。電源管理装置２００は、電源管理装置１００の構成を備える。ただし、図１２に示す用に、比較回路４１５１は、端子２００Ａと接続されている。

＜第２周辺回路判別処理＞
以下、図１３を参照して、電源管理装置１００が行う第２周辺回路判別処理について説明する。この第２周辺回路判別処理は上記実施形態において説明した周辺回路判別処理と並行して行われる。そのため、周辺回路判別処理と重複する点については説明を省略する。

データ制御部１２１は初期設定部１２２を参照し、第２カウンタ部３１４が計測すべき時間Ｔ２を読みだす。そして、読み出した時間を第２カウンタ部３１４へ書き込む（ｔ１）。第２カウンタ部３１４は、時間が書き込まれると、内部ＣＬＫ１に同期して、カウントダウンを開始する。比較回路３１５１は内部端子１００Ａから直流電圧ＶＤが入力されるので、ハイを示す信号を保持部３１５０へ入力する。第２カウンタ部３１４はカウントが０（ｔ３）になると、第２保持部３１５０へラッチ信号を入力する。第２保持部３１５０はラッチ信号が入力されると、ハイを示すデータをラッチする。状態取得部１１２は、保持部１１３を参照した後、さらに第２保持部３１５０にラッチされたデータを参照する。第２保持部３１５０にはハイを示すデータがラッチされていると判別する。すると、データ制御部１２１は、動作設定部１２３の所定領域に保持部１１３にフラグが立っていた旨、第２保持部３１５０にハイを示すデータがラッチされていた旨を書き込む。そして、データ制御部１２１は、動作設定部１２３を参照し、保持部１１３にフラグが立っていたことと、第２保持部３１５０にハイを示すデータがラッチされていたことから、スイッチングユニット１６０にＡＤＦモータ３６１が接続されていると判別する。そして、データ制御部１２１は、スイッチング制御部１４４ａへＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１０を、スイッチング制御部１４４ｂへＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１１を、スイッチング制御部１５４ａへＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１２を、スイッチング制御部１５４ｂへＤＣ／ＤＣコンバータを示す内部許可信号ＥＮＡＢＬＥ１３を、スイッチング制御部１６４ａへ内部許可信号ＥＮＡＢＬＥ１４を、切替部１６３ａへモータドライバに対応する内部許可信号ＥＮＡＢＬＥ１６を、スイッチング制御部１６４ｂへ内部許可信号ＥＮＡＢＬＥ１５を、切替部１６３ｂへモータドライバに対応する内部許可信号ＥＮＡＢＬＥ１７をそれぞれ出力する。なお、第２実施形態において、Ｈブリッジ回路Ｈ２１に接続されている周辺回路がモータである場合は、Ｈブリッジ回路Ｈ２２、Ｈブリッジ回路Ｈ２３の周辺回路もモータである。そのため、保持部２１３（図１０（ｂ）参照）にフラグがたっていなければ、第２保持部４１５０に記憶されたデータは、スイッチングユニット２６０の周辺回路を判別するためには用いられない。

＜第２の実施形態の効果＞
第２の実施形態において、状態取得部１１２、データ制御部１２１は、Ｈブリッジ回路Ｈ１１に接続された周辺回路が、Ｈブリッジ回路とともにＤＣ／ＤＣコンバータを形成する周辺回路（すなわち、平滑回路と分圧回路）であると判別した場合、さらに、Ｈブリッジ回路１３に接続された周辺回路を、Ｈブリッジ回路１３とともにＬＤＯを形成する周辺回路（すなわち分圧回路）かモータであるかを判別する。また、Ｈブリッジ回路１３に接続された周辺回路の判別は、第２保持部３１５０にラッチされた信号がハイか、ローかにより行う。そのため、複数のＨブリッジ回路を備える電源管理装置において、複数のＨブリッジ回路のそれぞれに接続される周辺回路の組み合わせを、３通り以上設けることができる。

＜変形例＞
第１の実施形態において、状態取得部１１２とデータ制御部１２１及び状態取得部２１２とデータ制御部２２１は、トランジスタスイッチ１４６ａ及びトランジスタスイッチ２４６ａを介して周辺回路１４１ａ、周辺回路２４１へ供給された電圧が、保持部１１３及び保持部２１３に帰還したか否かにより、周辺回路１４１ａ及び周辺回路２４１が、Ｈブリッジ回路とともにＤＣ／ＤＣコンバータを構成する平滑回路及び分圧回路か、モータであるかを判別していた。しかし、周辺回路１４１ａ及び周辺回路２４１がＨブリッジ回路とともにＬＤＯを構成する分圧回路かモータであるかを判別する構成としてもよい。

第１の実施形態では、トランジスタスイッチ１４６ａ及びトランジスタスイッチ２４６ａを介して周辺回路１４１ａ、周辺回路２４１へ供給された電圧が、保持部１１３及び保持部２１３に帰還したか否かにより、Ｈブリッジ回路Ｈ１１およびＨブリッジ回路Ｈ２１に接続された周辺回路を判別した。さらに、判別したスイッチングユニット１４０、スイッチングユニット２４０の周辺回路と、予め動作設定部に記憶されているスイッチングユニットの組み合わせの制限から、スイッチングユニット１５０、１６０、スイッチングユニット２５０、スイッチング２６０の周辺回路を間接的に推定していた。しかし、全てのスイッチングユニットについて、電圧の帰還の有無によりその周辺回路を判別する構成としてもよい。

第２の実施形態では、電源管理装置１００において、Ｈブリッジ回路Ｈ１１およびＨブリッジ回路Ｈ１２には平滑回路及び分圧回路を含む周辺回路接続されており、Ｈブリッジ回路Ｈ１３にはＡＤＦモータ３６１及び抵抗を含む周辺回路が接続されている形態であった。しかし、上記第１の実施形態のように、Ｈブリッジ回路Ｈ１３に接続されている周辺回路が分圧回路であってもよい。その場合、データ制御部１２１は、動作設定部１２３を参照し、保持部１１３にフラグが立っていたことと、第２保持部３１５０にローを示すデータがラッチされていることから、Ｈブリッジ回路Ｈ１３に平滑回路及び分圧回路が接続されていると判断する。

また、第２の実施形態では、電源管理装置１００において、第２保持部３１５０にラッチされているデータがハイかローかによって、Ｈブリッジ回路Ｈ１３には、モータと抵抗を含む周辺回路と、Ｈブリッジ回路Ｈ１３とともにＬＤＯを形成する分圧回路のいずれかを判断する構成であった。しかし、モータと抵抗を含む周辺回路と、Ｈブリッジ回路Ｈ１３とともにＤＣ／ＤＣコンバータを形成する平滑回路と分圧回路のいずれかを判断する構成としてもよい。

また、両電源管理装置１００、２００を構成するＩＣが含むＨブリッジ回路は３つよりも少なくてもよいし、４つ以上でもよい。また、電源管理装置として機能するＩＣは、１つでもよいし、３つ以上でもよい。ただし、いずれにおいても、初期設定部、動作設定部、およびスイッチング制御部が、対応する設定を記憶している必要がある。

電源管理装置１００、２００が本発明におけるＩＣの一例である。Ｈブリッジ回路Ｈ１１〜Ｈ２３が、Ｈブリッジ回路の一例である。トランジスタスイッチ１４６ａ、１４７ａと、トランジスタスイッチ１４６ｂ、１４７ｂと、トランジスタスイッチ１５６ａ、１５７ａと、トランジスタスイッチ１５６ｂ、１５７ｂと、トランジスタスイッチ１６６ａ、１６７ａと、トランジスタスイッチ１６６ｂ、１６７ｂと、トランジスタスイッチ２４６ａ、２４７ａと、トランジスタスイッチ２４６ｂ、２４７ｂと、トランジスタスイッチ２５６ａ、２５７ａと、トランジスタスイッチ２５６ｂ、２５７ｂと、トランジスタスイッチ２６６ａ、２６７ａと、トランジスタスイッチ２６６ｂ、２６７ｂが、トランジスタ対の一例である。スイッチング制御部１４４ａ〜２６４ｂ、比較回路１６８ａ、１６８ｂ、２６８ａ、２６８ｂがトランジスタ制御部の一例である。初期設定部１２２、２２２が第１設定記憶部の一例である。動作設定部１２３、２２３が第２設定記憶部の一例である。周辺回路１４１ａ〜１６１ｂ、および周辺回路２４１〜２６１が周辺回路の一例である。状態取得部１１３とデータ制御部１２１、及び状態取得部２１３とデータ制御部２２１が第１判別部の一例である。

１画像形成装置
１００電源管理装置
２００電源管理装置
１４０スイッチングユニット
１５０スイッチングユニット
１６０スイッチングユニット
２４０スイッチングユニット
２５０スイッチングユニット
２６０スイッチングユニット

Claims

複数種類の周辺回路のそれぞれと接続可能に構成され、前記複数種類の周辺回路のうちの少なくとも１つと接続された、１つ又は複数のＨブリッジ回路と、
１つ又は複数の前記Ｈブリッジ回路のそれぞれが備える複数のトランジスタ対のそれぞれを制御するトランジスタ制御部と、
１つ又は複数の前記Ｈブリッジ回路のうち少なくとも１つの第１Ｈブリッジ回路に関して、当該第１Ｈブリッジ回路が備える複数の前記トランジスタ対の少なくとも１対に対して、前記トランジスタ制御部が行う初期の制御に関する設定を記憶する第１設定記憶部と、
前記トランジスタ制御部が、前記第１設定記憶部が記憶する設定に従う制御の後に、前記第１Ｈブリッジ回路を含む少なくとも１つの前記Ｈブリッジ回路が備える複数の前記トランジスタ対のそれぞれに対して行う制御に関する設定を、複数種類の前記周辺回路のそれぞれに関連づけて複数記憶する第２設定記憶部と、
前記第１Ｈブリッジ回路を含む少なくとも１つの前記Ｈブリッジ回路に接続された前記周辺回路を判別する第１判別部と、を有するＩＣを備えた電気回路であって、
前記電気回路が前記ＩＣに電圧を供給すると、前記トランジスタ制御部は前記第１設定記憶部に記憶された設定に従い、前記第１Ｈブリッジ回路に接続された周辺回路に電圧が供給されるように、少なくとも、前記第１Ｈブリッジ回路が備える複数の前記トランジスタ対のうち１対を制御し、
前記第１判別部は前記第１設定記憶部が記憶する設定に従った前記トランジスタ制御部の制御により前記第１Ｈブリッジ回路に接続された前記周辺回路に供給された電圧の帰還の有無に応じて、前記第１Ｈブリッジ回路を含む少なくとも１つの前記Ｈブリッジ回路に接続された前記周辺回路を判別し、
前記トランジスタ制御部は、前記第１判別部がその周辺回路を特定した１つ又は複数の前記Ｈブリッジ回路が備える複数のトランジスタ対のそれぞれに対して、前記第１の判別部が特定した周辺回路に関連づけて前記第２設定記憶部が記憶する設定に従う制御を行うことを特徴とする電気回路。
前記第１判別部は前記第１設定記憶部が記憶する設定に従った前記トランジスタ制御部の制御により前記第１Ｈブリッジ回路に接続された前記周辺回路に供給された電圧の帰還の有無に応じて、少なくとも前記第１Ｈブリッジ回路に接続された前記周辺回路を、モータ、又は、前記第１Ｈブリッジ回路が備える複数の前記トランジスタ対のうち１対とともにスイッチングレギュレータを構成する第１周辺回路、及び前記第1Ｈブリッジ回路が備える複数の前記トランジスタ対の少なくとも１対とともにリニアレギュレータを構成する第２周辺回路のいずれかであると判別することを特徴とする請求項１に記載の電気回路。
前記第１設定記憶部は、前記第１Ｈブリッジ回路に接続された前記周辺回路へパルス電圧が供給されるように、前記トランジスタ制御部が前記第１Ｈブリッジ回路が備える複数の前記トランジスタ対の少なくとも１対のスイッチングを制御するための設定を記憶しており、
前記第１判別部は前記第１記憶部が記憶する設定に従った前記トランジスタ制御部の制御により前記周辺回路に供給された電圧の帰還の有無に応じて、少なくとも前記第１Ｈブリッジ回路に接続された前記周辺回路を、モータ、又は、前記第１Ｈブリッジ回路が備える複数の前記トランジスタ対うち１対とともにスイッチングレギュレータを構成する第１周辺回路のいずれかであると判別することを特徴とする請求項１に記載の電気回路。
前記ＩＣは、
１つの前記第１Ｈブリッジ回路と、前記第１Ｈブリッジ回路とは異なる前記Ｈブリッジ回路である第２Ｈブリッジ回路とを少なくとも１つ、さらに有し、
前記第２設定記憶部は、前記第１Ｈブリッジ回路及び前記第２Ｈブリッジ回路に対して予め定めされた周辺回路の組み合わせに関連づけられた、前記第１Ｈブリッジ回路及び前記第２Ｈブリッジ回路が備える前記複数のトランジスタ対のそれぞれに対して行う複数の前記設定を含む設定群を、複数の前記組み合わせのそれぞれに関連づけて複数記憶しており、
前記第１判別部は前記第１設定記憶部が記憶する設定に従った前記トランジスタ制御部の制御により前記周辺回路に供給された電圧の帰還の有無に応じて、前記第１Ｈブリッジ回路に接続された前記周辺回路を判別し、
前記トランジスタ制御部は、前記第２記憶部が記憶する設定群であって、前記第１判別部が判別した前記周辺回路を、前記第１Ｈブリッジ回路の周辺回路として含む前記組み合わせに関連づけられた前記設定群が含む複数の前記設定に従う制御を、前記第１Ｈブリッジ回路及び前記第２Ｈブリッジ回路が含む複数の前記トランジスタ対のそれぞれに対して行うことを特徴とする、請求項１〜３のいずれか１項に記載の前記電気回路。
前記ＩＣは、
前記第１Ｈブリッジ回路とは異なる前記第３Ｈブリッジ回路と、
前記第３Ｈブリッジ回路に接続された周辺回路を判別する第２判別部とを、さらに有し、
前記第２の判別部は、
前記ＩＣに設けられた、前記第３Ｈブリッジ回路に電圧を供給する端子から電圧供給を受け、
前記端子から供給された電圧が、前記ＩＣに供給された電圧と同電位の電圧か、当該ＩＣに供給された電圧より低い電位の電圧かにより、前記第３Ｈブリッジ回路に接続された前記周辺回路を、モータ、又は、前記第３Ｈブリッジ回路が備える複数の前記トランジスタ対のうち１対とともにスイッチングレギュレータを構成する第１周辺回路、及び前記第３Ｈブリッジ回路が備える複数の前記トランジスタ対の少なくとも１対とともにリニアレギュレータを構成する第２周辺回路のいずれかであると判別し、
前記トランジスタ制御部は、前記第２設定記憶部が記憶する前記第３Ｈブリッジ回路が備える複数の前記トランジスタ対のそれぞれに対して行う制御に関する設定であって、前記第２判別部が判別した前記周辺回路に関連づけられる設定に従い前記第３Ｈブリッジ回路が含む複数のトランジスタ対のスイッチングを制御することを特徴とする、請求項１〜４のいずれか１項に記載の電気回路。