JP6127820B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置に関する。

インバーター回路において、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードを設けた半導体装置が実用に供されている。

従来、半導体装置において、ＩＧＢＴとダイオードは別々の素子として設けられていた。しかしながら、ＩＧＢＴとダイオードとを別々の素子にして半導体装置に設ける場合には、半導体装置におけるＡＳＳＹ（assembly）が小型化できにくいこと、半導体装置の組み立てに必要な部品点数が増加してしまうこと、半導体装置の後工程（組み立て、モールド）における工数がかかってしまうこと、等の事態が生ずる。そのため、これによるコスト増が問題となっていた。

ＩＧＢＴとダイオードとを同じチップに搭載したＲＣ（Reverse Conducting）−ＩＧＢＴ型の半導体装置は、以上の課題を解決するものである。図３は、ＩＧＢＴとダイオードとを同じチップに搭載したＲＣ−ＩＧＢＴ型の半導体装置の一例を示した模式的な断面図である。図３において、半導体装置９００は、ＩＧＢＴ部９１０及びＤｉｏｄｅ部９３０を備える。なお、以下では、ＩＧＢＴ部９１０におけるエミッタ及びゲートが設けられている側（あるいはＤｉｏｄｅ部９３０においてアノードが設けられている側）を表面側とし、ＩＧＢＴ部９１０におけるコレクタが設けられている側（あるいはＤｉｏｄｅ部９３０においてカソードが設けられている側）を裏面側とする。

ＩＧＢＴ部９１０はトランジスタの作用を奏する領域であり、ＩＧＢＴ部９１０には、表面電極９１１（エミッタ電極）、拡散層９１２、半導体基板９１３、バッファ層９１４、コレクタ層９１５、裏面電極９１６（コレクタ電極）が、表面から裏面に向かって順番に積層されている。さらにＩＧＢＴ部９１０には、トレンチゲート９１８が設けられている。ここで、トレンチゲート９１８は内部にゲート絶縁酸化膜９１９が設けられ、さらにその内側にゲートポリシリコン９１７が充填されている。またトレンチゲート９１８の表面側（トレンチゲート９１８が表面電極９１１と接触する箇所）にもゲートポリシリコン９１７が設けられている。

拡散層９１２では、上部ボディ層９２０、中間層９２１、キャリア蓄積層９２２及び下部ボディ層９２３が、表面側から裏面側に向かって順番に積層されている。ここで、上部ボディ層９２０、キャリア蓄積層９２２及び下部ボディ層９２３は、ｎ型又はｐ型の導電型の層が交互に積層された構造となっている。

Ｄｉｏｄｅ部９３０は整流作用を奏する領域であり、Ｄｉｏｄｅ部９３０には、表面電極９１１、拡散層９３１、半導体基板９１３、バッファ層９１４、カソード層９３２、裏面電極９１６（カソード電極）が、表面から裏面に向かって順番に積層されている。さらに拡散層９３１の上部であって表面電極９１１と接続する箇所には、高濃度領域拡散層９３３が設けられている。また、ＩＧＢＴ部９１０とＤｉｏｄｅ部９３０の境界には、側壁トレンチ９３４が設けられている。ここで、側壁トレンチ９３４は内部にゲート絶縁酸化膜９３５が設けられ、さらにその内側にポリシリコン９３６が充填されている。

このとき、Ｄｉｏｄｅ部９３０における拡散層９３１と、ＩＧＢＴ部９１０における拡散層９１２とは同一面上に配置されている。

また、特許文献１には、ダイオードセル領域とＩＧＢＴセル領域とを１チップ内に備えた半導体装置が開示されている。特許文献１において、ダイオードセル領域におけるアノード電極に接続されたＰ導電型領域と、ＩＧＢＴセル領域におけるベース層とは同一面上に配置されている。

特開２００９−０２１５５７号公報

ＲＣ−ＩＧＢＴ型の半導体装置においては、ダイオード部で素子の抵抗による電力損失が生じるため、ダイオード部で大きく発熱するという問題点があった。この発熱による温度上昇を抑制するためには、ダイオード部の基板上での領域を大きくすることにより、単位面積当たりの発熱量を下げる必要があった。即ち、ダイオード部は小面積化できなかった。

ダイオード部での電力損失を抑制するための方法として、半導体装置の薄板化（薄型化）を行うことが考えられる。しかし、ＲＣ−ＩＧＢＴ型の半導体装置において薄板化を実現しようとすると、今度はＩＧＢＴ部において耐圧低下のリスクが生ずる。

図４は、半導体装置のＩＧＢＴ部の一例を示した模式的な断面図である。ここで図４（ａ）は、半導体装置が１６５μｍの場合のＩＧＢＴ部の一例を示した模式的な断面図であり、図４（ｂ）は、半導体装置が１２５μｍの場合のＩＧＢＴ部の一例を示した模式的な断面図である。ここで、図４（ａ）に示すＩＧＢＴ部及び図４（ｂ）に示すＩＧＢＴ部では、ブレイクダウン時の空乏領域（空乏層）は略同じ長さだが、図４（ａ）に示すＩＧＢＴ部では空乏層とバッファ層との間に十分な厚みがあるのに対し、図４（ｂ）に示すＩＧＢＴ部では空乏層のすぐ下にバッファ層が設けられている。

図５Ａは、図４（ａ）に示すＩＧＢＴ部の耐圧特性を示した実測値のグラフである。図５Ａにおいて、横軸がＩＧＢＴ部にかける電圧Ｖｃｅ（Ｖ）、縦軸がＩＧＢＴ部に流れる電流Ｉｃｅｓ（μＡ）を示している（図５Ｂにおいても同様である）。図５Ａに示すように、ＩＧＢＴ部の厚さが１６５μｍである場合には、１２６０〜１２８０Ｖ以上の電圧ＶｃｅにおいてＩＧＢＴ部に流れる電流Ｉｃｅｓが急増する。この１２６０〜１２８０Ｖは本来の半導体装置の耐圧であり、半導体装置は正常に動作する状態である。この場合には、半導体装置の裏面状態は、空乏層での電流の流れに影響しない。

図５Ｂは、図４（ｂ）に示すＩＧＢＴ部の耐圧特性を示した実測値のグラフである。図５Ｂに示すように、ＩＧＢＴ部の厚さが１２５μｍである場合には、１２６０〜１２８０Ｖよりも小さい６００Ｖの電圧Ｖｃｅにおいて、流れる電流Ｉｃｅｓが急増する。これは、ＩＧＢＴ部の裏面の状態が空乏層での電流の流れに影響することが原因である。つまり、ＩＧＢＴ部の厚さを薄くした場合には、半導体装置の裏面に傷が生じたり、異物が付着したりすることによって、耐圧低下が生じてしまう。

ＩＧＢＴ部の素子構造を変更することにより半導体装置の薄板化を試みる例はあるが、ダイオード部を薄板化することに比べると困難であった。

以上の理由により、半導体装置における薄板化には、ＩＧＢＴ部の耐圧低下等の問題で限界があった。従って、ダイオード部の厚さがＩＧＢＴ部と同様の厚みになって薄板化されず、素子抵抗によるダイオード部での損失が大きくなるという課題（省エネ化ができないという課題）があった。

本発明は、このような問題点を解決するためになされたものであり、耐圧を低下させずにダイオード部での発熱を抑制することが可能な半導体装置を提供することを目的とする。

本発明の半導体装置は、ＩＧＢＴ領域とダイオード領域とが同一半導体基板に形成されている半導体装置である。前記ダイオード領域は、前記半導体基板の第１主面に設けられた表面電極と、前記半導体基板の第２主面に設けられたカソード電極と、前記表面電極と接続され、前記表面電極に比較して前記第２主面側に形成されたアノード電極と、前記アノード電極の側面を囲む位置に設けられたポリシリコンと、前記アノード電極と接続され、当該アノード電極と前記カソード電極との間に積層された拡散層と、を有する。このような構成により、半導体装置は、ＩＧＢＴ部のエミッタ−コレクタ間の長さに対してダイオード部のアノード−カソード間の長さを削減することが可能になるため、耐圧を低下させずにダイオード部での発熱を抑制することが可能となる。

本発明により、耐圧を低下させずにダイオード部での発熱を抑制することが可能な半導体装置を提供することができる。

実施の形態１にかかる半導体装置の一例を示した模式的な断面図である。 実施の形態１にかかる半導体装置の製造方法の一例を示した半導体装置の模式的な第１の断面図である。 実施の形態１にかかる半導体装置の製造方法の一例を示した半導体装置の模式的な第２の断面図である。 実施の形態１にかかる半導体装置の製造方法の一例を示した半導体装置の模式的な第３の断面図である。 実施の形態１にかかる半導体装置の製造方法の一例を示した半導体装置の模式的な第４の断面図である。 実施の形態１にかかる半導体装置の製造方法の一例を示した半導体装置の模式的な第５の断面図である。 実施の形態１にかかる半導体装置の製造方法の一例を示した半導体装置の模式的な第６の断面図である。 実施の形態１にかかる半導体装置の製造方法の一例を示した半導体装置の模式的な第７の断面図である。 実施の形態１にかかる半導体装置の製造方法の一例を示した半導体装置の模式的な第８の断面図である。 実施の形態１にかかる半導体装置の製造方法の一例を示した半導体装置の模式的な第９の断面図である。 実施の形態１にかかる半導体装置の製造方法の一例を示した半導体装置の模式的な第１０の断面図である。 関連技術にかかる半導体装置の一例を示した模式的な断面図である。 関連技術にかかる半導体装置のＩＧＢＴ部の一例を示した模式的な断面図である。 関連技術にかかるＩＧＢＴ部の耐圧特性を示した実測値の第１のグラフである。 関連技術にかかるＩＧＢＴ部の耐圧特性を示した実測値の第２のグラフである。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、実施の形態１にかかる半導体装置の一例を示した模式的な断面図である。

図１において、半導体装置１００は、ＩＧＢＴ部１１０（ＩＧＢＴ領域）及びＤｉｏｄｅ部（Ｄｉｏｄｅ領域）１３０を備える。ＩＧＢＴ部１１０及びＤｉｏｄｅ部１３０は、同一半導体基板に形成され、半導体装置１００において交互に配置されている。以下、半導体装置１００におけるＩＧＢＴ部１１０のエミット側（ゲート側）であってＤｉｏｄｅ部１３０のアノード側を半導体装置１００の表側又は上側と定義し、半導体装置１００におけるＩＧＢＴ部１１０のコレクタ側であってＤｉｏｄｅ部１３０のカソード側を半導体装置１００の裏側又は下側と定義する。半導体装置１００における表側又は上側の面を第１主面、半導体装置１００における裏側又は下側の面を第２主面ともいう。

ＩＧＢＴ部１１０はトランジスタの作用を奏する領域であり、ＩＧＢＴ部１１０には、表面電極１１１（エミッタ電極）、拡散層１１２（第１の拡散層）、半導体基板１１３、バッファ層１１４、コレクタ層１１５、裏面電極１１６（コレクタ電極）が、表面から裏面に向かって順番に積層されている。さらにＩＧＢＴ部１１０には、ゲートポリシリコン１１７、トレンチゲート１１８及びゲート絶縁酸化膜１１９が設けられている。

表面電極１１１は、ＩＧＢＴ部１１０の表面に設けられた電極であり、ＩＧＢＴ部１１０におけるエミッタの役割を果たす。裏面電極１１６は、半導体装置１００の裏面に設けられた電極である。コレクタ層１１５及び裏面電極１１６は、ＩＧＢＴ部１１０におけるコレクタの役割を果たす。

拡散層１１２は、表面電極１１１に接続され、表面電極１１１と裏面電極１１６との間に積層された拡散層である。拡散層１１２では、上部ボディ層１２０、中間層１２１、キャリア蓄積層１２２及び下部ボディ層１２３が、表面側から裏面側に向かって順番に積層されている。ここで、上部ボディ層１２０、キャリア蓄積層１２２及び下部ボディ層１２３は、ｎ型又はｐ型の導電型の層が交互に積層された構造となっている。

半導体基板１１３は、ＩＧＢＴ部１１０の空乏領域である。

トレンチゲート１１８は、内部にゲート絶縁酸化膜１１９が設けられ、さらにその内側にゲートポリシリコン１１７が充填されている。即ち、ゲートポリシリコン１１７とトレンチゲート１１８はゲート絶縁酸化膜１１９を介して接続している。また、ゲートポリシリコン１１７は、トレンチゲート１１８の表面側（拡散層１１２の上面であって、トレンチゲート１１８が表面電極１１１と接触する箇所）にも設けられている。この場所に配置されたゲートポリシリコン１１７も、ゲート絶縁酸化膜１１９に覆われている。このようにすることにより、ゲートポリシリコン１１７と拡散層１１２とが直接接続しないようにしている。ゲートポリシリコン１１７は、ＩＧＢＴ部１１０におけるゲートの役割を果たす。

なお、トレンチゲート１１８は、拡散層１１２の上面から半導体基板１１３の途中（一部）まで達している。換言すれば、トレンチゲート１１８の深さは、拡散層１１２の厚さよりも厚く、拡散層１１２及び半導体基板１１３の厚さよりも薄い。なお、図１では１つのＩＧＢＴ部１１０にトレンチゲート１１８が２つ設けられているが、１つのＩＧＢＴ部１１０に設けられるトレンチゲートの数は３つ、４つ、・・・など他の数でもよい。

次に、Ｄｉｏｄｅ部１３０について説明する。Ｄｉｏｄｅ部１３０は整流作用を奏する領域であり、Ｄｉｏｄｅ部１３０には、表面電極１１１、ポリシリコン１３１、絶縁酸化膜１３２、拡散層１３３、半導体基板１１３、バッファ層１１４、カソード層１３４、裏面電極１１６（カソード電極）が、表面から裏面に向かって順番に積層されている。さらにＤｉｏｄｅ部１３０には、埋め込み電極１３５（アノード電極）及び高濃度領域開口拡散層１３６が設けられている。なお、ＩＧＢＴ部１１０の構成要素と同じ部分については、適宜説明を省略する。

ポリシリコン１３１は、表面電極１１１の直下に設けられて（形成されて）おり、内側に埋め込み電極１３５が埋め込まれている。換言すれば、埋め込み電極１３５の側面は、ポリシリコン１３１により囲まれている。ポリシリコン１３１の上面は、拡散層１１２の上面と略面一の関係にある。絶縁酸化膜１３２は、ポリシリコン１３１と拡散層１３３の間に設けられている。

埋め込み電極１３５は、Ｄｉｏｄｅ部１３０の上部に設けられており、表面電極１１１の下面から拡散層１３３の上面まで達している。換言すれば、埋め込み電極１３５の厚さはポリシリコン１３１の厚さと略同一である。埋め込み電極１３５は、Ｄｉｏｄｅ部１３０におけるアノードの役割を果たす。埋め込み電極１３５は、電気伝導度及び熱伝導度の高い材料（アルミ、銅等）で構成される電極である。

拡散層１３３は、埋め込み電極１３５と接続され、埋め込み電極１３５と裏面電極１１６との間に積層された拡散層である。拡散層１３３は、ｐ型の導電型の層である。高濃度領域開口拡散層１３６は、埋め込み電極１３５の直下であって拡散層１３３の内部に設けられており、拡散層１３３よりも内部の不純物濃度を高くしたｐ型の導電型の層である。

半導体装置１００の表面から拡散層１３３までの長さは、半導体装置１００の表面から拡散層１１２までの長さよりも長い。即ち、拡散層１３３（Ｄｉｏｄｅ素子面）は、拡散層１１２（トランジスタ素子面）と比較して下の領域に（深い位置に）形成されている。

カソード層１３４及び裏面電極１１６は、半導体装置１００の裏面に設けられた電極であり、Ｄｉｏｄｅ部１３０におけるカソードの役割を果たす。カソード層１３４は、ｎ型の導電型の層である。

なお、ＩＧＢＴ部１１０とＤｉｏｄｅ部１３０との境界には、側壁トレンチ１３７が設けられる。ここで、側壁トレンチ１３７は内部に絶縁酸化壁１３８が形成され、さらにその内側にポリシリコン１３９が充填されている。

側壁トレンチ１３７は、表面電極１１１の下面から半導体基板１１３の途中（一部）にまで達している。即ち、側壁トレンチ１３７の深さは、表面電極１１１の下面から拡散層１３３の下面までの厚さよりも厚く、表面電極１１１の下面から半導体基板１１３の下面までの厚さよりも薄い。さらに言えば、Ｄｉｏｄｅ部１３０は側面部（ＩＧＢＴ部１１０とＤｉｏｄｅ部１３０との境界部）において、Ｄｉｏｄｅ部１３０の拡散層１３３よりも深い位置まで、側壁トレンチ１３７及び絶縁酸化壁１３８によってＩＧＢＴ部１１０と絶縁されている。

図２Ａ〜図２Ｊは、半導体装置１００の製造方法の一例を示した半導体装置１００の模式的な断面図である。以下、図２Ａ〜図２Ｊを用いて、半導体装置１００の製造方法について説明する。

＜図２Ａ＞
まず、半導体装置１００の半導体基板１１３において、ＩＧＢＴ部１１０とＤｉｏｄｅ部１３０の境界（即ちＤｉｏｄｅ部１３０の側壁部）を穿孔することにより、側壁トレンチ１３７を形成する。上述の通り、この側壁トレンチ１３７は、後の製造工程で設けられる拡散層１３３よりも深い位置まで形成される。

＜図２Ｂ＞
次に、半導体基板１１３の上部にフィールド酸化膜１４０を形成するとともに、側壁トレンチ１３７の内部に絶縁酸化壁１３８を形成する。

＜図２Ｃ＞
次に、Ｄｉｏｄｅ部１３０の上部に形成されたフィールド酸化膜１４０をドライエッチングにより取り除く（Ｄｉｏｄｅ部１３０を開口する）。

＜図２Ｄ＞
次に、Ｄｉｏｄｅ部１３０において、半導体基板１１３を深く掘り下げる。ただし、半導体基板１１３を掘り下げる深さは、側壁トレンチ１３７の深さよりも浅くする。

＜図２Ｅ＞
次に、ＩＧＢＴ部１１０における半導体基板１１３の上面及びＤｉｏｄｅ部１３０における半導体基板１１３の上面に、それぞれ拡散層１１２及び拡散層１３３を形成する。

＜図２Ｆ＞
次に、ＩＧＢＴ部１１０において、拡散層１１２の上面から半導体基板１１３の一部にまで達するように、トレンチゲート１１８を形成する。このとき、トレンチゲート１１８の内部にはゲート絶縁酸化膜１１９が形成される。また、拡散層１１２の上面にもゲート絶縁酸化膜１１９を形成するほか、拡散層１３３の上面にも絶縁酸化膜１３２を形成する。

＜図２Ｇ＞
次に、ＩＧＢＴ部１１０におけるゲート絶縁酸化膜１１９の上面に、ゲートポリシリコン１１７の層を形成する。また、Ｄｉｏｄｅ部１３０における絶縁酸化膜１３２の上面にも、ポリシリコン１３１の層を形成する。ここで、トレンチゲート１１８及び側壁トレンチ１３７の内部にも、それぞれゲートポリシリコン１１７及びポリシリコン１３９が埋め込まれる。また、Ｄｉｏｄｅ部１３０においては、側壁トレンチ１３７の近傍において、ゲートポリシリコン１１７の層と略面一の高さになるようにポリシリコン１３１が形成される。このようにして、ポリシリコンが半導体装置１００に形成される。

＜図２Ｈ＞
次に、ゲートポリシリコン１１７をドライエッチングすることにより、ＩＧＢＴ部１１０においては、トレンチゲート１１８の上面以外に形成されたゲートポリシリコン１１７は取り除かれる。なお、トレンチゲート１１８の内部にはゲートポリシリコン１１７が埋め込まれている。

さらに、Ｄｉｏｄｅ部１３０においては、側壁トレンチ１３７の近傍以外においてポリシリコン１３１が取り除かれる。このとき、ポリシリコン１３１が取り除かれた部分においては、拡散層１３３の上部に、高濃度領域開口拡散層１３６が形成される。

＜図２Ｉ＞
次に、Ｄｉｏｄｅ部１３０においては、高濃度領域開口拡散層１３６の上面に、埋め込み電極１３５が埋め込まれる。ここでポリシリコン１３１の上面と埋め込み電極１３５の上面とは略面一である。なお、埋め込み電極１３５は、半導体装置１００が図２Ｈに示した状態から冷却された後、埋め込まれる。

さらに、ＩＧＢＴ部１１０において、トレンチゲート１１８の上部に設けられたゲートポリシリコン１１７を、ゲート絶縁酸化膜１１９で被覆する。

＜図２Ｊ＞
最後に、ＩＧＢＴ部１１０及びＤｉｏｄｅ部１３０の上面において表面電極１１１を形成する。さらに、ＩＧＢＴ部１１０の裏側において、バッファ層１１４、コレクタ層１１５及び裏面電極１１６を形成するとともに、Ｄｉｏｄｅ部１３０の裏側において、バッファ層１１４、カソード層１３４及び裏面電極１１６を形成する。以上の処理により、半導体装置１００が形成される。

半導体装置１００においては、ＩＧＢＴ部１１０におけるトランジスタ素子を構成する層の厚さに比較して、Ｄｉｏｄｅ部１３０におけるダイオード素子を構成する層の厚さを薄くしている。具体的にいえば、半導体装置１００においては、Ｄｉｏｄｅ部１３０における拡散層１３３を、ＩＧＢＴ部１１０の拡散層１１２と比較して、半導体装置１００の表面から深い位置に設けている。つまり、ダイオードのアノード−カソード間の長さを、トランジスタ領域のエミッタ−コレクタ間の長さに比較して短くしている。ダイオード領域を薄く形成できるため、ダイオード領域の素子抵抗を減少させ、ダイオード領域からの損失を抑制すること（低損失化）が図れる。また、ダイオード領域の低損失化が達成できることにより、ダイオード領域の発熱を抑制することもできる。

そして、ＩＧＢＴ部１１０におけるトランジスタ領域の厚さを保つことができるため、ＩＧＢＴ部１１０の耐圧を低下させないようにすることもできる。

さらに、Ｄｉｏｄｅ部１３０においては、拡散層１３３の上面において埋め込み電極１３５が設けられている。埋め込み電極１３５は、表面電極１１１と拡散層１３３との間に設けられており、一定の厚みを有する。この埋め込み電極１３５が設けられていることで、Ｄｉｏｄｅ部１３０の放熱特性（冷却機能）の向上及びＤｉｏｄｅ部１３０における熱マスの増加を実現することができる。そのため、Ｄｉｏｄｅ部１３０の単位面積当たりの発熱量を下げる必要がなく、Ｄｉｏｄｅ部１３０の面積をより小面積化できる。さらに、Ｄｉｏｄｅ部１３０の放熱特性が向上するため、ダイオード素子の耐性を高めることもできる。

そして、本発明では、半導体装置１００の製造工程でポリシリコンを形成する段階において形成されたポリシリコンに、埋め込み電極１３５の側面を囲わせている。ここで、半導体装置１００が冷めた状態（即ちポリシリコン１３１が縮んだ状態）において、埋め込み電極１３５は埋め込まれている。このように、製造工程で形成されたゲートポリシリコンを有効活用することにより、半導体装置の製造工程数を追加せずに、ゲートポリシリコンの熱収縮に対する応力緩和を実現できる。そのため、半導体装置１００を精度よく生成することができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１００ 半導体装置
１１０ ＩＧＢＴ部
１１１ 表面電極
１１２ 拡散層
１１３ 半導体基板
１１４ バッファ層
１１５ コレクタ層
１１６ 裏面電極
１１７ ゲートポリシリコン
１１８ トレンチゲート
１１９ ゲート絶縁酸化膜
１２０ 上部ボディ層
１２１ 中間層
１２２ キャリア蓄積層
１２３ 下部ボディ層
１３０ Ｄｉｏｄｅ部
１３１ ポリシリコン
１３２ 絶縁酸化膜
１３３ 拡散層
１３４ カソード層
１３５ 埋め込み電極
１３６ 高濃度領域開口拡散層
１３７ 側壁トレンチ
１３８ 絶縁酸化壁
１３９ ポリシリコン
１４０ フィールド酸化膜

Claims (3)

1. ＩＧＢＴ領域とダイオード領域とが同一半導体基板に形成されている半導体装置であって、
   前記ダイオード領域は、
   前記半導体基板の第１主面に設けられた表面電極と、
   前記半導体基板の第２主面に設けられたカソード電極と、
   前記表面電極と接続され、前記表面電極に比較して前記第２主面側に形成されたアノード電極と、
   前記アノード電極の側面と接触し、且つ前記アノード電極の側面を囲む位置に設けられたポリシリコンと、
   前記アノード電極と接続され、当該アノード電極と前記カソード電極との間に積層された拡散層と、を有し、
   前記ポリシリコンは前記表面電極の直下に設けられており、
   前記ダイオード領域は、当該ダイオード領域の側面部において、前記表面電極の下面から前記拡散層よりも深い位置まで形成された側壁トレンチを用いて、前記ＩＧＢＴ領域と絶縁されている、
   半導体装置。
2. 前記アノード電極は銅を用いて構成されている、請求項１に記載の半導体装置。
3. 前記半導体装置は、前記アノード電極の直下の前記拡散層の内部に設けられ、当該拡散層よりも不純物濃度が高いｐ型の導電型の層である高濃度領域開口拡散層を備える、請求項１または２に記載の半導体装置。