JP6135427B2 - 薄膜トランジスタアレイおよびその製造方法 - Google Patents

Description

本発明は、薄膜トランジスタアレイおよびその製造方法に関する。

情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。

現在半導体材料の主流はシリコン系であり、製造方法としてはフォトリソグラフィーを用いたものが一般的である。

近年、印刷技術を用いて電子部材を製造するプリンタブルエレクトロニクスが注目されている。印刷技術を用いることで、フォトリソグラフィーよりも装置や製造コストが下がり、真空や高温を必要としないことからプラスチック基板が利用できるなどのメリットが挙げられる。また、印刷法は材料利用効率が高いこと、現像やエッチング工程を用いないために廃液が少ないなどの特長を有し、環境負荷が少ないプロセスであると言える。

一方で、印刷法はフォトリソグラフィーと比較してパターン精細度やアライメント精度が低いことが多い。特に数マイクロメートル以上の厚膜を必要とされる場合にはスクリーン印刷が用いられることが多いが、ペーストの流動性などの観点から高精細パターンの形成は困難であった。

スクリーン印刷よりも解像性が高い印刷方法として、グラビアオフセット印刷が挙げられる（例えば特許文献１）。グラビアオフセット印刷の場合、シリコーンブランケットを介してパターン形成されるが、ペーストが凹版からシリコーンブランケット上に転移された際に溶媒がブランケットに吸収されることで流動性が悪くなるため、解像性が向上する。

しかしながら、層間絶縁膜パターンのようなパターン形成領域が非形成領域に比べて広くなる場合には、シリコーンブランケットに吸収される溶媒量も増加し、流動性が低下するまでの時間が変化することや、ブランケットの膨潤によるアライメント精度の低下を引き起こす。また、上記層間絶縁膜パターンのようなビア開けパターンを形成する場合、ビアに対応した柱が形成された凹版をブレードでドクタリングするため、版とブレードの接点が少なくブレードが撓むことや、不連続の柱にブレードが接触する際に柱が欠けることなどが懸念される。

特開２０１１−３７９９９号公報

上記の事情を鑑み、本発明ではパターン形状や版形状について鋭意検討した結果、グラビアオフセット印刷を用いて層間絶縁膜パターンのようなビア開けパターンを形成する場合においても、ブレードの撓みや版の欠けを生じることなくパターン形成できる手法を見出した。

上記課題を解決するための第１の発明は、基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体層と、前記半導体層を覆うように形成された封止層と、前記ソース電極、前記ドレイン電極、前記封止層及び前記画素電極の一部を覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記画素電極に接続された上部画素電極とを有する薄膜トランジスタをマトリクス状に配置し、前記ゲート電極をゲート配線に、前記ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、前記層間絶縁膜が、平面視で前記上部画素電極に挟まれた領域に、ストライプ状または格子状の凹部を有していることを特徴とする。

また、第２の発明は、前記凹部が下層まで貫通していることを特徴とする。

また、第３の発明は、ストライプ状の前記凹部が、前記ソース配線に平行であることを特徴とする。

また、第４の発明は、前記半導体層が前記ソース配線に平行なストライプ形状であることを特徴とする。

また、第５の発明は、前記薄膜トランジスタアレイの製造方法であって、前記層間絶縁膜がグラビアオフセット印刷法により形成されることを特徴とする。

以上説明したように、本発明によれば層間絶縁膜のパターン形状やグラビアオフセット印刷に用いる版形状を最適化することにより、ブレードの撓みや版の欠けによるパターン形成不良を低減することが可能となる。

第１の発明の効果は、例えばグラビアオフセット印刷により層間絶縁膜を形成する際に、用いるグラビア版はビア部以外にも凸部を設けることが可能となり、ひいてはブレードの撓みや版の欠けを低減することが可能となる。

第２の発明の効果は、例えばグラビアオフセット印刷により層間絶縁膜を形成する際に、用いるグラビア版のビア部と同じ高さの凸部を設けることが可能となり、ひいてはブレードの撓みや版の欠けを低減することが可能となる。

第３の発明の効果は、例えばグラビアオフセット印刷により層間絶縁膜を形成する際に、凹部に対応するグラビア版の凸部がドクタリング方向に連続していることにより、ブレードの撓みや版の欠けを低減することが可能となる。

第４の発明の効果は、凹部がソース配線に平行であることにより、凹部とソース配線が交わることが無いためにソース配線は全て層間絶縁膜に覆われることとなり、例えばディスプレイを駆動する際にソース配線が表示に与える影響を緩和することが出来る。

第５の発明の効果は、凹部が格子状であることにより凹部に対応するグラビア版の凸部も格子状となり、印刷方向によらず凸部がドクタリング方向に対して連続していることとなり、ブレードの撓みや版の欠けを低減することが可能となる。

第６の発明の効果は、上部画素電極がストライプ状凹部の内側に形成されていることにより、ソース配線と上部画素電極との短絡を防止することが出来る。また、凹部がソース配線に平行な場合には、凹部上に上部画素電極が形成されていてもソース配線と短絡することはないが、特に印刷法により上部画素電極を形成する場合を考慮すると、異なる膜厚の表面に上部画素電極を形成する場合にはペーストの流動などによりパターン精度が悪化することなどが考えられるため、上部画素電極は凹部には重ならないことが好ましい。

第７の発明の効果は、上部画素電極が格子状凹部の内側に形成されていることにより、ソース配線と上部画素電極との短絡を防止することが出来る。また、例えばソース配線が封止層などにより覆われている場合にはソース配線と短絡することはないが、特に印刷法により上部画素電極を形成する場合を考慮すると、異なる膜厚の表面に上部画素電極を形成する場合にはペーストの流動などによりパターン精度が悪化することなどが考えられるため、上部画素電極は凹部には重ならないことが好ましい。

第８の発明の効果は、半導体層がソース配線に平行なストライプ形状であることにより、特に印刷法により半導体層を形成する場合において薄膜トランジスタを高いスループットでアライメント精度も高く製造することができ、且つ、トランジスタ素子間のばらつきが小さく、オンオフ比が高い薄膜トランジスタを製造できる。尚、ソース配線に直交するストライプ形状の場合、隣接するソース配線が半導体層により接続されるため、例えばディスプレイを駆動する際に隣接するソース配線に異なる電位がかかった場合には電流が流れることになるため好ましくない。

第９の発明の効果は、層間絶縁膜をグラビアオフセット印刷により形成することにより、比較的厚膜で微細なビア部を高いスループットで安価に製造できる。

本発明の実施形態の一例を示す第１の薄膜トランジスタアレイの概略構成を示す平面図である。 図１の１画素分について詳細な構成を示す平面図である。 図２におけるａ−ｂ間の断面模式図である。 グラビアオフセット印刷用版の概略模式図である。 図４におけるｃ−ｄ間の断面模式図である。 本発明の実施形態の一例を示す第２の薄膜トランジスタアレイの概略構成を示す平面図である。 図６の１画素分について詳細な構成を示す平面図である。 図７におけるｅ−ｆ間の断面模式図である。

本実施形態に係る薄膜トランジスタアレイは、基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に例えばソース配線に平行に伸張するように形成された半導体層と、ソース電極、ドレイン電極、半導体層及び画素電極の一部を覆うように形成された層間絶縁膜と、層間絶縁膜上に形成され、画素電極に接続された上部画素電極とを有する薄膜トランジスタをマトリクス状に配置し、前記ゲート電極をゲート配線に、前記ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイである。そして、前記層間絶縁膜が、薄膜トランジスタ間の境界領域の少なくとも一部に、薄膜状に減厚された部分を有している、あるいは、下層まで貫通した開口部を有している。当該薄膜状に減厚された部分および当該開口部はそれぞれ、層間絶縁膜における凹部を構成する。上部画素電極は、薄膜トランジスタアレイの平面視において、後述する隣接するストライプ状の凹部どうしの間の領域や、後述する格子状の凹部に囲まれる領域のように、凹部の内側に形成することができる。

本発明の実施形態において、絶縁性の基板としてはフレキシブルな基板を用いることが望ましい。一般的に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることは可能であるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板としてＰＥＮやポリイミドなどを用いることが望ましい。

本発明の実施形態において、電極材料として用いられる材料は特に限定されるものではないが、一般的に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。また、電極の形成方法としては特に限定されるものではなく、蒸着やスパッタなどの乾式成膜法であってもよい。しかしながら、フレキシブル化、低コスト化などを考慮するとスクリーン印刷、反転オフセット印刷、凸版印刷、インクジェット法などの湿式成膜法により形成することが望ましい。

本発明の実施形態において、ゲート絶縁膜として用いられる材料は特に限定されるものではないが、一般的に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。また、ＰＥＴやＰＥＮ、ＰＥＳなどの薄膜フィルムをゲート絶縁膜として用いてもよい。

本発明の実施形態において、半導体層として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。有機半導体層を形成する印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることが出来る。一般的に、上記の有機半導体材料は、溶媒に対する溶解度が低いため、低粘度溶液の印刷に適した凸版印刷、反転オフセット印刷、インクジェット法、ディスペンサを用いることが望ましい。特に凸版印刷は、印刷時間が短くインク使用量が少ないので最も好ましく、且つストライプの形状の印刷に適している。半導体層をストライプ形状とすることで、アニロックスの凹凸による膜厚のばらつきの分布がストライプ形状内では平均化されて半導体層の膜厚が一定となり、ＴＦＴ特性を均一化できる。

本発明の実施形態において、層間絶縁膜材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはアクリル樹脂、エポキシ樹脂、有機・無機ハイブリッド樹脂などが挙げられる。また、形成方法としてはスクリーン印刷やグラビア印刷、グラビアオフセット印刷などの各種印刷方法のほか、フォトリソグラフィーによる形成方法も挙げられるが、低コスト化や大面積化の観点から印刷方法の方が好ましく、比較的厚膜で微細なパターンを形成可能なグラビアオフセット印刷法が最も好適である。

本発明の実施形態において、上部画素電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。また、電極の形成方法としては特に限定されるものではなく、蒸着やスパッタなどの乾式成膜法であってもよい。しかしながら、フレキシブル化、低コスト化などを考慮するとスクリーン印刷、グラビアオフセット印刷、反転オフセット印刷、凸版印刷、インクジェット法などの湿式成膜法により形成することが好ましく、ビア埋めなどを考慮するとスクリーン印刷やグラビアオフセット印刷が好適である。尚、上部画素電極は遮光性を有していることが望ましく、チャネル部を覆っていることで光によるトランジスタの誤作動を防止することが出来る。更には、上部画素電極はソース配線の上部の一部を覆っていることが望ましく、それにより例えばディスプレイを駆動する際にソース配線が表示に与える影響を緩和することが出来る。

尚、本発明の薄膜トランジスタアレイには、必要に応じて封止層やガスバリア層、平坦化膜などを形成してもよい。特に半導体層として有機半導体材料を用いる場合には、層間絶縁膜材料によっては半導体層が溶剤などによりダメージを受けることがあるため、封止層を設けることが好ましい。

また、薄膜トランジスタアレイにおいて、ソース・ドレインの呼称は便宜上のものであり、逆に呼んでもよい。本発明においては、ソース配線に接続された電極をソース電極とし、画素電極に接続された電極をドレイン電極と呼んでいる。

以下、実施例を元に説明する。

実施例１について説明する。本実施例では、図１（平面図）、図２（１画素分の拡大平面図）および図３（図２のａ−ｂ間の断面図）に示すようなボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。基板１０としてポリエチレンナフタレート（ＰＥＮ）フィルムを用いた。銀ナノ粒子を分散させたインキを用い、インクジェット法でゲート電極２１、ゲート配線２２、キャパシタ電極２３、キャパシタ配線２４を得た。ゲート絶縁膜として、ポリイミドをダイコーターにより塗布し、１８０℃で１時間乾燥させてゲート絶縁膜１１を形成した。次に銀ナノ粒子を分散させたインキを用い、インクジェット法でソース電極２７、ドレイン電極２６およびソース配線２８、画素電極２５を形成した。半導体材料として、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）を用いた。テトラリンに２重量％で溶解させたものをインキとして用いた。また凸版として感光性樹脂凸版を用いて、１５０線のアニロックスロールを用いて凸版印刷によりストライプ形状の半導体を印刷し、１００℃で６０分乾燥させて半導体層１２を形成した。次に封止材料としてフッ素系樹脂のサイトップ（旭硝子製）を用い、スクリーン印刷により印刷、１００℃で９０分乾燥させて封止層１３とした。次に層間絶縁膜の形成について説明する。層間絶縁膜はグラビアオフセット印刷により形成した。図４に示すように、グラビアオフセット印刷用版３０は画素電極上に形成するビア部に対応する凸部３１、およびソース配線に平行な方向に伸張したストライプ形状をなした層間絶縁膜の凹部に対応する凸部３２を有する。図５は、図４におけるｃ−ｄ間の断面模式図である。層間絶縁材料としてエポキシ樹脂を用いて、ストライプの伸張方向に沿ってドクタリングを行い、層間絶縁膜を印刷、９０℃で１時間乾燥させて層間絶縁膜１４を形成した。その結果、層間絶縁膜形成時におけるドクタリングの撓みはなく、且つ印刷後の版を観察した結果ビア部の凸部３１に欠けは見られなかった。また、層間絶縁膜１４およびその凹部１５の膜厚を接触式膜厚計により測定した結果、それぞれの膜厚は１０μｍと３μｍであった。次に上部画素電極材料として銀ペーストを用いてスクリーン印刷により印刷し、９０℃で１時間乾燥させて上部画素電極２９を形成し、薄膜トランジスタを完成させた。

実施例２について説明する。本実施例では、図６（平面図）、図７（１画素分の拡大平面図）、図８（図７のｅ−ｆ間の断面図）に示すようなボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの製造方法を示す。尚、実施例１では層間絶縁膜の凹部がソース配線に平行なストライプ形状で、且つ凹部が貫通していないのに対し、本実施例では層間絶縁膜の凹部は格子状で、且つ凹部が下層まで貫通している。製造方法は、実施例１と同様である。その結果、層間絶縁膜形成時におけるドクタリングの撓みはなく、且つ印刷後の版を観察した結果ビア部の凸部に欠けは見られなかった。

実施例３について説明する。本実施例では、層間絶縁膜の形成時において、ソース配線に垂直な方向にドクタリングを行った以外については実施例２と同様である。その結果、層間絶縁膜形成時におけるドクタリングの撓みはなく、且つ印刷後の版を観察した結果ビア部の凸部に欠けは見られなかった。
（比較例１）

比較例１について説明する。本比較例では、層間絶縁膜の凹部を設けなかった以外は実施例１と同様である。従って、グラビアオフセット印刷用版は画素電極上に形成するビア部に対応する凸部のみを有している。この印刷用版を用いて層間絶縁膜を形成した結果、ドクタリング時においてドクターが撓んだ結果、ビア部周囲の膜厚が１０μｍであったのに対し、ビア間の中央部における膜厚は７μｍとなった。また、版を観察した結果、凸部の一部が欠けていることが確認された。

本発明は、各種ディスプレイを始めとして薄膜トランジスタを用いる電子機器などに適用可能である。

１０・・・基板
１１・・・ゲート絶縁膜
１２・・・半導体層
１３・・・封止層
１４・・・層間絶縁膜
１５・・・凹部
１６・・・ビア部
２１・・・ゲート電極
２２・・・ゲート配線
２３・・・キャパシタ電極
２４・・・キャパシタ配線
２５・・・画素電極
２６・・・ドレイン電極
２７・・・ソース電極
２８・・・ソース配線
２９・・・上部画素電極
３０・・・グラビアオフセット印刷用版
３１・・・ビア部に対応する凸部
３２・・・凹部に対応する凸部

Claims (5)

1. 基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極及び画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体層と、前記半導体層を覆うように形成された封止層と、前記ソース電極、前記ドレイン電極、前記封止層及び前記画素電極の一部を覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記画素電極に接続された上部画素電極とを有する薄膜トランジスタをマトリクス状に配置し、前記ゲート電極をゲート配線に、前記ソース電極をソース配線にそれぞれ接続した薄膜トランジスタアレイであって、
   前記層間絶縁膜が、平面視で前記上部画素電極に挟まれた領域に、ストライプ状または格子状の凹部を有していることを特徴とする薄膜トランジスタアレイ。
2. 前記凹部が下層まで貫通していることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
3. ストライプ状の前記凹部が、前記ソース配線に平行であることを特徴とする請求項１または２に記載の薄膜トランジスタアレイ。
4. 前記半導体層が前記ソース配線に平行なストライプ形状であることを特徴とする請求項１に記載の薄膜トランジスタアレイ。
5. 請求項１乃至４のいずれか１項に記載の薄膜トランジスタアレイの製造方法であって、前記層間絶縁膜がグラビアオフセット印刷法により形成されることを特徴とする薄膜トランジスタアレイの製造方法。